WO2019242111A1 - Goa电路及具有该goa电路的液晶显示装置 - Google Patents

Goa电路及具有该goa电路的液晶显示装置 Download PDF

Info

Publication number
WO2019242111A1
WO2019242111A1 PCT/CN2018/104511 CN2018104511W WO2019242111A1 WO 2019242111 A1 WO2019242111 A1 WO 2019242111A1 CN 2018104511 W CN2018104511 W CN 2018104511W WO 2019242111 A1 WO2019242111 A1 WO 2019242111A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film transistor
pull
module
drain
Prior art date
Application number
PCT/CN2018/104511
Other languages
English (en)
French (fr)
Inventor
吕晓文
陈书志
Original Assignee
深圳市华星光电半导体显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电半导体显示技术有限公司 filed Critical 深圳市华星光电半导体显示技术有限公司
Publication of WO2019242111A1 publication Critical patent/WO2019242111A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种GOA电路(2)，包括多个级联的GOA单元，第N级GOA单元包括上拉控制模块(100)、上拉模块(200)、下传模块(300)、下拉维持模块(400)、下拉模块(500)以及自举电容(600)；上拉控制模块(100)分别与下传模块(300)以及下拉维持模块(400)连接；上拉模块(200)分别与CK时钟信号线(800)以及本级的扫描线(900)连接；下传模块(300)分别与CK时钟信号线(800)以及下拉模块(500)连接；下拉维持模块(400)以及下拉模块(500)分别与下拉信号线(1000)连接；下拉模块(500)分别与本级的扫描线(900)连接以及XCK时钟信号线(700)连接；自举电容(600)的一端分别与上拉控制模块(100)以及下传模块(300)连接，另一端与本级的扫描线(900)连接。

Description

GOA电路及具有该GOA 电路的液晶显示装置 技术领域
本发明涉及液晶显示领域，具体为一种GOA 电路及具有该GOA 电路的液晶显示装置。
 背景技术
随着TFT 性能的提升，GOA 技术目前已经普遍应用于我们的面板中，GOA 技术具有很多的优点，可以节省Gate IC，提升客户良率，实现无边框设计等。
目前市面上的GOA 电路原理如图1所示，一般包括下传单元，上拉单元，下拉单元和下拉维持单元等。以8CK 电路为例，通过下拉单元的G（N+4）或者ST（N-4）下拉G（N）和Q（N），然后由下拉维持电路对低点位进行下拉维持。使G（N）和Q（N）点在维持周期保持在低电位。其中，G（N+4）为面内Gate 讯号， 横穿整个面内，受面内情况影响，如果面内有颗粒物或者其他异常状况造成开路、短路时，可能会影响整个GOA 循环。且使用G（N+4）或者ST（N-4）下拉， 在电路布线中需要在不同级之间进行拉线，需要较多空间，不利于实现窄边框设计。如图2所示，图2是简单的使用下级讯号下拉的示意图，1传3，6拉3. 需要两根绕线，而更复杂的电路可能是加N下拉，N可能是4，5，6，甚至更多，这样就需要更多的绕线和更多的电路布线的空间，不利于窄边框设计。
 技术问题
本发明提供一种GOA电路及具有该GOA 电路的液晶显示装置，以解决现有技术中GOA 电路布线复杂导致显示边框不够窄的问题。
 技术解决方案
为解决上述技术问题，本发明的提供了一种GOA 电路，包括多个级联的GOA单元，第N级所述GOA单元包括上拉控制模块、上拉模块、下传模块、下拉维持模块、下拉模块以及自举电容；所述上拉控制模块分别与所述下传模块以及所述下拉维持模块连接；所述上拉模块分别与CK时钟信号线以及本级的扫描线连接；所述下传模块分别与CK时钟信号线以及下拉模块连接；所述下拉维持模块以及所述下拉模块分别与下拉信号线连接；所述下拉模块分别与本级的扫描线连接以及XCK时钟信号线连接；所述自举电容的一端分别与所述上拉控制模块以及所述下传模块连接，另一端与本级的扫描线连接。
在本发明一较佳的实施例中，所述上拉控制模块包括第一薄膜晶体管T11，所述第一薄膜晶体管T11的栅极用以输出第N-4级的GOA单元的触发信号，漏极分别与所述下传模块以及所述下拉维持模块连接。
在本发明一较佳的实施例中，所述下传模块包括第二薄膜晶体管T22，所述第二薄膜晶体管T22的栅极与所述第一薄膜晶体管T11的漏极连接，所述第二薄膜晶体管T22的源极与所述CK时钟信号线连接，所述第二薄膜晶体管T22的漏极用以输出本级的GOA单元的触发信号。
在本发明一较佳的实施例中，所述上拉模块包括第三薄膜晶体管T21，所述第三薄膜晶体管T21的栅极与第一薄膜晶体管T11的漏极连接，所述第三薄膜晶体管T21的源极与所述CK时钟信号线连接，所述第三薄膜晶体管T21的漏极与本级的扫描线连接。
在本发明一较佳的实施例中，所述下拉模块包括第四薄膜晶体管T41和第五薄膜晶体管T31，所述第四薄膜晶体管T41的栅极与XCK时钟信号线，所述第四薄膜晶体管T41的源极与第二薄膜晶体管T22的栅极连接，所述第四薄膜晶体管T41的漏极与下拉信号线连接；所述第五薄膜晶体管T31的栅极与XCK时钟信号线，所述第五薄膜晶体管T31的源极与本级的扫描线连接，所述第五薄膜晶体管T31的漏极与下拉信号线连接。
在本发明一较佳的实施例中，所述下拉维持模块包括第六薄膜晶体管T52、第七薄膜晶体管T51、第八薄膜晶体管T42、第九薄膜晶体管T32；所述第六薄膜晶体管T52的栅极与第一薄膜晶体管T11的漏极连接，源极与第七薄膜晶体管T51的漏极连接，栅极与下拉信号线连接；所述第七薄膜晶体管T51的栅极与其源极连接用以接收控制信号；所述第八薄膜晶体管T42的栅极与所述第六薄膜晶体管T52的源极连接，所述第八薄膜晶体管T42的源极与所述第一薄膜晶体管T11的漏极连接，所述第八薄膜晶体管T42的漏极与下拉信号线连接；所述第九薄膜晶体管T32的栅极与所述六薄膜晶体管T52的源极连接，所述九薄膜晶体管T32的源极与本级的扫描线连接，所述九薄膜晶体管T32的漏极与下拉信号线连接。
在本发明一较佳的实施例中，所述自举电容的一端为第一节点Q（N），通过第一节点Q（N）与所述第一薄膜晶体管T11的漏极连接。
在本发明一较佳的实施例中，所述第四薄膜晶体管T41的源极、第二薄膜晶体管T22的栅极通过第一节点Q（N）与所述第一薄膜晶体管T11的漏极连接。
在本发明一较佳的实施例中，所述第八薄膜晶体管T42的栅极、第六薄膜晶体管T52的源极和第七薄膜晶体管T51的漏极通过第二节点P（N）连接。
为解决上述技术问题，本发明还提供了一种液晶显示装置，包括所述的GOA 电路。
 有益效果
本发明的GOA 电路及液晶显示装置，使用XCK时钟信号线对G（N）和Q（N）点的电位进行下拉，避免了因使用G（N）扫描线进行下拉，因面内异常造成的整个器件失效的问题，提高了产品良率。同时因为所有CK 讯号均在Busline 处，只需要一根线将Busline 讯号拉到Circuit 中进行下拉即可，可节省使用G（N+4）或者ST（N-4）下拉时电路排线所需的空间，有利于实现窄边框设计。
 附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
下面结合附图和实施例对本发明作进一步解释；
图1是现有技术中GOA电路的基本结构图；
图2是现有技术中GOA电路的驱动信号波形图；
图3是现有技术中GOA电路的部分布线结构图；
图4是本发明实施例的GOA电路的基本结构图；
图5是本发明实施例的GOA电路的驱动信号波形图；
图6是本发明实施例的GOA电路的部分布线结构图；
图7是使用XCK时钟信号线下拉输出的全级讯号测试图。
图8是使用XCK时钟信号线下拉输出的单一级讯号模拟信号图；
图9为本发明实施例的液晶显示装置简易图；
其中，
1液晶面板；                      2 GOA电路；
100上拉控制模块；                200上拉模块；
300下传模块；                    400下拉维持模块；
500下拉模块；                    600自举电容；
700 XCK时钟信号线；              800 CK时钟信号线；
900本级的扫描线；                1000下拉信号线。
 本发明的最佳实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
以下实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「顶」、「底」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
GOA 电路2包括多个级联的GOA单元。如图3所示，图3为本发明的第N级所述GOA单元。其中，第N级所述GOA单元包括上拉控制模块100、上拉模块200、下传模块300、下拉维持模块400、下拉模块500以及自举电容600。
具体的，上拉控制模块100分别与下传模块300以及下拉维持模块400连接。上拉模块200分别与CK时钟信号线800以及本级的扫描线900连接；下传模块300分别与CK时钟信号线800以及下拉模块500连接；下拉维持模块400以及下拉模块500分别与下拉信号线连接；下拉模块500分别与本级的扫描线900连接以及XCK时钟信号线700连接；自举电容600的一端分别与上拉控制模块100以及下传模块300连接，另一端与本级的扫描线900连接。
其中，上拉控制模块100包括第一薄膜晶体管T11，第一薄膜晶体管T11的栅极用以接收第N-4级的GOA单元的触发信号ST（N-4），漏极分别与下传模块300以及下拉维持模块400连接。
下传模块300包括第二薄膜晶体管T22，第二薄膜晶体管T22的栅极与第一薄膜晶体管T11的漏极连接，第二薄膜晶体管T22的源极与CK时钟信号线800连接，第二薄膜晶体管T22的漏极用以输出本级的GOA单元的触发信号ST（N）。
上拉模块200包括第三薄膜晶体管T21，第三薄膜晶体管T21的栅极与第一薄膜晶体管T11的漏极连接，第三薄膜晶体管T21的源极与CK时钟信号线800连接，第三薄膜晶体管T21的漏极与本级的扫描线900连接。
下拉模块500包括第四薄膜晶体管T41和第五薄膜晶体管T31，第四薄膜晶体管T41的栅极与XCK时钟信号线700，第四薄膜晶体管T41的源极与第二薄膜晶体管T22的栅极连接，第四薄膜晶体管T41的漏极与下拉信号线连接；第五薄膜晶体管T31的栅极与XCK时钟信号线700，第五薄膜晶体管T31的源极与本级的扫描线900连接，第五薄膜晶体管T31的漏极与下拉信号线连接。
下拉维持模块400包括第六薄膜晶体管T52、第七薄膜晶体管T51、第八薄膜晶体管T42、第九薄膜晶体管T32；第六薄膜晶体管T52的栅极与第一薄膜晶体管T11的漏极连接，源极与第七薄膜晶体管T51的漏极连接，栅极与下拉信号线连接；第七薄膜晶体管T51的栅极与其源极连接用以接收控制信号LC1；第八薄膜晶体管T42的栅极与第六薄膜晶体管T52的源极连接，第八薄膜晶体管T42的源极与第一薄膜晶体管T11的漏极连接，第八薄膜晶体管T42的漏极与下拉信号线连接；第九薄膜晶体管T32的栅极与六薄膜晶体管T52的源极连接，九薄膜晶体管T32的源极与本级的扫描线900连接，九薄膜晶体管T32的漏极与下拉信号线连接。自举电容600的一端为第一节点Q（N），通过第一节点Q（N）与第一薄膜晶体管T11的漏极连接。第四薄膜晶体管T41的源极、第二薄膜晶体管T22的栅极通过第一节点Q（N）与第一薄膜晶体管T11的漏极连接。第八薄膜晶体管T42的栅极、第六薄膜晶体管T52的源极和第七薄膜晶体管T51的漏极通过第二节点P（N）连接。
如图6所示，图6中省略了图3中当级信号和下拉信号之间原先需要设计的下拉连接线，而在当级信号和XCK时钟信号线700之间增加下拉连接线，节省了电路布线的空间。
如图5所示，图5为本发明的GOA 电路驱动信号波形图。由图可知，当G（N）由CK时钟信号控制，G（N-1）由XCK时钟信号控制，G（N+1）由XCK时钟信号控制。
当G（N-1）工作时：ST（N-1）为高电位，Q（N）节点为高电位，P（N）点为低电位。
当G（N）工作时：ST（N）为高电位，Q（N）节点由于电容耦合效应，会产生更高的电位，P（N）点为低电位。
当G（N+1）工作时：Q（N）节点无高电位产生，被维持在低电位。
本专利不但TFT少，有利于窄边框的制作，省略了原有的下拉连接线，同时保证了Q（N）的正常波形，确保G（N）正常打开。其通过模拟对本实施例的GOA电路2进行评价：模拟结果如图7、图8所示。本实施例的GOA电路2可以很好的输出Gate 讯号，图7、图8分别是使用XCK 下拉输出的全级讯号和单一级讯号。可以看到新电路可以正常运作，增加产品良率，降低Layout 空间，利于窄边框设计
本实施例还提供了一种液晶显示装置，包括液晶面板1和GOA 电路。如图9所示，图9为本实施例的液晶显示装置简易图。液晶显示装置其他的结构特征均为现有技术，本实施例的GOA 电路与其他的结构特征的连接结构均为本领域技术人员所必须掌握的基本常识，对此不再赘述。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

  1. 一种GOA 电路，其包括多个级联的GOA单元，第N级所述GOA单元包括上拉控制模块、上拉模块、下传模块、下拉维持模块、下拉模块以及自举电容；
    所述上拉控制模块分别与所述下传模块以及所述下拉维持模块连接；
    所述上拉模块分别与CK时钟信号线以及本级的扫描线连接；
    所述下传模块分别与CK时钟信号线以及下拉模块连接；
    所述下拉维持模块以及所述下拉模块分别与下拉信号线连接；
    所述下拉模块分别与本级的扫描线连接以及XCK时钟信号线连接；
    所述自举电容的一端分别与所述上拉控制模块以及所述下传模块连接，另一端与本级的扫描线连接。
  2. 根据权利要求1所述的GOA 电路，其中，所述上拉控制模块包括第一薄膜晶体管T11，所述第一薄膜晶体管T11的栅极用以接收第N-4级的GOA单元的触发信号，漏极分别与所述下传模块以及所述下拉维持模块连接。
  3. 根据权利要求2所述的GOA 电路，其特征在于，所述下传模块包括第二薄膜晶体管T22，所述第二薄膜晶体管T22的栅极与所述第一薄膜晶体管T11的漏极连接，所述第二薄膜晶体管T22的源极与所述CK时钟信号线连接，所述第二薄膜晶体管T22的漏极用以输出本级的GOA单元的触发信号。
  4. 根据权利要求3所述的GOA 电路，其中，所述上拉模块包括第三薄膜晶体管T21，所述第三薄膜晶体管T21的栅极与第一薄膜晶体管T11的漏极连接，所述第三薄膜晶体管T21的源极与所述CK时钟信号线连接，所述第三薄膜晶体管T21的漏极与本级的扫描线连接。
  5. 根据权利要求4所述的GOA 电路，其中，所述下拉模块包括第四薄膜晶体管T41和第五薄膜晶体管T31，所述第四薄膜晶体管T41的栅极与XCK时钟信号线，所述第四薄膜晶体管T41的源极与第二薄膜晶体管T22的栅极连接，所述第四薄膜晶体管T41的漏极与下拉信号线连接；所述第五薄膜晶体管T31的栅极与XCK时钟信号线，所述第五薄膜晶体管T31的源极与本级的扫描线连接，所述第五薄膜晶体管T31的漏极与下拉信号线连接。
  6. 根据权利要求5所述的GOA 电路，其中，所述下拉维持模块包括第六薄膜晶体管T52、第七薄膜晶体管T51、第八薄膜晶体管T42、第九薄膜晶体管T32；所述第六薄膜晶体管T52的栅极与第一薄膜晶体管T11的漏极连接，源极与第七薄膜晶体管T51的漏极连接，栅极与下拉信号线连接；所述第七薄膜晶体管T51的栅极与其源极连接用以接收控制信号；所述第八薄膜晶体管T42的栅极与所述第六薄膜晶体管T52的源极连接，所述第八薄膜晶体管T42的源极与所述第一薄膜晶体管T11的漏极连接，所述第八薄膜晶体管T42的漏极与下拉信号线连接；所述第九薄膜晶体管T32的栅极与所述六薄膜晶体管T52的源极连接，所述九薄膜晶体管T32的源极与本级的扫描线连接，所述九薄膜晶体管T32的漏极与下拉信号线连接。
  7. 根据权利要求6所述的GOA 电路，其特征在于，所述自举电容的一端为第一节点Q（N），通过第一节点Q（N）与所述第一薄膜晶体管T11的漏极连接。
  8. 根据权利要求7所述的GOA 电路，其中，所述第四薄膜晶体管T41的源极、第二薄膜晶体管T22的栅极通过第一节点Q（N）与所述第一薄膜晶体管T11的漏极连接。
  9. 根据权利要求6所述的GOA 电路，其中，所述第八薄膜晶体管T42的栅极、第六薄膜晶体管T52的源极和第七薄膜晶体管T51的漏极通过第二节点P（N）连接。
  10. 一种液晶显示装置，其包括权利要求1-9任一项所述的GOA 电路。
PCT/CN2018/104511 2018-06-20 2018-09-07 Goa电路及具有该goa电路的液晶显示装置 WO2019242111A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810639675.9A CN108847193A (zh) 2018-06-20 2018-06-20 Goa电路及具有该goa电路的液晶显示装置
CN201810639675.9 2018-06-20

Publications (1)

Publication Number Publication Date
WO2019242111A1 true WO2019242111A1 (zh) 2019-12-26

Family

ID=64202725

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/104511 WO2019242111A1 (zh) 2018-06-20 2018-09-07 Goa电路及具有该goa电路的液晶显示装置

Country Status (2)

Country Link
CN (1) CN108847193A (zh)
WO (1) WO2019242111A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616068A (zh) * 2019-01-04 2019-04-12 深圳市华星光电半导体显示技术有限公司 Goa扫描电路和液晶显示装置
CN110827780B (zh) * 2019-11-25 2021-01-26 成都中电熊猫显示科技有限公司 栅极驱动单元、栅极扫描驱动电路和液晶显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110044423A1 (en) * 2009-08-21 2011-02-24 Chih-Lung Lin Shift register
CN104795034A (zh) * 2015-04-17 2015-07-22 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN106448606A (zh) * 2016-11-23 2017-02-22 深圳市华星光电技术有限公司 一种goa驱动电路
CN106997753A (zh) * 2017-04-07 2017-08-01 深圳市华星光电技术有限公司 一种goa驱动电路
CN107068087A (zh) * 2017-03-31 2017-08-18 深圳市华星光电技术有限公司 一种goa驱动电路
CN107123405A (zh) * 2017-06-01 2017-09-01 深圳市华星光电技术有限公司 双向移位寄存器单元、双向移位寄存器及显示面板
CN107154245A (zh) * 2017-07-17 2017-09-12 深圳市华星光电技术有限公司 一种栅极驱动电路及其驱动方法
CN107358931A (zh) * 2017-09-04 2017-11-17 深圳市华星光电半导体显示技术有限公司 Goa电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI393093B (zh) * 2004-06-30 2013-04-11 Samsung Display Co Ltd 移位暫存器，具有該移位暫存器之顯示裝置，及其驅動方法
US9881688B2 (en) * 2012-10-05 2018-01-30 Sharp Kabushiki Kaisha Shift register

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110044423A1 (en) * 2009-08-21 2011-02-24 Chih-Lung Lin Shift register
CN104795034A (zh) * 2015-04-17 2015-07-22 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN106448606A (zh) * 2016-11-23 2017-02-22 深圳市华星光电技术有限公司 一种goa驱动电路
CN107068087A (zh) * 2017-03-31 2017-08-18 深圳市华星光电技术有限公司 一种goa驱动电路
CN106997753A (zh) * 2017-04-07 2017-08-01 深圳市华星光电技术有限公司 一种goa驱动电路
CN107123405A (zh) * 2017-06-01 2017-09-01 深圳市华星光电技术有限公司 双向移位寄存器单元、双向移位寄存器及显示面板
CN107154245A (zh) * 2017-07-17 2017-09-12 深圳市华星光电技术有限公司 一种栅极驱动电路及其驱动方法
CN107358931A (zh) * 2017-09-04 2017-11-17 深圳市华星光电半导体显示技术有限公司 Goa电路

Also Published As

Publication number Publication date
CN108847193A (zh) 2018-11-20

Similar Documents

Publication Publication Date Title
US10460671B2 (en) Scanning driving circuit and display apparatus
US10235958B2 (en) Gate driving circuits and liquid crystal devices
US9483990B2 (en) Gate driver on array (GOA) circuit and LCD device using the same
WO2019134221A1 (zh) Goa电路
US10049636B2 (en) Gate drive circuit and liquid crystal display device
US20170039968A1 (en) Shift register, gate driving circuit, display apparatus and gate driving method
US10121442B2 (en) Driving methods and driving devices of gate driver on array (GOA) circuit
JP2019537044A (ja) 走査駆動回路および表示装置
US20150248867A1 (en) Shift register unit, gate driving circuit and display device
CN106448588B (zh) Goa驱动电路及液晶显示装置
JP2020502554A (ja) Ｇｏａ駆動回路及び液晶表示装置
JP2019537073A (ja) Ｇｏａ駆動回路及び液晶表示装置
GB2548047A (en) Shift register, level-transmission gate drive circuit, and display panel
US10204586B2 (en) Gate driver on array (GOA) circuits and liquid crystal displays (LCDs)
WO2020164193A1 (zh) Goa 电路及显示面板
WO2020259574A1 (zh) 阵列基板行驱动电路单元与其驱动电路及液晶显示面板
WO2022007147A1 (zh) Goa电路以及显示面板
WO2019033492A1 (zh) Goa电路及液晶显示装置
WO2020077897A1 (zh) Goa 驱动电路及显示面板
US10825412B2 (en) Liquid crystal panel including GOA circuit and driving method thereof
WO2020048081A1 (zh) Goa 电路及液晶面板
WO2020024409A1 (zh) 显示面板goa电路
WO2019242111A1 (zh) Goa电路及具有该goa电路的液晶显示装置
WO2019010736A1 (zh) Goa电路及液晶显示装置
TW201448466A (zh) 移位暫存器電路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18923112

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18923112

Country of ref document: EP

Kind code of ref document: A1