TWI716052B - 半導體結構之製備方法 - Google Patents

半導體結構之製備方法 Download PDF

Info

Publication number
TWI716052B
TWI716052B TW108127019A TW108127019A TWI716052B TW I716052 B TWI716052 B TW I716052B TW 108127019 A TW108127019 A TW 108127019A TW 108127019 A TW108127019 A TW 108127019A TW I716052 B TWI716052 B TW I716052B
Authority
TW
Taiwan
Prior art keywords
region
oxide layer
manufacturing
fin
fin structure
Prior art date
Application number
TW108127019A
Other languages
English (en)
Other versions
TW202044344A (zh
Inventor
郭錦德
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202044344A publication Critical patent/TW202044344A/zh
Application granted granted Critical
Publication of TWI716052B publication Critical patent/TWI716052B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本揭露提供一種半導體結構之製備方法。該製備方法具有下列步驟。提供一鰭片結構，該鰭片結構具有一底座以及複數個鰭片部，該等鰭片部遠離該底座延伸。移除該鰭片結構在一第一區域的一部分，以在該底座中形成一第一切槽以及在該第一切槽中形成一第一凸塊。一第一氧化層形成在該第一區域中。移除該第一氧化層。

Description

半導體結構之製備方法
本申請案主張2019/05/15申請之美國正式申請案第16/413,232號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體結構之製備方法。特別是有關於一種具有一切槽與一凸塊之半導體結構之製備方法。
對於許多現代應用，半導體裝置是必不可少的。隨著電子科技的進步，在提供具有較佳功能性以及較大量的積體電路的同時，半導體裝置的尺寸持續地變得越來越小。為了符合半導體裝置規格微小化的需求提升，因此傳統的半導體結構具有一些鰭片結構。
所述傳統半導體結構之製備方法具有提供一半導體基底，該半導體基底具有一底座；以及形成複數個鰭片部，該等鰭片部從該半導體基底的該底座突伸。
然而，現在，在該等鰭片部之間的距離越來越小，導致接下來所形成之各元件的干擾(disturbance)。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體結構之製備方法。該製備方法包含：提供一鰭片結構(fin structure)，該鰭片結構具有一底座(base)以及複數個鰭片部(fin portions)，該等鰭片部遠離該底座突伸；部分地移除在一第一區域(first region)的該鰭片結構，以在該底座形成一第一切槽(first trench)以及在該第一切槽中形成一第一凸塊(first bump)；在該鰭片結構的該第一區域形成一第一氧化層(first oxide layer)以及移除該第一氧化層。
依據本揭露之一些實施例，透過一化學氧化製程(chemical oxidation process)形成該第一氧化層。
依據本揭露之一些實施例，使用硝酸(nitric acid)及過氧化氫(hydrogen peroxide)形成該第一氧化層。
依據本揭露之一些實施例，透過氧化該第一切槽的一第一暴露表面形成該第一氧化層。
依據本揭露之一些實施例，該製備方法還包括：在透過氧化該第一切槽的該第一暴露表面形成該第一氧化層之前，在該第一切槽的該第一暴露表面上執行一第一預處理製程(first pre-treatment process)。
依據本揭露之一些實施例，該製備方法還包括：部分地移除在該第一區域該鰭片結構之前，形成一第一介電層(first dielectric layer)，以完全地覆蓋該等鰭片部；以及在該第一介電層上配置一第一遮罩層(first masking layer)，其中該第一遮罩層具有一第一通孔(first through hole)，該第一通孔對應該第一區域設置。
依據本揭露之一些實施例，部分地移除在該第一區域的該鰭片結構還包括：移除藉由該第一通孔而暴露的該第一介電層。
依據本揭露之一些實施例，在該第一區域中的第一氧化層的形成期間，在該第一區域之外的一區域中的該第一介電層在適當的地方餘留。
依據本揭露之一些實施例，部分地移除在該第一區域該鰭片結構還包括：移除在該第一區域的該等鰭片部。
依據本揭露之一些實施例，透過一乾蝕刻製程(dry etching process)移除在該第一區域中的該鰭片結構。
依據本揭露之一些實施例，該製備方法還包括：移除該第一氧化層之後，在該第一區域中形成一第二氧化層；以及移除該第二氧化層。
依據本揭露之一些實施例，透過氧化(oxidizing)該第一切槽的一第二暴露表面形成該第二氧化層。
依據本揭露之一些實施例，在該第一區域中的第二氧化層的形成期間，在該第一區域之外的一區域中的該第一介電層在適當的地方餘留。
依據本揭露之一些實施例，該製備方法還包括：透過氧化該第一切槽的一第二暴露表面形成該第二氧化層之前，在該第一切槽的該第二暴露表面上執行一第二預處理製程。
依據本揭露之一些實施例，該製備方法還包括：部分地移除在一第二區域中的該鰭片結構，以在該底座形成複數個第二切槽。
依據本揭露之一些實施例，在該等第一切槽形成之前，形成該等第二切槽，且複數個第二凸塊分別地形成在該第一切槽與各該第二切槽之間。
依據本揭露之一些實施例，該製備方法還包括：部分地移除在該第二區域中的該鰭片結構之前，形成一第二介電層，以完全地覆蓋該等鰭片結構；以及在該第二介電層上配置一第二遮罩層，其中該第二遮罩層具有複數個第二通孔，該等第二通孔對應該第二區域設置。
依據本揭露之一些實施例，部分地移除在該第二區域中的該鰭片結構還包括：部分地移除藉由該等第二通孔而暴露的該第二介電層；以及移除在該第二區域中的該等鰭片部，以分別地形成該等第二切槽。
依據本揭露之一些實施例，透過一乾蝕刻製程移除在該第二區域中的該鰭片結構。
依據本揭露之一些實施例，該製備方法還包括：形成一襯墊結構(liner structure)，以覆蓋該鰭片結構的該底座，並部分地覆蓋該等鰭片部；以及在該鰭片結構的該底座上形成一隔離層(isolation layer)，並覆蓋該襯墊結構。
由於該半導體結構之製備方法之設計，切槽及凸塊係可使用來提供較佳的隔離，並導致接下來所形成之元件較少的干擾(disturbance)。
除此之外，在該暴露表面上形成一氧化層以及移除該第一氧化層之後，半導體結構的多個隅角(corners)可變得更圓潤。如此的操作係可降低寄生電容(parasitic capacitance)的影響，並導致接下來所形成之元件較少的干擾(disturbance)。
再者，在移除該第一氧化層之後，更深的切槽之形成係提供較佳的隔離，並導致接下來所形成之元件較少的干擾(disturbance)。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
其將理解的是，雖然用語「第一(first)」、「第二(second)」、「第三(third)」等可用於本文中以描述不同的元件、部件、區域、層及/或部分，但是這些元件、部件、區域、層及/或部分不應受這些用語所限制。這些用語僅用於從另一元件、部件、區域、層或部分中區分一個元件、部件、區域、層或部分。因此，以下所討論的「第一元件(firstelement)」、「部件(component)」、「區域(region)」、「層(layer)」或「部分(section)」可以被稱為第二元件、部件、區域、層或部分，而不背離本文所教示。
本文中使用之術語僅是為了實現描述特定實施例之目的，而非意欲限制本發明。如本文中所使用，單數形式「一(a)」、「一(an)」，及「該(the)」意欲亦包括複數形式，除非上下文中另作明確指示。將進一步理解，當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時，該等術語規定所陳述之特徵、整數、步驟、操作、元件，及/或組件之存在，但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件，及/或上述各者之群組。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。
圖1為依據本揭露一些實施例的一種半導體結構之製備方法之流程示意圖。圖2為依據本揭露一些實施例的一鰭片結構300之平面示意圖。圖3至圖11為依據如圖1之本揭露一些實施例的一半導體裝置200的製備方法的各階段之剖視示意圖。在一些實施例中，圖1之半導體結構200的製備方法100係包括許多操作(S101、S103、S105、S107、S109、S111、S113、S115、S117、S119、S121、S123、S125以及S127)，且下列的敘述與圖示並不表示用來限制所述操作的順序。
在操作S101中，如圖2及圖3所示，提供一鰭片結構300。鰭片結構300具有一底座307以及複數個鰭片部305，該等鰭片部305遠離該底座307延伸。在一些實施例中，該等鰭片部305係原產於底座307。底座307及該等鰭片部305從一基底(substrate)所形成。在一些實施例中，透過蝕刻基底的一上部(upper portion)以形成該等鰭片部305，且底座307為基底的一下部(lower portion)。
在一些實施例中，透過一磊晶成長製程(epitaxial growth process)形成該等鰭片部305。在一些實施例中，底座307從一基底所形成，基底係例如一矽基底、一磊晶基底(epitaxial substrate)、一碳化矽基底、一絕緣層上覆矽(silicon-on-insulator，SOI)基底，或其類似物。
在操作S103中，如圖3所示，在底座307與該等鰭片部305上形成一第二介電層333。在一些實施例中，第二介電層333完全地覆蓋該等鰭片部305。在一些實施例中，第二介電層333包含氧化材料，並透過一化學氣相沉積(chemical vapor deposition，CVD)製程或一物理氣相沉積(physical vapor deposition，PVD)製程所形成。
在操作S105中，如圖3所示，一第二遮罩層(second masking layer)337形成在第二介電層333上。第二遮罩層337具有複數個第二通孔(second through holes)338，該等第二通孔338對應一第二區域(second region)303設置。在一些實施例中，透過一化學氣相沉積(CVD)製程或一物理氣相沉積(PVD)製程形成第二遮罩層337。
在一些實施例中，第二遮罩層337可具有一單一層結構，所述單一層結構具有一氧化層、一氮化層，或其類似物。在一些實施例中，第二遮罩層337可具有一多層結構，所述多層結構具有一氧化層、一氮化層等等。
在操作S107中，如圖4所示，移除鰭片結構300在第二區域303中的該等部分，以在底座307中形成複數個第二切槽(second trenches)320。在一些實施例中，部分地移除透過該等第二通孔暴露的第二介電層。在一些實施例中，移除在第二區域中的該等鰭片部305，以分別地形成該等第二切槽320。透過一乾蝕刻製程以移除在第二區域303中的鰭片結構300。該等第二切槽320對應第二遮罩層337的該等第二通孔所形成。
在操作S109中，如圖5所示，形成一第一介電層331。第一介電層331完全地覆蓋該等鰭片部305。在一些實施例中，第一介電層331形成在底座307與該等鰭片部305上。
在一些實施例中，第一介電層331包含氧化材料，並透過一化學氣相沉積製程或一物理氣相沉積製程所形成。
在操作S111中，如圖5所示，一第一遮罩層335配置在第一介電層331上。第一遮罩層335具有一第一通孔336，第一通孔336對應一第一區域301設置。在一些實施例中，透過一化學氣相沉積製程或一物理氣相沉積製程形成第一遮罩層335。
在一些實施例中，第一遮罩層335可包括一單一層結構，所述單一層結構具有一氧化層、一氮化層，或其類似物。在一些實施例中，第一遮罩層335可具有一多層結構，所述多層結構具有一氧化層、一氮化層。
在操作S113中，如圖6所示，部分地移除在第一區域301中的鰭片結構300，以在底座307中形成一第一切槽310，並在第一切槽310中形成一第一凸塊(first bump)317。在一些實施例中，移除第一介電層331藉由第一通孔336而暴露的該部分。以此方式，第一切槽313與第一凸塊317可提供較佳的隔離(better isolation)。
在一些實施例中，在操作S113中，如圖6所示，移除在第一區域310中的該等鰭片部305。在一些實施例中，透過一乾蝕刻製程移除鰭片結構300具有該等鰭片部305的一部分以及底座307在第一區域301中的一部分。第一切槽310形成在第一遮罩層335的第一通孔336下。
在一些實施例中，第一切槽310形成之前，形成該等第二切槽320。第一切槽310形成之後，複數個第二凸塊327分別地形成在第一切槽310與該等第二切槽320之間。更特別地是，如圖6所示，第一切槽310具有一第一深度H1。
在操作S115中，如圖7所示，在第一切槽310的一第一暴露表面312上，執行一第一預處理(pre-treatment)製程。在一些實施例中，清洗第一切槽310的第一暴露表面312，以保證第一暴露表面312沒有弄髒，以執行其他製程，例如一氧化(oxidization)製程。
在第一預處理製程之後，在操作S117中，如圖7所示，在鰭片結構300的第一區域301中形成一第一氧化層311。在一些實施例中，透過氧化第一切槽310的第一暴露表面312以形成第一氧化層311。在一些實施例中，使用在一化學氧化製程中的硝酸(nitric acid)以及過氧化氫(hydrogen peroxide)以形成第一氧化層311。第一氧化層311的一厚度為10Å(angstroms)。在一些實施例中，在第一區域310中的第一氧化層311形成期間，在第一區域301的鰭片結構300移除之後，在第一區域301之外的一區域中的第一介電層331在適當的位置餘留。
在操作S119中，如圖8所示，移除第一氧化層311。以此方式，在第一切槽310的多個隅角(corners)可變得更圓潤，其係可降低寄生電容(parasitic capacitance)的影響，並導致接下來所形成之元件較少的干擾(disturbance)。
更特別地是，如圖8所示，第一切槽310具有一第二深度H2，第二深度H2大於第一深度H1。意即，在移除第一氧化層311之後，第一切槽310可更深，且第一切槽310提供較佳的隔離並導致接下來所形成之元件更少的干擾(disturbance)。
在操作S121中，如圖9所示，在第一切槽310的一第二暴露表面314上執行一第二預處理製程。在一些實施例中，清洗第一切槽310的第二暴露表面314，以保證第二暴露表面314沒有弄髒，以執行其他製程，例如一氧化(oxidization)製程。
第二預處理製程之後，在操作S123中，如圖9所示，一第二氧化層313形成在第一區域301。在一些實施例中，透過氧化第一切槽310的第二暴露表面314以形成第二氧化層313。第二氧化層313的一厚度為10Å(angstroms)。在一些實施例中，使用在一化學氧化製程中的硝酸(nitric acid)以及過氧化氫(hydrogen peroxide)以形成第二氧化層313。在一些實施例中，在第一區域301中的第二氧化層313形成期間，在第一區域301之外的一區域中的第一介電層331在適當的位置餘留，以取代在第一區域301中的鰭片結構300的該部分移除之後的被移除，其係可避免弄髒第一區域301之外的區域。
在操作S125中，如圖10所示，移除第二氧化層313。以此方式，在第一切槽310的多個隅角(corners)可變得更圓潤，其係可降低寄生電容(parasitic capacitance)的影響，並導致接下來所形成之元件較少的干擾(disturbance)。
更特別地是，在操作S125中，如圖10所示，第一凸塊317具有一第一寬度W1，第一寬度W1大於該等鰭片部305的一第二寬度W2。第一凸塊317的一頂部不會高於底座307的一頂表面。第一切槽310具有一第三深度H3，第三深度H3大於第二深度H2。意即，移除第二氧化層3123之後，第一切槽310可更深，且第一切槽310可提供較佳隔離，並導致接下來所形成之元件較少的干擾(disturbance)。
在一些實施例中，為了提供第一切槽310具有更大深度以及降低接下來所形成之元件的干擾，係可重複地執行形成氧化層與移除氧化層的製程。
在操作S217中，如圖11所示，形成一襯墊結構(liner structure)341。襯墊結構341覆蓋鰭片結構300的底座307，並部分地覆蓋該等鰭片部305。接下來，一隔離層(isolation layer)343形成在鰭片結構300的底座307上，並覆蓋襯墊結構341。襯墊結構341形成在鰭片結構300與隔離層343之間。結果，形成一半導體結構200。
綜上所述，由於該半導體結構之製備方法之設計，切槽及凸塊係可使用來提供較佳的隔離，並導致接下來所形成之元件較少的干擾(disturbance)。
除此之外，在該暴露表面上形成一氧化層以及移除該第一氧化層之後，半導體結構的多個隅角(corners)可變得更圓潤。如此的操作係可降低寄生電容(parasitic capacitance)的影響，並導致接下來所形成之元件較少的干擾(disturbance)。
再者，在移除該第一氧化層之後，更深的切槽之形成係提供較佳的隔離，並導致接下來所形成之元件較少的干擾(disturbance)。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
本揭露之一實施例提供一種半導體結構之製備方法。該製備方法具有提供一鰭片結構(fin structure)，該鰭片結構具有一底座(base)以及複數個鰭片部(fin portions)，該等鰭片部遠離該底座突伸；部分地移除在一第一區域(first region)的該鰭片結構，以在該底座形成一第一切槽(first trench)以及在該第一切槽中形成一第一凸塊(first bump)；在該鰭片結構的該第一區域形成一第一氧化層(first oxide layer)以及移除該第一氧化層。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100              製備方法 S101           操作 S103           操作 S105           操作 S107           操作 S109           操作 S111            操作 S113            操作 S115            操作 S117            操作 S119            操作 S121           操作 S123           操作 S125           操作 S127           操作 200              半導體結構 300              鰭片結構 301              第一區域 303              第二區域 305              鰭片部 307              底座 310              第一切槽 311              第一氧化層 312              第一暴露表面 313              第二氧化層 314              第二暴露表面 317              第一凸塊 320              第二切槽 327              第二凸塊 331              第一介電層 333              第二介電層 335              第一遮罩層 336              第一通孔 337              第二遮罩層 338              第二通孔 341              襯墊結構 343              隔離層 H1               第一深度 H2               第二深度 H3               第三深度 W1              第一寬度 W2              第二寬度
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為依據本揭露一些實施例的一種半導體結構之製備方法之流程示意圖。 圖2為依據本揭露一些實施例的一鰭片結構之平面示意圖。 圖3至圖11為依據如圖1之本揭露一些實施例的一半導體裝置的製備方法的各階段之剖視示意圖。
100              製備方法 S101           操作 S103           操作 S105           操作 S107           操作 S109           操作 S111            操作 S113            操作 S115            操作 S117            操作 S119            操作 S121           操作 S123           操作 S125           操作 S127           操作

Claims (17)

  1. 一種半導體結構之製備方法，包括：提供一鰭片結構，該鰭片結構具有一底座以及複數個鰭片部，該等鰭片部遠離該底座突伸；部分地移除在一第一區域的該鰭片結構，以在該底座形成一第一切槽以及在該第一切槽中形成一第一凸塊；在該鰭片結構的該第一區域形成一第一氧化層；移除該第一氧化層；其中部分地移除在該第一區域該鰭片結構之前，形成一第一介電層，以完全地覆蓋該等鰭片部；以及在該第一介電層上配置一第一遮罩層，其中該第一遮罩層具有一第一通孔，該第一通孔對應該第一區域設置；其中部分地移除在該第一區域的該鰭片結構還包括：移除藉由該第一通孔而暴露的該第一介電層；其中在該第一區域中的第一氧化層的形成期間，在該第一區域之外的一區域中的該第一介電層在適當的地方餘留。
  2. 如請求項1所述之製備方法，其中透過一化學氧化製程形成該第一氧化層。
  3. 如請求項2所述之製備方法，其中使用硝酸及過氧化氫形成該第一氧化層。
  4. 如請求項1所述之製備方法，其中透過氧化該第一切槽的一第一暴露表面形成該第一氧化層。
  5. 如請求項4所述之製備方法，還包括：在透過氧化該第一切槽的該第一暴露表面形成該第一氧化層之前，在該第一切槽的該第一暴露表面上執行一第一預處理製程。
  6. 如請求項1所述之製備方法，部分地移除在該第一區域該鰭片結構還包括：移除在該第一區域的該等鰭片部。
  7. 如請求項1所述之製備方法，其中透過一乾蝕刻製程移除在該第一區域中的該鰭片結構。
  8. 如請求項1所述之製備方法，還包括：移除該第一氧化層之後，在該第一區域中形成一第二氧化層；以及移除該第二氧化層。
  9. 如請求項8所述之製備方法，其中透過氧化該第一切槽的一第二暴露表面形成該第二氧化層。
  10. 如請求項9所述之製備方法，其中在該第一區域中的第二氧化層的形成期間，在該第一區域之外的一區域中的該第一介電層在適當的地方餘留。
  11. 如請求項9所述之製備方法，還包括：透過氧化該第一切槽的一第二暴露表面形成該第二氧化層之前，在該第一切槽的該第二暴露表面上執行一第二預處理製程。
  12. 如請求項1所述之製備方法，還包括：部分地移除在一第二區域中的該鰭片結構，以在該底座形成複數個第二切槽。
  13. 如請求項12所述之製備方法，其中在該等第一切槽形成之前，形成該等第二切槽，且複數個第二凸塊分別地形成在該第一切槽與各該第二切槽之間。
  14. 如請求項12所述之製備方法，還包括：部分地移除在該第二區域中的該鰭片結構之前，形成一第二介電層，以完全地覆蓋該等鰭片結構；以及在該第二介電層上配置一第二遮罩層，其中該第二遮罩層具有複數個第二通孔，該等第二通孔對應該第二區域設置。
  15. 如請求項14所述之製備方法，部分地移除在該第二區域中的該鰭片 結構還包括：部分地移除藉由該等第二通孔而暴露的該第二介電層；以及移除在該第二區域中的該等鰭片部，以分別地形成該等第二切槽。
  16. 如請求項15所述之製備方法，其中透過一乾蝕刻製程移除在該第二區域中的該鰭片結構。
  17. 如請求項1所述之製備方法，還包括：形成一襯墊結構，以覆蓋該鰭片結構的該底座，並部分地覆蓋該等鰭片部；以及在該鰭片結構的該底座上形成一隔離層，並覆蓋該襯墊結構。
TW108127019A 2019-05-15 2019-07-30 半導體結構之製備方法 TWI716052B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/413,232 US11049715B2 (en) 2019-05-15 2019-05-15 Method for manufacturing a semiconductor structure
US16/413,232 2019-05-15

Publications (2)

Publication Number Publication Date
TW202044344A TW202044344A (zh) 2020-12-01
TWI716052B true TWI716052B (zh) 2021-01-11

Family

ID=73228368

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108127019A TWI716052B (zh) 2019-05-15 2019-07-30 半導體結構之製備方法

Country Status (3)

Country Link
US (1) US11049715B2 (zh)
CN (1) CN111952178B (zh)
TW (1) TWI716052B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140001540A1 (en) * 2012-07-02 2014-01-02 Semiconductor Manufacturing International Corp. Integrated semiconductor device and fabrication method
US20160148998A1 (en) * 2014-11-20 2016-05-26 United Microelectronics Corporation Finfet structure
US20170092643A1 (en) * 2015-09-25 2017-03-30 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US20190043760A1 (en) * 2017-06-08 2019-02-07 United Microelectronics Corp. Semiconductor structure having a bump and a width of the bump larger than a width of fin shaped structures, and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402856B2 (en) * 2005-12-09 2008-07-22 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
KR100866721B1 (ko) * 2007-06-29 2008-11-05 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US9564518B2 (en) * 2014-09-24 2017-02-07 Qualcomm Incorporated Method and apparatus for source-drain junction formation in a FinFET with in-situ doping
TWI599041B (zh) * 2015-11-23 2017-09-11 節能元件控股有限公司 具有底部閘極之金氧半場效電晶體功率元件及其製作方法
CN106935645B (zh) * 2015-12-30 2020-07-07 节能元件控股有限公司 具有底部栅极的金氧半场效晶体管功率元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140001540A1 (en) * 2012-07-02 2014-01-02 Semiconductor Manufacturing International Corp. Integrated semiconductor device and fabrication method
US20160148998A1 (en) * 2014-11-20 2016-05-26 United Microelectronics Corporation Finfet structure
US20170092643A1 (en) * 2015-09-25 2017-03-30 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US20190043760A1 (en) * 2017-06-08 2019-02-07 United Microelectronics Corp. Semiconductor structure having a bump and a width of the bump larger than a width of fin shaped structures, and manufacturing method thereof

Also Published As

Publication number Publication date
US20200365390A1 (en) 2020-11-19
TW202044344A (zh) 2020-12-01
US11049715B2 (en) 2021-06-29
CN111952178A (zh) 2020-11-17
CN111952178B (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
JP2016532296A (ja) 改善されたＳｉＧｅファセットによる改善されたシリサイド形成
US9627475B2 (en) Dummy gate structure for semiconductor devices
TWI557914B (zh) Semiconductor element and manufacturing method thereof
TWI716052B (zh) 半導體結構之製備方法
CN110707068B (zh) 半导体互连结构及其制备方法
JP2002359369A (ja) 半導体装置の製造方法
TWI732256B (zh) 半導體結構及其製造方法
TWI464803B (zh) 在溝槽中製成底部氧化層之方法
TWI767143B (zh) 高電壓電晶體結構及其製造方法
US8642419B2 (en) Methods of forming isolation structures for semiconductor devices
TWI739087B (zh) 分離閘結構之製造方法及分離閘結構
KR20120090544A (ko) 반도체 소자 및 그 제조 방법
US20130214392A1 (en) Methods of forming stepped isolation structures for semiconductor devices using a spacer technique
JP2016018937A (ja) 半導体装置の製造方法
WO2022062373A1 (zh) 半导体结构的制备方法及半导体结构
US8603895B1 (en) Methods of forming isolation structures for semiconductor devices by performing a deposition-etch-deposition sequence
CN108807267B (zh) 半导体装置及其制造方法
US20050106835A1 (en) Trench isolation structure and method of manufacture therefor
TWI532096B (zh) 於基底中形成狹縫的製程
KR20050068754A (ko) 반도체 제조 공정에 있어서의 웰 형성 방법
US9281391B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6091242B2 (ja) 炭化珪素半導体装置の製造方法
CN114883269A (zh) 半导体器件的制造方法
TWI590376B (zh) 淺溝槽隔離結構及其製造方法
KR20050119412A (ko) 누설 전류를 방지할 수 있는 얕은 트렌치 소자 분리막 및그 제조방법