TWI590376B - 淺溝槽隔離結構及其製造方法 - Google Patents

Description

淺溝槽隔離結構及其製造方法

本案係為一種淺溝槽隔離結構及其製造方法，尤指應用於半導體製程中之淺溝槽隔離結構及其製造方法。

在同一積體電路晶片上一併完成有低電壓邏輯電路與高電壓元件之設計已是現今積體電路製作的主流。而不論在低電壓邏輯電路或是高電壓元件中，都必須製作出隔離元件來進行元件之間的電性隔離。而淺溝槽隔離結構(Shallow Trench Isolation，簡稱STI)是目前最常使用的隔離元件，且低電壓邏輯電路與高電壓元件中之淺溝槽隔離結構通常會於同一製程中一併完成。

但因低電壓邏輯電路之元件尺寸隨製程進步而日益縮小，導致淺溝槽隔離結構之寬度與深度也隨之小型化，因此若高電壓元件中所使用淺溝槽隔離結構之尺寸與低電壓邏輯電路中淺溝槽隔離結構之尺寸相同時，可能無法滿足高電壓元件之設計需求，而如何改善此種習知手段之缺失，便是發展本案之主要目的。

有鑑於此，本發明的目的就是在提供一種淺溝槽隔離結構製造方法，以確保高電壓元件之淺溝槽隔離結的絕緣效果。

本發明的目的在於提供一種淺溝槽隔離結構製造方法，方法包含下列步驟：提供一基板，基板上定義有一高電壓元件區域；利用一第一蝕刻製程於高電壓元件區域中製作出一預處理淺溝槽；利用一第二蝕刻製程將高電壓元件區域中之預處理淺溝槽繼續蝕刻成一第一淺溝槽；以及於第一淺溝槽中填入一介電材料而形成一第一淺溝槽隔離結構。

在本發明的較佳實施例中，上述基板上另定義有一低電壓元件區域，上述第二蝕刻製程於上述低電壓元件區域中製作出一第二淺溝槽，上述第二淺溝槽之深度小於上述第一淺溝槽。

在本發明的較佳實施例中，上述第一蝕刻製程製作出之上述預處理淺溝槽之開口側壁的傾斜角範圍約在105至135度之間，使得上述第一淺溝槽具有坡度較和緩的一肩部。

在本發明的較佳實施例中，於形成上述第一淺溝槽隔離結構之後，更包含下列步驟：在本發明的較佳實施例中，對上述第一淺溝槽隔離結構進行一預清洗，用以將上述第一淺溝槽隔離結構之頂面退縮至上述肩部以下；以及於上述第一淺溝槽隔離結構及上述基板之一表面上形成一高電壓閘極介電層。

在本發明的較佳實施例中，於製作出上述預處理淺溝槽之後，更包含下列步驟：於上述預處理淺溝槽之開口側壁形成一間隙壁，其中上述間隙壁之材料與上述介電材料相同。

在本發明的較佳實施例中，於製作出上述預處理淺溝槽之後及進行上述第二蝕刻製程之前或之後，更包含下列步驟：於上述基板之上述高電壓元件區域中進行一摻質植入製程，用以形成一高電壓井區。

在本發明的較佳實施例中，於上述第一淺溝槽中填入上述介電材料之方法係包含下列步驟：進行一高密度電漿化學氣相沉積法來沉積上述介電材料；以及對上述介電材料進行一化學機械研磨製程，以平坦化上述介電材料。

本發明的另一目的在於提供一種淺溝槽隔離結構，其包含：一基板，基板定義有一高電壓元件區域；一第一淺溝槽，形成於高電壓元件區域中，第一淺溝槽具有一上半部與一下半部，上半部之開口側壁形成具有坡度較和緩的一肩部；以及一介電材料層，填入於第一淺溝槽，其高度至少到達肩部。

在本發明的較佳實施例中，更包含有一第二淺溝槽，上述第二淺溝槽位於上述基板上之一低電壓元件區域，上述第二淺溝槽之深度小於上述第一淺溝槽。

在本發明的較佳實施例中，上述肩部的傾斜角範圍約在105至135度之間。

在本發明的較佳實施例中，上述基板為一矽基板，上述介電材料層之材料為氧化矽。

本發明的又一目的在於提供一種高壓金氧半電晶體結構，其中包含：一基板；一通道區，形成於該基板中；至少一淺溝槽，形成於該通道區之一側，其具有一上半部與一下半部，該上半部之開口側壁形成具有坡度較和緩的一肩部；以及一介電材料層，填入於該淺溝槽中，其高度至少到達該肩部。

請參見圖1A至圖1J，其係本案所提出之淺溝槽隔離結構(Shallow Trench Isolation，簡稱STI)之製造方法步驟示意圖，首先，如圖1A所示，提供一矽基板1，並於矽基板1表面上形成一墊氧化層10，而該矽基板1上被區分成兩個區域，高電壓元件區域11與低電壓元件區域12。

接著，於該矽基板1進行一零層蝕刻(zero etch)，零層蝕刻之主要目的於矽基板1上利用光罩微影蝕刻製程來定義出後續製程所需之對準標記(alignment mark，本圖中未示出)，但為改善習用缺失，本案特別於該零層蝕刻中之光罩圖案中加入了高電壓元件區域11中淺溝槽隔離結構的圖案，如此一來，如圖1B所示，經過零層蝕刻(zero etch)後之高電壓元件區域11中將可完成一預處理淺溝槽110，該預處理淺溝槽110已具有一第一深度。因為高電壓元件區域11之元件密度不高，所以可以有空間來讓形成的預處理淺溝槽110之開口側壁角度不要太垂直。因此，透過蝕刻條件的調整，本案可形成開口側壁坡度角度較為和緩之預處理淺溝槽110，其開口側壁的傾斜角範圍約在105至135度之間。

然後如圖1C所示，於高電壓元件區域11中進行如箭頭所示之摻質植入製程，用以形成高電壓元件中之高電壓井區(HV Well)119等結構，然後如圖1D所示，再於預處理淺溝槽110之側壁上形成材料為氧化矽之間隙壁(spacer)111，而形成的方法主要是利用非等向性蝕刻來對氧化矽材料進行蝕刻，而將多餘的氧化矽及墊氧化層10去除，進而留下間隙壁(spacer)111，而間隙壁(spacer)111之主要目的是防止後續製程所產生之殘餘物，例如氮化矽，堆積於淺溝槽110之側壁上而導致後續完成之隔離構造之剖面形狀不佳。

接著，如圖1E所示，再於矽基板1表面上形成墊氧化層13與氮化矽層14，然後再於高電壓元件區域11與低電壓元件區域12中一起進行淺溝槽之蝕刻製程，用以形成如圖1F所示之淺溝槽，其中高電壓元件區域11中之第一組淺溝槽15之深度較低電壓元件區域12中之第二組淺溝槽16之深度為大，因為本案經過零層蝕刻(zero etch)後之高電壓元件區域11中已預先形成上半部之預處理淺溝槽110，因此，具有上半部與下半部之第一組淺溝槽15之深度可比第二組淺溝槽16多出該第一深度的量，進而可達到較佳的隔離效果。換句話說，第一組淺溝槽15的深度調整可透過零層蝕刻(zero etch)淺形成溝槽110時來進行，有效解決習用手段中高電壓元件區域中淺溝槽深度不易調整的問題。

由於上述淺溝槽蝕刻會造成矽基板1的表面產生缺陷，因此可將具有淺溝槽之矽基板送入高溫(約1100度C)爐管進行修補製程，用以於淺溝槽壁上形成一氧化矽修補層(liner，圖中未示出)，用以修補缺陷及鈍化(rounding)尖角以增進電性隔離效果。

然後利用高密度電漿化學氣相沉積法(HDP-CVD)，將氧化矽層17填入第一組淺溝槽15及第二組淺溝槽16中以及形成於氮化矽層14上，之後進行化學機械研磨製程，以去除氮化矽層14上方之氧化矽層17，使氧化矽層17與氮化矽層14幾乎等高，此時可形成如圖1G所示之結構。接著，如圖1H所示，利用回蝕及氮化矽去除製程來去除氮化矽層14，用以露出氧化矽完成之淺溝槽隔離結構180、181。其中位於高電壓元件區域11中之淺溝槽隔離結構180之深度較位於低電壓元件區域12之淺溝槽隔離結構181為深，且該淺溝槽隔離結構180具有坡度較和緩的肩部1801。

而利用上述淺溝槽隔離結構180便可接著進行另外的摻質植入(如圖1I所示)來形成高電壓場區(HV Field)等高電壓元件的其他部份(請參照圖2)，如圖1J所示，在這些後續製程之中會對該淺溝槽隔離結構180進行一次或多次預清洗(pre-clean)，而不可避免地將淺溝槽隔離結構180之頂面經由清洗而退縮至肩部1801高度的附近，然後再利用熱氧化製程來將高電壓閘極介電層191完成基板1的表面上並與該淺溝槽隔離結構180相接，然後再於高電壓閘極介電層191及淺溝槽隔離結構180之頂面上形成高電壓閘極導體結構192。其中高電壓閘極介電層191可利用高溫爐管所進行之熱氧化製程來完成。再者，高電壓閘極介電層191之材料與淺溝槽隔離結構180同為氧化矽。而由於本案所完成之淺溝槽隔離結構180具有坡度較和緩的肩部1801，因此於淺溝槽隔離結構180上方所完成之高電壓閘極介電層191的厚度較為均勻，舉例來說，通道199中央與通道邊緣處距離高電壓閘極導體結構192之厚度d1與d2分別為950埃與700埃，使得d2/d1的比例可以維持在至少大於0.7的狀況，進而得到較佳的絕緣效果與高電壓操作特性。

再請參見圖2，其係為具有以本案技術所完成之淺溝槽隔離結構之一對稱型高電壓金氧半電晶體之剖面示意圖，其中以NMOS為例，基板2中形成有高電壓P型井區20，高電壓P型井區20中形成有高電壓N型場區24與高電壓P型場區25。至於高濃度之P型摻雜區220及高濃度之N型摻雜區210係分別做為基體接觸區與源/汲極接觸區，淺溝槽隔離結構200、201、202皆可使用上述技術來完成，使得所完成之高電壓金氧半電晶體具有較佳的絕緣效果與高電壓操作特性。另外，由於本案之技術手段主要是改善高電壓閘極介電層之厚度變異，因此若是僅針對高電壓閘極介電層21與高電壓閘極導體結構22下方之通道區23兩個淺溝槽隔離結構200、201之單側肩部2000、2010剖面形狀來進行改善，就可達到預期的功效。當然，也可以將所有的淺溝槽隔離結構之肩部都改成本案所提出之結構，更可確保功效之達成。另外，請參見圖3，其係具有以本案技術所完成之淺溝槽隔離結構之一非對稱型高電壓金氧半電晶體之剖面示意圖，其與圖2之對稱型高電壓金氧半電晶體之不同處在於，原本一側的淺溝槽隔離結構201、202、高電壓N型場區24、高電壓P型場區25以及高濃度之P型摻雜區220皆被省略，僅保留做為源/汲極接觸區之高濃度之N型摻雜區210及最外側的淺溝槽隔離結構30。

綜上所述，在本發明對技術進行改良後，已可有效改善習用手段的問題。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1、2．．．矽基板

10．．．墊氧化層

11．．．高電壓元件區域

12．．．低電壓元件區域

13．．．墊氧化層

14．．．氮化矽層

15．．．第一組淺溝槽

16．．．第二組淺溝槽

17．．．氧化矽層

110．．．預處理淺溝槽

111．．．間隙壁

119．．．高電壓井區

180、181、200、201、202、30．．．淺溝槽隔離結構

1801．．．肩部

191．．．高電壓閘極介電層

192．．．高電壓閘極導體結構

199．．．通道

d1、d2．．．高電壓閘極介電層的厚度

20．．．P型井區

21．．．高電壓閘極介電層

22．．．高電壓閘極導體結構

23．．．通道區

24．．．高電壓N型場區

25．．．高電壓P型場區

220．．．高濃度之P型摻雜區

210．．．高濃度之N型摻雜區

2000、2010．．．肩部

圖1A至圖1J，其係本案所提出之淺溝槽隔離結構(Shallow Trench Isolation，簡稱STI)之製造方法步驟示意圖。

圖2，其係為具有以本案技術所完成之淺溝槽隔離結構之一對稱型高電壓金氧半電晶體之剖面示意圖。

圖3，其係具有以本案技術所完成之淺溝槽隔離結構之一非對稱型高電壓金氧半電晶體之剖面示意圖。

1．．．矽基板

180．．．淺溝槽隔離結構

1801．．．肩部

191．．．高電壓閘極介電層

192．．．高電壓閘極導體結構

199．．．通道

d1、d2．．．高電壓閘極介電層的厚度

Claims (6)

1. 一種淺溝槽隔離結構製造方法，該方法包含下列步驟：提供一基板，該基板上定義有一高電壓元件區域；利用一第一蝕刻製程於該高電壓元件區域中製作出一預處理淺溝槽；於該基板之該高電壓元件區域中進行一摻質植入製程，用以形成一高電壓井區；利用一第二蝕刻製程將該高電壓元件區域中之該預處理淺溝槽繼續蝕刻成一第一淺溝槽；以及於該第一淺溝槽中填入一介電材料而形成一第一淺溝槽隔離結構，其中該基板上另定義有一低電壓元件區域，該第二蝕刻製程於該低電壓元件區域中製作出一第二淺溝槽。
2. 如申請專利範圍第1項所述之淺溝槽隔離結構製造方法，其中該第二淺溝槽之深度小於該第一淺溝槽。
3. 如申請專利範圍第1項所述之淺溝槽隔離結構製造方法，其中該第一蝕刻製程製作出之該預處理淺溝槽之開口側壁的傾斜角範圍約在105至135度之間，使得該第一淺溝槽具有坡度較和緩的一肩部。
4. 如申請專利範圍第3項所述之淺溝槽隔離結構製造方法，其中於形成該第一淺溝槽隔離結構之後，更包含下列步驟： 對該第一淺溝槽隔離結構進行一預清洗，用以將該第一淺溝槽隔離結構之頂面退縮至該肩部；以及於該基板之一表面上形成一高電壓閘極介電層。
5. 如申請專利範圍第1項所述之淺溝槽隔離結構製造方法，其中於製作出該預處理淺溝槽之後，更包含下列步驟：於該預處理淺溝槽之開口側壁形成一間隙壁，其中該間隙壁之材料與該介電材料相同。
6. 如申請專利範圍第1項所述之淺溝槽隔離結構製造方法，其中於該第一淺溝槽中填入該介電材料之方法係包含下列步驟：進行一高密度電漿化學氣相沉積法來沉積該介電材料；以及對該介電材料進行一化學機械研磨製程，以平坦化該介電材料。