CN111952178A - 半导体结构的制备方法 - Google Patents

半导体结构的制备方法 Download PDF

Info

Publication number
CN111952178A
CN111952178A CN201910964448.8A CN201910964448A CN111952178A CN 111952178 A CN111952178 A CN 111952178A CN 201910964448 A CN201910964448 A CN 201910964448A CN 111952178 A CN111952178 A CN 111952178A
Authority
CN
China
Prior art keywords
region
oxide layer
fin structure
layer
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910964448.8A
Other languages
English (en)
Other versions
CN111952178B (zh
Inventor
郭锦德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN111952178A publication Critical patent/CN111952178A/zh
Application granted granted Critical
Publication of CN111952178B publication Critical patent/CN111952178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开提供一种半导体结构的制备方法。该制备方法具有下列步骤。提供一鳍片结构，该鳍片结构具有一底座以及多个鳍片部，所述鳍片部远离该底座延伸。移除该鳍片结构在一第一区域的一部分，以在该底座中形成一第一切槽以及在该第一切槽中形成一第一凸块。一第一氧化层形成在该第一区域中。移除该第一氧化层。

Description

半导体结构的制备方法
技术领域
本申请案主张2019/05/15申请的美国正式申请案第16/413,232号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开是涉及一种半导体结构的制备方法。特别是涉及一种具有一切槽与一凸块的半导体结构的制备方法。
背景技术
对于许多现代应用，半导体装置是必不可少的。随着电子科技的进步，在提供具有较佳功能性以及较大量的集成电路的同时，半导体装置的尺寸持续地变得越来越小。为了符合半导体装置规格微小化的需求提升，因此传统的半导体结构具有一些鳍片结构。
所述传统半导体结构的制备方法具有提供一半导体基底，该半导体基底具有一底座；以及形成多个鳍片部，所述鳍片部从该半导体基底的该底座突伸。
然而，现在，在所述鳍片部之间的距离越来越小，导致接下来所形成的各元件的干扰(disturbance)。
上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。
发明内容
本公开的一实施例提供一种半导体结构的制备方法。该制备方法包含：提供一鳍片结构(fin structure)，该鳍片结构具有一底座(base)以及多个鳍片部(fin portions)，所述鳍片部远离该底座突伸；部分地移除在一第一区域(first region)的该鳍片结构，以在该底座形成一第一切槽(first trench)以及在该第一切槽中形成一第一凸块(firstbump)；在该鳍片结构的该第一区域形成一第一氧化层(first oxide layer)以及移除该第一氧化层。
依据本公开的一些实施例，通过一化学氧化制程(chemical oxidation process)形成该第一氧化层。
依据本公开的一些实施例，使用硝酸(nitric acid)及过氧化氢(hydrogenperoxide)形成该第一氧化层。
依据本公开的一些实施例，通过氧化该第一切槽的一第一暴露表面形成该第一氧化层。
依据本公开的一些实施例，该制备方法还包括：在通过氧化该第一切槽的该第一暴露表面形成该第一氧化层之前，在该第一切槽的该第一暴露表面上执行一第一预处理制程(first pre-treatment process)。
依据本公开的一些实施例，该制备方法还包括：部分地移除在该第一区域该鳍片结构之前，形成一第一介电层(first dielectric layer)，以完全地覆盖所述鳍片部；以及在该第一介电层上配置一第一遮罩层(first masking layer)，其中该第一遮罩层具有一第一通孔(first through hole)，该第一通孔对应该第一区域设置。
依据本公开的一些实施例，部分地移除在该第一区域的该鳍片结构还包括：移除通过该第一通孔而暴露的该第一介电层。
依据本公开的一些实施例，在该第一区域中的第一氧化层的形成期间，在该第一区域之外的一区域中的该第一介电层在适当的地方余留。
依据本公开的一些实施例，部分地移除在该第一区域该鳍片结构还包括：移除在该第一区域的所述鳍片部。
依据本公开的一些实施例，通过一干蚀刻制程(dry etching process)移除在该第一区域中的该鳍片结构。
依据本公开的一些实施例，该制备方法还包括：移除该第一氧化层之后，在该第一区域中形成一第二氧化层；以及移除该第二氧化层。
依据本公开的一些实施例，通过氧化(oxidizing)该第一切槽的一第二暴露表面形成该第二氧化层。
依据本公开的一些实施例，在该第一区域中的第二氧化层的形成期间，在该第一区域之外的一区域中的该第一介电层在适当的地方余留。
依据本公开的一些实施例，该制备方法还包括：通过氧化该第一切槽的一第二暴露表面形成该第二氧化层之前，在该第一切槽的该第二暴露表面上执行一第二预处理制程。
依据本公开的一些实施例，该制备方法还包括：部分地移除在一第二区域中的该鳍片结构，以在该底座形成多个第二切槽。
依据本公开的一些实施例，在所述第一切槽形成之前，形成所述第二切槽，且多个第二凸块分别地形成在该第一切槽与各该第二切槽之间。
依据本公开的一些实施例，该制备方法还包括：部分地移除在该第二区域中的该鳍片结构之前，形成一第二介电层，以完全地覆盖所述鳍片结构；以及在该第二介电层上配置一第二遮罩层，其中该第二遮罩层具有多个第二通孔，所述第二通孔对应该第二区域设置。
依据本公开的一些实施例，部分地移除在该第二区域中的该鳍片结构还包括：部分地移除通过所述第二通孔而暴露的该第二介电层；以及移除在该第二区域中的所述鳍片部，以分别地形成所述第二切槽。
依据本公开的一些实施例，通过一干蚀刻制程移除在该第二区域中的该鳍片结构。
依据本公开的一些实施例，该制备方法还包括：形成一衬垫结构(linerstructure)，以覆盖该鳍片结构的该底座，并部分地覆盖所述鳍片部；以及在该鳍片结构的该底座上形成一隔离层(isolation layer)，并覆盖该衬垫结构。
由于该半导体结构的制备方法的设计，切槽及凸块是可使用来提供较佳的隔离，并导致接下来所形成的元件较少的干扰(disturbance)。
除此之外，在该暴露表面上形成一氧化层以及移除该第一氧化层之后，半导体结构的多个隅角(corners)可变得更圆润。如此的操作是可降低寄生电容(parasiticcapacitance)的影响，并导致接下来所形成的元件较少的干扰(disturbance)。
再者，在移除该第一氧化层之后，更深的切槽的形成是提供较佳的隔离，并导致接下来所形成的元件较少的干扰(disturbance)。
上文已相当广泛地概述本公开的技术特征及优点，使得下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与申请专利范围合并考量附图时，可得以更全面了解本申请案的揭示内容，附图中相同的元件符号是指相同的元件。
图1为依据本公开一些实施例的一种半导体结构的制备方法的流程示意图。
图2为依据本公开一些实施例的一鳍片结构的平面示意图。
图3至图11为依据如图1的本公开一些实施例的一半导体装置的制备方法的各阶段的剖视示意图。
其中，附图标记说明如下：
100 制备方法
S101 操作
S103 操作
S105 操作
S107 操作
S109 操作
S111 操作
S113 操作
S115 操作
S117 操作
S119 操作
S121 操作
S123 操作
S125 操作
S127 操作
200 半导体结构
300 鳍片结构
301 第一区域
303 第二区域
305 鳍片部
307 底座
310 第一切槽
311 第一氧化层
312 第一暴露表面
313 第二氧化层
314 第二暴露表面
317 第一凸块
320 第二切槽
327 第二凸块
331 第一介电层
333 第二介电层
335 第一遮罩层
336 第一通孔
337 第二遮罩层
338 第二通孔
341 衬垫结构
343 隔离层
H1 第一深度
H2 第二深度
H3 第三深度
W1 第一宽度
W2 第二宽度
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
其将理解的是，虽然用语“第一(first)”、“第二(second)”、“第三(third)”等可用于本文中以描述不同的元件、部件、区域、层及/或部分，但是这些元件、部件、区域、层及/或部分不应受这些用语所限制。这些用语仅用于从另一元件、部件、区域、层或部分中区分一个元件、部件、区域、层或部分。因此，以下所讨论的“第一元件(firstelement)”、“部件(component)”、“区域(region)”、“层(layer)”或“部分(section)”可以被称为第二元件、部件、区域、层或部分，而不背离本文所教示。
本文中使用的术语仅是为了实现描述特定实施例的目的，而非意欲限制本发明。如本文中所使用，单数形式“一(a)”、“一(an)”，及“该(the)”意欲亦包括复数形式，除非上下文中另作明确指示。将进一步理解，当术语“包括(comprises)”及/或“包括(comprising)”用于本说明书中时，所述术语规定所陈述的特征、整数、步骤、操作、元件，及/或组件的存在，但不排除存在或增添一或更多个其他特征、整数、步骤、操作、元件、组件，及/或上述各者的群组。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细说明的内容，而是由申请专利范围定义。
图1为依据本公开一些实施例的一种半导体结构的制备方法的流程示意图。图2为依据本公开一些实施例的一鳍片结构300的平面示意图。图3至图11为依据如图1的本公开一些实施例的一半导体装置200的制备方法的各阶段的剖视示意图。在一些实施例中，图1的半导体结构200的制备方法100是包括许多操作(S101、S103、S105、S107、S109、S111、S113、S115、S117、S119、S121、S123、S125以及S127)，且下列的叙述与图示并不表示用来限制所述操作的顺序。
在操作S101中，如图2及图3所示，提供一鳍片结构300。鳍片结构300具有一底座307以及多个鳍片部305，所述鳍片部305远离该底座307延伸。在一些实施例中，所述鳍片部305是原产于底座307。底座307及所述鳍片部305从一基底(substrate)所形成。在一些实施例中，通过蚀刻基底的一上部(upper portion)以形成所述鳍片部305，且底座307为基底的一下部(lower portion)。
在一些实施例中，通过一外延成长制程(epitaxial growth process)形成所述鳍片部305。在一些实施例中，底座307从一基底所形成，基底是例如一硅基底、一外延基底(epitaxial substrate)、一碳化硅基底、一绝缘层上覆硅(silicon-on-insulator，SOI)基底，或其类似物。
在操作S103中，如图3所示，在底座307与所述鳍片部305上形成一第二介电层333。在一些实施例中，第二介电层333完全地覆盖所述鳍片部305。在一些实施例中，第二介电层333包含氧化材料，并通过一化学气相沉积(chemical vapor deposition，CVD)制程或一物理气相沉积(physical vapor deposition，PVD)制程所形成。
在操作S105中，如图3所示，一第二遮罩层(second masking layer)337形成在第二介电层333上。第二遮罩层337具有多个第二通孔(second through holes)338，所述第二通孔338对应一第二区域(second region)303设置。在一些实施例中，通过一化学气相沉积(CVD)制程或一物理气相沉积(PVD)制程形成第二遮罩层337。
在一些实施例中，第二遮罩层337可具有一单一层结构，所述单一层结构具有一氧化层、一氮化层，或其类似物。在一些实施例中，第二遮罩层337可具有一多层结构，所述多层结构具有一氧化层、一氮化层等等。
在操作S107中，如图4所示，移除鳍片结构300在第二区域303中的所述部分，以在底座307中形成多个第二切槽(second trenches)320。在一些实施例中，部分地移除通过所述第二通孔暴露的第二介电层。在一些实施例中，移除在第二区域中的所述鳍片部305，以分别地形成所述第二切槽320。通过一干蚀刻制程以移除在第二区域303中的鳍片结构300。所述第二切槽320对应第二遮罩层337的所述第二通孔所形成。
在操作S109中，如图5所示，形成一第一介电层331。第一介电层331完全地覆盖所述鳍片部305。在一些实施例中，第一介电层331形成在底座307与所述鳍片部305上。
在一些实施例中，第一介电层331包含氧化材料，并通过一化学气相沉积制程或一物理气相沉积制程所形成。
在操作S111中，如图5所示，一第一遮罩层335配置在第一介电层331上。第一遮罩层335具有一第一通孔336，第一通孔336对应一第一区域301设置。在一些实施例中，通过一化学气相沉积制程或一物理气相沉积制程形成第一遮罩层335。
在一些实施例中，第一遮罩层335可包括一单一层结构，所述单一层结构具有一氧化层、一氮化层，或其类似物。在一些实施例中，第一遮罩层335可具有一多层结构，所述多层结构具有一氧化层、一氮化层。
在操作S113中，如图6所示，部分地移除在第一区域301中的鳍片结构300，以在底座307中形成一第一切槽310，并在第一切槽310中形成一第一凸块(first bump)317。在一些实施例中，移除第一介电层331通过第一通孔336而暴露的该部分。以此方式，第一切槽313与第一凸块317可提供较佳的隔离(better isolation)。
在一些实施例中，在操作S113中，如图6所示，移除在第一区域310中的所述鳍片部305。在一些实施例中，通过一干蚀刻制程移除鳍片结构300具有所述鳍片部305的一部分以及底座307在第一区域301中的一部分。第一切槽310形成在第一遮罩层335的第一通孔336下。
在一些实施例中，第一切槽310形成之前，形成所述第二切槽320。第一切槽310形成之后，多个第二凸块327分别地形成在第一切槽310与所述第二切槽320之间。更特别地是，如图6所示，第一切槽310具有一第一深度H1。
在操作S115中，如图7所示，在第一切槽310的一第一暴露表面312上，执行一第一预处理(pre-treatment)制程。在一些实施例中，清洗第一切槽310的第一暴露表面312，以保证第一暴露表面312没有弄脏，以执行其他制程，例如一氧化(oxidization)制程。
在第一预处理制程之后，在操作S117中，如图7所示，在鳍片结构300的第一区域301中形成一第一氧化层311。在一些实施例中，通过氧化第一切槽310的第一暴露表面312以形成第一氧化层311。在一些实施例中，使用在一化学氧化制程中的硝酸(nitric acid)以及过氧化氢(hydrogen peroxide)以形成第一氧化层311。第一氧化层311的一厚度为
Figure BDA0002230013680000091
(angstroms)。在一些实施例中，在第一区域310中的第一氧化层311形成期间，在第一区域301的鳍片结构300移除之后，在第一区域301之外的一区域中的第一介电层331在适当的位置余留。
在操作S119中，如图8所示，移除第一氧化层311。以此方式，在第一切槽310的多个隅角(corners)可变得更圆润，其是可降低寄生电容(parasitic capacitance)的影响，并导致接下来所形成的元件较少的干扰(disturbance)。
更特别地是，如图8所示，第一切槽310具有一第二深度H2，第二深度H2大于第一深度H1。意即，在移除第一氧化层311之后，第一切槽310可更深，且第一切槽310提供较佳的隔离并导致接下来所形成的元件更少的干扰(disturbance)。
在操作S121中，如图9所示，在第一切槽310的一第二暴露表面314上执行一第二预处理制程。在一些实施例中，清洗第一切槽310的第二暴露表面314，以保证第二暴露表面314没有弄脏，以执行其他制程，例如一氧化(oxidization)制程。
第二预处理制程之后，在操作S123中，如图9所示，一第二氧化层313形成在第一区域301。在一些实施例中，通过氧化第一切槽310的第二暴露表面314以形成第二氧化层313。第二氧化层313的一厚度为
Figure BDA0002230013680000092
(angstroms)。在一些实施例中，使用在一化学氧化制程中的硝酸(nitric acid)以及过氧化氢(hydrogen peroxide)以形成第二氧化层313。在一些实施例中，在第一区域301中的第二氧化层313形成期间，在第一区域301之外的一区域中的第一介电层331在适当的位置余留，以取代在第一区域301中的鳍片结构300的该部分移除之后的被移除，其是可避免弄脏第一区域301之外的区域。
在操作S125中，如图10所示，移除第二氧化层313。以此方式，在第一切槽310的多个隅角(corners)可变得更圆润，其是可降低寄生电容(parasitic capacitance)的影响，并导致接下来所形成的元件较少的干扰(disturbance)。
更特别地是，在操作S125中，如图10所示，第一凸块317具有一第一宽度W1，第一宽度W1大于所述鳍片部305的一第二宽度W2。第一凸块317的一顶部不会高于底座307的一顶表面。第一切槽310具有一第三深度H3，第三深度H3大于第二深度H2。意即，移除第二氧化层3123之后，第一切槽310可更深，且第一切槽310可提供较佳隔离，并导致接下来所形成的元件较少的干扰(disturbance)。
在一些实施例中，为了提供第一切槽310具有更大深度以及降低接下来所形成的元件的干扰，是可重复地执行形成氧化层与移除氧化层的制程。
在操作S217中，如图11所示，形成一衬垫结构(liner structure)341。衬垫结构341覆盖鳍片结构300的底座307，并部分地覆盖所述鳍片部305。接下来，一隔离层(isolation layer)343形成在鳍片结构300的底座307上，并覆盖衬垫结构341。衬垫结构341形成在鳍片结构300与隔离层343之间。结果，形成一半导体结构200。
综上所述，由于该半导体结构的制备方法的设计，切槽及凸块是可使用来提供较佳的隔离，并导致接下来所形成的元件较少的干扰(disturbance)。
除此之外，在该暴露表面上形成一氧化层以及移除该第一氧化层之后，半导体结构的多个隅角(corners)可变得更圆润。如此的操作是可降低寄生电容(parasiticcapacitance)的影响，并导致接下来所形成的元件较少的干扰(disturbance)。
再者，在移除该第一氧化层之后，更深的切槽的形成是提供较佳的隔离，并导致接下来所形成的元件较少的干扰(disturbance)。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
本公开的一实施例提供一种半导体结构的制备方法。该制备方法具有提供一鳍片结构(fin structure)，该鳍片结构具有一底座(base)以及多个鳍片部(fin portions)，所述鳍片部远离该底座突伸；部分地移除在一第一区域(first region)的该鳍片结构，以在该底座形成一第一切槽(first trench)以及在该第一切槽中形成一第一凸块(firstbump)；在该鳍片结构的该第一区域形成一第一氧化层(first oxide layer)以及移除该第一氧化层。
再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本申请案的权利要求内。

Claims (20)

1.一种半导体结构的制备方法，包括：
提供一鳍片结构，该鳍片结构具有一底座以及多个鳍片部，所述鳍片部远离该底座突伸；
部分地移除在一第一区域的该鳍片结构，以在该底座形成一第一切槽以及在该第一切槽中形成一第一凸块；
在该鳍片结构的该第一区域形成一第一氧化层；以及
移除该第一氧化层。
2.如权利要求1所述的制备方法，其中通过一化学氧化制程形成该第一氧化层。
3.如权利要求2所述的制备方法，其中使用硝酸及过氧化氢形成该第一氧化层。
4.如权利要求1所述的制备方法，其中通过氧化该第一切槽的一第一暴露表面形成该第一氧化层。
5.如权利要求4所述的制备方法，还包括：
在通过氧化该第一切槽的该第一暴露表面形成该第一氧化层之前，在该第一切槽的该第一暴露表面上执行一第一预处理制程。
6.如权利要求1所述的制备方法，还包括：
部分地移除在该第一区域该鳍片结构之前，形成一第一介电层，以完全地覆盖所述鳍片部；以及
在该第一介电层上配置一第一遮罩层，其中该第一遮罩层具有一第一通孔，该第一通孔对应该第一区域设置。
7.如权利要求6所述的制备方法，部分地移除在该第一区域的该鳍片结构还包括：
移除通过该第一通孔而暴露的该第一介电层。
8.如权利要求7所述的制备方法，其中在该第一区域中的第一氧化层的形成期间，在该第一区域之外的一区域中的该第一介电层在适当的地方余留。
9.如权利要求1所述的制备方法，部分地移除在该第一区域该鳍片结构还包括：
移除在该第一区域的所述鳍片部。
10.如权利要求1所述的制备方法，其中通过一干蚀刻制程移除在该第一区域中的该鳍片结构。
11.如权利要求6所述的制备方法，还包括：
移除该第一氧化层之后，在该第一区域中形成一第二氧化层；以及
移除该第二氧化层。
12.如权利要求11所述的制备方法，其中通过氧化该第一切槽的一第二暴露表面形成该第二氧化层。
13.如权利要求12所述的制备方法，其中在该第一区域中的第二氧化层的形成期间，在该第一区域之外的一区域中的该第一介电层在适当的地方余留。
14.如权利要求12所述的制备方法，还包括：
通过氧化该第一切槽的一第二暴露表面形成该第二氧化层之前，在该第一切槽的该第二暴露表面上执行一第二预处理制程。
15.如权利要求1所述的制备方法，还包括：
部分地移除在一第二区域中的该鳍片结构，以在该底座形成多个第二切槽。
16.如权利要求15所述的制备方法，其中在所述第一切槽形成之前，形成所述第二切槽，且多个第二凸块分别地形成在该第一切槽与各该第二切槽之间。
17.如权利要求15所述的制备方法，还包括：
部分地移除在该第二区域中的该鳍片结构之前，形成一第二介电层，以完全地覆盖所述鳍片结构；以及
在该第二介电层上配置一第二遮罩层，其中该第二遮罩层具有多个第二通孔，所述第二通孔对应该第二区域设置。
18.如权利要求17所述的制备方法，部分地移除在该第二区域中的该鳍片结构还包括：
部分地移除通过所述第二通孔而暴露的该第二介电层；以及
移除在该第二区域中的所述鳍片部，以分别地形成所述第二切槽。
19.如权利要求18所述的制备方法，其中通过一干蚀刻制程移除在该第二区域中的该鳍片结构。
20.如权利要求1所述的制备方法，还包括：
形成一衬垫结构，以覆盖该鳍片结构的该底座，并部分地覆盖所述鳍片部；以及
在该鳍片结构的该底座上形成一隔离层，并覆盖该衬垫结构。
CN201910964448.8A 2019-05-15 2019-10-11 半导体结构的制备方法 Active CN111952178B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/413,232 2019-05-15
US16/413,232 US11049715B2 (en) 2019-05-15 2019-05-15 Method for manufacturing a semiconductor structure

Publications (2)

Publication Number Publication Date
CN111952178A true CN111952178A (zh) 2020-11-17
CN111952178B CN111952178B (zh) 2024-04-16

Family

ID=73228368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910964448.8A Active CN111952178B (zh) 2019-05-15 2019-10-11 半导体结构的制备方法

Country Status (3)

Country Link
US (1) US11049715B2 (zh)
CN (1) CN111952178B (zh)
TW (1) TWI716052B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134878A1 (en) * 2005-12-09 2007-06-14 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
KR100866721B1 (ko) * 2007-06-29 2008-11-05 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US20140001540A1 (en) * 2012-07-02 2014-01-02 Semiconductor Manufacturing International Corp. Integrated semiconductor device and fabrication method
US20160087070A1 (en) * 2014-09-24 2016-03-24 Qualcomm Incorporated Method and apparatis for source-drain junction formation finfet with quantum barrier and ground plane doping
TW201719894A (zh) * 2015-11-23 2017-06-01 節能元件控股有限公司 具有底部閘極之金氧半場效電晶體功率元件及其製作方法
CN106935645A (zh) * 2015-12-30 2017-07-07 节能元件控股有限公司 具有底部栅极的金氧半场效晶体管功率元件
US10109531B1 (en) * 2017-06-08 2018-10-23 United Microelectronics Corp. Semiconductor structure having a bump lower than a substrate base and a width of the bump larger than a width of fin shaped structures, and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385191B2 (en) 2014-11-20 2016-07-05 United Microelectronics Corporation FINFET structure
US9607985B1 (en) * 2015-09-25 2017-03-28 United Microelectronics Corp. Semiconductor device and method of fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134878A1 (en) * 2005-12-09 2007-06-14 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
KR100866721B1 (ko) * 2007-06-29 2008-11-05 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US20140001540A1 (en) * 2012-07-02 2014-01-02 Semiconductor Manufacturing International Corp. Integrated semiconductor device and fabrication method
US20160087070A1 (en) * 2014-09-24 2016-03-24 Qualcomm Incorporated Method and apparatis for source-drain junction formation finfet with quantum barrier and ground plane doping
TW201719894A (zh) * 2015-11-23 2017-06-01 節能元件控股有限公司 具有底部閘極之金氧半場效電晶體功率元件及其製作方法
CN106935645A (zh) * 2015-12-30 2017-07-07 节能元件控股有限公司 具有底部栅极的金氧半场效晶体管功率元件
US10109531B1 (en) * 2017-06-08 2018-10-23 United Microelectronics Corp. Semiconductor structure having a bump lower than a substrate base and a width of the bump larger than a width of fin shaped structures, and manufacturing method thereof

Also Published As

Publication number Publication date
CN111952178B (zh) 2024-04-16
TWI716052B (zh) 2021-01-11
US11049715B2 (en) 2021-06-29
US20200365390A1 (en) 2020-11-19
TW202044344A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
EP2463895A1 (en) Isolation for semiconductor devices
KR101303413B1 (ko) 마이크로전자 어셈블리 및 그 형성 방법
US8685816B2 (en) Methods of forming semiconductor devices by forming semiconductor channel region materials prior to forming isolation structures
US11810786B2 (en) Method for fabricating semiconductor device
US8088664B2 (en) Method of manufacturing integrated deep and shallow trench isolation structures
US7244680B2 (en) Method of simultaneously fabricating isolation structures having rounded and unrounded corners
CN111987109B (zh) 半导体结构及其制造方法
CN108091611B (zh) 半导体装置及其制造方法
KR100503935B1 (ko) 반도체장치의 제조방법
CN111952178B (zh) 半导体结构的制备方法
US8003455B2 (en) Implantation using a hardmask
WO2008144631A1 (en) Trench isolation structure and method of manufacture
US11488868B2 (en) FinFET structure having different channel lengths
US6794268B2 (en) Fabricating deeper and shallower trenches in semiconductor structures
KR100561519B1 (ko) 반도체 제조 공정에 있어서의 웰 형성 방법
CN108807267B (zh) 半导体装置及其制造方法
US20050106835A1 (en) Trench isolation structure and method of manufacture therefor
KR101185852B1 (ko) 반도체 소자의 소자분리막 형성방법
US7429518B2 (en) Method for forming shallow trench isolation of semiconductor device
US20130017666A1 (en) Method of forming isolation structure
JP2009146923A (ja) 化合物半導体装置の製造方法
KR20060100216A (ko) 반도체 디바이스 및 그 제조 방법
KR20000021302A (ko) 반도체 장치의 트렌치 소자 분리 방법
KR20040057620A (ko) 반도체 소자의 소자분리막 형성방법
KR20060009415A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant