TWI715565B - 蝕刻組成物以及使用其製造薄膜電晶體基板之方法 - Google Patents

蝕刻組成物以及使用其製造薄膜電晶體基板之方法 Download PDF

Info

Publication number
TWI715565B
TWI715565B TW105111292A TW105111292A TWI715565B TW I715565 B TWI715565 B TW I715565B TW 105111292 A TW105111292 A TW 105111292A TW 105111292 A TW105111292 A TW 105111292A TW I715565 B TWI715565 B TW I715565B
Authority
TW
Taiwan
Prior art keywords
acid
layer
etching composition
copper
etching
Prior art date
Application number
TW105111292A
Other languages
English (en)
Other versions
TW201704532A (zh
Inventor
安守民
金榮俊
朴弘植
鞠仁說
朴英哲
劉仁浩
李承洙
李鐘文
林大成
Original Assignee
南韓商三星顯示器有限公司
南韓商東友精細化工有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司, 南韓商東友精細化工有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW201704532A publication Critical patent/TW201704532A/zh
Application granted granted Critical
Publication of TWI715565B publication Critical patent/TWI715565B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明揭露一種蝕刻組成物，其包括以蝕刻組成物之總重為基礎，大約0.5wt%-20wt%的過硫酸鹽、大約0.01wt%-2wt%的氟化合物、大約1wt%-10wt%無機酸、大約0.5wt%-5wt%環胺化合物、大約0.1wt%-5wt%的氯化合物、大約0.1wt%-10wt%的脂肪族磺酸、大約1wt%-20wt%的有機酸或有機酸鹽類、以及水。

Description

蝕刻組成物以及使用其製造薄膜電晶體基板之方法 相關申請案之交互參照
本申請案主張於西元2015年7月30日向韓國智慧財產局提交之韓國專利申請號：10-2015-0108146的優先權及效益，其全部內容藉由參考併入本文。
例示性實施例係關於一種蝕刻組成物以及藉由使用蝕刻組成物來製造薄膜電晶體的方法。
普遍來說，薄膜電晶體(thin film transistor，TFT)基板用來當作獨立地驅動液晶顯示裝置或有機發光顯示裝置中的每個像素的電路板。薄膜電晶體基板包括閘極線、資訊線、以及與閘極線及資訊線連結之薄膜電晶體。
薄膜電晶體基板之各種線路和電極可透過圖案化製程，例如光刻來形成。圖案化製程包括蝕刻製程。然而，藉由蝕刻製程之圖案化線路的準備製程並不方便。因此，具有所需特徵的線路之形成受到限制。再者，在金屬蝕刻期間，可能會釋出像是不溶於水的沉澱物之環境汙染物。
揭露在先前技術一節的上述資訊只是為了加強對本發明概念背景的理解，因此可能包含一些不構成已被本國所屬領域具有通常知識者所知之先前技術的資訊。
例示性實施例提供一種具有良好的蝕刻特性之環境友善的蝕刻組成物以及使用在金屬層的蝕刻期間避免不溶於水的沈澱物生成之環境友善蝕刻組成物來製備薄膜電晶體基板的方法。
其他態樣將在以下的描述中闡述，且部分將從本說明書顯而易見，或可藉由實施本發明概念而習得。
例示性實施例揭露一種蝕刻組成物，其包括大約0.5wt%-20wt%的過硫酸鹽(persulfate)、大約0.01wt%-2wt%的氟化合物(fluorine compound)、大約1wt%-10wt%的無機酸(inorganic acid)、大約0.5wt%-5wt%的環胺化合物(cyclic amine compound)、大約0.1wt%-5wt%的氯化合物(chlorine compound)、大約0.1wt%-10wt%的脂肪族磺酸(aliphatic sulfonic acid)、大約1wt%-20wt%的有機酸(organic acid)或有機酸鹽類(organic acid salt)以及水，其中wt%是以蝕刻組成物的總重為基礎。
例示性實施例亦揭露一種製造薄膜電晶體基板的方法，方法包括藉由依序形成第一層於第一絕緣基板上並以蝕刻組成物蝕刻該第一層的一部分來形成包含閘極線與連接至閘極線之閘極電極之第一線路部分；形成閘極絕緣層在第一絕緣基板上；藉由形成第二層於閘極絕緣層上並以蝕刻組成物蝕刻該第二層之一部分來形成包含資訊線、連接至資訊線之源極電極及與源極電極分 離之汲極電極之第二線路部分；形成鈍化層在該第二線路部分上；以及形成連接至汲極電極之像素電極在鈍化層上；其中第一層和第二層包含含有鈦之第一金屬層，且第一層和第二層包含含有銅之第一二金屬層；且蝕刻組成物包括大約0.5wt%-20wt%的過硫酸鹽、大約0.01wt%-2wt%的氟化合物、大約1wt%-10wt%的無機酸、大約0.5wt%-5wt%的環胺化合物、大約0.1wt%-5wt%的氯化合物、大約0.1wt%-10wt%的脂肪族磺酸、大約1wt%-20wt%的有機酸或有機酸鹽類以及水，其中wt%是以蝕刻組成物的總重為基礎。
在上文中的一般性敘述和下文中之詳細敘述是說明性和例示性的，且意圖提供對所主張之標的物的進一步解釋。
ACT:主動層
BM:阻擋陣列
CE:共用電極
CF:顏色濾波器
CH:接觸開口
CL1:第一金屬層
CL2:第二金屬層
DE:汲極電極
DL:資訊線
GE:閘極電極
GI:閘極絕緣層
GL:閘極線
INS1:第一絕緣基板
INS2:第二絕緣基板
INS:絕緣基板
LC:液晶層
ML1:第一金屬線路
ML2:第二金屬線路
MSK:遮罩
MW:金屬線路
OHM:歐姆接觸層
PE:像素電極
PR:光阻層
PRP:光阻層圖案
PSV:鈍化層
PXL:像素
R1:第一區域
R2:第二區域
SE:源極電極
SM:半導體層
SUB1:第一顯示基板
SUB2:第二顯示基板
TFT:薄膜電晶體
包含於本說明書中以提供本發明概念的進一步了解，並整合在說明書中且成為說明書的一部分之附圖，繪示了本發明概念的例示性實施例，且與本說明書之敘述一起用以解釋本發明概念的原則。
第1圖、第2圖、第3圖及第4圖係根據例示性實施例，依序繪示使用蝕刻組成物形成金屬線路路之方法之剖面圖。
第5圖係繪示包含使用蝕刻組成物製備的薄膜電晶體之顯示裝置之結構的平面圖。
第6圖係沿著第5圖的線VI-VI’截取的剖面圖。
第7圖、第8圖、第9圖係依序繪示第5圖所示之顯示裝置之薄膜電晶體基板的製造過程的平面圖。
第10圖、第11圖及第12圖係為分別沿著第7圖、第8圖及第9圖的線X-X’、線XI-XI’、線XII-XII’截取的剖面圖。
在下文敘述中，為了解釋上之目的，描述許多細節以提供對各種的例示性實施例的透徹了解。然而，顯而易見的是，各種的例示性實施例可以再沒有這些具體細節的情況下實施或係以一種或多種等效配置實施。在其他例子中，習知的結構和裝置以方塊圖的方式呈現，以避免不必要地模糊各種例示性實施例。
附圖中，層、膜、面板、區域等的尺寸和相對尺寸可為了清楚及描述性的目的而誇大。再者，相似的元件符號用來標示相似的元件。
當一元件或一層被稱為在另一元件或另一層「上(on)」或「連接(connected to)」、「耦接(coupled to)」另一元件或另一層時，它可以是直接在另一元件或另一層上、或連結、耦接另一元件或另一層，或可存在中間元件或中間層。然而，當一元件或一層被稱為「直接」在另一元件或另一層「上(directly on)」或「直接連接(directly connected to)」、「直接耦接(directly connected to)」另一元件或另一層時，則不存在中間元件或中間層。為了揭露用途，表述語「X、Y、Z中之至少一個(at least one of X,Y,and Z)」、「選自由X、Y、以及Z組成之群組中之至少一個(at least one selected from the group consisting of X,Y,and Z)」，可以理解為只有X、只有Y、只有Z、或是X、Y、Z中之兩個或多個之任意組合，像是例如：XYZ、XYY、YZ以及ZZ。文中使用的「及/或(and/or)」包括一或多個相關所列物件的任何以及全部組合。
雖然本文中使用「第一(first)」、「第二(second)」等詞彙來描述各種元件、部件、區域、層及/或區段，這些元件、部件、區域、層及/或區段應當不被這些詞彙限制。這些詞彙僅用來從另一個元件、部件、區域、層或區段區分出一個元件、部件、區域、層或區段。如此，以下討論的第一元件、第一部件、第一區域、第一層或第一區段也可以稱為第二元件、第二部件、第二區域、第二層或第二區段，而不悖離本發明的教示。
空間相對詞彙，例如「以下(beneath)」、「下部(below)」、「下(lower)」、「以上(above)」、「上(upper)」等，可為了描述上之目的而用於本文中，並從而描述如圖所示的一個元件或特徵與跟另一個元件或特徵的關係。除了圖中所描繪的方位外，空間相對詞彙意圖囊括裝置在使用、操作、及/或製造時的不同方位。舉例來說，假如圖中的設備被翻轉，被描述為在另一元件或特徵「下部(below)」或「以下(beneath)」的元件將被定向為在其他元件或特徵「以上(above)」。因此，例示性詞彙「下部(below)」可包含上面和下面的方位。再者，設備可被另外定位(例如被旋轉90度或以其他的方位)，並且文中使用的空間相對詞彙據此相應地解釋。
文中使用的詞彙是為了描寫具體實施例的目的，並不是用以限制本發明。除非上下文另有清楚地指示，否則文中使用的單數形式「一(a)」、「一(an)」和「該(the)」也意圖包括複數形式。再者，當說明書中使用「包含(comprises)」、「包含(comprising)」、「包括(includes)」、及/或「包括(including)」這些詞彙時，係特指所述特徵、整體、步驟、操作、元件、部件及/或其群組的存在，但是不排除一或多個特徵、整體、步驟、操作、元件、部件及/及/或其群組的存在或附加。
各種例示性實施例藉由參照截面示意圖來描述，這些截面示意圖為理想的例示性實例和中間結構的示意圖。因此，可以預期例如因為製造技術或容許誤差所造成之繪示形狀的偏差。因此，本文揭露的例示性實施例不解釋為侷限於具體繪示的區域形狀，而是包括例如製造所致之形狀偏差。舉例來說，繪示為長方形之植入區域，通常將具有圓形或彎曲的特徵，及/或在其邊緣有植入濃度的梯度變化，而不是從植入到未植入區域的二元變化。同樣，由植入形成的埋藏區域，可能在埋藏層和植入發生的表面之間的區域造成一些植入。因此，圖中所繪示的區域為示意性性質，且他們的形狀不意圖繪示出裝置區域的真實形狀，且不意圖受此限制。
除非另外定義，否則本文使用的所有詞彙(包括技術和科學詞彙)與本發明所屬領域具有通常知識者之通常理解具有相同之意義。詞彙，例如定義在通用字典裡的詞彙，應該被解釋成，具有跟相關領域的內文意思有一致性的意思，而不應該以理想化或過於正式的意思詮釋，除非在此明確地定義。
根據例示性實施例，蝕刻組成物被用以藉由蝕刻包括鈦基金屬層以及銅基金屬層之雙層來形成金屬線路路。舉例來說，蝕刻組成物被用以藉由同時蝕刻包括鈦基金屬層和銅基金屬層之雙層來形成金屬線路。
蝕刻組成物可包括大約0.5wt%-20wt%的過硫酸鹽、大約0.01wt%-2wt%的氟化物、大約1wt%-10%無機酸、大約0.5wt%-5wt%環胺化合物、大約0.1wt%-5wt%的氯化合物、大約0.1wt%-10wt%的脂肪族磺酸、大約1wt%-20wt%的有機酸或有機酸鹽類、和剩餘量的水。另外，蝕刻組成物可包括0.01%-3%的銅化合物。
過硫酸鹽可為蝕刻銅或包含銅之銅基金屬層的主要成分，且過硫酸鹽可包含選自由過硫酸鉀(potassium persulfate，K2S2O8)、過硫酸鈉(sodium persulfate，Na2S2O8)、過硫酸銨(ammonium persulfate，(NH4)2S2O8)組成之群組中之至少一種。
以蝕刻組成物的總重為基礎，可以包括約0.5wt%-20wt%範圍的量的過硫酸鹽。當過硫酸鹽的量低於0.5wt%時，銅或包含銅之銅基金屬層的蝕刻速度降低。因此，可能無法進行蝕刻或蝕刻速度可能會過慢。當過硫酸鹽的量高於20wt%時，整體蝕刻速度增加，使蝕刻過程無法控制或難以控制。
氟化合物是蝕刻鈦或包含鈦之鈦基金屬層，並移除在蝕刻期間可能產生的殘留物的主要成分。氟化合物可為其氟離子或多原氟離子(polyatomic fluorine)可溶於溶液中之化合物。舉例來說，氟化合物可包含選自由氟化銨(ammonium fluoride)、氟化鈉(sodium fluoride)、氟化鉀(potassium fluoride)、氟化氫銨(ammonium bifluoride)、氟化氫鈉(sodium bifluoride)、氟化氫鉀(potassium bifluoride)組成之群組中之至少一種。
以蝕刻組成物的總重為基礎，可包含約0.01wt%-2wt%範圍的量的氟化合物。當氟化合物的量低於0.01wt%時，鈦或包含鈦之鈦基金屬層的蝕刻速度降低而產生殘留物。當氟化合物的量高於2wt%時，可能會損壞其上形成金屬線路路之玻璃基板和含矽的絕緣層。
無機酸可為蝕刻銅或包含銅之銅基金屬層、鈦或包含鈦之鈦基金屬層之輔助氧化劑，且可包含選自由硝酸(nitric acid)、硫酸(sulfuric acid)、磷酸(phosphoric acid)和過氯酸(perchloric acid)組成之群組中之至少一種。
以蝕刻組成物的總重為基礎，可以包含約1wt%-10wt%範圍的量的無機酸。當無機酸的量低於1wt%時，在銅或包含銅之銅基金屬層、鈦或包含鈦之鈦基金屬層上執行的蝕刻速度可能降低，造成蝕刻輪廓缺陷或產生殘留物。當無機酸的量高於10wt%時，可能發生(或表現)過度蝕刻或可能產生光阻孔洞(photoresist voids)。因此，短路可能因為蝕刻劑的侵蝕而發生在被蝕刻的線路上(如閘極線或資訊線)。
環胺化合物是抗蝕劑(anticorrosive agent)且可控制在銅或包含銅之銅基金屬層上執行的蝕刻速度。環胺化合物可包含選自由5-氨基四氮唑(5-aminotetrazole)、咪唑(imidazole)、吲哚(indole)、嘌呤(purine)、吡唑(pyrazole)、吡啶(pyridine)、嘧啶(pyrimidine)、吡咯(pyrrole)、吡咯啶(pyrrolidine)、吡咯啉(pyrroline)和5-甲基四氮唑(5-methyltetrazole)組成之群組中之至少一種。
以蝕刻組成物的總重為基礎，可包含約0.5wt%-5wt%範圍的量的環胺化合物。當環胺化合物的量低於0.5wt%時，可能無法控制在銅上執行之蝕刻速度。因此，銅可能被過度蝕刻。當環胺化合物的量高於5wt%時，在銅上執行的蝕刻速度降低。因此，可能增加在製造過程中用於蝕刻的時間，造成產能效率降低。
脂肪族磺酸可避免在金屬層蝕刻期間可能因為蝕刻組成物跟金屬離子間之反應而產生之不溶於水的沉澱物之沈澱。當蝕刻銅基金屬層期間產生之銅離子跟蝕刻組成物中之環胺化合物和氯化合物反應時，可能形成不溶於水的沉澱物。舉例來說，當銅離子與胺基團和氯離子反應時，可產生不溶於水的沉澱物，且可能造成設備故障，導致產率減少。舉例來說，一個設備的廢水管可能因為不容於水沉澱物而被堵住。關於此點，移除設備及管中不溶於水的 沉澱物的費用可能因為需要處理廢水而增加。當脂肪族磺酸包含在蝕刻組成物中時，磺酸取代胺基團的一部分或全部。因此，脂肪族磺酸可防止不溶於水的沉澱物生成。
脂肪族磺酸可以增加蝕刻組成物處理之基板數量，且在儲存廢液時減少放熱。在例示性實施例中，廢液指的是在蝕刻製程期間使用的蝕刻組成物，而廢液的儲存指的是廢液被儲存在儲存槽裏的狀態。廢液被儲存在儲存槽裏直到廢液被收集到一定的量。一旦收集到適當的量，廢液會進入廢液處理製程。當儲存在儲存槽中的廢液產生熱時，可能因為臭味和氣體產生而增加意外的風險。然而，當脂肪族磺酸被包含在蝕刻組成物中時，可減少在廢液儲存的期間產生的熱。
脂肪族磺酸不包括酚類(phenols)，酚類由於其危險性，通常受到環境法規的限制或審查。因此，可以避免環境問題。
脂肪族磺酸可以為含有1到3個碳之烷基磺酸(alkyl sulfonic acid)。脂肪族磺酸可為選自由甲磺酸(methane sulfonic acid)、乙磺酸(ethane sulfonic acid)、丙磺酸(propane sulfonic acid)組成之群組中之至少一種。有4個碳以上的脂肪族磺酸(如丁磺酸(butane sulfonic acid))可能產生不想要的不溶於水的沉澱物。
以蝕刻組成物的總重為基礎，可包含約0.1wt%-10wt%範圍的量的脂肪族磺酸(在下文中，亦稱為C1-C3烷基磺酸)。當C1-C3烷基磺酸的量低於0.1wt%時，產生不溶於水的沉澱物的可能性增加，處理的每片臨界尺寸偏斜(CD Skew)變化的誤差變的嚴重，且在廢液儲存期間可能不產生對熱生成的壓抑效果。當C1-C3烷基磺酸的量高於10wt%時，可能無法維持蝕刻組成物的蝕刻性能， 可能因為增加蝕刻速度而導致過度蝕刻，並且在廢液儲存期間可能不產生對熱生成的附加壓抑效果。
氯化合物是可以蝕刻銅或包含銅之銅金屬層的輔助氧化劑。氯化合物可控制金屬層的錐角，且可以減少線路開路缺陷比例。此外，在廢液儲存期間的熱生成會被氯化合物抑制。氯化合物指的是可解離成氯離子的化合物，且可包括選自由鹽酸(HCl)、氯化鈉(NaCl)、氯化鉀(KCl)、氯化銨(NH4Cl)、乙基磺醯氯(ethanesulfonyl chloride，C2H5ClO2S)和甲基磺醯氯(methanesulfonyl chloride，CH3ClO2S)組成之群組中之至少一種。
以蝕刻組成物的總重為基礎，可以包含約0.1wt%-5wt%範圍的量的氯化合物。當氯化合物的量低於0.1wt%時，在銅或包含銅之銅基金屬層上執行之蝕刻速度降低。因此，可能使蝕刻輪廓惡化。當環胺化合物的量高於5wt%時，可能產生過度蝕刻，造成一些金屬線路路的損失。
有機酸及/或有機酸鹽類可以是螯合劑，且因為其對於經蝕刻之金屬離子具有較高親和力而可以藉由跟金屬離子形成螯合錯合物，來防止蝕刻劑與金屬離子跟經蝕刻之金屬離子形成化合物。因此，可以增加蝕刻劑處理的板數量。有機酸可包含選自由菸鹼酸(nicotinic acid)、醋酸(AcOH)、丁酸(butanoic acid)、檸檬酸(citric acid)、甲酸(formic acid)、葡萄糖酸(gluconic acid)、乙醇酸(glycolic acid)、丙二酸(malonic acid)、草酸(oxalic acid)、戊酸(pentanoic acid)、磺基苯甲酸(sulfobenzoic acid)、磺基琥珀酸(sulfosuccinic acid)、磺基鄰苯二甲酸(sulfophthalic acid)、水楊酸(salicylic acid)、磺基水楊酸(sulfosalicylic acid)、苯甲酸(benzoic acid)、乳酸(lactic acid)、甘油酸(glyceric acid)、琥珀酸(succinic acid)、蘋果酸(malic acid)、酒石酸(tartaric acid)、異檸檬酸(isocitric acid)、丙烯酸(propenic acid)、亞胺二乙酸(iminodiacetic acid)、乙二胺四乙酸(ethylenediaminetetraacetic acid，EDTA)組成之群組中之至少一種。有機酸鹽類包含選自由有機酸鈉鹽、有機酸鉀鹽、及有機酸銨鹽組成之群組中之至少一種。
以蝕刻組成物的總重為基礎，可以包含1wt%-20wt%範圍的量的有機酸及/或有機酸鹽類。當有機酸及/或有機酸鹽類的量低於1wt%時，可能無法增加蝕刻劑處理的板數量。當有機酸或有機酸鹽類的量高於20wt%時，可能會發生過度蝕刻(或蝕刻可能被過度地執行)。因此，可能在被蝕刻的線路(如：閘極線或資訊線)上發生短路。
水可以被包括在蝕刻組成物中，以填充蝕刻組成物的剩餘量，使蝕刻組成物的總重達到100wt%。包含在蝕刻組成物的水可以是去離子水。
當蝕刻劑蝕刻金屬層時，銅化合物可維持CD Skew。銅化合物可包括選自由硫酸銅(copper sulfate)、氯酸銅(copper chlorate)、硝酸銅(copper nitrate)組成之群組中之至少一種。
以蝕刻組成物的總重為基礎，可以包含約0.01wt%-3wt%範圍的量的銅化合物。當銅化合物的量低於0.01wt%時，蝕刻組成物以一致的CD Skew蝕刻的能力減少。當銅化合物的量高於3wt%時，蝕刻組成物的邊緣蝕刻能力降低。因此，可能使蝕刻劑的性能(和精準度)降低。
除了前文所述的材料外，蝕刻組成物可進一步包含其他的蝕刻控制物、表面活性劑和pH值控制劑。
第1圖、第2圖、第3圖和第4圖係根據例示性實施例，依序繪示使用蝕刻組成物形成金屬線路之方法之剖面圖。
參照第1圖，金屬層可形成在絕緣基板INS上。金屬層可為包括依序堆疊之含第一金屬之第一金屬層CL1和含第二金屬之第二金屬層CL2的雙層結構。第一金屬可為鈦而第二金屬可為銅。雖然繪示的金屬層是雙層，例示性實施例不侷限於此。金屬層可能是包含含有第一金屬及第二金屬的合金之單層結構，也可能是包括交替堆疊之第一金屬層CL1和第二金屬層CL2之至少三層的多層結構。
如第2圖所繪示，光阻層PR可形成在絕緣基板INS的整個表面上。光阻層PR可以在形成在絕緣基板INS上之後，透過遮罩MSK曝光。光阻層PR可包含完全阻擋光之第一區域R1以及允許部分光穿透之第二區域R2。絕緣基板INS的上表面可包括對應於第一區域R1和第二區域R2的區域。在本說明書中，絕緣基板INS的對應區域亦被指稱為第一區域R1和第二區域R2。
如第3圖所繪示，曝光之後，光阻層PR可被顯影，將具有預定厚度之光阻層圖案PRP留在光被第一區域R1完全遮擋的區域。再者，在光穿透之第二區域R2上，光阻層PR可被完全移除。因此，可曝露出絕緣基板INS的表面。雖然第2圖和第3圖顯示使用正光阻來去除曝光的光阻層部分且對應描述於其上，例示性實施例不侷限於此。可使用移除未曝光的光阻層部分的負光阻，可以設想其用於任何適合的例示性實施例。
如第4圖所繪示，可藉由使用光阻層圖案PRP作為遮罩來蝕刻第一金屬層CL1和第二金屬層CL2。可以藉由使用蝕刻組成物來蝕刻第一金屬層CL1和第二金屬層CL2。
因此，可形成金屬線路MW。金屬線路MW可包括含有第一金屬之第一金屬線路ML1和含有第二金屬之第二金屬線路ML2。第二金屬線路ML2 堆疊在第一金屬線路ML1上。金屬線路MW可具有底部區域大於頂部區域的錐形。在蝕刻第一金屬層CL1和第二金屬層CL2之後，剩餘的光阻層圖案PRP可被移除，從而完成最終金屬線路MW的形成。
透過之前的製程，可製備包含第一金屬和第二金屬的金屬線路MW。第一金屬可為鈦而第二金屬可為銅，或是反過來。金屬線路MW可以形成薄膜電晶體基板的閘極線及/或資訊線。
第5圖繪示包含可藉由蝕刻組成物製備之薄膜電晶體之顯示器之結構的平面圖。第6圖係沿第5圖的線VI-VI'截取的剖面圖。薄膜電晶體基板可為使用在顯示裝置中的薄膜電晶體基板。
顯示裝置可具有複數個像素且因此可顯示影像。在例示性實施例中，顯示裝置無特別限制。舉例來說，顯示裝置可包含各種顯示裝置，例如：液晶顯示面板、有機發光顯示設備、電泳顯示設備、電濕潤顯示設備、及微機電系統(microelectromechanical system，MEMS)顯示設備。在例示性實施例中，顯示裝置是包含有相同結構之像素的液晶顯示器。因此，為了對讀者的方便性和簡短性，且沒有限制例示性實施例的範圍，將僅描述一個像素以及相鄰於該像素之閘極線與資訊線。
參考第5圖和第6圖，顯示裝置可包括含有像素PXL的第一顯示基板SUB1、跟第一顯示基板SUB1相對之第二顯示基板SUB2、在第一顯示基板SUB1跟第二顯示基板SUB2之間之液晶層LC。薄膜電晶體基板可為第一顯示基板SUB1。
第一顯示基板SUB1可包括第一絕緣基板INS1及形成在第一絕緣基板INS1上之複數條閘極線GL和複數條資訊線DL。閘極線GL可沿著第一 方向於第一絕緣基板INS1上延伸。資訊線DL形成在閘極絕緣層GI上且沿著與第一方向交叉之第二方向延伸。
像素PXL可連結至閘極線GL中之一條及資訊線DL中之一條。像素PXL可包括薄膜電晶體及連接至薄膜電晶體之像素電極PE。
薄膜電晶體可包括閘極電極GE、半導體層SM、和汲極電極DE。
閘極電極GE可為從閘極線GL突出之部分，且實質上垂直於閘極線GL延伸之方向。
半導體層SM可以閘極絕緣層GI於其間地位在閘極電極GE上。半導體層SM包括於閘極絕緣層GI上之主動層ACT及在主動層ACT上之歐姆接觸層OHM。主動層ACT可形成在平面圖上對應於源極電極SE和汲極電極DE或於源極電極SE和汲極電極DE之間的區域的位置上。歐姆接觸層OHM可形成在主動層ACT和源極電極SE之間及主動層ACT和汲極電極DE之間。
源極電極SE可從資訊線DL分枝出去，而且，在平面圖上，至少一部分的源極電極SE和閘極電極GE重疊。源極電極SE可從資訊線DL延伸出去，也可於與閘極線GL延伸之方向的相同方向延伸。源極電極SE可與汲極電極DE相隔開地形成，而且，在平面圖中，至少一部分的汲極電極DE和閘極電極GE重疊。
像素電極PE可以鈍化層PSV於其間地連結到汲極電極DE。鈍化層PSV可具有暴露部分汲極電極DE的接觸開口CH。像素電極PE可透過接觸開口CH與汲極電極DE連結。
第二顯示基板SUB2可與第一顯示基板SUB1相對。第二顯示基板SUB2可包括第二絕緣基板INS、形成在第二絕緣基板INS上且配置用來顯示 顏色的顏色濾波器CF、環繞顏色濾波器CF並配置以用來阻擋光線的阻擋陣列BM、以及設置以和像素電極PE形成電場的共用電極CE。
第7圖、第8圖和第9圖係依序繪示第5圖及第6圖所示之顯示裝置之薄膜電晶體基板的製造過程的平面圖。第10圖、第11圖和第12圖係為分別沿著第7圖、第8圖及第9圖的線X-X’、線XI-XI’、線XII-XII’截取的剖面圖。
根據例示性實施例之顯示裝置的製造方法將參照第7圖、第8圖、第9圖、第10圖、第11圖、第12圖描述。
參照第7圖及第10圖，第一線路部分可形成在第一絕緣基板INS1上。第一線路部分可包括於第一方向延伸的閘極線GL，及與閘極線GL連結之閘極電極GE。
第一線路部分可藉由在第一絕緣基板INS1上形成第一層並用光刻製程蝕刻第一層來形成。第一層可藉由在第一絕緣基板INS1上依序堆疊第一金屬層和第二金屬層來形成。第一金屬層和第二金屬層可由不同的材料形成。第一金屬層可由鈦或包含鈦之鈦基金屬所形成。第二金屬層可由銅或包含銅之銅基金屬所形成。
根據例示性實施例，第一金屬層和第二金屬層可以藉由使用蝕刻組成物同時蝕刻。第一線路部分可以蝕刻成大約25度到50度範圍內之錐角。錐角可表示由第一線路部分的側表面和第一絕緣基板INS1的上表面形成的角度。在這一點上，閘極線GL和閘極電極GE可形成為具有依序堆疊之第一金屬層和第二金屬層之雙層結構。
參照第8圖和第11圖，閘極絕緣層GI可形成在第一絕緣基板INS1上。半導體層SM和第二線路部分可形成在閘極絕緣層GI上。
閘極絕緣層GI可藉由將第一絕緣材料層堆疊在第一絕緣基板INS1上而形成。半導體層SM可藉由次序地堆疊第一半導體材料和第二半導體材料在第一絕緣基板INS1上並且圖案化第一半導體材料和第二半導體材料來形成。第一半導體材料可形成主動層ACT，而第二半導體材料可形成歐姆接觸層OHM。
第二線路部分可包括在第二方向延伸的資訊線DL。第二方向跟第一方向(如閘極線延伸的方向)交叉。第二線路部分亦可包括可跟資訊線DL連結之源極電極SE以及與源極電極SE分開之汲極電極DE。
第二線路部分可藉由在閘極絕緣層GI上形成第二層並以光刻蝕刻第二層來形成。第二層和第一層可包括由鈦或包含鈦之鈦基金屬形成之第一金屬層和由銅或包含銅之銅基金屬形成第二金屬層。第一層和第二層第一金屬層第二金屬層可被依序堆疊。第二層可藉由使用與用以蝕刻第一層的蝕刻組成物相同之蝕刻組成物來蝕刻。因此，第二線路部分亦可以含有依序堆疊之第一金屬層和第二金屬層之雙層結構來形成。
參照第9圖和第12圖，鈍化層PSV形成在第二線路部分上。像素電極PE可形成在鈍化層PSV上。
鈍化層PSV可具有暴露一部分汲極電極DE的接觸開口CH。鈍化層PSV可藉由堆疊第二絕緣材料層和光阻層在第一絕緣基板INS1上、藉由曝光該光阻層並顯影該光阻層以形成光阻層圖案、並藉由使用光阻層圖案作為遮罩來移除第二絕緣材料層的一部分來形成。
像素電極PE可透過接觸開口CH跟汲極電極DE連結。像素電極PE可藉由依序堆疊透明導電層(未圖示)和光阻層(未圖示)在第一絕緣基板INS1上、藉由曝光該光阻層並顯影該光阻層以形成光阻層圖案(未圖示)、並藉由使用光阻層圖案作為遮罩圖案化該透明導電層來形成。
製備薄膜電晶體基板包括將第一顯示基板SUB1附接至具有顏色濾波器層的第二顯示基板SUB2。液晶層LC可形成在第一顯示基板SUB1和第二顯示基板SUB2之間。
之後，本發明概念之一或多個實施例可藉由參考接下來的例子而詳細描述。然而，這些例子不意圖限制本發明概念之一或多個實施例的範圍。所屬領域中具有通常知識者將理解可以對一或多個例示性實施例進行改進，而不悖離本發明概念的精神和範圍。
製備蝕刻組成物
蝕刻組成物係藉由混合表1所示之相對應量之原料來製備。每個量的單位是wt%，SPS表示過硫酸鹽，ABF表示氟化氫銨，ATZ表示5-氨基四氮唑，而p-TSA表示對-甲苯磺酸。
Figure 105111292-A0305-02-0019-1
Figure 105111292-A0305-02-0020-2
偵測苯酚和不溶於水的沉澱物之生成
表2顯示在使用例子1、例子11及例子12和比較例1、比較例6、比較例7及比較例8的蝕刻組成物，蝕刻包含銅之金屬的蝕刻製程期間，是否有偵測到苯酚及是否有不溶於水的沉澱物生成。不溶於水的沉澱物之生成係藉由將3000ppm的銅溶解於表2中的蝕刻組成物，並且將溶液在攝氏-9度的低溫下儲存90天後，觀察是否有不溶於水的沉澱物生成來判定。
Figure 105111292-A0305-02-0020-3
如表2所示，如比較例1中製備之未包括C1-C3烷基磺酸之蝕刻組成物及如在比較例8中製備之包括環狀磺酸之蝕刻組成物在金屬蝕刻製期間中生成不溶於水的沉澱物。另外，如在比較例8中製備之包括環狀磺酸之蝕刻組成物之例子中偵測到因為其毒性和危險性而受到環境規定限制之苯酚。
然而，如在例子1、例子11及例子12與比較例1、比較例6及比較例7中製備之包含非環狀磺酸之蝕刻組成物中未偵測到苯酚。如在比較例6中製備之包含胺磺酸的蝕刻組成物的例子中生成不溶於水的沉澱物。如在比較例7中製備之包含丁磺酸的蝕刻組成物中生成不溶於水的沉澱物，其中，丁磺酸是脂肪族磺酸，但是有4個碳。
可以知道如在例子1、例子11及例子12中製備之包含C1-C3烷基磺酸之蝕刻組成物的例子中，在金屬蝕刻製程期間未偵測到苯酚且未生成不溶於水的沉澱物。
評估蝕刻能力。
表3顯示評估於表1之例子1、2、3、4、5、6、7、8、9、10、11及12和比較例1、2、3、4、5、6及7中製備之蝕刻組成物的蝕刻能力。蝕刻組成物的蝕刻能力的評估藉由蝕刻鈦/銅金屬層的參照蝕刻測試(reference etch test)來進行。加入預定量的的銅粉至各蝕刻組成物之後，當CD Skew值超過參照蝕刻測試之CD Skew值的±10%時將混合物判定為缺陷。該點累積的銅濃度顯示在表3。在此，參照蝕刻測試之CD Skew值表示未加入銅粉(Cu 0ppm)時的CD Skew值。如表3所示，當累積的銅濃度增加時，被蝕刻之基板數量隨之增加。
Figure 105111292-A0305-02-0022-4
在表3中，包含2wt%的甲磺酸之例子1的累積銅濃度為3500ppm，包含2wt%的乙磺酸之例子11的累積銅濃度為3000ppm，包含2wt%的丙磺酸之例子12的累積銅濃度為3000ppm。在這一方面，包含甲磺酸、乙磺酸及丙磺酸之蝕刻組成物顯示具有大致相同的蝕刻能力。
參考表3的例子2、例子3、例子4及例子5，銅累積濃度隨著甲磺酸的量的上升而上升。換句話說，基板處理的板數會隨著C1-C3烷基磺酸的量而增加。
然而，如於比較例2中所示，當包含於蝕刻組成物中的甲磺酸的量超過10wt%時，蝕刻速度過度增加，使金屬被過度蝕刻。再者，如例子2、比較例1、比較例3所示，當包含於蝕刻組成物中的甲磺酸的量低於0.1wt%時，累積銅濃度低於2500ppm。因此，在比較例1及比較例3中，蝕刻組成物的蝕刻能力退化。在這方面，可不製備傳統的環狀磺酸。
再者，跟包含C1-C3烷基磺酸的蝕刻組成物相比，包含胺磺酸之比較例6與包含丁磺酸比較例7中製備的蝕刻組成物，具有相對較低之累積銅濃度。
因此，其顯示當蝕刻組成物以蝕刻組成物的總重為基礎，含有約為0.1wt%-10wt%範圍的量之C1-C3烷基磺酸時，基板的處理板數增加。
如表3的例子6、例子7、例子8、例子9及例子10所示，其顯示累積銅濃度會隨著醋酸的量增加而增加。然而，如於比較例4中所示，當醋酸的量超過20wt%時，金屬可被過度蝕刻。因此，以蝕刻組成物的總重為基礎，有機酸及/或有機酸鹽類的適當量可為大約20wt%或小於20wt%。
再者，如表3所示，除了比較例5之蝕刻組成物以外，例子10之蝕刻組成物也包括甲磺酸。然而，使用比較例5之蝕刻組成物時，金屬會被過度蝕刻，而使用例子10之蝕刻組成物，金屬不會被過度蝕刻。換句話說，當增加蝕刻組成物的有機酸及/或有機酸鹽類的量以增加基板的處理板數時，可將C1-C3烷基磺酸添加到蝕刻組成物，以防止過度蝕刻。
表4顯示當銅化合物被進一步包含在表1的例子1的蝕刻組成物中時，在金屬層蝕刻的一開始之CD Skew值。具體而言，表4的例子13是表1 的例子1之蝕刻組成物中進一步包含0.2wt%之硫酸銅的蝕刻組成物。表4顯示根據銅濃度之CD Skew值。
Figure 105111292-A0305-02-0024-5
如表4所示，例子1和例子13的蝕刻組成物都包含C1-C3烷基磺酸，因此，在金屬的蝕刻期間，未偵測到苯酚且未生成不溶於水的沈澱物。
再者，如表4所示，其顯示與沒有銅化合物之例子1相比，當使用在例子13中製備之包含銅化合物之蝕刻組成物時，金屬層蝕刻期間之CDSkew值沒有改變且維持穩定。銅化合物可包括選自由硫酸銅、氯酸銅、硝酸銅組成之群組中之至少一種。以蝕刻組成物的總重為基礎，蝕刻組成物裡的銅化合物的量可在大約0.01wt%-3wt%之範圍內。
如前所述，根據各種例示性實施例，藉由包含C1-C3烷基磺酸，蝕刻組成物可抑制不溶於水的沉澱物在蝕刻金屬層期間生成。在這方面，可避免不溶於水的沉澱物導致之線路缺陷、移除設備和管線中的沉澱物的費用、廢水處理、及產率的減少。再者，基板的板處理數量增加，可抑制放熱，且當不含苯酚和苯酚的衍生物時避免環境議題。
根據各種例示性實施例之蝕刻組成物可用於記憶半導體顯示面板(memory semiconductor display panel)的製備和平面顯示器，如液晶顯示裝置的製備。再者，蝕刻組成物可使用在包括含有鈦基金屬層之單層，或鈦基金屬層/銅基金屬層之雙層的金屬線路的其他電子裝置的製備中。
如上所述，根據各種例示性實施例，本文提供具有良好的蝕刻特性和防止不溶於水的沈澱物生成的特性之環境友善的蝕刻組成物，及利用此種蝕刻組成物製備薄膜電晶體基板的方法。
蝕刻組成物亦可使用在記憶半導體顯示板和如液晶顯示面板之平面顯示器的製備中。再者，蝕刻組成物可使用在包括鈦基金屬層之單層，或鈦基金屬層/銅基金屬層之雙層的金屬線路的其他電子裝置的製備中。
雖然本文中已描述某些例示性實施例和實施方法，其他實施例和變形例自本文之敘述中是顯而易見的。因此，發明概念不侷限這些實施例，而是申請專利範圍中所述的較寬之範圍及各種明顯的變形例和等效配置。
ACT:主動層
BM:阻擋陣列
CE:共用電極
CF:顏色濾波器
CH:接觸開口
DE:汲極電極
DL:資訊線
GE:閘極電極
GI:閘極絕緣層
INS1:第一絕緣基板
INS2:第二絕緣基板
LC:液晶層
OHM:歐姆接觸層
PE:像素電極
PSV:鈍化層
SM:半導體層
SUB1:第一顯示基板
SUB2:第二顯示基板

Claims (12)

  1. 一種蝕刻組成物，其包含：大約0.5wt%-20wt%的過硫酸鹽，大約0.01wt%-2wt%的氟化合物，大約1wt%-10wt%的無機酸，大約0.5wt%-5wt%的環胺化合物，大約0.1wt%-5wt%的氯化合物，大約0.1wt%-10wt%的脂肪族磺酸，大約1wt%-20wt%的有機酸或有機酸鹽類及水，其中wt%是以該蝕刻組成物的總重為基礎，其中過硫酸鹽是選自由過硫酸鉀及過硫酸鈉組成之群組中之至少一種，以及其中脂肪族磺酸選自由甲磺酸、乙磺酸及丙磺酸組成之群組中之至少一種。
  2. 如申請專利範圍第1項所述之蝕刻組成物，其中氟化合物是選自由氟化銨、氟化鈉、氟化鉀、氟化氫銨、氟化氫鈉及氟化氫鉀組成之群組中之至少一種。
  3. 如申請專利範圍第1項所述之蝕刻組成物，其中無機酸是選自由硝酸、磺酸、磷酸及過氯酸組成之群組中之至少一種。
  4. 如申請專利範圍第1項所述之蝕刻組成物，其中環胺化合物是選自5-氨基四氮唑、咪唑、吲哚、嘌呤、吡唑、吡啶、嘧啶、吡咯、吡咯啶、吡咯啉及5-甲基四氮唑中之至少一種。
  5. 如申請專利範圍第1項所述之蝕刻組成物，其中氯化合物是選自由鹽酸、氯化鈉、氯化鉀、氯化銨、乙基磺醯氯及甲基磺醯氯組成之群組中之至少一種。
  6. 如申請專利範圍第1項所述之蝕刻組成物，其中有機酸是選自由菸鹼酸、醋酸、丁酸、檸檬酸、甲酸、葡萄糖酸、乙醇酸、丙二酸、草酸、戊酸、磺基苯甲酸、磺基琥珀酸、磺基鄰苯二甲酸、水楊酸、磺基水楊酸、苯甲酸、乳酸、甘油酸、琥珀酸、蘋果酸、酒石酸、異檸檬酸、丙烯酸、亞胺二乙酸及乙二胺四乙酸組成之群組中之至少一種。
  7. 如申請專利範圍第1項所述之蝕刻組成物，其中有機酸鹽類是選自由菸鹼酸、醋酸、丁酸、檸檬酸、甲酸、葡萄糖酸、乙醇酸、丙二酸、草酸、戊酸、磺基苯甲酸、磺基琥珀酸、磺基鄰苯二甲酸、水楊酸、磺基水楊酸、苯甲酸、乳酸、甘油酸、琥珀酸、蘋果酸、酒石酸、異檸檬酸、丙烯酸、亞胺二乙酸及乙二胺四乙酸的鈉鹽、鉀鹽及銨鹽組成之群組中之至少一種。
  8. 如申請專利範圍第1項所述之蝕刻組成物，其進一步包含大約0.01wt%-3wt%的銅化合物，其中銅化合物是選自由硫酸銅、氯酸銅及硝酸銅組成之群組中之至少一種。
  9. 如申請專利範圍第1項所述之蝕刻組成物，其中該蝕刻組成物是用來蝕刻包含鈦基金屬層之單層或是包含鈦基金屬層和銅基金屬層的雙層。
  10. 一種製造薄膜電晶體基板的方法，該方法包含：藉由依序形成一第一層於一第一絕緣基板上並以一蝕刻組成物蝕刻該第一層的一部分來形成包含一閘極線與連接至該閘極線 之一閘極電極之一第一線路部分；形成一閘極絕緣層在該第一絕緣基板上；藉由形成一第二層於該閘極絕緣層上並以該蝕刻組成物蝕刻該第二層之一部分來形成包含一資訊線、連接至該資訊線之一源極電極及與該源極電極分離之一汲極電極之一第二線路部分；形成一鈍化層在該第二線路部分上；以及形成連接至該汲極電極之一像素電極在該鈍化層上；其中該第一層和該第二層包含含有鈦之一第一金屬層，且該第一層和該第二層包含含有銅之一第二金屬層；且該蝕刻組成物包括大約0.5wt%-20wt%的過硫酸鹽、大約0.01wt%-2wt%的氟化合物、大約1wt%-10wt%的無機酸、大約0.5wt%-5wt%的環胺化合物、大約0.1wt%-5wt%的氯化合物、大約0.1wt%-10wt%的脂肪族磺酸、大約1%-20%的有機酸或有機酸鹽類以及水，其中wt%是以該蝕刻組成物的總重為基礎，其中過硫酸鹽是選自由過硫酸鉀及過硫酸鈉組成之群組中之至少一種，以及其中脂肪族磺酸是選自由甲磺酸、乙磺酸及丙磺酸組成之群組中之至少一種。
  11. 如申請專利範圍第10項所述之方法，其中該蝕刻組成物進一步包含大約0.01wt%-3wt%的銅化合物，其中銅化合物是選自硫酸銅、氯酸銅及硝酸銅中之至少一種。
  12. 如申請專利範圍第10項所述之方法，其中該第一金屬層和 該第二金屬層被同時蝕刻。
TW105111292A 2015-07-30 2016-04-12 蝕刻組成物以及使用其製造薄膜電晶體基板之方法 TWI715565B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0108146 2015-07-30
KR1020150108146A KR101963179B1 (ko) 2015-07-30 2015-07-30 식각액 조성물 및 이를 이용한 박막 트랜지스터 기판의 제조방법

Publications (2)

Publication Number Publication Date
TW201704532A TW201704532A (zh) 2017-02-01
TWI715565B true TWI715565B (zh) 2021-01-11

Family

ID=57886544

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111292A TWI715565B (zh) 2015-07-30 2016-04-12 蝕刻組成物以及使用其製造薄膜電晶體基板之方法

Country Status (4)

Country Link
US (1) US10465296B2 (zh)
KR (1) KR101963179B1 (zh)
CN (1) CN106400016B (zh)
TW (1) TWI715565B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102368382B1 (ko) * 2017-03-10 2022-02-28 동우 화인켐 주식회사 식각액 조성물 및 이를 이용한 디스플레이 장치용 어레이 기판의 제조방법
CN107104044A (zh) * 2017-05-12 2017-08-29 京东方科技集团股份有限公司 一种电极制作方法及阵列基板的制作方法
KR102503788B1 (ko) * 2017-11-21 2023-02-27 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 디스플레이 장치의 제조방법
KR20190058758A (ko) * 2017-11-21 2019-05-30 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 디스플레이 장치의 제조방법
CN110359049B (zh) * 2018-03-26 2021-11-23 东友精细化工有限公司 含银薄膜蚀刻液组合物、利用其制造的显示装置用阵列基板及其制造方法
US10941342B2 (en) * 2018-07-23 2021-03-09 Samsung Display Co., Ltd. Etchant composition and method of manufacturing wiring substrate using the same
KR102661845B1 (ko) * 2018-10-11 2024-04-30 삼성디스플레이 주식회사 식각액 및 이를 이용한 표시 장치의 제조 방법
KR102648664B1 (ko) 2018-12-04 2024-03-19 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴과 어레이 기판의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201042086A (en) * 2009-05-14 2010-12-01 Samsung Electronics Co Ltd Etchant and method of manufacturing an array substrate using the same
US20120252148A1 (en) * 2011-04-01 2012-10-04 Dongwoo Fine-Chem Co., Ltd. Echtant and method for manufacturing display device using the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950338B (zh) * 2004-03-05 2012-05-16 霍尼韦尔国际公司 杂环胺的离子液体
JP4776191B2 (ja) * 2004-08-25 2011-09-21 関東化学株式会社 フォトレジスト残渣及びポリマー残渣除去組成物、並びにそれを用いた残渣除去方法
US20110025075A1 (en) * 2009-07-29 2011-02-03 Door & Window Hardware Co. Window tilt latch
JP5774283B2 (ja) * 2010-04-08 2015-09-09 株式会社フジミインコーポレーテッド 研磨用組成物及び研磨方法
KR101829054B1 (ko) 2010-08-12 2018-02-14 동우 화인켐 주식회사 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR20120138290A (ko) 2011-06-14 2012-12-26 삼성디스플레이 주식회사 식각액 조성물, 및 이를 이용한 금속 배선과 박막 트랜지스터 기판 형성 방법
KR101776923B1 (ko) * 2011-08-05 2017-09-11 삼성디스플레이 주식회사 식각액 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
JP6135999B2 (ja) * 2012-04-10 2017-05-31 三菱瓦斯化学株式会社 銅およびモリブデンを含む多層膜のエッチングに使用される液体組成物、およびそれを用いたエッチング方法
CN103668207B (zh) * 2012-09-24 2018-04-06 东友精细化工有限公司 蚀刻剂和使用该蚀刻剂制造显示设备的方法
KR101527117B1 (ko) 2013-06-27 2015-06-09 삼성디스플레이 주식회사 식각액 조성물, 이를 이용한 금속 배선 제조 방법 및 박막 트랜지스터 기판 제조방법
KR102175313B1 (ko) 2013-09-24 2020-11-09 삼성디스플레이 주식회사 식각액 조성물, 및 이를 이용한 금속 배선과 박막 트랜지스터 기판 형성 방법
KR102178949B1 (ko) * 2013-11-21 2020-11-16 삼성디스플레이 주식회사 식각액 및 이를 이용한 표시 장치의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201042086A (en) * 2009-05-14 2010-12-01 Samsung Electronics Co Ltd Etchant and method of manufacturing an array substrate using the same
US20120252148A1 (en) * 2011-04-01 2012-10-04 Dongwoo Fine-Chem Co., Ltd. Echtant and method for manufacturing display device using the same

Also Published As

Publication number Publication date
US10465296B2 (en) 2019-11-05
US20170029958A1 (en) 2017-02-02
KR101963179B1 (ko) 2019-03-29
CN106400016A (zh) 2017-02-15
CN106400016B (zh) 2021-07-09
TW201704532A (zh) 2017-02-01
KR20170015703A (ko) 2017-02-09

Similar Documents

Publication Publication Date Title
TWI715565B (zh) 蝕刻組成物以及使用其製造薄膜電晶體基板之方法
TWI572745B (zh) 用於含銅金屬薄膜之蝕刻劑組成物以及使用其之蝕刻方法
CN104250814B (zh) 蚀刻剂组合物
CN103526206B (zh) 一种金属布线蚀刻液及利用其的金属布线形成方法
TWI662157B (zh) 蝕刻劑及使用該蝕刻劑製造顯示裝置之方法
JP2008227508A (ja) 薄膜トランジスタ液晶表示装置のエッチング液組成物
US9347125B2 (en) Etchant composition and method of forming metal wire and thin film transistor array panel using the same
TWI649406B (zh) 蝕刻劑以及使用彼製造顯示裝置的方法
CN104451681A (zh) 蚀刻液组合物及利用该组合物的薄膜晶体管基板形成方法
CN106795633A (zh) 蚀刻液组合物、多层膜的蚀刻方法和显示装置的制造方法
US20150087148A1 (en) Etchant composition and methods of fabricating metal wiring and thin film transistor substrate using the same
CN103635608A (zh) 金属配线蚀刻液及利用其的液晶显示装置的制造方法
CN111270236B (zh) 蚀刻剂组合物以及使用蚀刻剂组合物制造金属图案和阵列衬底的方法
CN106010541A (zh) 蚀刻剂组合物和制造用于液晶显示器的阵列基板的方法
US10910412B2 (en) Etchant composition, and method for manufacturing metal pattern and array substrate using the same
TWI797093B (zh) 蝕刻液組成物及蝕刻方法
CN105938797A (zh) 用于蚀刻氧化铟层的蚀刻剂组合物及使用其制作显示基板的方法
CN107267987A (zh) 蚀刻液组合物
CN105820819A (zh) 氧化铟层蚀刻液组合物和利用其制造液晶显示装置的阵列基板的方法
US10941342B2 (en) Etchant composition and method of manufacturing wiring substrate using the same
US20220205110A1 (en) Etchant composition, and method for manufacturing metal pattern and thin film transistor substrate using the same
KR101725204B1 (ko) 금속 산화물의 선택적 식각액
KR20220071662A (ko) 금속막 식각액 조성물
CN105969360A (zh) 用于铟氧化物层的蚀刻剂组合物、阵列基板制作方法、用于液晶显示装置的阵列基板和导线