TWI709339B - 用於多晶圓影像感測器的具有同時讀取和寫入功能的ｄｒａｍ及其方法 - Google Patents

用於多晶圓影像感測器的具有同時讀取和寫入功能的ｄｒａｍ及其方法 Download PDF

Info

Publication number
TWI709339B
TWI709339B TW109106573A TW109106573A TWI709339B TW I709339 B TWI709339 B TW I709339B TW 109106573 A TW109106573 A TW 109106573A TW 109106573 A TW109106573 A TW 109106573A TW I709339 B TWI709339 B TW I709339B
Authority
TW
Taiwan
Prior art keywords
pixel
block
dram
image
data
Prior art date
Application number
TW109106573A
Other languages
English (en)
Other versions
TW202034682A (zh
Inventor
陳家明
胡恩 柳
秦晴
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202034682A publication Critical patent/TW202034682A/zh
Application granted granted Critical
Publication of TWI709339B publication Critical patent/TWI709339B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/50—Image enhancement or restoration by the use of more than one image, e.g. averaging, subtraction
    • G06T5/73—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information

Abstract

逐像素塊鍵合影像感測器具有包括多像素塊的像素陣列，其具有將信號耦接ADC的選擇電路。影像感測器具有DRAM超級塊的影像RAM，每個超級塊具有多DRAM塊，每一者具有三態輸出，其驅動影像RAM輸出匯流排，並且從多ADC輸入資料。每個DRAM塊具有耦接到讀取位址和寫入位址的位址多工器。每個超級塊的各DRAM塊被同時寫入，其資料寬於影像RAM輸出匯流排的寬度。

Description

用於多晶圓影像感測器的具有同時讀取和寫入功能的DRAM及其 方法
本發明係有關於動態隨機存取記憶體(DRAM)，特定而言係有關於用於多晶片影像感測器的具有同時讀取和寫入功能的DRAM及其方法。
通常，逐像素塊鍵合的堆疊晶圓影像感測器設計具有像素陣列晶粒(die)，其中像素以群組或像素塊的形式配置，每群組包含8、16、32或64個像素，群組中的每個像素透過類比數位轉換器(ADC，analog-to-digital converter)被依次讀取到影像記憶體(影像RAM)中，至少影像RAM位於與像素陣列晶粒不同的晶粒上。
影像感測器可生成大量的原始影像資料。例如，具有12位元ADC的24百萬像素影像感測器可以針對每個原始影像圖框生成288百萬位元的資料。有些相機不僅捕捉單個影像，還捕捉突發的四個甚至有時更多的影像；四個288百萬位元影像超出了儲存單個突發原始影像所需的十億位元記憶體。動態記憶體(DRAM)是影像RAM的首選，因為動態記憶體(DRAM)的單元大小很小，可以儲存此類影像突發，直到可以處理和壓縮影像為止。
一種逐像素塊鍵合影像感測器具有第一晶粒的像素陣列，該像素陣列包括多個像素塊和像素選擇電路，每個像素塊具有多個像素，並且像素選擇電路適於將信號耦接至類比數位轉換器(ADC)。影像感測器還具有由多個動態RAM(DRAM)超級塊構成的影像隨機存取記憶體(影像RAM)，其中每個 超級塊至少包括第一DRAM塊和第二DRAM塊，每個DRAM塊具有三態輸出，其耦接以透過從DRAM塊的DRAM讀取的資料驅動影像RAM輸出匯流排，以及寫入資料輸入，其耦接以接收來自多個ADC的寫入資料，並且提供要寫入DRAM塊的DRAM的資料，每個DRAM塊具有位址多工器，其耦接以接收讀取位址和寫入位址，並且向DRAM塊的DRAM提供位址。每個超級塊的多個DRAM塊被配置為同時寫入，並且來自ADC的資料的寬度大於影像RAM輸出匯流排的寬度。
一種在逐像素塊鍵合影像感測器中捕捉、重新排序像素並處理影像的方法，包括：將第一影像圖框的、來自像素塊的像素中的像素資料讀取到類比數位(ADC)轉換器中；對於第一影像圖框，將像素資料數位化為數位像素資料；寫入第一影像圖框的數位像素資料到第一DRAM超級塊中；以及將第一影像圖框的數位像素資料讀取到定位緩衝器中。該方法還包括：將數位像素資料從定位緩衝器讀取到影像處理器中，以及允許讀取第一影像圖框的數位像素資料與寫入第二影像圖框的數位像素資料到第二DRAM超級塊重疊，第二影像圖框的數位像素資料透過將來自與讀取第一影像圖框相同的像素塊的像素資料進行數位化而獲得。
100:影像感測器
101:像素陣列晶粒
103:塊
139:類比數位轉換器
140:塊
179:類比數位轉換器
182:影像RAM
183:寫入位址生成器
184:定位緩衝器
185:讀取位址生成器
186:影像處理器
187:寫入位址
188:數位晶粒
189:讀取位址
190:信號
192:信號
194:晶粒間接合焊墊
196:晶粒間接合焊墊
198:RAM晶粒
210:像素陣列晶粒
211:像素陣列
214:類比數位轉換器
216:數位晶粒、影像RAM
218:RAM晶粒
220:定位緩衝器
300:DRAM塊
302:位址多工器
304:位址解碼器
306:動態RAM陣列
306A:動態RAM陣列
308:感測放大器/寫入緩衝器
308A:感測放大器/寫入緩衝器
310:資料輸入/輸出匯流排
312:寫入緩衝器
314:三態讀取緩衝器
320:讀取位址
322:寫入位址
324:輸出匯流排
400:影像RAM
402:寬寫入資料匯流排
404:寫入資料子匯流排
406:寫入資料子匯流排
408:寫入資料子匯流排
410:寫入資料子匯流排
412:DRAM塊
414:DRAM塊
416:DRAM塊
418:DRAM塊
420:影像A儲存區
422:DRAM塊
424:DRAM塊
426:DRAM塊
428:DRAM塊
430:影像B儲存區
432:影像儲存區
434:影像儲存區
436:DRAM讀取匯流排、窄影像RAM讀取資料匯流排、影像RAM讀取資料匯流排
502:突發
504:讀取脈衝
600:方法
602:步驟
604:步驟
605:步驟
606:步驟
608:步驟
610:步驟
圖1顯示出具有三晶圓逐像素鍵合的影像感測器的相機的影像感測器的重要方塊圖，其顯示出晶粒與塊之間的資訊流。
圖2是類似於圖1的影像感測器的邏輯方塊圖，其具有在第一晶粒上的像素陣列、在第二晶粒上的ADC陣列、在第三晶粒上的影像RAM以及在第二晶粒上的進一步影像處理。
圖3是DRAM塊的方塊圖。
圖4是包含圖3的DRAM塊的影像RAM的方塊圖。
圖5是顯示出影像RAM的DRAM塊的寫入脈衝的時序圖。
圖6是顯示出系統的操作的流程圖。
參考圖1和圖2，由三晶圓(或三晶粒)堆疊的、逐像素塊鍵合影像感測器100將入射光接收到影像感測器100的像素陣列晶粒210或像素陣列晶圓的一部分上。該光與像素陣列晶粒210、101的像素陣列211的像素的塊103、140中的光電二極體相互作用。每個塊103、140具有多個像素，在示例實施例中，每個塊的像素總數的範圍可以從4到128個，並且在特定實施例中，每個塊具有64個像素。在一個實施例中，像素陣列晶粒210、101是背照式光電感測器晶粒，其包括該塊內每個像素的光電二極體和像素選擇電晶體，每個塊在像素陣列晶粒的表面上具有晶粒間接合焊墊，該晶粒間接合焊墊耦接到ADC的獨立類比數位轉換器(ADC)139、179、214以及數位晶粒188、216，其中ADC和數位晶粒188、216是第二晶圓的一部分。
ADC中的每個ADC 139、179、214以及數位晶粒188、216將從相關聯像素塊103、140中的選定像素接收的信號190、192轉換為數位形式，並且透過晶粒通孔和晶粒間接合焊墊194、196將該數位形式提供到RAM晶粒198、218上的影像RAM 182、216，其中RAM晶粒是從RAM晶圓切下的一部分。在特定的實施例中，影像RAM 182、216被實現為動態RAM(DRAM)。影像RAM 182、216的大小和配置設定為容納至少一個數位化的影像，在一個實施例中，其容納單個影像，而在另一個實施例中，其容納多個影像的堆疊；在特定的實施例中，其容納四個影像的堆疊。
影像RAM 182、216配置為透過RAM晶粒198、218的定位緩衝器184、220被讀取，讀出資料透過RAM晶粒的晶粒間接合焊墊(耦接至ADC和數位晶粒188、216的晶粒間接合焊墊和晶粒通孔)發送，且隨後發送至ADC和數位晶粒188、216的影像處理器186。
在一個實施例中，像素塊中有很多列和行，例如但不限於，一個20百萬像素的相機陣列可以具有5120×4096個像素；以16個像素的塊為單位，在1280 x 1024的塊陣列中為1,310,720個塊。在使用64個像素的塊的替代實施例中，相似大小的相機陣列在640×512像素塊的陣列中可以具有327,680個塊。
因為在每個塊中的像素必須透過與該塊相關聯的ADC被順序地讀取，並且與同一列的塊中的塊的像素被並行讀取，所以來自一列塊的每個塊中的一個像素的資料被寫入影像RAM 182的每個有效寫入字中。
影像RAM 182的寫入發生在由寫入位址生成器183生成的寫入位址處，該寫入位址的各部分對應於用於選擇像素塊103、140的像素的位址。寫入位址生成器183可以位於像素陣列晶粒210、ADC和數位晶粒216或RAM晶粒218的任意一者上；由於寫入位址是按確定的順序生成的，並且計數器相對於晶粒至晶粒鍵合較小，因此寫入位址生成器183的各部分(諸如計數器)可以在像素陣列晶粒210和RAM晶粒218上複製。影像RAM具有足夠的容量來儲存兩個或更多個影像圖框，在特定的實施例中為四個影像。
一旦圖框被寫入影像RAM中，則影像RAM 182以逐個塊列讀取到定位緩衝器184中。然後定位緩衝器184以最能支援影像處理的像素順序讀取到影像處理器186中。
影像RAM的讀取位址由讀取位址生成器185生成，讀取位址生成器185配置為用以生成與正被讀取到影像處理器186中的影像圖框的各部分對應的位址。
寫入位址生成器183和讀取位址生成器185彼此獨立地生成位址，寫入位址187和讀取位址189不需要相關。寫入位址生成器183可以生成寫入位址187，用於以短突發將超過2000位元的非常長的字的影像圖框寫入影像RAM中，而讀取位址生成器185可以生成讀取位址189，用於當影像處理器186接受並處理影像圖框時，在更長的時間段內將對應的影像圖框讀取為較短的 字。
影像RAM由DRAM塊300組成。每個DRAM塊具有位址多工器302、位址解碼器304、動態RAM陣列306和感測放大器/寫入緩衝器308。在一些實施例中，可以有多個動態RAM陣列306A和相關聯的感測放大器/寫入緩衝器308A。感測放大器/寫入緩衝器308耦接到由寫入緩衝器312驅動以進行寫入的資料輸入/輸出匯流排310，並且由三態讀取緩衝器314耦接到輸出匯流排324。位址多工器302被耦接以從讀取位址320和寫入位址322中選擇有效的DRAM位址。每個DRAM塊讀取位址320被耦接到讀取位址189，並且每個DRAM塊寫入位址322被耦接到寫入位址187。
影像RAM 400的DRAM塊300如在圖4中所示排列，圖4顯示出具有足夠儲存四個圖框的示例。具有足以滿足在像素陣列中每個像素塊的ADC輸出的寬度的寬寫入資料匯流排402被劃分為寫入資料子匯流排404、406、408、410，寫入資料子匯流排404、406、408、410中的每個的寬度等於DRAM讀取匯流排436的寬度。DRAM塊412、414、416、418形成影像RAM 400內的影像A儲存區420或影像A超級塊的一部分，而DRAM塊422、424、426、428形成影像RAM 400內的影像B儲存區430或影像B超級塊的一部分。在一些實施例中，影像RAM 400內可存在附加的影像儲存區432、434。在一個特定的實施例中，DRAM塊412與在像素陣列晶粒210的像素陣列211中的第一列像素塊所關聯的ADC相關聯，而DRAM塊414與在像素陣列晶粒210的像素陣列211中的第二列像素塊所關聯的ADC相關聯；在該實施例中，根據像素陣列211的像素塊的數量和每個ADC的解析度來確定寬寫入資料匯流排402的寬度，而窄影像RAM讀取資料匯流排436的寬度與寫入定位緩衝器184的資料的寬度相關聯，其中影像RAM讀取資料匯流排436的寬度比寬寫入資料匯流排402的寬度小得多。
每個DRAM塊具有位址多工器，並且因此可以動態地配置為使用寫入位址或讀取位址。
參考圖4、圖5和圖6，在使用本文中描述的影像感測器的相機系統的實施例中，於步驟602中，在N個影像A寫入脈衝的突發502(圖5)期間，使用影像A儲存區的每個DRAM塊處的寫入位址在諸如影像A儲存區超級塊420等的第一影像儲存區中捕捉第一影像(圖6)，N個影像A寫入脈衝的突發502包括對於像素陣列晶粒210的像素陣列211中的像素塊的每個像素的至少一個寫入脈衝，並且用於將來自那些像素的ADC資料寫入影像A儲存區超級塊420的DRAM中。
於步驟604中，一旦將第一影像的所有ADC資料都寫入影像A儲存區中，則影像A儲存區超級塊的DRAM塊的位址多工器被切換以選擇讀取位址，同時使用M個讀取脈衝504將影像A儲存區的DRAM資料(包括數位化形式的第一影像)讀取到影像RAM讀取資料匯流排436上。在典型的實施例中，讀取脈衝的數量M是大於寫入脈衝的數量N的兩倍的倍數。讀取脈衝可以以與將資料寫入影像A儲存區的寫入脈衝不同的速率發生，並且根據影像處理器186接受影像資料的能力來定時。當從影像A儲存區中讀取第一數位影像資料時，該資料經過定位緩衝器184並且進入影像處理器186，在此處理第一數位影像-在一些實施例中，影像處理包括顏色處理和影像壓縮，以及減輕紅眼。在一些實施例中，影像處理可以包括邊緣檢測、識別影像圖框中的運動邊緣、執行數位影像穩定以及在組合來自多個圖框的影像資料的同時執行模糊減少。
於步驟606中，一旦在第一影像儲存區(諸如影像A儲存區超級塊420)中完全捕捉了第一影像，可以使用用於在影像A儲存區420中捕捉第一影像相同數量的N個影像寫入脈衝，在影像DRAM 400的第二影像儲存區(諸如影像B儲存區超級塊430)中捕捉第二影像。捕捉影像儲存區超級塊中的每個影像，需要將像素塊中的每個像素的像素資料讀取到晶粒至晶粒鍵合以及相關聯的ADC中，然後讀取代表該像素資料的ADC資料並且將該數位化的像素資料寫入影像儲存區超級塊的DRAM中。捕捉第二影像到影像B儲存區中的發生時間是根據包括所需圖框率在內的攝影師所需的攝影效果來確定的，該寫入可以在寫入影像A儲存區完成之後立即開始，但是在大多數實施例中，影像感測器的使用係根據可配置的圖框間延遲和曝光時間而延遲。
如所示出的，於步驟608中，影像B儲存區超級塊430的寫入可與將影像A儲存區讀取到影像RAM讀取資料匯流排436上重疊，並且因此可能會使在定位緩衝器184和影像處理器186中對影像A影像的處理重疊；如果在影像B超級塊430的寫入完成的時間之前尚未完成影像A超級塊420的讀取，則繼續進行影像A超級塊420的讀取直到完成為止。於步驟610中，一旦影像A超級塊420的讀取完成，就可以開始影像B超級塊的讀取。類似地，在附加的影像儲存區432、434中捕捉附加的影像，同時將影像A或影像B讀取到影像RAM讀取資料匯流排436上，並且在定位緩衝器184和影像處理器186中處理影像。
一旦諸如在影像A儲存區超級塊420中儲存的第一影像等的影像已經被完全地讀取到影像RAM讀取資料匯流排436上，則該影像儲存區可以被回收以用於捕捉其他影像。
在本文中的逐像素塊鍵合影像感測器用於快速地捕捉短圖框序列的相機，包括捕捉多個單獨影像圖框、識別圖框之間的成像物件和場景的運動，並處理影像以產生比單曝光影像可實現的光敏度更高、運動模糊更少的合成影像。標記為A的逐像素塊鍵合影像感測器具有第一晶粒的像素陣列，該像素陣列包括多個像素塊和像素選擇電路，每個像素塊具有多個像素，並且像素選擇電路適於將信號耦接至類比數位轉換器(ADC)。影像感測器還具有由多個動態RAM(DRAM)超級塊構成的影像隨機存取記憶體(影像RAM)，其中每個超級塊至少包括第一DRAM塊和第二DRAM塊，每個DRAM塊具有三態輸出，耦接以透過從DRAM塊的DRAM讀取的資料驅動影像RAM輸出匯流排，以及寫入資料輸入，耦接以接收來自多個ADC的寫入資料，並且提供要寫入DRAM塊的DRAM的資料，每個DRAM塊具有位址多工器，其耦接以接收讀取位址和寫入位址，並且向DRAM塊的DRAM提供位址。每個超級塊的多個DRAM塊被配置為同時寫入，並且來自ADC的資料的寬度大於影像RAM輸出匯流排的寬度。
組合
在本文中描述的概念可以以各種方式組合。其中由發明人預期的組合是：
標記為A的一種逐像素塊鍵合影像感測器，包括：像素陣列，位於第一積體電路晶粒上，該像素陣列包括多個像素塊和像素選擇電路，每個像素塊具有多個像素，且像素選擇電路適於將對應於選定像素的信號耦接到與該像素塊相關聯的第一晶粒至晶粒鍵合；類比數位轉換器(ADC)，耦接到與每個像素塊相關聯的第一晶粒至晶粒鍵合；以及影像隨機存取記憶體(影像RAM)，包括多個動態RAM(DRAM)超級塊。每個DRAM超級塊包括：至少第一DRAM塊和第二DRAM塊，每個DRAM塊具有三態輸出，耦接以透過從DRAM塊的DRAM讀取的資料驅動影像RAM輸出匯流排，以及寫入資料輸入，耦接以接收來自多個ADC的寫入資料，並且提供要寫入DRAM塊的DRAM的資料，每個DRAM塊具有位址多工器，位址多工器耦接以接收讀取位址和寫入位址，並且向DRAM塊的DRAM提供位址；以及每個超級塊的多個DRAM塊被配置為同時寫入，並且來自ADC的資料的寬度大於影像RAM輸出匯流排的寬度。
標記為AA的一種逐像素塊鍵合影像感測器，包括標記為A的影像感測器，其中，每個DRAM塊具有由三態驅動器根據寫入資料輸入驅動的資料輸入-輸出匯流排，並且三態輸出由三態驅動器從資料輸入輸出匯流排驅動。
標記為AB的一種逐像素塊鍵合影像感測器，包括標記為A或AA的影像感測器，其中，每個DRAM塊包括多個DRAM子塊，多個DRAM子塊共享一個共用位址解碼器，並且具有透過三態驅動器耦接到資料輸入-輸出匯流排的獨立感測放大器。
標記為AC的一種逐像素塊鍵合影像感測器，包括標記為A、AA或AB的影像感測器，其中，影像RAM輸出匯流排透過定位緩衝器耦接到影像處理器。
標記為B的一種在逐像素塊鍵合影像感測器中捕捉、重新排序像素並處理影像的方法，包括：將第一影像圖框的、來自像素塊的像素中的像素資料讀取到類比數位(ADC)轉換器中；對於第一影像圖框，數位化像素資料為數位像素資料；將第一影像圖框的數位像素資料寫入第一DRAM超級塊；以及讀取第一影像圖框的數位像素資料到定位緩衝器中。該方法還包括：從定位緩衝器讀取數位像素資料到影像處理器中，並且要求讀取第一影像圖框的數位像素資料與寫入第二影像圖框的數位像素資料到第二DRAM超級塊重疊，第二影像圖框的數位像素資料透過將來自與讀取第一影像圖框相同的像素塊的像素資料進行數位化而獲得。
標記為BA的一種方法，包括：標記為B的上述方法，其中，影像處理器在組合多個影像圖框之後立即執行模糊減少。
在本文中描述的影像感測器系統可以在不脫離本發明之範圍的情況下結合附加的特徵。因此，應注意者為，在以上描述中包含的或在圖式中所示的內容應解釋為說明性的而不是限制性的。所附請求項旨在涵蓋在本文中所述的所有一般和特定特徵，以及對本方法和系統的範圍的全部闡述，在文義上其可以認為其介於兩者之間。
100:影像感測器
101:像素陣列晶粒
103:塊
139:類比數位轉換器
140:塊
179:類比數位轉換器
182:影像RAM
183:寫入位址生成器
184:定位緩衝器
185:讀取位址生成器
186:影像處理器
187:寫入位址
188:數位晶粒
189:讀取位址
190:信號
192:信號
194:晶粒間接合焊墊
196:晶粒間接合焊墊
198:RAM晶粒

Claims (6)

  1. 一種逐像素塊鍵合影像感測器，包括：
    一像素陣列，位於一第一積體電路晶粒上，該像素陣列包括多個像素塊以及像素選擇電路，每個該像素塊包括多個像素，且該像素選擇電路適於將對應於該多個像素中選定像素的信號耦接到與該像素塊相關聯的第一晶粒至晶粒鍵合；
    一類比數位轉換器(ADC)，耦接到與每個像素塊相關聯的該第一晶粒至晶粒鍵合；
    一影像隨機存取記憶體(RAM)，包括多個動態RAM(DRAM)超級塊，其中每個超級塊包括：
    至少第一DRAM塊和第二DRAM塊，每個DRAM塊具有三態輸出和寫入資料輸入，該三態輸出耦接以透過從該DRAM塊的DRAM讀取的資料來驅動影像RAM輸出匯流排，以及該寫入資料輸入耦接以接收來自多個該ADC的寫入資料，並且提供要寫入該DRAM塊的該DRAM的資料；以及
    每個超級塊的多個DRAM塊被配置為同時寫入，並且來自該ADC的資料的寬度大於該影像RAM輸出匯流排的寬度；
    該逐像素塊鍵合影像感測器配置以允許讀取該第一DRAM塊會與寫入該第二DRAM塊重疊，該讀取該第一DRAM塊係利用透過第一位址多工器提供至該第一DRAM塊之位址，該寫入該第二DRAM塊係利用藉由第二位址多工器提供至該第二DRAM塊之位址；該第一位址多工器係耦接以接收讀取位址及寫入位址，且該第二位址多工器係耦接以接收該讀取位址及該寫入位址；以及
    該逐像素塊鍵合影像感測器配置以將來自該多個像素塊之列的每個像素塊的資料同步寫入DRAM。
  2. 如請求項1所述之逐像素塊鍵合影像感測器，其中每個DRAM塊具有由三態驅動器根據該寫入資料輸入驅動的資料輸入-輸出匯流排，並且該三態輸出由三態驅動器從該資料輸入-輸出匯流排驅動。
  3. 如請求項2所述之逐像素塊鍵合影像感測器，其中每個DRAM塊包括多個DRAM子塊，該多個DRAM子塊共享一個共用位址解碼器，並且具有透過多個三態驅動器耦接到該資料輸入-輸出匯流排的獨立感測放大器。
  4. 如請求項1所述之逐像素塊鍵合影像感測器，其中該影像RAM輸出匯流排透過定位緩衝器耦接到影像處理器。
  5. 一種在逐像素塊鍵合影像感測器中捕捉、重新排序像素並處理影像的方法，包括：將第一影像圖框的、來自像素塊中的像素的像素資料讀取到類比數位(ADC)轉換器中；對於該第一影像圖框，將該像素資料數位化為數位像素資料；利用至少一第一位址多工器將以尋址該第一DRAM超級塊的至少第一塊寫入該第一影像圖框的該數位像素資料到第一DRAM超級塊；其中寫入該數位像素資料至該第一DRAM超級塊包括將數位像素從一列像素塊的每個像素塊寫入該DRAM超級塊，同時讀取該第一影像圖框的該數位像素資料到定位緩衝器中；以及將該數位像素資料從該定位緩衝器讀取到影像處理器中；其中讀取該第一影像圖框的該數位像素資料與利用至少一第二位址多工器將以尋址該第二DRAM超級塊的至少第一塊寫入第二影像圖框的數位像素資料到第二DRAM超級塊重疊，該第二影像圖框的該數位像素資料透過將來自與讀取該第一影像圖框相同的像素塊的像素資料進行數位化而獲得。
  6. 如請求項5所述之方法，其中該影像處理器在組合多個影像圖框之後立即執行模糊減少。
TW109106573A 2019-03-04 2020-02-27 用於多晶圓影像感測器的具有同時讀取和寫入功能的ｄｒａｍ及其方法 TWI709339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/292,172 2019-03-04
US16/292,172 US10672101B1 (en) 2019-03-04 2019-03-04 DRAM with simultaneous read and write for multiwafer image sensors

Publications (2)

Publication Number Publication Date
TW202034682A TW202034682A (zh) 2020-09-16
TWI709339B true TWI709339B (zh) 2020-11-01

Family

ID=70856317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109106573A TWI709339B (zh) 2019-03-04 2020-02-27 用於多晶圓影像感測器的具有同時讀取和寫入功能的ｄｒａｍ及其方法

Country Status (3)

Country Link
US (1) US10672101B1 (zh)
CN (1) CN111654651B (zh)
TW (1) TWI709339B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11182319B1 (en) * 2020-10-13 2021-11-23 Omnivision Technologies, Inc. Camera system with PWM-activated, burst-self-refresh, DRAM to reduce standby power consumption

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210614A (en) * 1991-05-28 1993-05-11 Eastman Kodak Company Display interface for high resolution ccd video sensor
US6707411B1 (en) * 2002-10-30 2004-03-16 Agilent Technologies, Inc. Analog-to-digital converter with on-chip memory
US20060023109A1 (en) * 2004-07-30 2006-02-02 Sony Corporation Semiconductor module, MOS type solid-state image pickup device, camera and manufacturing method of camera

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970196B1 (en) * 1999-03-16 2005-11-29 Hamamatsu Photonics K.K. High-speed vision sensor with image processing function
JP4015890B2 (ja) * 2002-06-28 2007-11-28 松下電器産業株式会社 画素ブロックデータ生成装置および画素ブロックデータ生成方法
EP1684506A4 (en) * 2003-11-11 2008-06-04 Seiko Epson Corp IMAGE PROCESSING DEVICE, IMAGE PROCESSING METHOD, PROGRAM THEREFOR AND RECORDING MEDIUM
US7015844B1 (en) * 2004-08-30 2006-03-21 Micron Technology, Inc. Minimized SAR-type column-wide ADC for image sensors
GB2438693B (en) * 2005-03-30 2009-07-08 Micron Technology Inc High density row ram for column parallel CMOS image sensors
US7719579B2 (en) * 2005-05-24 2010-05-18 Zoran Corporation Digital camera architecture with improved performance
TWI429066B (zh) * 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
JP4289377B2 (ja) * 2006-08-21 2009-07-01 ソニー株式会社 物理量検出装置及び撮像装置
US7795650B2 (en) * 2008-12-09 2010-09-14 Teledyne Scientific & Imaging Llc Method and apparatus for backside illuminated image sensors using capacitively coupled readout integrated circuits
CN101996550A (zh) * 2009-08-06 2011-03-30 株式会社东芝 用于显示图像的半导体集成电路
KR101079691B1 (ko) * 2010-06-01 2011-11-04 공주대학교 산학협력단 데이터 정렬 방법과 상기 방법을 수행할 수 있는 장치들
US9607971B2 (en) * 2012-06-04 2017-03-28 Sony Corporation Semiconductor device and sensing system
US9578267B2 (en) * 2013-12-23 2017-02-21 Alexander Krymski Cameras and methods with data processing, memories, and an image sensor with multiple data ports
JP6524749B2 (ja) * 2015-03-27 2019-06-05 セイコーエプソン株式会社 記憶装置、表示ドライバー、電気光学装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210614A (en) * 1991-05-28 1993-05-11 Eastman Kodak Company Display interface for high resolution ccd video sensor
US6707411B1 (en) * 2002-10-30 2004-03-16 Agilent Technologies, Inc. Analog-to-digital converter with on-chip memory
US20060023109A1 (en) * 2004-07-30 2006-02-02 Sony Corporation Semiconductor module, MOS type solid-state image pickup device, camera and manufacturing method of camera

Also Published As

Publication number Publication date
CN111654651A (zh) 2020-09-11
US10672101B1 (en) 2020-06-02
TW202034682A (zh) 2020-09-16
CN111654651B (zh) 2021-10-29

Similar Documents

Publication Publication Date Title
US7982789B2 (en) Image sensing apparatus driving method, image sensing apparatus, and image sensing system
JP4423112B2 (ja) 固体撮像装置および撮像システム
JP5821315B2 (ja) 電子機器、電子機器の駆動方法
KR102511493B1 (ko) 세미-글로벌 셔터 이미저
US10880499B2 (en) Information processing device and information processing method
TWI586169B (zh) 實施一堆疊晶片高動態範圍影像感測器的方法與系統
TWI625057B (zh) 具有類比數位轉換器與記憶體單元微磚架構之高速滾動影像感測器及其實施方法
EP2974280A1 (en) Threshold-monitoring, conditional-reset image sensor
US9654699B2 (en) High dynamic range imaging with reduced frame buffer
US20040246354A1 (en) CMOS image sensor having high speed sub sampling
US10277807B2 (en) Image device and method for memory-to-memory image processing
US9521348B2 (en) Readout circuitry for image sensor
CN110913155B (zh) 多集成电路缓存的图像传感器、成像方法以及多集成电路成像设备
TWI709339B (zh) 用於多晶圓影像感測器的具有同時讀取和寫入功能的ｄｒａｍ及其方法
KR20160015712A (ko) 이미지 촬상 장치 및 방법
US9491379B2 (en) Solid-state image pickup device which increases video reading speed and reduces distortion
JP2004180317A (ja) ビデオ画像と静止画像を取り込む方法
US11451751B2 (en) Solid-state image pickup device and image pickup device
US10834352B2 (en) Configurable interface alignment buffer between DRAM and logic unit for multiple-wafer image sensors
WO2021199658A1 (ja) 撮像装置およびその制御方法
JP4902308B2 (ja) 撮像素子
JP2006080853A5 (zh)
KR20150063614A (ko) 이미지 시그널 프로세서의 이미지 데이터 출력 장치
JP2000299821A (ja) 固体撮像装置