KR20150063614A - 이미지 시그널 프로세서의 이미지 데이터 출력 장치 - Google Patents

이미지 시그널 프로세서의 이미지 데이터 출력 장치 Download PDF

Info

Publication number
KR20150063614A
KR20150063614A KR1020130146822A KR20130146822A KR20150063614A KR 20150063614 A KR20150063614 A KR 20150063614A KR 1020130146822 A KR1020130146822 A KR 1020130146822A KR 20130146822 A KR20130146822 A KR 20130146822A KR 20150063614 A KR20150063614 A KR 20150063614A
Authority
KR
South Korea
Prior art keywords
image data
image
image signal
analog
outputting
Prior art date
Application number
KR1020130146822A
Other languages
English (en)
Other versions
KR101541123B1 (ko
Inventor
안상욱
이용운
정희찬
안희균
Original Assignee
(주)실리콘화일
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)실리콘화일 filed Critical (주)실리콘화일
Priority to KR1020130146822A priority Critical patent/KR101541123B1/ko
Priority to PCT/KR2014/010804 priority patent/WO2015080403A1/ko
Priority to US15/100,501 priority patent/US10313620B2/en
Publication of KR20150063614A publication Critical patent/KR20150063614A/ko
Application granted granted Critical
Publication of KR101541123B1 publication Critical patent/KR101541123B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은, 이미지 시그널 프로세서에서 이미지 데이터를 출력할 때 보다 적은 용량의 메모리를 사용하고도 빠른 속도로 출력할 수 있도록 한 기술에 관한 것이다.
이를 위해 본 발명은 아날로그-디지털 변환기에서 출력되는 이미지 데이터를 수평라인 단위로 교번되게 저장하고, 이렇게 저장된 이미지 데이터를 선입선출방식으로 출력하되 블록 단위로 출력하는 한 쌍의 라인메모리를 구비한다.

Description

이미지 시그널 프로세서의 이미지 데이터 출력 장치{IMAGE DATA OUTPUT APPRATUS FOR IMAGE SIGNAL PROCESSOR}
본 발명은 이미지 시그널 프로세서에서 이미지 데이터를 출력하는 기술에 관한 것으로, 특히 이미지 센서에 의해 센싱된 데이터를 처리하여 블록 단위로 출력할 때 출력 속도를 향상할 수 있도록 한 이미지 시그널 프로세서의 이미지 데이터 출력 장치에 관한 것이다.
일반적으로, 이미지 시그널 프로세서(ISP: Image Signal Processor)는 카메라 동영상 촬영모드에서 두가지 기능을 수행한다. 상기 두가지 기능 중에서 하나는 이미지 센서에 의해 센싱된 로우 데이터(Mosaic Raw Data)를 엘씨디(LCD)와 같은 표시장치에 디스플레이하기 위한 RGB 데이터로 변환하는 것이고, 다른 하나는 상기 RGB 데이터를 저장하기 위해 압축 가능한 YCbCr 데이터로 변환한 후 표준 영상 압축 포맷(예: MPEG-4, H.264, H.265 등)으로 변환하는 것이다.
도 1은 종래 기술에 의한 이미지 시그널 프로세서에서 이미지 데이터의 출력 방식을 나타낸 것이다.
도 1을 참조하면, 종래의 이미지 시그널 프로세서는 이미지 센서(110)에 의해 센싱된 이미지 데이터를 저장하기 위해 외부로 출력할 때, 이미지 데이터를 하나의 파일 단위로 읽어낸다.
이후, 상기 파일 단위로 읽어낸 이미지 데이터 즉, X ㅧ Y 픽셀의 이미지 데이터를 데이터 어레이(120)를 기준으로 하나의 로우(row) 즉, 하나의 수평라인에 대하여 N개의 타일(블록) 단위로 분할하여 순차적으로 출력하는 동작을 반복 수행하고, 이와 같은 동작을 전체 컬럼(Column)의 수(M) 만큼 반복 수행한다.
따라서, 종래 기술에 의한 이미지 시그널 프로세서를 이용하여 이미지 데이터를 출력하는 경우 대용량의 메모리를 사용하게 되어 그에 따른 비용이 많이 소요되는 문제점이 있다. 더욱이, 이미지 데이터를 읽어내고 출력하는 동작을 수행하기 위해 보다 많은 용량의 메모리가 요구되고, 이미지 센서가 점차 고화소화 되어 감에 따라 더욱 더 대용량의 메모리가 요구되어 그에 따른 비용이 많이 소요되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 한 프레임의 이미지 데이터를 저장하기 위해 외부로 출력할 때 적은 용량의 라인메모리를 이용하여 빠른 속도로 이미지 데이터를 출력할 수 있도록 하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 이미지 시그널 프로세서의 이미지 데이터 출력 장치는, 픽셀 어레이로부터 순차적으로 출력되는 이미지신호를 디코딩하여 출력하는 디코더; 상기 디코더로부터 공급되는 디코딩된 아날로그의 이미지 신호를 디지털신호로 순차적으로 변환하는 아날로그-디지털 변환기; 상기 아날로그-디지털 변환기에서 출력되는 이미지 데이터를 수평라인 단위로 교번되게 저장한 후 선입선출방식으로 출력하되, 블록 단위로 출력하는 한 쌍의 라인메모리; 및 상기 한 쌍의 라인메모리로부터 블록 단위로 출력되는 이미지 데이터를 순차적으로 선택하여 출력하는 멀티플렉서를 포함한다.
본 발명은, 픽셀 어레이로부터 출력되는 이미지 신호를 이미지 데이터로 변환하여 1 수평라인 단위로 한 쌍의 라인메모리에 교번되게 저장하므로, 그다지 많은 용량의 메모리 소자를 사용하지 않고도 이미지 데이터를 외부에 저장하기 위한 처리속도를 향상시킬 수 있는 효과가 있다.
또한, 한 쌍의 라인메모리에 교번되게 저장되는 이미지 데이터를 FIFO 방식으로 블록 단위로 독출하여 출력하므로, 보다 적은 용량의 메모리 소자를 사용하고도 이미지 데이터를 외부에 저장하기 위한 처리속도를 향상시킬 수 있는 효과가 있다.
도 1은 종래 기술에 의한 이미지 시그널 프로세서에서 이미지 데이터의 출력 방식을 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 이미지 시그널 프로세서의 이미지 데이터 출력 장치의 블록도이다.
도 3은 본 발명의 실시예에 따른 이미지 데이터 출력 방식을 나타낸 설명도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 이미지 시그널 프로세서의 이미지 데이터 출력 장치의 블록도이다.
도 2를 참조하면, 이미지 시그널 프로세서(200)는 픽셀 어레이(210), 로우 디코더(Row Decoder)(220), 센싱 타이밍신호 발생기(230), 아날로그-디지털 변환기(240), 제1라인메모리(250A), 제2라인메모리(250B) 및 멀티플렉서(260)을 포함한다.
픽셀 어레이(210)는 이미진 센싱을 위한 복수의 단위 픽셀을 포함하며, 상기 단위 픽셀은 포토다이오드와 같은 광센서를 포함할 수 있다. 상기 픽셀 어레이(210)는 이미지 센서 전용의 제조공정을 통해 독립된 형태의 반도체칩으로 제조될 수 있다.
CIS(CMOS Image Sensor)가 적용되는 이미지 센서에 대한 셔터 방식에는 롤링 셔터(rolling shutter) 방식과 글로벌 셔터(global shutter) 방식이 있다. 롤링 셔터 방식의 경우, 한 프레임 내의 각 행의 광소자(예: Photo Diode)들에 의해 광전 변환된 이미지 신호가 순차적으로 선택되는 한 행씩 부유확산노드(FD : Floating Diffusion)로 전달되어 해당 픽셀의 영상신호가 출력된다. 글로벌 셔터 방식의 경우, 한 프레임 내의 모든 광소자들에 의해 광전 변환된 전체 이미지 신호가 한번에 부유확산노드로 전달된 후 순차적으로 선택되는 행에서 해당 픽셀의 영상신호가 출력된다.
상기 픽셀 어레이(210)에는 롤링 셔터 방식이나 글로벌 셔터 방식이 적용될 수 있다. 상기 픽셀 어레이(210)에 글로벌 셔터 방식이 적용되는 경우 롤링 셔터 방식의 고질적인 문제인 화면이 울렁거리는 젤로 현상(jello effect) 또는 화면이 흔들거리는 와블링(wobbling) 문제를 해결할 수 있다.
로우 디코더(220)는 센싱 타이밍신호 발생기(230)로부터 공급되는 센싱 타이밍신호를 이용하여, 상기 픽셀 어레이(210)의 첫 번째 수평라인(row line)에 대한 이미지 신호를 디코딩하여 출력한다. 상기 로우 디코더(220)는 상기와 같은 디코딩 동작을 나머지의 모든 수평라인에 대하여 순차적으로 수행한다.
상기 로우 디코더(220)는 본 발명에 따른 디코더의 실시예를 나타낸 것으로, 본 발명이 이에 한정되는 것이 아니다. 본 발명에 따른 다른 실시예의 디코더로서 컬럼 디코더를 사용할 수 있다. 컬럼 디코더를 사용하는 경우, 상기 컬럼 디코더는 센싱 타이밍신호 발생기(230)로부터 공급되는 센싱 타이밍신호를 이용하여, 상기 픽셀 어레이(210)의 첫 번째 수직라인(Column line)에 대한 이미지 신호를 디코딩하여 출력한다. 상기 컬럼 디코더는 상기와 같은 디코딩 동작을 나머지의 모든 수직라인에 대하여 순차적으로 수행한다.
아날로그-디지털 변환기(240)는 상기 로우 디코더(220)로부터 공급되는 디코딩된 일련의 아날로그의 이미지 신호를 디지털신호로 순차적으로 변환하여 출력한다. 상기 아날로그-디지털 변환기(240)가 상기 일련의 아날로그의 이미지 신호를 디지털신호로 변환하는 방법에는 여러 가지가 있을 수 있다. 예를 들어, 한 행의 픽셀 전체에 대하여 한번에 디지털신호로 변환하거나, 열 단위 즉 픽셀 단위로 디지털신호로 변환할 수 있다.
상기 아날로그-디지털 변환기(240)에서 출력되는 이미지 데이터는 제어부(도면에 미표시)의 제어를 받아 상기 픽셀 어레이(210)를 기준으로 수평라인 단위로 제1라인메모리(250A)와 제2라인메모리(250B)에 교번되게 저장된다. 그리고, 상기 제1라인메모리(250A)와 제2라인메모리(250B)에 저장된 이미지 데이터는 선입선출(FIFO) 방식으로 독출(read out)되며, 이때 블록 단위로 독출된다.
상기 제1라인메모리(250A)와 제2라인메모리(250B)는 로직 블록으로서, 로직 전용의 제조공정을 통해 독립된 형태의 반도체칩으로 제조될 수 있다.
한편, 도 3을 참조하여 상기 이미지 데이터의 저장 및 독출 동작을 좀 더 상세히 설명하면 다음과 같다.
상기 아날로그-디지털 변환기(240)의 출력단자가 상기 제1라인메모리(250A)의 데이터 입력단자에 연결되고, 이와 같은 상태에서 상기 아날로그-디지털 변환기(240)에서 출력되는 이미지 데이터가 제1라인메모리(250A)에 저장되기 시작한 후 한 수평라인 분량의 이미지 데이터가 상기 제1라인메모리(250A)에 저장되면 상기 아날로그-디지털 변환기(240)의 출력단자와 상기 제1라인메모리(250A)의 데이터 입력단자의 연결 상태가 해제된다.
이어서, 상기 아날로그-디지털 변환기(240)의 출력단자가 상기 제2라인메모리(250B)의 데이터 입력단자에 연결되고, 이와 같은 상태에서 상기 아날로그-디지털 변환기(240)에서 출력되는 이미지 데이터가 제2라인메모리(250B)에 저장되기 시작한다.
이때, 상기 제1라인메모리(250A)에 저장된 이미지 데이터가 블록 단위로 순차적으로 독출되고, 이렇게 독출되는 이미지 데이터들은 멀티플렉서(260)를 통해 저장매체에 전달된다.
이후, 상기 아날로그-디지털 변환기(240)에서 출력되는 한 수평라인 분량의 이미지 데이터가 상기 제2라인메모리(250B)에 저장되면 상기 아날로그-디지털 변환기(240)의 출력단자와 상기 제2라인메모리(250B)의 데이터 입력단자의 연결 상태가 해제된다.
이어서, 상기 아날로그-디지털 변환기(240)의 출력단자가 상기 제1라인메모리(250A)의 데이터 입력단자에 연결되고, 이와 같은 상태에서 상기 아날로그-디지털 변환기(240)에서 출력되는 이미지 데이터가 제1라인메모리(250A)에 저장되기 시작한다.
이때, 상기 제2라인메모리(250B)에 저장된 이미지 데이터가 블록 단위로 순차적으로 독출되고, 이렇게 독출되는 이미지 데이터들은 멀티플렉서(260)를 통해 저장매체에 전달된다.
상기 멀티플렉서(260)를 통해 이미지 데이터를 블록 단위로 출력할 때, 픽셀 간섭을 방지하기 위한 보정을 수행하거나, 색감 편차의 발생을 보완하기 위한 쉐이딩(Shading) 보정을 수행하거나, 노이즈를 제거할 필요가 있다. 이를 위해 상기 멀티플렉서(260)의 출력단자에 이미지 신호 프로세서(ISP: Image Signal Processor)(도면에 미표시)를 연결하여 사용할 수 있다. 상기 이미지 신호 프로세서(ISP)는 로직 블록으로서, 로직 전용의 제조공정을 통해 독립된 형태의 반도체칩으로 제조될 수 있다.
이후에도, 상기 아날로그-디지털 변환기(240)에서 출력되는 이미지 데이터가 상기와 같이 제1라인메모리(250A)와 제2라인메모리(250B)에 교번되게 저장되고, 상기 설명에서와 같이 이미지 데이터가 저장되지 않는 라인메모리로부터 이미지 데이터가 블록 단위로 순차적으로 독출되어 출력되는 동작이 반복 수행된다.
상기 설명에서와 같이 상기 아날로그-디지털 변환기(240)에서 출력되는 이미지 데이터가 1 수평라인 단위로 제1라인메모리(250A)와 제2라인메모리(250B)에 교번되게 저장되므로, 그다지 많은 용량의 메모리 소자를 사용하지 않고도 이미지 데이터를 외부에 저장하기 위한 처리속도를 향상시킬 수 있게 된다.
또한, 상기 제1라인메모리(250A)와 제2라인메모리(250B)에 교번되게 저장되는 이미지 데이터를 FIFO 방식으로 블록 단위로 독출하여 출력하므로, 그다지 많은 용량의 메모리 소자를 사용하지 않고도 이미지 데이터를 외부에 저장하기 위한 처리속도를 향상시킬 수 있게 된다.
상기 설명에서는 두 개의 라인메모리 즉, 제1라인메모리(250A)와 제2라인메모리(250B)를 사용한 것을 예로 하여 설명하였으나, 본 발명이 이에 한정되는 것이 아니라 더 많은 개수의 라인메모리를 사용하고, 이들을 대하여 상기와 동일한 원리로 이미지 데이터를 저장하거나 독출할 수 있다.
상기 제1라인메모리(250A)와 제2라인메모리(250B)의 용량은 특별히 한정되는 것이 아니라, 필요에 따라 가변될 수 있다. 그리고, 상기 제1라인메모리(250A)와 제2라인메모리(250B)는 출력하는 이미지 데이터의 품질을 향상시키기 위하여 신호처리 버퍼 기능을 구비할 수 있다.
상기 설명에서와 같이 독립된 형태의 반도체 칩으로 제조된 상기 픽셀 어레이(210), 상기 제1,2라인메모리(250A),(250B) 및 이미지 신호 프로세서(ISP)에 TSV(Through Silicon Via)와 직접결합연결기술(DBI)과 같은 3차원 적층칩 패키지(3D IC) 제조기술을 적용하여 패키지 형태의 이미지센서를 제조할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
200 : 이미지 시그널 프로세서 210 : 픽셀 어레이
220 : 로우 디코더 230 : 센싱 타이밍신호 발생기
240 : 아날로그-디지털 변환기 250A : 제1라인메모리
250B : 제2라인메모리 260 : 멀티플렉서

Claims (13)

  1. 이미지 센싱을 위해 복수의 단위 픽셀을 구비한 픽셀 어레이로부터 출력되는 이미지 신호를 외부에 저장하기 위해 이미지 데이터로 변환하여 출력할 때, 각 수평라인 또는 수직라인의 이미지 데이터를 복수 개의 블록으로 분할하여 출력하는 이미지 시그널 프로세서의 이미지 데이터 출력 장치에 있어서,
    상기 픽셀 어레이로부터 순차적으로 출력되는 이미지신호를 디코딩하여 출력하는 디코더;
    상기 디코더로부터 공급되는 디코딩된 아날로그의 이미지 신호를 디지털신호로 순차적으로 변환하는 아날로그-디지털 변환기;
    상기 아날로그-디지털 변환기에서 출력되는 이미지 데이터를 수평라인 단위로 교번되게 저장한 후 선입선출방식으로 출력하되, 블록 단위로 출력하는 한 쌍의 라인메모리; 및
    상기 한 쌍의 라인메모리로부터 블록 단위로 출력되는 이미지 데이터를 순차적으로 선택하여 출력하는 멀티플렉서를 포함하는 것을 특징으로 하는 이미지 시그널 프로세서의 이미지 데이터 출력 장치.
  2. 제1항에 있어서, 상기 픽셀 어레이는 롤링 셔터 방식 또는 글로벌 셔터 방식으로 동작하는 것을 특징으로 하는 이미지 시그널 프로세서의 이미지 데이터 출력 장치.
  3. 제1항에 있어서, 상기 픽셀 어레이는 이미지 센서 전용의 제조공정을 통해 독립된 형태의 반도체칩으로 제조된 것을 특징으로 하는 이미지 시그널 프로세서의 이미지 데이터 출력 장치.
  4. 제1항에 있어서, 상기 디코더는 센싱 타이밍신호 발생기로부터 공급되는 센싱 타이밍신호를 이용하여, 상기 이미지 신호를 디코딩하여 출력하는 것을 특징으로 하는 이미지 시그널 프로세서의 이미지 데이터 출력 장치.
  5. 제1항에 있어서, 상기 디코더는 상기 픽셀 어레이로부터 순차적으로 출력되는 수평라인의 이미지신호를 디코딩하여 출력하는 로우 디코더 및 상기 픽셀 어레이로부터 순차적으로 출력되는 수직라인의 이미지신호를 디코딩하여 출력하는 컬럼 디코더 중에서 어느 하나인 것을 특징으로 하는 이미지 시그널 프로세서의 이미지 데이터 출력 장치.
  6. 제1항에 있어서, 상기 아날로그-디지털 변환기는 상기 디코더로부터 공급되는 한 행의 픽셀 전체에 대한 아날로그의 이미지 신호를 한번에 디지털신호로 변환하거나, 픽셀 단위로 디지털신호로 변환하는 것을 특징으로 하는 이미지 시그널 프로세서의 이미지 데이터 출력 장치.
  7. 제1항에 있어서, 상기 아날로그-디지털 변환기는 상기 디코더로부터 공급되는 한 열의 픽셀 전체에 대한 아날로그의 이미지 신호를 한번에 디지털신호로 변환하거나, 픽셀 단위로 디지털신호로 변환하는 것을 특징으로 하는 이미지 시그널 프로세서의 이미지 데이터 출력 장치.
  8. 제1항에 있어서, 상기 한 쌍의 라인메모리는 용량이 가변 가능한 구조를 갖는 것을 특징으로 하는 이미지 시그널 프로세서의 이미지 데이터 출력 장치.
  9. 제1항에 있어서, 상기 한 쌍의 라인메모리는 복수 개 구비되는 것을 특징으로 하는 이미지 시그널 프로세서의 이미지 데이터 출력 장치.
  10. 제1항에 있어서, 상기 한 쌍의 라인메모리는 로직 전용의 제조공정을 통해 독립된 형태의 반도체칩으로 제조된 것을 특징으로 하는 이미지 시그널 프로세서의 이미지 데이터 출력 장치.
  11. 제1항에 있어서, 상기 한 쌍의 라인메모리는 출력하는 이미지 데이터의 품질을 향상시키기 위하여 신호처리 버퍼 기능을 구비한 것을 특징으로 하는 이미지 시그널 프로세서의 이미지 데이터 출력 장치.
  12. 제1항에 있어서, 상기 멀티플렉서는 이미지 데이터를 블록 단위로 출력할 때, 픽셀 간섭을 방지하기 위한 보정을 수행하거나, 색감 편차의 발생을 보완하기 위한 쉐이딩 보정을 수행하거나, 노이즈를 제거하기 위해 이미지 신호 프로세서를 포함하는 것을 특징으로 하는 이미지 시그널 프로세서의 이미지 데이터 출력 장치.
  13. 제12항에 있어서, 상기 이미지 신호 프로세서는 로직 전용의 제조공정을 통해 독립된 형태의 반도체칩으로 제조된 것을 특징으로 하는 이미지 시그널 프로세서의 이미지 데이터 출력 장치.
KR1020130146822A 2013-11-29 2013-11-29 이미지 시그널 프로세서의 이미지 데이터 출력 장치 KR101541123B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130146822A KR101541123B1 (ko) 2013-11-29 2013-11-29 이미지 시그널 프로세서의 이미지 데이터 출력 장치
PCT/KR2014/010804 WO2015080403A1 (ko) 2013-11-29 2014-11-11 이미지 시그널 프로세서의 이미지 데이터 출력 장치
US15/100,501 US10313620B2 (en) 2013-11-29 2014-11-11 Image data output device for image signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130146822A KR101541123B1 (ko) 2013-11-29 2013-11-29 이미지 시그널 프로세서의 이미지 데이터 출력 장치

Publications (2)

Publication Number Publication Date
KR20150063614A true KR20150063614A (ko) 2015-06-10
KR101541123B1 KR101541123B1 (ko) 2015-08-03

Family

ID=53199308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130146822A KR101541123B1 (ko) 2013-11-29 2013-11-29 이미지 시그널 프로세서의 이미지 데이터 출력 장치

Country Status (3)

Country Link
US (1) US10313620B2 (ko)
KR (1) KR101541123B1 (ko)
WO (1) WO2015080403A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3540469B1 (en) * 2018-03-12 2021-01-27 Teledyne Dalsa B.V. Image sensor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2785782B2 (ja) * 1995-12-27 1998-08-13 日本電気株式会社 固体撮像装置
US7382408B2 (en) * 2002-07-18 2008-06-03 Micron Technology, Inc. Varying capacitance that receives signals from sensing elements
JP2004312107A (ja) * 2003-04-02 2004-11-04 Olympus Corp 固体撮像装置及びその読み出し方法
US7859581B2 (en) * 2003-07-15 2010-12-28 Eastman Kodak Company Image sensor with charge binning and dual channel readout
TW200520225A (en) * 2003-10-24 2005-06-16 Matsushita Electric Ind Co Ltd Pixel arranging apparatus, solid-state image sensing apparatus, and camera
JP2009077195A (ja) * 2007-09-21 2009-04-09 Sony Corp 撮像装置、および出力信号制御方法、並びにコンピュータ・プログラム
JP4434250B2 (ja) * 2007-09-21 2010-03-17 ソニー株式会社 画像信号処理回路、撮像装置、および画像信号処理方法、並びにコンピュータ・プログラム
KR100913797B1 (ko) * 2008-01-30 2009-08-26 (주) 픽셀플러스 Ｃｍｏｓ 이미지 센서
KR101556931B1 (ko) * 2009-02-24 2015-10-02 삼성전자주식회사 영상 데이터 처리 장치 및 방법

Also Published As

Publication number Publication date
US20160301888A1 (en) 2016-10-13
KR101541123B1 (ko) 2015-08-03
US10313620B2 (en) 2019-06-04
WO2015080403A1 (ko) 2015-06-04

Similar Documents

Publication Publication Date Title
US8817139B2 (en) Image pickup device and signal transmitting device
US9521348B2 (en) Readout circuitry for image sensor
US20220020181A1 (en) Image sensor module, image processing system, and image compression method
US11818369B2 (en) Image sensor module, image processing system, and image compression method
US9569160B2 (en) Display processing device and imaging apparatus
KR20150084638A (ko) 고체 촬상 장치 및 카메라 시스템
US9247168B2 (en) Imaging device including focusing pixels
US9658815B2 (en) Display processing device and imaging apparatus
KR20160015712A (ko) 이미지 촬상 장치 및 방법
US8482438B2 (en) Data processing device and data processing method
KR101541123B1 (ko) 이미지 시그널 프로세서의 이미지 데이터 출력 장치
US9491379B2 (en) Solid-state image pickup device which increases video reading speed and reduces distortion
US20220277423A1 (en) Image signal processing method, image sensing device including an image signal processor
US11350045B2 (en) Image sensing apparatus and image binning method thereof
US9544559B2 (en) Device and method for processing images
US9979919B2 (en) Solid-state imaging device and imaging system
US11758288B2 (en) Device for improving image resolution in camera system having lens that permits distortion and operation method thereof
WO2021020009A1 (ja) 撮像装置、撮像素子、撮像装置の作動方法、撮像素子の作動方法、及びプログラム
US20220201237A1 (en) Image sensor, image sensing device including same, and operating method
JP5210188B2 (ja) 撮像装置及びその制御方法及びプログラム
KR100905082B1 (ko) 이미지 처리 방법 및 장치
KR20090071321A (ko) 촬상 장치, 촬상 방법 및 이를 수행하는 컴퓨터 프로그램을기록한 저장 매체
JP2022019646A (ja) 飽和ピクセルを用いるイメージ圧縮方法、エンコーダ、及び電子装置
US9277145B2 (en) Imaging device dividing imaging region into first divided image data and second divided image data
KR20080036680A (ko) 동기 신호 제어 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 5