TWI704702B - 感測器封裝及包括感測器封裝的感測器封裝模組 - Google Patents

感測器封裝及包括感測器封裝的感測器封裝模組 Download PDF

Info

Publication number
TWI704702B
TWI704702B TW107139376A TW107139376A TWI704702B TW I704702 B TWI704702 B TW I704702B TW 107139376 A TW107139376 A TW 107139376A TW 107139376 A TW107139376 A TW 107139376A TW I704702 B TWI704702 B TW I704702B
Authority
TW
Taiwan
Prior art keywords
wall
sensing area
sensor package
terminal
substrate
Prior art date
Application number
TW107139376A
Other languages
English (en)
Other versions
TW201947792A (zh
Inventor
李鎭宇
Original Assignee
南韓商海成帝愛斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商海成帝愛斯股份有限公司 filed Critical 南韓商海成帝愛斯股份有限公司
Publication of TW201947792A publication Critical patent/TW201947792A/zh
Application granted granted Critical
Publication of TWI704702B publication Critical patent/TWI704702B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K11/00—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00
    • G01K11/22—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00 using measurement of acoustic effects
    • G01K11/26—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00 using measurement of acoustic effects of resonant frequencies
    • G01K11/265—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00 using measurement of acoustic effects of resonant frequencies using surface acoustic wave [SAW]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/08—Protective devices, e.g. casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Acoustics & Sound (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

本發明提供一種感測器封裝以及一種感測器封裝模組。所述感測器封裝包括：基板，包括感測區域；端子部分，設置在所述基板的所述感測區域的一側上且包括連接到外部的至少一個端子；第一外壁，設置在所述基板上且包括環繞所述感測區域的至少一些外側部分的主壁；至少一條配線，被圖案化及設置在所述基板上且被配置成將所述感測區域與所述端子部分連接到彼此；以及蓋體，對應於所述感測區域設置在所述第一外壁上。所述主壁的一部分設置在所述感測區域與所述端子部分之間，且所述主壁包括開口，所述至少一條配線通過所述開口。

Description

感測器封裝及包括感測器封裝的感測器封裝模組
本申請主張在2018年5月02日在韓國智慧財產權局提出申請的韓國專利申請第10-2018-0050679號的權利，所述韓國專利申請的全部公開內容併入本申請供參考。
一個或多個實施例有關一種感測器封裝及包括所述感測器封裝的感測器封裝模組，且更具體來說，有關一種使用表面聲波的感測器封裝及一種感測器封裝模組。
一般來說，可將需要確保在使用表面聲波的感測器上方具有空間的感測器晶片10封裝在形成有空腔的陶瓷中，或者如圖1所示，將感測器晶片10安裝在上面形成有空腔壁30的印刷電路板(printed circuit board，PCB)20上且接著使用蓋體40覆蓋感測器晶片10以進行封裝。感測器晶片10可通過配線50結合到印刷電路板20。在這種情形中，由於需要在空腔60內確保用於進行打線接合的空間，因此在空腔壁30的高度減小方面存在限制。此 外，這種現有的封裝結構就空腔壁30的形成而言可能成本過高。
一個或多個實施例包括大小減小且製造成本降低的一種感測器封裝以及一種感測器封裝模組。
其他方面將在以下說明中予以部分闡述，且這些方面將通過所述說明而部分地變得顯而易見，抑或可通過實踐所提供的實施例而得知。
根據一個或多個實施例，一種感測器封裝包括：基板，包括感測區域；端子部分，設置在所述基板的所述感測區域的一側上且包括連接到外部的至少一個端子；第一外壁，設置在所述基板上且包括環繞所述感測區域的至少一些外側部分的主壁；至少一條配線，被圖案化及設置在所述基板上且被配置成將所述感測區域與所述端子部分連接到彼此；以及蓋體，對應於所述感測區域設置在所述第一外壁上。所述主壁的一部分設置在所述感測區域與所述端子部分之間，且所述主壁包括開口，所述至少一條配線通過所述開口。
所述至少一條配線可設置有多條，且所述第一外壁可更包括設置在多條所述配線中的一些配線之間的至少一個第一分隔壁。
所述至少一個第一分隔壁可設置有多個，且多條所述配線中的至少一條可通過多個第一分隔壁之間。
所述感測器封裝可更包括第二外壁，所述第二外壁在所述第一外壁外側環繞所述第一外壁且包括彼此分開的多個第二分隔壁。所述第二外壁的部分可設置在所述感測區域與所述端子部分之間。
所述感測器封裝可更包括第三外壁，所述第三外壁在所述第二外壁外側環繞所述第二外壁且包括彼此分開的多個第三分隔壁。
從所述基板的上表面起的所述第一外壁的高度可等於從所述基板的所述上表面起的所述至少一個端子的高度。
所述感測器封裝可更包括設置在所述第一外壁與所述蓋體之間的黏合層。
所述基板可包含壓電材料，且所述感測區域可包括第一感測區域，所述第一感測區域包括：第一輸入電極與第一輸出電極，所述第一輸入電極與所述第一輸出電極彼此分開且在所述第一輸入電極與所述第一輸出電極之間具有第一延遲間隙；以及感測膜，與所述第一延遲間隙重疊且覆蓋所述第一輸入電極的至少一些部分及所述第一輸出電極的至少一些部分。
所述感測區域可更包括溫度感測區域，且所述溫度感測區域可包括第二輸入電極與第二輸出電極，所述第二輸入電極與所述第二輸出電極彼此分開且在所述第二輸入電極與所述第二輸出電極之間具有第二延遲間隙，所述第二延遲間隙被暴露於空氣。
第一金屬層與第二金屬層可堆疊在所述第一外壁中，且 所述第一金屬層可以與所述至少一條配線相同的程度包含與所述至少一條配線相同的材料。
第一端子層與第二端子層可堆疊在所述至少一個端子中，所述第一端子層可以與所述第一金屬層相同的程度包含與所述第一金屬層相同的材料，且所述第二端子層可以與所述第二金屬層相同的程度包含與所述第二金屬層相同的材料。
根據一個或多個實施例，一種感測器封裝模組包括：電路板；感測器封裝，安裝在所述電路板上且包括基板、位於所述基板的一側上的至少一個端子、以及蓋體，所述蓋體暴露出所述至少一個端子；至少一個結合接墊，形成在所述電路板的一側上；配線，被配置成連接所述至少一個端子與所述至少一個結合接墊；以及模封部分，被配置成對所述至少一個端子、所述至少一個結合接墊及所述配線進行模封。
所述感測器封裝可包括：第一外壁，環繞所述基板的感測區域的至少一些部分；以及至少一條配線，被圖案化及設置在所述基板上且被配置成連接所述感測區域與所述至少一個端子。所述第一外壁可包括彼此分開的主壁與第一分隔壁，且所述第一分隔壁可設置在所述至少一條配線之間。
所述感測器封裝可更包括環繞所述第一外壁的第二外壁，且所述第二外壁可包括彼此分開的多個第二分隔壁。
所述感測器封裝可更包括黏合層，所述黏合層設置在所述第一外壁的上表面及所述第二外壁的上表面上以及所述第一外 壁與所述第二外壁之間。
1、2:感測器封裝模組
10:感測器晶片
20:印刷電路板
21、31、41:感測器封裝
30:空腔壁
40、200:蓋體
50、170、170'、171、171'、172、172'、520:配線
60:空腔
100:基板
120:第一輸入電極
121:IDT指/第一指
123、133、153、163:棒電極
130:第一輸出電極
131:IDT指/指
131a:第一指
131b:第二指
140:感測膜
150:第二輸入電極
151、161:IDT指
160:第二輸出電極
180、180':端子
180a:第一端子層
180b:第二端子層
181:輸入端子/第一輸入端子
181':輸入端子/第二輸入端子
182:輸出端子/第一輸出端子
182':輸出端子/第二輸出端子
300:第一外壁
300a:第一金屬層
300b:第二金屬層
301:主壁
301OP:開口
302:分隔壁
310:第二外壁
312:第二分隔壁
320:第三外壁
322:第三分隔壁
400:黏合層
500:電路板
510:結合接墊
530:IC晶片
600、600':模封部分
BA:結合接墊區域
DG1:第一延遲間隙
DG2:第二延遲間隙
h、hs、△h:高度
I-I'、II-II':線
PAD:端子部分
SA:感測區域
SA1:第一感測區域
SA2:第二感測區域
SP:感測器圖案
W、W'、Wa:寬度
λ/2:距離
結合圖式閱讀對實施例的以下說明，這些方面及/或其他方面將變得顯而易見並更易於理解，在圖式中：圖1是根據現有技術的感測器封裝的實例的示意性剖視圖。
圖2是根據實施例的感測器封裝的示意性平面圖。
圖3是沿圖2所示線I-I'截取的剖視圖；圖4是根據另一個實施例的感測器封裝的示意性平面圖。
圖5A及圖5B是沿圖4所示線II-II'截取的用於解釋一部分的形成製程的剖視圖。
圖6是根據另一個實施例的感測器封裝的示意性平面圖。
圖7是圖6所示感測區域的一部分的示意性平面圖。
圖8是根據實施例的感測器封裝模組的示意性平面圖。
圖9是圖8所示感測器封裝模組的示意性剖視圖。
圖10是根據另一個實施例的感測器封裝模組的示意性剖視圖。
由於本發明允許存在各種改變及多種實施例，因此將在圖式中示出並在書面說明中詳細闡述具體實施例。提及用於示出 本發明實施例的圖式是為了實現對本發明、本發明的優點以及由本發明的實施方式實現的目標的充分理解。然而，本發明可被實施為許多不同的形式而不應被視為僅限於本文所述實施例。本文所用用語“及/或(and/or)”包括相關列出項中的一個或多個項的任意及所有組合。當例如“...中的至少一者(at least one of)”等表達位於一系列元件之後時，所述表達修飾整個系列元件而不是修飾所述系列中的單個元件。
在下文中，將通過參照圖式對本發明的實施例進行解釋來詳細闡述本發明。圖式中相同的圖式編號表示相同的元件，且因此將不對所述相同的元件予以贅述。
應理解，儘管在本文中可使用用語“第一(first)”、“第二(second)”等來闡述各個元件，然而這些元件不應受限於這些用語。這些用語僅用於區分各個元件。
除非全文清楚地另外指明，否則本文所用單數形式“一(a、an)”及“所述(the)”旨在也包括複數形式。
還應理解，本文所用用語“包括(comprises及/或comprising)”是指明所述特徵或元件的存在，但不排除一個或多個其他特徵或元件的存在或添加。
應理解，當將一層、區或組件稱為“形成在”另一層、區或組件上時，所述層、區或組件可直接地或間接地形成在另一層、區或組件上。也就是說，舉例來說可存在中間層、區或組件。
為便於解釋，可誇大元件在圖式中的大小。換句話說， 由於元件在圖式中的大小及厚度是為了便於解釋而任意示出的，因此以下實施例並非僅限於此。
應理解，當稱層、區或元件“連接到(connected to)”另一層、區或元件時，所述層、區或組件可直接位於所述另一層、區或元件上，抑或在其之間可存在中間層、區或元件。在本說明書中，舉例來說，當稱層、區或元件直接地或間接地電連接到另一層、區或元件時。
圖2是根據實施例的感測器封裝21的示意性平面圖。圖3是沿圖2所示線I-I'截取的剖視圖。
參照圖2及圖3，感測器封裝21包括：基板100，包括感測區域SA；端子部分PAD，位於基板100上；至少一條配線170，將感測區域SA連接到端子部分PAD；以及第一外壁300，環繞感測區域SA的至少一些外側部分。
基板100包括感測區域SA。此處，用語“感測區域”表示其中放置有感測器圖案、感測膜及/或類似感測元件的區域，所述感測器圖案、感測膜及/或類似元件能夠檢測光、溫度、濕度、聲音、化學物質等。在一些實施例中，感測區域使用表面聲波(surface acoustic waves)，且基板100包含壓電材料(piezo electric material)。也就是說，基板100包含能夠通過接收電信號產生表面聲波的壓電材料。舉例來說，基板100可包含LiNbO3(LN)、LiTaO3(LT)等。然而，本發明並非僅限於此。基板100可包含各種材料，例如有機材料(例如玻璃、矽或聚醯亞胺)。
端子部分PAD可位於感測區域SA的一側上。在圖式中，端子部分PAD僅設置在感測區域SA的一側上，但本發明並非僅限於此。舉例來說，端子部分PAD可位於感測區域SA的兩側上。端子部分PAD包括至少一個端子180。所述至少一個端子180可通過打線接合等連接到外部(外部裝置)。
連接感測區域SA與端子180的配線170可通過端子180將外部信號傳送到感測區域SA或者將從感測區域SA檢測到的信號傳送到外部。
第一外壁300包括主壁301，主壁301環繞感測區域SA的至少一些部分。主壁301的一部分設置在感測區域SA與端子部分PAD之間，且主壁301包括開口301OP，至少一條配線170通過開口301OP。換句話說，主壁301包括彼此面對地排列的端部部分，在所述端部部分之間具有所述至少一條配線170。主壁301可連續地環繞感測區域SA的三個面。
第一外壁300可更包括設置在開口301OP內或端部部分之間的分隔壁302。分隔壁302可與主壁301分開，且在分隔壁302與主壁301之間的間隙中可設置有至少一條配線170。由於分隔壁302設置在感測區域SA與端子部分PAD之間，因此分隔壁302可防止反射波到達端子部分PAD，反射波是在感測區域SA中產生的並充當雜訊。
在第一外壁300上，可對應於感測區域SA設置蓋體200。蓋體200用於保護感測區域SA且可包含玻璃、金屬、聚合 物等。根據感測區域SA的類型而定，可對蓋體200作出各種改變，例如將蓋體200部分地移除或採用網結構。當感測區域SA檢測光時，蓋體200可具有透明的材料且可包括光學濾波器等。作為另外一種選擇，當感測區域SA檢測化學物質、水分等時，蓋體200可具有膜片結構以僅允許特定化學物質、水分等通過蓋體200，或者可作出其他改變。
在第一外壁300與蓋體200之間可設置有黏合層400。黏合層400用於將第一外壁300與蓋體200貼合到彼此且可包括包含非導電材料的黏合劑。由於黏合層400包含非導電材料，因此可防止在配線170等與第一外壁300之間可能造成的短路。
在本實施例中，包括第一外壁300、基板100及蓋體200的空腔的高度h(即，從基板100的上表面到蓋體200的下表面的高度h)可小於或等於1μm。在本實施例中，由於端子部分PAD(在上面執行打線接合等)不被第一外壁300環繞且不被蓋體200覆蓋，因此空腔的內部可被設計成不具有用於打線接合的空間。
因此，空腔具有使感測區域SA的上表面不受蓋體200影響的高度便足夠。在一些實施例中，從感測區域SA的上表面到蓋體200的下表面的高度△h可介於約500Å與約3000Å(0.05μm到0.3μm)之間。感測區域SA的高度hs可介於約100Å與約3000Å之間，且因此，空腔的高度h可小於或等於1μm，例如介於約0.1μm與約0.6μm之間。
第一外壁300的寬度W足夠大以支撐蓋體200且可介於 約50μm到約200μm之間。當第一外壁300的寬度W小於50μm時，第一外壁300的強度可能不足以支撐蓋體200，且當第一外壁300的寬度W大於200μm時，第一外壁300的大小可能過大。
第一外壁300可包含各種材料，例如有機材料或無機材料。在一些實施例中，第一外壁300可包含金屬。在這種情形中，第一外壁300可包含與配線170相同的材料。另外，第一外壁300可具有單層式結構或多層式結構。在一些實施例中，第一外壁300可具有其中堆疊有第一金屬層300a與第二金屬層300b的結構。在這種情形中，第一金屬層300a可以與配線170以及可設置在感測區域SA中的感測器圖案SP相同的程度包含與配線170以及感測器圖案SP相同的材料。第二金屬層300b可位於第一金屬層300a上且可包含與端子180相同的材料。
端子180可具有其中堆疊有第一端子層180a與第二端子層180b的結構。在這種情形中，第一端子層180a可以與第一金屬層300a相同的程度包含與第一金屬層300a相同的材料，且第二端子層180b可以與第二金屬層300b相同的程度包含與第二金屬層300b相同的材料。第一端子層180a及第二端子層180b可包含各種金屬材料，例如銅(Cu)、鋁(Al)、銀(Ag)、金(Au)及鉬(Mo)。
圖4是根據另一個實施例的感測器封裝31的示意性平面圖。圖5A及圖5B是沿圖4所示線II-II'截取的用於解釋一部分的形成製程的剖視圖。圖3與圖4中相同的圖式編號表示相同的元 件，且因此將不再對相同的元件予以贅述。
參照圖4，根據本實施例的感測器封裝31包括：基板100，包括感測區域SA；端子部分PAD，包括位於基板100上且連接到外部的至少一個端子180；第一外壁300，環繞感測區域SA的至少一些外側部分；至少一條配線170，將感測區域SA與端子部分PAD連接到彼此；以及蓋體200，對應於感測區域SA設置在第一外壁300上。在這種情形中，第一外壁300可包括連續地環繞感測區域SA的三個面的主壁301以及設置在感測區域SA與端子部分PAD之間的分隔壁302。
根據本實施例的感測器封裝31可更包括第二外壁310及第三外壁320。
第二外壁310可在第一外壁300外側環繞第一外壁300且可包括彼此分開的第二分隔壁312。第二外壁310的一部分可設置在感測區域SA與端子部分PAD之間。配線170可設置在彼此分開的第二分隔壁312之間的間隙中。
第三外壁320可在第二外壁310外側環繞第二外壁310且可包括彼此分開的第三分隔壁322。第三外壁320的一部分可設置在感測區域SA與端子部分PAD之間。配線170可設置在彼此分開的第三分隔壁322之間的間隙中。
第二外壁310及第三外壁320可分別包括彼此分開的第二分隔壁312及彼此分開的第三分隔壁322，且因此，當蓋體200通過黏合層400貼合到第一外壁300、第二外壁310及第三外壁 320時，第二外壁310及第三外壁320可用作黏合層400從中流動的路徑。
參照圖5A及圖5B，黏合層400的寬度Wa可小於從第一外壁300的內側到第三外壁320的外側的寬度W'。舉例來說，黏合層400在感測區域SA的方向上的端部部分可被形成到第一外壁300的寬度的中心。因此，當將蓋體200貼合到第一外壁300、第二外壁310及第三外壁320時，黏合層400可不流到感測區域SA中，而是可朝第一外壁300的外側流動。換句話說，形成黏合層400的材料的一部分可不注入到感測區域SA中，且因此，可獲得準確的感測值。
圖6是根據另一個實施例的感測器封裝41的示意性平面圖。圖7是圖6所示第一感測區域SA1的放大部分的示意性平面圖。圖3與圖6中相同的圖式編號表示相同的元件，且因此將不再對相同的元件予以贅述。圖6未示出圖3所示蓋體200。
參照圖6，根據本實施例的感測器封裝41包括：基板100，包括感測區域SA；端子部分PAD，包括位於基板100上且連接到外部的至少一個端子180/180'；第一外壁300，環繞感測區域SA的至少一些外側部分；至少一條配線170/170'，將感測區域SA與端子部分PAD連接到彼此；以及蓋體200，對應於感測區域SA位於第一外壁300上。在這種情形中，第一外壁300可包括連續地環繞感測區域SA的三個面的主壁301以及設置在感測區域SA與端子部分PAD之間的分隔壁302。
另外，感測器封裝41可被設置成在第一外壁300外側環繞第一外壁300且可更包括第二外壁310，第二外壁310包括彼此分開的第二分隔壁312。第二外壁310的一部分設置在感測區域SA與端子部分PAD之間。
在本實施例中，感測區域SA可包括使用表面聲波的感測器且可包括僅一個感測區域或多個感測區域。在這種情形中，基板100可包含壓電材料。
在一些實施例中，感測區域SA可包括第一感測區域SA1及第二感測區域SA2。第一感測區域SA1可為光感測區域，且第二感測區域SA2可為對溫度進行測量的溫度感測區域。
在第一感測區域SA1中，設置有第一輸入電極120、第一輸出電極130及感測膜140，且在第二感測區域SA2中，設置有第二輸入電極150及第二輸出電極160。
第一輸入電極120與第一輸出電極130彼此分開且在第一輸入電極120與第一輸出電極130之間具有第一延遲間隙DG1，且感測膜140被設置成覆蓋第一輸入電極120的至少一些部分及第一輸出電極130的至少一些部分。第二輸入電極150與第二輸出電極160彼此分開且在第二輸入電極150與第二輸出電極160之間具有第二延遲間隙DG2，且第二延遲間隙DG2被暴露於空氣。
根據本實施例的感測器圖案能夠基於聲波的改變來測量光的量及溫度。也就是說，第一輸入電極120在接收到第一電信 號之後可向作為光感測區域的第一感測區域SA1提供第一輸入聲波，且第一輸出電極130可輸出第一輸出聲波，所述第一輸出聲波由具有根據外部光而改變的性質的感測膜140來調製。
第二輸入電極150在接收到第二電信號之後可向作為溫度感測區域的第二感測區域SA2提供第二輸入聲波，且第二輸出電極160可輸出第二輸出聲波，所述第二輸出聲波由具有根據溫度而改變的性質的基板100來調製。
也就是說，基板100可包含能夠響應於電信號而產生表面聲波的壓電材料，且基板100的材料可從壓電材料中選擇且可具有根據溫度而改變的性質。舉例來說，基板100可包含LiNbO3(LN)或LiTaO3(LT)。在一些實施例中，基板100可包含壓電材料，所述壓電材料的將機械能轉換成電能的轉換速率K2為至少5%且溫度係數(temperature coefficient，TDC)是50ppm/℃。
感測膜140包含用於檢測可見光或紫外線的材料，且所述材料可具有對可見光或紫外線作出反應而發生改變的性質。也就是說，感測膜140可接收光且可改變通過基板100傳播的聲波的傳播速度。
當感測膜140檢測可見光時，感測膜140可包含CdS或CdSe。感測膜140可通過沉積CdS或CdSe形成，且感測膜140的厚度可介於約50nm與約300nm之間。
當感測膜140檢測紫外線時，感測膜140可包含氧化鋅(ZnO)或氮化鎵(GaN)。在一些實施例中，感測膜140可通過 沉積ZnO形成，且在這種情形中，感測膜140的厚度可介於約50nm與約300nm之間。在其他實施例中，感測膜140可通過旋轉塗布ZnO奈米微粒形成。在這種情形中，感測膜140的厚度可介於約500nm與約1500nm之間。
第一輸入電極120可通過接收外部電信號來形成電場，且基板100可使用電場產生作為機械振動的表面聲波。所產生的表面聲波被提供到感測膜140。
第一輸出電極130可與第一輸入電極120分開且在第一輸出電極130與第一輸入電極120之間具有第一延遲間隙DG1，且第一輸出電極130可將通過感測膜140而改變的表面聲波產生為電信號，從而輸出電信號。舉例來說，當感測膜140包含用於檢測紫外線的ZnO時，聲波的中心頻率可根據所檢測到的紫外線的量移動幾十至幾百KHz到幾十MHz。當感測膜140包含用於檢測可見光的CdS或CdSe時，聲波的中心頻率可根據所檢測的光的量移動幾十至幾百KHz。
第一輸入電極120及第一輸出電極130可為叉指換能器(Inter Digital Transducer，IDT)電極。IDT電極可包括具有梳篦形狀的多個IDT指121及131以及分別連接到IDT指121及131的兩個棒電極123及133。
第一輸入電極120的棒電極123可通過配線171連接到輸入端子181，且第一輸出電極130的棒電極133可通過配線172連接到輸出端子182。輸入端子181中的任意一者及輸出端子182 中的任意一者可用作接地電極。
第二輸入電極150可通過接收外部電信號來形成電場，且基板100可使用電場產生作為機械振動的表面聲波。
第二輸出電極160可與第二輸入電極150分開且在第二輸出電極160與第二輸入電極150之間具有第二延遲間隙DG2，且第二輸出電極160可將沿基板100的表面傳送的表面聲波產生為電信號，從而輸出電信號。由於基板100的性質可根據溫度改變，因此施加到第二輸出電極160的聲波的性質可根據溫度而不同。
第二輸入電極150及第二輸出電極160可為IDT電極。IDT電極可包括具有梳篦形狀的多個IDT指151及161以及分別連接到IDT指151及161的兩個棒電極153及163。
第二輸入電極150的棒電極153可通過配線171'連接到輸入端子181'，且第二輸出電極160的棒電極163可通過配線172'連接到輸出端子182'。輸入端子181'中的任意一者及輸出端子182'中的任意一者可用作接地電極。
在一些實施例中，第一輸入電極120、第一輸出電極130、第二輸入電極150及第二輸出電極160可包含鋁(Al)，且第一輸入電極120的厚度、第一輸出電極130的厚度、第二輸入電極150的厚度及第二輸出電極160的厚度可介於約100nm與約300nm之間。
第一輸入端子181、第一輸出端子182、第二輸入端子181' 及第二輸出端子182'在基板100的一側上對齊。第一輸入電極120的棒電極123的長度與第一輸出電極130的棒電極133的長度可彼此不同，且第二輸入電極150的棒電極153的長度與第二輸出電極160的棒電極163的長度可彼此不同。
在一些實施例中，第一輸入電極120的棒電極123的長度可小於第一輸出電極130的棒電極133的長度，且第二輸入電極150的棒電極153的長度可小於第二輸出電極160的棒電極163的長度。由於各個端子(即，輸入端子181及181'以及輸出端子182及182')對齊，因而感測器封裝41的整體大小可減小。
根據本實施例的感測器封裝41的感測區域SA包括作為光感測區域的第一感測區域SA1及作為溫度感測區域的第二感測區域SA2，且因此，可同時測量光的量及溫度。光的量及溫度可從輸入聲波的中心頻率與輸出聲波的中心頻率之間的差得出。換句話說，光的量可從第一輸入聲波的中心頻率fc_in1與第一輸出聲波的中心頻率fc_out1之間的差△fc1得出，且溫度可從第二輸入聲波的中心頻率fc_in2與第二輸出聲波的中心頻率fc_out2之間的差△fc2得出。差△fc1及△fc2與光的量及/或溫度的關係或表格被存儲在與感測器封裝41連接的控制器的中央處理器(central processing unit，CPU)等中，且因此光的量及溫度可通過測量差△fc1及△fc2來得出。
基板100的溫度改變被反映到用於測量光的量的第一輸出聲波的中間頻率fc_out1的值，且用於測量溫度的第二輸出聲波 可相對於第一輸出聲波用作基準值。第二輸出聲波的中心頻率fc_out2可為用於測量溫度的參數，且也可用作將溫度性質排除在外的用於測量光的量的基準值。
根據本實施例的感測器封裝41被設計成具有小於約2.5mm×2.5mm的微小大小。另外，為使連接到感測器封裝41並檢測聲波的頻率改變的積體電路(integrated circuit，IC)晶片(例如，讀出積體電路(read out integrated circuit，ROIC))最小化，將從第一感測區域SA1獲得的聲波的Q值設定成非常高的。
為滿足這些條件，可將檢測光的量的感測膜140設置成覆蓋第一輸入電極120的IDT指121及第一輸出電極130的IDT指131。這種對齊的目的是最大限度地確保檢測區域對應於第一感測區域SA1的空間限值並至多限制可因反射而產生的反射波。在實施例中，感測膜140的面積可介於約0.5mm2到約1.25mm2的範圍內。
可將從第一感測區域SA1輸出的聲波的中心頻率設定成介於約200MHz與約300MHz之間，這是因為：當中心頻率等於或大於300MHz時，雜訊增大，且因此ROIC的設計可變得複雜或者ROIC的大小可增大；且當中心頻率小於或等於200MHz時，輸入電極的大小及輸出電極的大小增大。
當從第一感測區域SA1輸出的聲波的中心頻率被稱為第一峰值時，第一峰值處的Q因數(中心頻率/3dB的頻寬)的值可非常大。這樣一來，通過減小第一峰值的頻寬而使ROIC中的頻率 掃描減小，且易於識別第一峰值的改變。在一些實施例中，第一峰值處的Q因數可介於約200與約600之間，且優選地介於約240與約500之間。
另外，從第一感測區域SA1輸出的聲波可具有除中心頻率(第一峰值)之外的第二峰值(其具有下一插入損耗(insertion loss))，且因此，第一峰值的插入損耗與第二峰值的插入損耗之間的差可被設計成等於或大於3dB。當第一峰值的插入損耗與第二峰值的插入損耗之間的差增大時，第一峰值可不與第二峰值混淆，且ROIC的容量可減小。
在本實施例中，以下設計參數確保能確使空間限值小於或等於2.5mm×2.5mm、第一峰值的插入損耗與第二峰值的插入損耗之間的差等於或大於3dB、且第一峰值處的Q因數被最大化。
首先，第一輸入電極120及第一輸出電極130中的每一者中所包括的IDT指的數目可優選地介於約35與約121之間。
另外，參照圖7，可將一個指131的中心與相鄰的指131的中心之間的距離調整成約λ/2，且λ/2可介於約6.6μm到約10μm的範圍內。第一指131a及第二指131b中的一者的寬度可介於約3.3μm與約4.1μm之間。第一延遲間隙DG1可介於約15μm與約600μm之間。孔徑(其為在各個第一指121彼此交叉及重疊時獲得的長度)可介於約300μm與約650μm之間。
圖8是感測器封裝模組1的示意性平面圖，在感測器封裝模組1中，根據本發明實施例的感測器封裝21、31或41安裝 在電路板500上。圖9是圖8所示感測器封裝模組1的示意性剖視圖。
參照圖8及圖9，感測器封裝模組1包括電路板500、安裝在電路板500上的感測器封裝21以及模封部分600。在圖式中，安裝有參照圖2闡述的感測器封裝21。然而，本發明並非僅限於此。可對感測器封裝模組1作出各種改變，且舉例來說，感測器封裝模組1可包括圖4所示感測器封裝31或圖6所示感測器封裝41。
電路板500在其一側上可包括結合接墊區域BA。結合接墊區域BA包括多個結合接墊510，且結合接墊510可通過配線520結合到感測器封裝21的端子180。
電路板500可包括一個或多個層，且在電路板500上或電路板500中，可形成其中結合接墊區域BA連接到IC晶片530的電路配線。
另外，電路板500在其一側上可包括IC晶片530。IC晶片530可為ROIC且可與感測區域SA交換電信號。在一些實施例中，IC晶片530可產生將被傳送到感測區域SA的電信號且可回應於從感測區域SA傳送的電信號來計算光的量及溫度。
模封部分600可同時覆蓋感測器封裝21的端子部分PAD、電路板500的結合接墊區域BA及IC晶片530。模封部分600可對IC晶片530與配線520進行模封以防止外部雜訊影響IC晶片530並固定配線520。模封部分600可包含樹脂且在一些情形 中，模封部分600還可包含染料。
圖10是根據另一個實施例的感測器封裝模組2的示意性剖視圖。
參照圖10，感測器封裝模組2可包括電路板500、安裝在電路板500上的感測器封裝21以及模封部分600'。參照圖10，模封部分600'可設置在電路板500的兩側上而非位於電路板500的僅一側上。作為另外一種選擇，模封部分600'可通過暴露出整個蓋體200或蓋體200的中心來環繞感測器封裝21的周邊。
在根據實施例的感測器封裝21、31及41中，蓋體200設置在其中形成有感測器圖案的基板100上方，且感測器封裝模組1及2使用模封部分600或600'同時固定感測器封裝21、31及41的一些部分及電路板500的一些部分。因此，可實現大小的減小。
如上所述，在根據一個或多個實施例的感測器封裝中，支撐蓋體的外壁設置在其中包括感測區域的基板上，且因此感測器封裝的大小可減小。另外，外壁可與端子同時形成，且因此，可簡化製造製程。
應理解，本文所述的實施例應被視為僅具有說明性意義，而非用於限制目的。對每一實施例中的特徵或方面的闡述通常應被視為可用於其它實施例中的其他類似特徵或方面。
儘管已參照各圖闡述了一個或多個實施例，但所屬領域中的一般技術人員應理解，在不背離由申請專利範圍界定的本發 明的精神及範圍的條件下，可對其作出形式及細節上的各種改變。
21‧‧‧感測器封裝
100‧‧‧基板
170‧‧‧配線
180‧‧‧端子
200‧‧‧蓋體
300‧‧‧第一外壁
301‧‧‧主壁
301OP‧‧‧開口
302‧‧‧分隔壁
PAD‧‧‧端子部分
SA‧‧‧感測區域
I-I'‧‧‧線

Claims (16)

  1. 一種感測器封裝，包括：基板，包括感測區域；端子部分，設置在所述基板的所述感測區域的一側上且包括連接到外部的至少一個端子；第一外壁，設置在所述基板上且包括環繞所述感測區域的至少一些外側部分的主壁；至少一條配線，被圖案化及設置在所述基板上且被配置成將所述感測區域與所述端子部分連接到彼此；以及蓋體，對應於所述感測區域設置在所述第一外壁上，其中所述主壁的一部分設置在所述感測區域與所述端子部分之間，且所述主壁包括開口，所述至少一條配線通過所述開口，其中所述主壁包括彼此面對地排列的端部部分，在所述端部部分之間具有所述至少一條配線，且所述開口位於所述端部部分之間。
  2. 如申請專利範圍第1項所述的感測器封裝，其中所述至少一條配線設置有多條，且所述第一外壁更包括設置在多條所述配線中的一些配線之間的至少一個第一分隔壁。
  3. 如申請專利範圍第2項所述的感測器封裝，其中所述至少一個第一分隔壁設置有多個，且 多條所述配線中的至少一條通過多個所述第一分隔壁之間。
  4. 如申請專利範圍第1項所述的感測器封裝，更包括第二外壁，所述第二外壁在所述第一外壁外側環繞所述第一外壁且包括彼此分開的多個第二分隔壁，其中所述第二外壁的部分設置在所述感測區域與所述端子部分之間。
  5. 如申請專利範圍第4項所述的感測器封裝，更包括第三外壁，所述第三外壁在所述第二外壁外側環繞所述第二外壁且包括彼此分開的多個第三分隔壁，其中所述第三外壁的一部分設置在所述感測區域與所述端子部分之間。
  6. 如申請專利範圍第1項所述的感測器封裝，其中從所述基板的上表面起的所述第一外壁的高度等於從所述基板的所述上表面起的所述至少一個端子的高度。
  7. 如申請專利範圍第1項所述的感測器封裝，更包括設置在所述第一外壁與所述蓋體之間的黏合層。
  8. 如申請專利範圍第1項所述的感測器封裝，其中所述基板包含壓電材料，且所述感測區域包括第一感測區域，所述第一感測區域包括：第一輸入電極與第一輸出電極，所述第一輸入電極與所述第一輸出電極彼此分開且在所述第一輸入電極與所述第一輸出電極之間具有第一延遲間隙；以及 感測膜，與所述第一延遲間隙重疊且覆蓋所述第一輸入電極的至少一些部分及所述第一輸出電極的至少一些部分。
  9. 如申請專利範圍第8項所述的感測器封裝，其中所述感測區域更包括溫度感測區域，且所述溫度感測區域包括第二輸入電極與第二輸出電極，所述第二輸入電極與所述第二輸出電極彼此分開且在所述第二輸入電極與所述第二輸出電極之間具有第二延遲間隙，所述第二延遲間隙被暴露於空氣。
  10. 如申請專利範圍第1項所述的感測器封裝，其中第一金屬層與第二金屬層堆疊在所述第一外壁中，且所述第一金屬層以與所述至少一條配線相同的程度包含與所述至少一條配線相同的材料。
  11. 如申請專利範圍第10項所述的感測器封裝，其中第一端子層與第二端子層堆疊在所述至少一個端子中，所述第一端子層以與所述第一金屬層相同的程度包含與所述第一金屬層相同的材料，且所述第二端子層以與所述第二金屬層相同的程度包含與所述第二金屬層相同的材料。
  12. 一種感測器封裝模組，包括：電路板； 感測器封裝，安裝在所述電路板上且包括基板、位於所述基板的一側上的至少一個端子、以及蓋體，所述蓋體暴露出所述至少一個端子；第一外壁，設置在所述基板上且包括環繞所述基板的感測區域的至少一些部分的主壁；至少一條配線，被圖案化及設置在所述基板上且被配置成將所述感測區域與所述至少一個端子連接；至少一個結合接墊，形成在所述電路板的一側上；配線，被配置成連接所述至少一個端子與所述至少一個結合接墊；以及模封部分，被配置成對所述至少一個端子、所述至少一個結合接墊及所述配線進行模封，其中所述主壁的一部分設置在所述感測區域與所述至少一個端子之間，所述主壁包括開口，所述至少一條配線通過所述開口，且其中所述主壁包括彼此面對地排列的端部部分，在所述端部部分之間具有所述至少一條配線，且所述開口位於所述端部部分之間。
  13. 如申請專利範圍第12項所述的感測器封裝模組，其中所述感測器封裝包括：第一外壁，環繞所述基板的感測區域的至少一些部分；以及 至少一條配線，被圖案化及設置在所述基板上且被配置成連接所述感測區域與所述至少一個端子，且其中所述第一外壁包括彼此分開的主壁與第一分隔壁，且所述第一分隔壁設置在所述至少一條配線之間。
  14. 如申請專利範圍第13項所述的感測器封裝模組，其中所述感測器封裝更包括環繞所述第一外壁的第二外壁，且所述第二外壁包括彼此分開的多個第二分隔壁。
  15. 如申請專利範圍第14項所述的感測器封裝模組，其中所述感測器封裝更包括黏合層，所述黏合層設置在所述第一外壁的上表面及所述第二外壁的上表面上以及所述第一外壁與所述第二外壁之間。
  16. 一種感測器封裝，包括：基板，包括感測區域；端子部分，設置在所述基板的所述感測區域的一側上且包括連接到外部的至少一個端子；第一外壁，設置在所述基板上且包括環繞所述感測區域的至少一些外側部分的主壁；至少一條配線，被圖案化及設置在所述基板上且被配置成將所述感測區域與所述端子部分連接到彼此；以及蓋體，對應於所述感測區域設置在所述第一外壁上，其中所述主壁的一部分設置在所述感測區域與所述端子部分之間，且 所述主壁包括開口，所述至少一條配線通過所述開口，其中所述基板包含壓電材料，且所述感測區域包括第一感測區域，所述第一感測區域包括：第一輸入電極與第一輸出電極，所述第一輸入電極與所述第一輸出電極彼此分開且在所述第一輸入電極與所述第一輸出電極之間具有第一延遲間隙；以及感測膜，與所述第一延遲間隙重疊且覆蓋所述第一輸入電極的至少一些部分及所述第一輸出電極的至少一些部分。
TW107139376A 2018-05-02 2018-11-06 感測器封裝及包括感測器封裝的感測器封裝模組 TWI704702B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180050679A KR102032376B1 (ko) 2018-05-02 2018-05-02 센서 패키지 및 이를 포함하는 센서 패키지 모듈
KR10-2018-0050679 2018-05-02

Publications (2)

Publication Number Publication Date
TW201947792A TW201947792A (zh) 2019-12-16
TWI704702B true TWI704702B (zh) 2020-09-11

Family

ID=68383743

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139376A TWI704702B (zh) 2018-05-02 2018-11-06 感測器封裝及包括感測器封裝的感測器封裝模組

Country Status (4)

Country Link
US (2) US11209323B2 (zh)
KR (1) KR102032376B1 (zh)
CN (1) CN110444512B (zh)
TW (1) TWI704702B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102032376B1 (ko) * 2018-05-02 2019-10-16 해성디에스 주식회사 센서 패키지 및 이를 포함하는 센서 패키지 모듈
US11784101B2 (en) * 2020-03-02 2023-10-10 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices comprising a lid structure and methods of manufacturing semiconductor devices comprising a lid structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090053850A1 (en) * 2005-03-25 2009-02-26 Fujifilm Corporation Method of manufacturing solid state imaging device
US20130209991A1 (en) * 2012-01-10 2013-08-15 Northeastern University Wireless swnt sensor integrated with microfluidic system for various liquid sensing applications
US20130256814A1 (en) * 2012-04-02 2013-10-03 Seiko Epson Corporation Physical quantity sensor and electronic apparatus

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2544272Y2 (ja) * 1991-08-29 1997-08-13 三洋電機株式会社 混成集積回路
US7675153B2 (en) * 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
TWI254389B (en) * 2005-04-29 2006-05-01 Sigurd Microelectronics Corp Package structure of photo sensor and manufacturing method thereof
US20070075235A1 (en) * 2005-09-30 2007-04-05 Po-Hung Chen Packaging structure of a light-sensing element with reduced packaging area
US20070090380A1 (en) * 2005-10-20 2007-04-26 Hsin Chung H Image sensor structure with a connector
US20080099866A1 (en) * 2006-10-25 2008-05-01 Impac Technology Co., Ltd. Image sensing module and method for packaging the same
JP5157641B2 (ja) * 2008-01-28 2013-03-06 セイコーエプソン株式会社 圧電発振器及び送信機
US8384486B2 (en) * 2007-07-18 2013-02-26 Seiko Epson Corporation Piezoelectric oscillator and transmitter
JP2009033007A (ja) * 2007-07-30 2009-02-12 Kyoritsu Kagaku Sangyo Kk 密封中空構造体の製造方法およびその方法により製造した中空構造体
US8089144B2 (en) * 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
JP5378781B2 (ja) * 2008-12-26 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP5312250B2 (ja) * 2009-07-29 2013-10-09 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP5922791B2 (ja) * 2012-10-29 2016-05-24 京セラ株式会社 弾性表面波センサ
JP2014192798A (ja) * 2013-03-28 2014-10-06 Seiko Epson Corp 電子装置及びその製造方法、並びに発振器
WO2014199764A1 (ja) * 2013-06-10 2014-12-18 富士電機株式会社 半導体装置及びその製造方法
US9716190B2 (en) * 2015-03-23 2017-07-25 Sii Semiconductor Corporation Optical sensor device and method of manufacturing optical sensor device
KR102279354B1 (ko) * 2016-02-23 2021-07-22 한국전자통신연구원 압력 센서 및 그 제조 방법
US9754983B1 (en) * 2016-07-14 2017-09-05 Semiconductor Components Industries, Llc Chip scale package and related methods
JP6750439B2 (ja) * 2016-09-30 2020-09-02 セイコーエプソン株式会社 電子デバイス、電子デバイス装置、電子機器および移動体
US11268861B2 (en) * 2016-12-30 2022-03-08 Heimann Sensor Gmbh SMD-enabled infrared thermopile sensor
KR102032376B1 (ko) * 2018-05-02 2019-10-16 해성디에스 주식회사 센서 패키지 및 이를 포함하는 센서 패키지 모듈

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090053850A1 (en) * 2005-03-25 2009-02-26 Fujifilm Corporation Method of manufacturing solid state imaging device
US20130209991A1 (en) * 2012-01-10 2013-08-15 Northeastern University Wireless swnt sensor integrated with microfluidic system for various liquid sensing applications
US20130256814A1 (en) * 2012-04-02 2013-10-03 Seiko Epson Corporation Physical quantity sensor and electronic apparatus

Also Published As

Publication number Publication date
CN110444512B (zh) 2023-05-02
KR102032376B1 (ko) 2019-10-16
CN110444512A (zh) 2019-11-12
US11209323B2 (en) 2021-12-28
US20190339135A1 (en) 2019-11-07
TW201947792A (zh) 2019-12-16
US20220082454A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US11031919B2 (en) Elastic wave device, duplexer, and communication device
JP4947169B2 (ja) 半導体装置及びマイクロフォン
US5418566A (en) Compact imaging apparatus for electronic endoscope with improved optical characteristics
US20220082454A1 (en) Sensor package and sensor package module including the same
TWI451538B (zh) 微機電系統（ｍｅｍｓ）麥克風封裝體及其製造方法
US11674890B2 (en) Saw based optical sensor device and package including the same
TWI683446B (zh) 接近度感測器
JP2013090228A (ja) 弾性波装置、電子部品および弾性波装置の製造方法
JP2007273585A (ja) マイクロデバイスモジュール及びその製造方法
KR20170032149A (ko) 음향파 디바이스 및 그 제조방법
JP2004153412A (ja) 弾性表面波装置及びその製造方法
JP5865698B2 (ja) 弾性波装置、電子部品および弾性波装置の製造方法
US9831849B2 (en) Surface acoustic wave element and method of manufacturing the same
JP3497032B2 (ja) 二層配置弾性表面波素子
JP5082726B2 (ja) 弾性波装置
US9656853B2 (en) MEMS chip package
JP2008118258A (ja) コンデンサマイクロホン
US20230223911A1 (en) Acoustic wave device and method for producing same
WO2022065138A1 (ja) 弾性波デバイスおよび弾性波モジュール
JP2021154438A (ja) Ｍｅｍｓデバイス
JP2018196090A (ja) 弾性波装置および通信装置
KR20040081833A (ko) Ｌｔｃｃ 패키지를 적용한 표면 탄성파 필터
KR20170105279A (ko) 음향파 디바이스 및 그 제조방법
JP2004140387A (ja) パッケージ及びそれを用いた電子装置