CN110444512A - 传感器封装及包括所述传感器封装的传感器封装模块 - Google Patents

传感器封装及包括所述传感器封装的传感器封装模块 Download PDF

Info

Publication number
CN110444512A
CN110444512A CN201811441594.4A CN201811441594A CN110444512A CN 110444512 A CN110444512 A CN 110444512A CN 201811441594 A CN201811441594 A CN 201811441594A CN 110444512 A CN110444512 A CN 110444512A
Authority
CN
China
Prior art keywords
wall
sensing region
sensor
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811441594.4A
Other languages
English (en)
Other versions
CN110444512B (zh
Inventor
李镇宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marine Origin Supreme Being Ace Co Ltd
Original Assignee
Marine Origin Supreme Being Ace Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marine Origin Supreme Being Ace Co Ltd filed Critical Marine Origin Supreme Being Ace Co Ltd
Publication of CN110444512A publication Critical patent/CN110444512A/zh
Application granted granted Critical
Publication of CN110444512B publication Critical patent/CN110444512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/08—Protective devices, e.g. casings
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K11/00—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00
    • G01K11/22—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00 using measurement of acoustic effects
    • G01K11/26—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00 using measurement of acoustic effects of resonant frequencies
    • G01K11/265—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00 using measurement of acoustic effects of resonant frequencies using surface acoustic wave [SAW]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Acoustics & Sound (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种传感器封装以及一种传感器封装模块。所述传感器封装包括：衬底，包括感测区域；端子部分，设置在所述衬底的所述感测区域的一侧上且包括连接到外部的至少一个端子；第一外壁，设置在所述衬底上且包括环绕所述感测区域的至少一些外侧部分的主壁；至少一条配线，被图案化及设置在所述衬底上且被配置成将所述感测区域与所述端子部分连接到彼此；以及盖体，对应于所述感测区域设置在所述第一外壁上。所述主壁的一部分设置在所述感测区域与所述端子部分之间，且所述主壁包括开口，所述至少一条配线通过所述开口。

Description

传感器封装及包括所述传感器封装的传感器封装模块
技术领域
一个或多个实施例涉及一种传感器封装及包括所述传感器封装的传感器封装模块，且更具体来说，涉及一种使用表面声波的传感器封装及一种传感器封装模块。
背景技术
一般来说，可将需要确保在使用表面声波的传感器上方具有空间的传感器芯片10封装在形成有空腔的陶瓷中，或者如图1所示，将传感器芯片10安装在上面形成有空腔壁30的印刷电路板(printed circuit board，PCB)20上且接着使用盖体40覆盖传感器芯片10以进行封装。传感器芯片10可通过配线50结合到印刷电路板20。在这种情形中，由于需要在空腔60内确保用于进行打线接合的空间，因此在空腔壁30的高度减小方面存在限制。此外，这种现有的封装结构就空腔壁30的形成而言可能成本过高。
发明内容
一个或多个实施例包括大小减小且制造成本降低的一种传感器封装以及一种传感器封装模块。
其他方面将在以下说明中予以部分阐述，且这些方面将通过所述说明而部分地变得显而易见，抑或可通过实践所提供的实施例而得知。
根据一个或多个实施例，一种传感器封装包括：衬底，包括感测区域；端子部分，设置在所述衬底的所述感测区域的一侧上且包括连接到外部的至少一个端子；第一外壁，设置在所述衬底上且包括环绕所述感测区域的至少一些外侧部分的主壁；至少一条配线，被图案化及设置在所述衬底上且被配置成将所述感测区域与所述端子部分连接到彼此；以及盖体，对应于所述感测区域设置在所述第一外壁上。所述主壁的一部分设置在所述感测区域与所述端子部分之间，且所述主壁包括开口，所述至少一条配线通过所述开口。
所述至少一条配线可设置有多条，且所述第一外壁还可包括设置在多条所述配线中的一些配线之间的至少一个第一分隔壁。
所述至少一个第一分隔壁可设置有多个，且多条所述配线中的至少一条可通过多个第一分隔壁之间。
所述传感器封装还可包括第二外壁，所述第二外壁在所述第一外壁外侧环绕所述第一外壁且包括彼此分开的多个第二分隔壁。所述第二外壁的部分可设置在所述感测区域与所述端子部分之间。
所述传感器封装还可包括第三外壁，所述第三外壁在所述第二外壁外侧环绕所述第二外壁且包括彼此分开的多个第三分隔壁。
从所述衬底的上表面起的所述第一外壁的高度可等于从所述衬底的所述上表面起的所述至少一个端子的高度。
所述传感器封装还可包括设置在所述第一外壁与所述盖体之间的粘合层。
所述衬底可包含压电材料，且所述感测区域可包括第一感测区域，所述第一感测区域包括：第一输入电极与第一输出电极，所述第一输入电极与所述第一输出电极彼此分开且在所述第一输入电极与所述第一输出电极之间具有第一延迟间隙；以及感测膜，与所述第一延迟间隙重叠且覆盖所述第一输入电极的至少一些部分及所述第一输出电极的至少一些部分。
所述感测区域还可包括温度感测区域，且所述温度感测区域可包括第二输入电极与第二输出电极，所述第二输入电极与所述第二输出电极彼此分开且在所述第二输入电极与所述第二输出电极之间具有第二延迟间隙，所述第二延迟间隙被暴露于空气。
第一金属层与第二金属层可堆叠在所述第一外壁中，且所述第一金属层可以与所述至少一条配线相同的程度包含与所述至少一条配线相同的材料。
第一端子层与第二端子层可堆叠在所述至少一个端子中，所述第一端子层可以与所述第一金属层相同的程度包含与所述第一金属层相同的材料，且所述第二端子层可以与所述第二金属层相同的程度包含与所述第二金属层相同的材料。
根据一个或多个实施例，一种传感器封装模块包括：电路板；传感器封装，安装在所述电路板上且包括衬底、位于所述衬底的一侧上的至少一个端子、以及盖体，所述盖体暴露出所述至少一个端子；至少一个结合焊盘，形成在所述电路板的一侧上；配线，被配置成连接所述至少一个端子与所述至少一个结合焊盘；以及模塑部分，被配置成对所述至少一个端子、所述至少一个结合焊盘及所述配线进行模塑。
所述传感器封装可包括：第一外壁，环绕所述衬底的感测区域的至少一些部分；以及至少一条配线，被图案化及设置在所述衬底上且被配置成连接所述感测区域与所述至少一个端子。所述第一外壁可包括彼此分开的主壁与第一分隔壁，且所述第一分隔壁可设置在所述至少一条配线之间。
所述传感器封装还可包括环绕所述第一外壁的第二外壁，且所述第二外壁可包括彼此分开的多个第二分隔壁。
所述传感器封装还可包括粘合层，所述粘合层设置在所述第一外壁的上表面及所述第二外壁的上表面上以及所述第一外壁与所述第二外壁之间。
附图说明
结合附图阅读对实施例的以下说明，这些方面和/或其他方面将变得显而易见并更易于理解，在附图中：
图1是根据现有技术的传感器封装的实例的示意性剖视图。
图2是根据实施例的传感器封装的示意性平面图。
图3是沿图2所示线I-I'截取的剖视图；
图4是根据另一个实施例的传感器封装的示意性平面图。
图5A及图5B是沿图4所示线II-II'截取的用于解释一部分的形成工艺的剖视图。
图6是根据另一个实施例的传感器封装的示意性平面图。
图7是图6所示感测区域的一部分的示意性平面图。
图8是根据实施例的传感器封装模块的示意性平面图。
图9是图8所示传感器封装模块的示意性剖视图。
图10是根据另一个实施例的传感器封装模块的示意性剖视图。
[符号的说明]
1、2：传感器封装模块
10：传感器芯片
20：印刷电路板
21、31、41：传感器封装
30：空腔壁
40、200：盖体
50、170、170'、171、171'、172、172'、520：配线
60：空腔
100：衬底
120：第一输入电极
121：IDT指/第一指
123、133、153、163：棒电极
130：第一输出电极
131：IDT指/指
131a：第一指
131b：第二指
140：感测膜
150：第二输入电极
151、161：IDT指
160：第二输出电极
180、180'：端子
180a：第一端子层
180b：第二端子层
181：输入端子/第一输入端子
181'：输入端子/第二输入端子
182：输出端子/第一输出端子
182'：输出端子/第二输出端子
300：第一外壁
300a：第一金属层
300b：第二金属层
301：主壁
301OP：开口
302：分隔壁
310：第二外壁
312：第二分隔壁
320：第三外壁
322：第三分隔壁
400：粘合层
500：电路板
510：结合焊盘
530：IC芯片
600、600'：模塑部分
BA：结合焊盘区域
DG1：第一延迟间隙
DG2：第二延迟间隙
h、hs、Δh：高度
I-I'、II-II'：线
PAD：端子部分
SA：感测区域
SA1：第一感测区域
SA2：第二感测区域
SP：传感器图案
W、W'、Wa：宽度
λ/2：距离
具体实施方式
由于本公开允许存在各种改变及多种实施例，因此将在图式中示出并在书面说明中详细阐述具体实施例。提及用于示出本公开实施例的附图是为了实现对本公开、本公开的优点以及由本公开的实施方式实现的目标的充分理解。然而，本公开可被实施为许多不同的形式而不应被视为仅限于本文所述实施例。本文所用用语“和/或(and/or)”包括相关列出项中的一个或多个项的任意及所有组合。当例如“...中的至少一者(at least oneof)”等表达位于一系列元件之后时，所述表达修饰整个系列元件而不是修饰所述系列中的单个元件。
在下文中，将通过参照附图对本公开的实施例进行解释来详细阐述本公开。图式中相同的参考编号表示相同的元件，且因此将不对所述相同的元件予以赘述。
应理解，尽管在本文中可使用用语“第一(first)”、“第二(second)”等来阐述各个组件，然而这些组件不应受限于这些用语。这些用语仅用于区分各个组件。
除非上下文清楚地另外指明，否则本文所用单数形式“一(a、an)”及“所述(the)”旨在也包括复数形式。
还应理解，本文所用用语“包括(comprises和/或comprising)”是指明所述特征或组件的存在，但不排除一个或多个其他特征或组件的存在或添加。
应理解，当将一层、区或组件称为“形成在”另一层、区或组件上时，所述层、区或组件可直接地或间接地形成在另一层、区或组件上。也就是说，举例来说可存在中间层、区或组件。
为便于解释，可夸大组件在图式中的大小。换句话说，由于组件在图式中的大小及厚度是为了便于解释而任意示出的，因此以下实施例并非仅限于此。
应理解，当称层、区或组件“连接到(connected to)”另一层、区或组件时，所述层、区或组件可直接位于所述另一层、区或组件上，抑或在其之间可存在中间层、区或组件。在本说明书中，举例来说，当称层、区或组件直接地或间接地电连接到另一层、区或组件时。
图2是根据实施例的传感器封装21的示意性平面图。图3是沿图2所示线I-I'截取的剖视图。
参照图2及图3，传感器封装21包括：衬底100，包括感测区域SA；端子部分PAD，位于衬底100上；至少一条配线170，将感测区域SA连接到端子部分PAD；以及第一外壁300，环绕感测区域SA的至少一些外侧部分。
衬底100包括感测区域SA。此处，用语“感测区域”表示其中放置有传感器图案、感测膜和/或类似感测元件的区域，所述传感器图案、感测膜和/或类似元件能够检测光、温度、湿度、声音、化学物质等。在一些实施例中，感测区域使用表面声波(surface acousticwaves)，且衬底100包含压电材料(piezo electric material)。也就是说，衬底100包含能够通过接收电信号产生表面声波的压电材料。举例来说，衬底100可包含LiNbO3(LN)、LiTaO3(LT)等。然而，本公开并非仅限于此。衬底100可包含各种材料，例如有机材料(例如玻璃、硅或聚酰亚胺)。
端子部分PAD可位于感测区域SA的一侧上。在图式中，端子部分PAD仅设置在感测区域SA的一侧上，但本公开并非仅限于此。举例来说，端子部分PAD可位于感测区域SA的两侧上。端子部分PAD包括至少一个端子180。所述至少一个端子180可通过打线接合等连接到外部(外部装置)。
连接感测区域SA与端子180的配线170可通过端子180将外部信号传送到感测区域SA或者将从感测区域SA检测到的信号传送到外部。
第一外壁300包括主壁301，主壁301环绕感测区域SA的至少一些部分。主壁301的一部分设置在感测区域SA与端子部分PAD之间，且主壁301包括开口301OP，至少一条配线170通过开口301OP。换句话说，主壁301包括彼此面对地排列的端部部分，在所述端部部分之间具有所述至少一条配线170。主壁301可连续地环绕感测区域SA的三个面。
第一外壁300还可包括设置在开口301OP内或端部部分之间的分隔壁302。分隔壁302可与主壁301分开，且在分隔壁302与主壁301之间的间隙中可设置有至少一条配线170。由于分隔壁302设置在感测区域SA与端子部分PAD之间，因此分隔壁302可防止反射波到达端子部分PAD，反射波是在感测区域SA中产生的并充当噪声。
在第一外壁300上，可对应于感测区域SA设置盖体200。盖体200用于保护感测区域SA且可包含玻璃、金属、聚合物等。根据感测区域SA的类型而定，可对盖体200作出各种改变，例如将盖体200部分地移除或采用网结构。当感测区域SA检测光时，盖体200可具有透明的材料且可包括光学滤波器等。作为另外一种选择，当感测区域SA检测化学物质、水分等时，盖体200可具有膜片结构以仅允许特定化学物质、水分等通过盖体200，或者可作出其他改变。
在第一外壁300与盖体200之间可设置有粘合层400。粘合层400用于将第一外壁300与盖体200贴合到彼此且可包括包含非导电材料的粘合剂。由于粘合层400包含非导电材料，因此可防止在配线170等与第一外壁300之间可能造成的短路。
在本实施例中，包括第一外壁300、衬底100及盖体200的空腔的高度h(即，从衬底100的上表面到盖体200的下表面的高度h)可小于或等于1μm。在本实施例中，由于端子部分PAD(在上面执行打线接合等)不被第一外壁300环绕且不被盖体200覆盖，因此空腔的内部可被设计成不具有用于打线接合的空间。
因此，空腔具有使感测区域SA的上表面不受盖体200影响的高度便足够。在一些实施例中，从感测区域SA的上表面到盖体200的下表面的高度△h可介于约与约(0.05μm到0.3μm)之间。感测区域SA的高度hs可介于约与约之间，且因此，空腔的高度h可小于或等于1μm，例如介于约0.1μm与约0.6μm之间。
第一外壁300的宽度W足够大以支撑盖体200且可介于约50μm到约200μm之间。当第一外壁300的宽度W小于50μm时，第一外壁300的强度可能不足以支撑盖体200，且当第一外壁300的宽度W大于200μm时，第一外壁300的大小可能过大。
第一外壁300可包含各种材料，例如有机材料或无机材料。在一些实施例中，第一外壁300可包含金属。在这种情形中，第一外壁300可包含与配线170相同的材料。另外，第一外壁300可具有单层式结构或多层式结构。在一些实施例中，第一外壁300可具有其中堆叠有第一金属层300a与第二金属层300b的结构。在这种情形中，第一金属层300a可以与配线170以及可设置在感测区域SA中的传感器图案SP相同的程度包含与配线170以及传感器图案SP相同的材料。第二金属层300b可位于第一金属层300a上且可包含与端子180相同的材料。
端子180可具有其中堆叠有第一端子层180a与第二端子层180b的结构。在这种情形中，第一端子层180a可以与第一金属层300a相同的程度包含与第一金属层300a相同的材料，且第二端子层180b可以与第二金属层300b相同的程度包含与第二金属层300b相同的材料。第一端子层180a及第二端子层180b可包含各种金属材料，例如铜(Cu)、铝(Al)、银(Ag)、金(Au)及钼(Mo)。
图4是根据另一个实施例的传感器封装31的示意性平面图。图5A及图5B是沿图4所示线II-II'截取的用于解释一部分的形成工艺的剖视图。图3与图4中相同的参考编号表示相同的元件，且因此将不再对相同的元件予以赘述。
参照图4，根据本实施例的传感器封装31包括：衬底100，包括感测区域SA；端子部分PAD，包括位于衬底100上且连接到外部的至少一个端子180；第一外壁300，环绕感测区域SA的至少一些外侧部分；至少一条配线170，将感测区域SA与端子部分PAD连接到彼此；以及盖体200，对应于感测区域SA设置在第一外壁300上。在这种情形中，第一外壁300可包括连续地环绕感测区域SA的三个面的主壁301以及设置在感测区域SA与端子部分PAD之间的分隔壁302。
根据本实施例的传感器封装31还可包括第二外壁310及第三外壁320。
第二外壁310可在第一外壁300外侧环绕第一外壁300且可包括彼此分开的第二分隔壁312。第二外壁310的一部分可设置在感测区域SA与端子部分PAD之间。配线170可设置在彼此分开的第二分隔壁312之间的间隙中。
第三外壁320可在第二外壁310外侧环绕第二外壁310且可包括彼此分开的第三分隔壁322。第三外壁320的一部分可设置在感测区域SA与端子部分PAD之间。配线170可设置在彼此分开的第三分隔壁322之间的间隙中。
第二外壁310及第三外壁320可分别包括彼此分开的第二分隔壁312及彼此分开的第三分隔壁322，且因此，当盖体200通过粘合层400贴合到第一外壁300、第二外壁310及第三外壁320时，第二外壁310及第三外壁320可用作粘合层400从中流动的路径。
参照图5A及图5B，粘合层400的宽度Wa可小于从第一外壁300的内侧到第三外壁320的外侧的宽度W'。举例来说，粘合层400在感测区域SA的方向上的端部部分可被形成到第一外壁300的宽度的中心。因此，当将盖体200贴合到第一外壁300、第二外壁310及第三外壁320时，粘合层400可不流到感测区域SA中，而是可朝第一外壁300的外侧流动。换句话说，形成粘合层400的材料的一部分可不注入到感测区域SA中，且因此，可获得准确的感测值。
图6是根据另一个实施例的传感器封装41的示意性平面图。图7是图6所示第一感测区域SA1的放大部分的示意性平面图。图3与图6中相同的参考编号表示相同的元件，且因此将不再对相同的元件予以赘述。图6未示出图3所示盖体200。
参照图6，根据本实施例的传感器封装41包括：衬底100，包括感测区域SA；端子部分PAD，包括位于衬底100上且连接到外部的至少一个端子180/180'；第一外壁300，环绕感测区域SA的至少一些外侧部分；至少一条配线170/170'，将感测区域SA与端子部分PAD连接到彼此；以及盖体200，对应于感测区域SA位于第一外壁300上。在这种情形中，第一外壁300可包括连续地环绕感测区域SA的三个面的主壁301以及设置在感测区域SA与端子部分PAD之间的分隔壁302。
另外，传感器封装41可被设置成在第一外壁300外侧环绕第一外壁300且还可包括第二外壁310，第二外壁310包括彼此分开的第二分隔壁312。第二外壁310的一部分设置在感测区域SA与端子部分PAD之间。
在本实施例中，感测区域SA可包括使用表面声波的传感器且可包括仅一个感测区域或多个感测区域。在这种情形中，衬底100可包含压电材料。
在一些实施例中，感测区域SA可包括第一感测区域SA1及第二感测区域SA2。第一感测区域SA1可为光感测区域，且第二感测区域SA2可为对温度进行测量的温度感测区域。
在第一感测区域SA1中，设置有第一输入电极120、第一输出电极130及感测膜140，且在第二感测区域SA2中，设置有第二输入电极150及第二输出电极160。
第一输入电极120与第一输出电极130彼此分开且在第一输入电极120与第一输出电极130之间具有第一延迟间隙DG1，且感测膜140被设置成覆盖第一输入电极120的至少一些部分及第一输出电极130的至少一些部分。第二输入电极150与第二输出电极160彼此分开且在第二输入电极150与第二输出电极160之间具有第二延迟间隙DG2，且第二延迟间隙DG2被暴露于空气。
根据本实施例的传感器图案能够基于声波的改变来测量光的量及温度。也就是说，第一输入电极120在接收到第一电信号之后可向作为光感测区域的第一感测区域SA1提供第一输入声波，且第一输出电极130可输出第一输出声波，所述第一输出声波由具有根据外部光而改变的性质的感测膜140来调制。
第二输入电极150在接收到第二电信号之后可向作为温度感测区域的第二感测区域SA2提供第二输入声波，且第二输出电极160可输出第二输出声波，所述第二输出声波由具有根据温度而改变的性质的衬底100来调制。
也就是说，衬底100可包含能够响应于电信号而产生表面声波的压电材料，且衬底100的材料可从压电材料中选择且可具有根据温度而改变的性质。举例来说，衬底100可包含LiNbO3(LN)或LiTaO3(LT)。在一些实施例中，衬底100可包含压电材料，所述压电材料的将机械能转换成电能的转换速率K2为至少5％且温度系数(temperature coefficient，TDC)是50ppm/℃。
感测膜140包含用于检测可见光或紫外线的材料，且所述材料可具有对可见光或紫外线作出反应而发生改变的性质。也就是说，感测膜140可接收光且可改变通过衬底100传播的声波的传播速度。
当感测膜140检测可见光时，感测膜140可包含CdS或CdSe。感测膜140可通过沉积CdS或CdSe形成，且感测膜140的厚度可介于约50nm与约300nm之间。
当感测膜140检测紫外线时，感测膜140可包含氧化锌(ZnO)或氮化镓(GaN)。在一些实施例中，感测膜140可通过沉积ZnO形成，且在这种情形中，感测膜140的厚度可介于约50nm与约300nm之间。在其他实施例中，感测膜140可通过旋转涂布ZnO纳米微粒形成。在这种情形中，感测膜140的厚度可介于约500nm与约1500nm之间。
第一输入电极120可通过接收外部电信号来形成电场，且衬底100可使用电场产生作为机械振动的表面声波。所产生的表面声波被提供到感测膜140。
第一输出电极130可与第一输入电极120分开且在第一输出电极130与第一输入电极120之间具有第一延迟间隙DG1，且第一输出电极130可将通过感测膜140而改变的表面声波产生为电信号，从而输出电信号。举例来说，当感测膜140包含用于检测紫外线的ZnO时，声波的中心频率可根据所检测到的紫外线的量移动几十至几百KHz到几十MHz。当感测膜140包含用于检测可见光的CdS或CdSe时，声波的中心频率可根据所检测的光的量移动几十至几百KHz。
第一输入电极120及第一输出电极130可为叉指换能器(Inter DigitalTransducer，IDT)电极。IDT电极可包括具有梳篦形状的多个IDT指121及131以及分别连接到IDT指121及131的两个棒电极123及133。
第一输入电极120的棒电极123可通过配线171连接到输入端子181，且第一输出电极130的棒电极133可通过配线172连接到输出端子182。输入端子181中的任意一者及输出端子182中的任意一者可用作接地电极。
第二输入电极150可通过接收外部电信号来形成电场，且衬底100可使用电场产生作为机械振动的表面声波。
第二输出电极160可与第二输入电极150分开且在第二输出电极160与第二输入电极150之间具有第二延迟间隙DG2，且第二输出电极160可将沿衬底100的表面传送的表面声波产生为电信号，从而输出电信号。由于衬底100的性质可根据温度改变，因此施加到第二输出电极160的声波的性质可根据温度而不同。
第二输入电极150及第二输出电极160可为IDT电极。IDT电极可包括具有梳篦形状的多个IDT指151及161以及分别连接到IDT指151及161的两个棒电极153及163。
第二输入电极150的棒电极153可通过配线171'连接到输入端子181'，且第二输出电极160的棒电极163可通过配线172'连接到输出端子182'。输入端子181'中的任意一者及输出端子182'中的任意一者可用作接地电极。
在一些实施例中，第一输入电极120、第一输出电极130、第二输入电极150及第二输出电极160可包含铝(Al)，且第一输入电极120的厚度、第一输出电极130的厚度、第二输入电极150的厚度及第二输出电极160的厚度可介于约100nm与约300nm之间。
第一输入端子181、第一输出端子182、第二输入端子181'及第二输出端子182'在衬底100的一侧上对齐。第一输入电极120的棒电极123的长度与第一输出电极130的棒电极133的长度可彼此不同，且第二输入电极150的棒电极153的长度与第二输出电极160的棒电极163的长度可彼此不同。
在一些实施例中，第一输入电极120的棒电极123的长度可小于第一输出电极130的棒电极133的长度，且第二输入电极150的棒电极153的长度可小于第二输出电极160的棒电极163的长度。由于各个端子(即，输入端子181及181'以及输出端子182及182')对齐，因而传感器封装41的整体大小可减小。
根据本实施例的传感器封装41的感测区域SA包括作为光感测区域的第一感测区域SA1及作为温度感测区域的第二感测区域SA2，且因此，可同时测量光的量及温度。光的量及温度可从输入声波的中心频率与输出声波的中心频率之间的差得出。换句话说，光的量可从第一输入声波的中心频率fc_in1与第一输出声波的中心频率fc_out1之间的差△fc1得出，且温度可从第二输入声波的中心频率fc_in2与第二输出声波的中心频率fc_out2之间的差△fc2得出。差△fc1及△fc2与光的量和/或温度的关系或表格被存储在与传感器封装41连接的控制器的中央处理器(central processing unit，CPU)等中，且因此光的量及温度可通过测量差△fc1及△fc2来得出。
衬底100的温度改变被反映到用于测量光的量的第一输出声波的中间频率fc_out1的值，且用于测量温度的第二输出声波可相对于第一输出声波用作基准值。第二输出声波的中心频率fc_out2可为用于测量温度的参数，且也可用作将温度性质排除在外的用于测量光的量的基准值。
根据本实施例的传感器封装41被设计成具有小于约2.5mm×2.5mm的微小大小。另外，为使连接到传感器封装41并检测声波的频率改变的集成电路(integrated circuit，IC)芯片(例如，读出集成电路(read out integratedcircuit，ROIC))最小化，将从第一感测区域SA1获得的声波的Q值设定成非常高的。
为满足这些条件，可将检测光的量的感测膜140设置成覆盖第一输入电极120的IDT指121及第一输出电极130的IDT指131。这种对齐的目的是最大限度地确保检测区域对应于第一感测区域SA1的空间限值并至多限制可因反射而产生的反射波。在实施例中，感测膜140的面积可介于约0.5mm2到约1.25mm2的范围内。
可将从第一感测区域SA1输出的声波的中心频率设定成介于约200MHz与约300MHz之间，这是因为：当中心频率等于或大于300MHz时，噪声增大，且因此ROIC的设计可变得复杂或者ROIC的大小可增大；且当中心频率小于或等于200MHz时，输入电极的大小及输出电极的大小增大。
当从第一感测区域SA1输出的声波的中心频率被称为第一峰值时，第一峰值处的Q因数(中心频率/3dB的带宽)的值可非常大。这样一来，通过减小第一峰值的带宽而使ROIC中的频率扫描减小，且易于识别第一峰值的改变。在一些实施例中，第一峰值处的Q因数可介于约200与约600之间，且优选地介于约240与约500之间。
另外，从第一感测区域SA1输出的声波可具有除中心频率(第一峰值)之外的第二峰值(其具有下一插入损耗(insertion loss))，且因此，第一峰值的插入损耗与第二峰值的插入损耗之间的差可被设计成等于或大于3dB。当第一峰值的插入损耗与第二峰值的插入损耗之间的差增大时，第一峰值可不与第二峰值混淆，且ROIC的容量可减小。
在本实施例中，以下设计参数确保能确使空间限值小于或等于2.5mm×2.5mm、第一峰值的插入损耗与第二峰值的插入损耗之间的差等于或大于3dB、且第一峰值处的Q因数被最大化。
首先，第一输入电极120及第一输出电极130中的每一者中所包括的IDT指的数目可优选地介于约35与约121之间。
另外，参照图7，可将一个指131的中心与相邻的指131的中心之间的距离调整成约λ/2，且λ/2可介于约6.6μm到约10μm的范围内。第一指131a及第二指131b中的一者的宽度可介于约3.3μm与约4.1μm之间。第一延迟间隙DG1可介于约15μm与约600μm之间。孔径(其为在各个第一指121彼此交叉及重叠时获得的长度)可介于约300μm与约650μm之间。
图8是传感器封装模块1的示意性平面图，在传感器封装模块1中，根据本公开实施例的传感器封装21、31或41安装在电路板500上。图9是图8所示传感器封装模块1的示意性剖视图。
参照图8及图9，传感器封装模块1包括电路板500、安装在电路板500上的传感器封装21以及模塑部分600。在图式中，安装有参照图2阐述的传感器封装21。然而，本公开并非仅限于此。可对传感器封装模块1作出各种改变，且举例来说，传感器封装模块1可包括图4所示传感器封装31或图6所示传感器封装41。
电路板500在其一侧上可包括结合焊盘区域BA。结合焊盘区域BA包括多个结合焊盘510，且结合焊盘510可通过配线520结合到传感器封装21的端子180。
电路板500可包括一个或多个层，且在电路板500上或电路板500中，可形成其中结合焊盘区域BA连接到IC芯片530的电路配线。
另外，电路板500在其一侧上可包括IC芯片530。IC芯片530可为ROIC且可与感测区域SA交换电信号。在一些实施例中，IC芯片530可产生将被传送到感测区域SA的电信号且可响应于从感测区域SA传送的电信号来计算光的量及温度。
模塑部分600可同时覆盖传感器封装21的端子部分PAD、电路板500的结合焊盘区域BA及IC芯片530。模塑部分600可对IC芯片530与配线520进行模塑以防止外部噪声影响IC芯片530并固定配线520。模塑部分600可包含树脂且在一些情形中，模塑部分600还可包含染料。
图10是根据另一个实施例的传感器封装模块2的示意性剖视图。
参照图10，传感器封装模块2可包括电路板500、安装在电路板500上的传感器封装21以及模塑部分600'。参照图10，模塑部分600'可设置在电路板500的两侧上而非位于电路板500的仅一侧上。作为另外一种选择，模塑部分600'可通过暴露出整个盖体200或盖体200的中心来环绕传感器封装21的周边。
在根据实施例的传感器封装21、31及41中，盖体200设置在其中形成有传感器图案的衬底100上方，且传感器封装模块1及2使用模塑部分600或600'同时固定传感器封装21、31及41的一些部分及电路板500的一些部分。因此，可实现大小的减小。
如上所述，在根据一个或多个实施例的传感器封装中，支撑盖体的外壁设置在其中包括感测区域的衬底上，且因此传感器封装的大小可减小。另外，外壁可与端子同时形成，且因此，可简化制造工艺。
应理解，本文所述的实施例应被视为仅具有说明性意义，而非用于限制目的。对每一实施例中的特征或方面的阐述通常应被视为可用于其它实施例中的其他类似特征或方面。
尽管已参照各图阐述了一个或多个实施例，但所属领域中的一般技术人员应理解，在不背离由以上权利要求书界定的本公开的精神及范围的条件下，可对其作出形式及细节上的各种改变。

Claims (15)

1.一种传感器封装，其特征在于，包括：
衬底，包括感测区域；
端子部分，设置在所述衬底的所述感测区域的一侧上且包括连接到外部的至少一个端子；
第一外壁，设置在所述衬底上且包括环绕所述感测区域的至少一些外侧部分的主壁；
至少一条配线，被图案化及设置在所述衬底上且被配置成将所述感测区域与所述端子部分连接到彼此；以及
盖体，对应于所述感测区域设置在所述第一外壁上，
其中所述主壁的一部分设置在所述感测区域与所述端子部分之间，且
所述主壁包括开口，所述至少一条配线通过所述开口。
2.根据权利要求1所述的传感器封装，其特征在于，所述至少一条配线设置有多条，且
所述第一外壁还包括设置在多条所述配线中的一些配线之间的至少一个第一分隔壁。
3.根据权利要求2所述的传感器封装，其特征在于，所述至少一个第一分隔壁设置有多个，且
多条所述配线中的至少一条通过多个所述第一分隔壁之间。
4.根据权利要求1所述的传感器封装，其特征在于，还包括第二外壁，所述第二外壁在所述第一外壁外侧环绕所述第一外壁且包括彼此分开的多个第二分隔壁，
其中所述第二外壁的部分设置在所述感测区域与所述端子部分之间。
5.根据权利要求4所述的传感器封装，其特征在于，还包括第三外壁，所述第三外壁在所述第二外壁外侧环绕所述第二外壁且包括彼此分开的多个第三分隔壁，
其中所述第三外壁的一部分设置在所述感测区域与所述端子部分之间。
6.根据权利要求1所述的传感器封装，其特征在于，从所述衬底的上表面起的所述第一外壁的高度等于从所述衬底的所述上表面起的所述至少一个端子的高度。
7.根据权利要求1所述的传感器封装，其特征在于，还包括设置在所述第一外壁与所述盖体之间的粘合层。
8.根据权利要求1所述的传感器封装，其特征在于，所述衬底包含压电材料，且
所述感测区域包括第一感测区域，所述第一感测区域包括：
第一输入电极与第一输出电极，所述第一输入电极与所述第一输出电极彼此分开且在所述第一输入电极与所述第一输出电极之间具有第一延迟间隙；以及
感测膜，与所述第一延迟间隙重叠且覆盖所述第一输入电极的至少一些部分及所述第一输出电极的至少一些部分。
9.根据权利要求8所述的传感器封装，其特征在于，所述感测区域还包括温度感测区域，且
所述温度感测区域包括第二输入电极与第二输出电极，所述第二输入电极与所述第二输出电极彼此分开且在所述第二输入电极与所述第二输出电极之间具有第二延迟间隙，所述第二延迟间隙被暴露于空气。
10.根据权利要求1所述的传感器封装，其特征在于，第一金属层与第二金属层堆叠在所述第一外壁中，且
所述第一金属层以与所述至少一条配线相同的程度包含与所述至少一条配线相同的材料。
11.根据权利要求10所述的传感器封装，其特征在于，第一端子层与第二端子层堆叠在所述至少一个端子中，
所述第一端子层以与所述第一金属层相同的程度包含与所述第一金属层相同的材料，且
所述第二端子层以与所述第二金属层相同的程度包含与所述第二金属层相同的材料。
12.一种传感器封装模块，其特征在于，包括：
电路板；
传感器封装，安装在所述电路板上且包括衬底、位于所述衬底的一侧上的至少一个端子、以及盖体，所述盖体暴露出所述至少一个端子；
至少一个结合焊盘，形成在所述电路板的一侧上；
配线，被配置成连接所述至少一个端子与所述至少一个结合焊盘；以及
模塑部分，被配置成对所述至少一个端子、所述至少一个结合焊盘及所述配线进行模塑。
13.根据权利要求12所述的传感器封装模块，其特征在于，所述传感器封装包括：
第一外壁，环绕所述衬底的感测区域的至少一些部分；以及
至少一条配线，被图案化及设置在所述衬底上且被配置成连接所述感测区域与所述至少一个端子，且
其中所述第一外壁包括彼此分开的主壁与第一分隔壁，且
所述第一分隔壁设置在所述至少一条配线之间。
14.根据权利要求13所述的传感器封装模块，其特征在于，所述传感器封装还包括环绕所述第一外壁的第二外壁，且
所述第二外壁包括彼此分开的多个第二分隔壁。
15.根据权利要求14所述的传感器封装模块，其特征在于，所述传感器封装还包括粘合层，所述粘合层设置在所述第一外壁的上表面及所述第二外壁的上表面上以及所述第一外壁与所述第二外壁之间。
CN201811441594.4A 2018-05-02 2018-11-29 传感器封装及包括所述传感器封装的传感器封装模块 Active CN110444512B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180050679A KR102032376B1 (ko) 2018-05-02 2018-05-02 센서 패키지 및 이를 포함하는 센서 패키지 모듈
KR10-2018-0050679 2018-05-02

Publications (2)

Publication Number Publication Date
CN110444512A true CN110444512A (zh) 2019-11-12
CN110444512B CN110444512B (zh) 2023-05-02

Family

ID=68383743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811441594.4A Active CN110444512B (zh) 2018-05-02 2018-11-29 传感器封装及包括所述传感器封装的传感器封装模块

Country Status (4)

Country Link
US (2) US11209323B2 (zh)
KR (1) KR102032376B1 (zh)
CN (1) CN110444512B (zh)
TW (1) TWI704702B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102032376B1 (ko) * 2018-05-02 2019-10-16 해성디에스 주식회사 센서 패키지 및 이를 포함하는 센서 패키지 모듈
US11784101B2 (en) * 2020-03-02 2023-10-10 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices comprising a lid structure and methods of manufacturing semiconductor devices comprising a lid structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060243896A1 (en) * 2005-04-29 2006-11-02 Po-Hung Chen Packaging structure of a light-sensing element and fabrication method thereof
JP2009033007A (ja) * 2007-07-30 2009-02-12 Kyoritsu Kagaku Sangyo Kk 密封中空構造体の製造方法およびその方法により製造した中空構造体
JP2011029523A (ja) * 2009-07-29 2011-02-10 Kyocera Corp 電子部品収納用パッケージおよび電子装置
US20150263698A1 (en) * 2012-10-29 2015-09-17 Karl, L. DENNINGHOFF Surface acoustic wave sensor
US20170241853A1 (en) * 2016-02-23 2017-08-24 Electronics And Telecommunications Research Institute Pressure sensor and method for fabricating the same
US9754983B1 (en) * 2016-07-14 2017-09-05 Semiconductor Components Industries, Llc Chip scale package and related methods
US20180095105A1 (en) * 2016-09-30 2018-04-05 Seiko Epson Corporation Electronic device, electronic device apparatus, electronic apparatus, and moving object

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2544272Y2 (ja) * 1991-08-29 1997-08-13 三洋電機株式会社 混成集積回路
US7675153B2 (en) * 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
EP1861880B1 (en) * 2005-03-25 2012-06-20 FUJIFILM Corporation Method of manufacturing solid state imaging device
US20070075235A1 (en) * 2005-09-30 2007-04-05 Po-Hung Chen Packaging structure of a light-sensing element with reduced packaging area
US20070090380A1 (en) * 2005-10-20 2007-04-26 Hsin Chung H Image sensor structure with a connector
US20080099866A1 (en) * 2006-10-25 2008-05-01 Impac Technology Co., Ltd. Image sensing module and method for packaging the same
JP5157641B2 (ja) * 2008-01-28 2013-03-06 セイコーエプソン株式会社 圧電発振器及び送信機
US8384486B2 (en) * 2007-07-18 2013-02-26 Seiko Epson Corporation Piezoelectric oscillator and transmitter
US8089144B2 (en) * 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
JP5378781B2 (ja) * 2008-12-26 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2013106562A1 (en) * 2012-01-10 2013-07-18 Northeastern University Wireless swnt sensor integrated with microfluidic system for various liquid sensing applications
JP6020793B2 (ja) * 2012-04-02 2016-11-02 セイコーエプソン株式会社 物理量センサーおよび電子機器
JP2014192798A (ja) * 2013-03-28 2014-10-06 Seiko Epson Corp 電子装置及びその製造方法、並びに発振器
WO2014199764A1 (ja) * 2013-06-10 2014-12-18 富士電機株式会社 半導体装置及びその製造方法
US9716190B2 (en) * 2015-03-23 2017-07-25 Sii Semiconductor Corporation Optical sensor device and method of manufacturing optical sensor device
US11268861B2 (en) * 2016-12-30 2022-03-08 Heimann Sensor Gmbh SMD-enabled infrared thermopile sensor
KR102032376B1 (ko) * 2018-05-02 2019-10-16 해성디에스 주식회사 센서 패키지 및 이를 포함하는 센서 패키지 모듈

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060243896A1 (en) * 2005-04-29 2006-11-02 Po-Hung Chen Packaging structure of a light-sensing element and fabrication method thereof
JP2009033007A (ja) * 2007-07-30 2009-02-12 Kyoritsu Kagaku Sangyo Kk 密封中空構造体の製造方法およびその方法により製造した中空構造体
JP2011029523A (ja) * 2009-07-29 2011-02-10 Kyocera Corp 電子部品収納用パッケージおよび電子装置
US20150263698A1 (en) * 2012-10-29 2015-09-17 Karl, L. DENNINGHOFF Surface acoustic wave sensor
US20170241853A1 (en) * 2016-02-23 2017-08-24 Electronics And Telecommunications Research Institute Pressure sensor and method for fabricating the same
US9754983B1 (en) * 2016-07-14 2017-09-05 Semiconductor Components Industries, Llc Chip scale package and related methods
US20180095105A1 (en) * 2016-09-30 2018-04-05 Seiko Epson Corporation Electronic device, electronic device apparatus, electronic apparatus, and moving object

Also Published As

Publication number Publication date
CN110444512B (zh) 2023-05-02
KR102032376B1 (ko) 2019-10-16
US11209323B2 (en) 2021-12-28
TWI704702B (zh) 2020-09-11
US20190339135A1 (en) 2019-11-07
TW201947792A (zh) 2019-12-16
US20220082454A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US8837754B2 (en) Microelectromechanical transducer and corresponding assembly process
EP3239096B1 (en) Multi-chamber transducer module, apparatus including the multi-chamber transducer module and method of manufacturing the multi-chamber transducer module
CN102190278B (zh) 半导体装置及传声器
US9096424B2 (en) Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
JP5130223B2 (ja) Ｍｅｍｓパッケージおよび製造方法
US5418566A (en) Compact imaging apparatus for electronic endoscope with improved optical characteristics
US20160261941A1 (en) Semiconductor integrated device for acoustic applications with contamination protection element, and manufacturing method thereof
CN104661164B (zh) 半导体器件以及形成半导体器件的方法
CN107108203A (zh) Mems封装件
CN109644307B (zh) 麦克风和压力传感器封装件以及制造麦克风和压力传感器封装件的方法
US20140367808A1 (en) Semiconductor device and microphone
US20220082454A1 (en) Sensor package and sensor package module including the same
WO2013156539A1 (en) Assembly of a semiconductor integrated device including a mems acoustic transducer
US11674890B2 (en) Saw based optical sensor device and package including the same
US20200028021A1 (en) Proximity sensor
US9718671B2 (en) MEMS acoustic sensor comprising a non-perimeter flexible member
CN114111868A (zh) 光声传感器和所属的制造方法
WO2022007045A1 (zh) 一种mems传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant