TWI701711B - 半導體裝置的製作方法 - Google Patents

半導體裝置的製作方法 Download PDF

Info

Publication number
TWI701711B
TWI701711B TW105142649A TW105142649A TWI701711B TW I701711 B TWI701711 B TW I701711B TW 105142649 A TW105142649 A TW 105142649A TW 105142649 A TW105142649 A TW 105142649A TW I701711 B TWI701711 B TW I701711B
Authority
TW
Taiwan
Prior art keywords
photoresist
acid
applying
photoresist pattern
layer
Prior art date
Application number
TW105142649A
Other languages
English (en)
Other versions
TW201801139A (zh
Inventor
賴韋翰
張慶裕
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201801139A publication Critical patent/TW201801139A/zh
Application granted granted Critical
Publication of TWI701711B publication Critical patent/TWI701711B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G03F1/56—Organic absorbers, e.g. of photo-resists
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

形成光阻圖案於可圖案化層上。光阻層包含負型光阻材料。對光阻層進行曝光製程。對光阻層進行曝光後烘烤製程。沖洗光阻層以顯影光阻圖案。施加底漆材料至光阻圖案。底漆材料係設置以使光阻圖案輪廓平直化，增加光阻材料之去保護酸敏基團單元數目、或與光阻材料之去保護酸敏基團單元鍵結。在施加底漆材料後，塗佈收縮材料於光阻圖案上、烘烤收縮材料、以及移除部份的收縮材料以增大光阻圖案。以增大的光阻圖案作為遮罩，圖案化可圖案化層。

Description

半導體裝置的製作方法
本發明實施例關於半導體裝置的製作方法，更特別關於縮小裝置尺寸的方法。
半導體積體電路產業已快速成長一段時日。積體電路設計與材料的技術進展，使每一代的積體電路均比前一代的積體電路具有更小且更複雜的電路。然而上述進展增加積體電路製程的複雜性，因此IC製程需要類似發展以實現上述進展。在積體電路進化中，功能密度(如單位晶片所具有的內連線裝置數目)越來越大，而幾何尺寸(如製程所能形成的最小構件或線路)則越來越小。
半導體製作在持續縮小的幾何尺寸上面鄰挑戰。為達較小尺寸，可施加收縮材料至光阻圖案上，以縮小相鄰光阻圖案之間的距離尺寸。然而顯影的光阻圖案之不同輪廓，或者光阻圖案之去保護的酸敏基團單元數目將影響上述縮小尺寸。如此一來，採用收縮材料可能無法達到所需之裝置尺寸縮小程度。
如此一來，現有的光微影製程已適用於其發展目的，但未完全適用於所有應用。
本發明一實施例提供之半導體裝置的製作方法， 包括：形成光阻圖案於材料層上，其中光阻圖案的形成步驟包括曝光製程、曝光後烘烤製程、與顯影製程；施加底漆材料至光阻圖案；以及在施加底漆材料至光阻圖案之後，塗佈收縮材料於光阻圖案上。
35‧‧‧半導體裝置
40‧‧‧基板
50‧‧‧材料層
60‧‧‧光阻層
60A、60B、60C、60D‧‧‧光阻圖案
70‧‧‧光罩
80‧‧‧紫外光
90‧‧‧不透光部份
100‧‧‧透光部份
110‧‧‧曝光後烘烤製程
120‧‧‧顯影製程
130‧‧‧距離
140‧‧‧底漆施加製程
160‧‧‧收縮材料
180‧‧‧烘烤製程
200‧‧‧交聯膜
240‧‧‧底漆材料施加與烘烤製程
280‧‧‧塗佈收縮材料與烘烤製程
300‧‧‧互混區
320‧‧‧光阻
340‧‧‧方框
350、380‧‧‧去保護的酸敏基團單元
370‧‧‧聚合物
400‧‧‧圖案化製程
420‧‧‧開口
430‧‧‧橫向尺寸
500‧‧‧方法
510、520、530、540、550、560‧‧‧步驟
第1、2、3A、3B、3C、4A、4B、4C、5A、5B、5C、6、7A、7B、8-11、與13圖係本發明一些實施例中，半導體裝置於製作時的多種階段中的剖視圖。
第12圖係本發明一些實施例中，底漆材料之聚合物的化學式。
第14圖係本發明一些實施例中，製作半導體裝置的方法其流程圖。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對 用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
隨著半導體產業的技術節點越來越小，多種製作技術可用以達到越來越小的裝置尺寸。舉例來說，收縮材料可施加至顯影的光阻圖案。收縮材料在烘烤製程時與光阻圖案作用，使光阻圖案擴大(寬度較寬)並縮小相鄰之光阻圖案之間的橫向尺寸。上述可稱作「收縮」製程，因為相鄰之光阻圖案之間的橫向尺尺寸縮小。上述收縮製程可縮小橫向尺寸，使後續製程得以形成較小結構如接點孔/溝槽。然而現有的收縮製程仍存在缺點，比如光阻圖案之間的橫向尺寸具有不一致或不適當的收縮。這些問題可能來自於光阻圖案的輪廓不一致，或者來自光阻圖案之表面性質不同。
為克服上述收縮製程的相關問題，本發明實施例在施加收縮材料前，先塗佈底漆材料於光阻上。本發明的多種實施例將搭配第1、2、3A、3B、3C、4A、4B、4C、5A、5B、5C、6、7A、7B、與8-14圖詳述如下。
第1、2、3A、3B、3C、4A、4B、4C、5A、5B、5C、6、7A、7B、8-11、與13圖係本發明多種實施例中，半導體裝置35於製作時的多種階段中的剖視圖。半導體裝置35可包含積體電路晶片、系統單晶片、或上述之部份，且可包含多種被動與主動微電子裝置如電阻、電容、電感、二極體、金氧半場效電晶體、互補式金氧半電晶體、雙極接面電晶體、橫向擴散金氧半電晶體、高功率金氧半電晶體、或其他種類的電晶體。
如第1圖所示，半導體裝置35包含基板40。在一些實施例中，基板40為摻雜p型摻質(如硼)的矽基板，即p型基板。在其他實施例中，基板40可為另一合適的半導體材料。舉例來說，基板40可為摻雜n型摻質(如磷或砷)的矽基板，即n型基板。基板40可包含其他半導體元素如鍺或鑽石。基板40可視情況包含半導體化合物及/或半導體合金。此外，基板40可包含磊晶層，其可具有應變以增進效能，亦可包含絕緣層上矽結構。
在一些實施例中，基板40為實質上導體或半導體。基板40之電阻可小於約103Ω．米。在一些實施例中，基板40包含金屬、金屬合金、或金屬的氮化物/硫化物/硒化物/氧化物/矽化物(MXa)，其中M為金屬，X為N、S、Se、O、或Sí，且a介於約0.4至2.5之間。舉例來說，基板40可包含Ti、Al、Co、Ru、TiN、WN2、或TaN。
在一些實施例中，基板40包含介電材料，且其介電常數介於約1至約40之間。在一些其他實施例中，基板40包含Si、金屬氧化物、或金屬氮化物，其化學式為MXb，其中為金屬或Si，X為N或O，而b介於約0.4至2.5之間。舉例來說，基板40可包含SiO2、氮化矽、氧化鋁、氧化鉿、或氧化鑭。
材料層50係形成於基板40上。材料層50可由微影製程圖案化，因此亦可稱作可圖案化層。應理解的是，材料層50可作為硬遮罩，在以形成其上之圖案化光阻定義材料層50之圖案後，可將圖案化之材料層50用於圖案化下方之層狀物。如此一來，材料層50可稱作Si硬遮罩。在一實施例中，材料層50包含介電材料如氧化矽或氮化矽。在另一實施例中，材料層50 包含金屬。在又一實施例中，材料層50包含半導體材料。
在一些實施例中，材料層之光學性質不同於光阻。舉例來說，材料層50之折射率(n)、消光係數(k)、與透光度(T)不同於光阻。在一些實施例中，材料層50之聚合物結構、酸敏分子、光酸產生劑負載、淬息劑負載、發色團、交聯劑、與溶劑中至少一者與光阻不同，因此其折射率不同於光阻。在一些實施例中，材料層50與光阻的蝕刻抗性不同。在一些實施例中，材料層50包含抗蝕刻分子，其具有低大西數結構、雙鍵、三鍵、矽、氮化矽、鈦、TiN、Al、氧化鋁、SiON、或上述之組合。
應理解的是在其他實施例中，基板40與材料層50各自可包含額外的合適材料組成。亦應理解的是這些額外層可形成於基板40與材料層50之間，但未圖式以簡化說明。
光阻層60係形成於材料層50上。在一些實施例中，光阻層60包含負型光阻(又稱作負光阻)。與曝光部份轉變成可溶於顯影溶液中的正型光阻相較，負型光阻之曝光部份不溶於顯影溶液。光阻層60之形成方法可為旋轉塗佈製程。光阻層60之組成可包含聚合物、光酸產生劑、溶劑、淬息劑、發色團、表面活性劑、交聯劑、與類似物。
對光阻層60所欲曝光的部份，進行曝光製程。作為曝光製程的一部份，光罩70位於光阻層60上。作為光源，射線如紫外光80由上方照射至光罩70。在一些實施例中，UV光的照射波長實質上小於250nm，且包含下列中至少一者：KrF、ArF、EUV、或電子束。
光罩70具有不透光部份90，其可阻擋射線如UV光80。透光部份100位於不透光部份90之間，其可讓紫外光80穿過光罩70後照射下方的光阻層60的光阻圖案60A。經UV光曝光後，光阻圖案60A交聯/聚合而更難溶於顯影溶液中。
如第2圖所示，在前述內容與第1圖之曝光製程後，對半導體裝置35進行曝光後烘烤製程110。在一些實施例中，曝光後烘烤製程110的溫度介於約100℃至約120℃之間，且歷時數分鐘。曝光後烘孔製程110可催化並完成曝光製程時光阻層60中起始的光反應。曝光後烘烤製程110亦有助於自光阻層60移除溶劑。如此一來，可改善光阻層60之黏著性與蝕刻抗性。
如第3A圖所示，進行顯影製程120以顯影光阻層60。施加顯影溶液至光阻層，係顯影製程120的一部份。在一實施例中，顯影溶液包含乙酸正丁酯。如第3A圖所示，顯影溶液洗除UV光80未曝光的部份光阻層60，但保留UV光80曝光之部份光阻層60(如光阻圖案60A)。相鄰的光阻圖案60A之間隔有距離130。距離130的尺寸將定義後續形成之結構(如接點孔)的橫向尺寸。
然而微影製程的多種缺陷(比如失焦)可能導致光阻圖案具有非筆直的剖面輪廓。以第3B圖為例，光阻圖案60B的剖視輪廓即所謂的「基腳」輪廓，其頂部的橫向尺寸較窄而底部的橫向尺寸較寬。換言之，第3B圖中的光阻圖案60B近似於梯形。以第3C圖為另一例，光阻圖案60C之剖面輪廓即所謂的「T頂」輪廓，其頂部的橫向尺寸較寬而底部的橫向尺寸較 窄。換言之，第3C圖中的光阻圖案60C近似於倒梯形。
具有基腳輪廓之光阻圖案60B或具有T頂輪廓之光阻圖案60C，會造成相鄰之光阻圖案60B/60C之間的距離或間隙變化，而這將負面地影響後續圖案化製程。此外，收縮材料亦可施加至光阻圖案60B/60C上，以進一步橫向加大光阻圖案並縮小光阻圖案之間的間隙/距離(即達到較小的關鍵尺寸)。第3B與3C圖中光阻圖案的基腳與T頂輪廓，亦可轉換成加大的光阻圖案。然而上述收縮材料仍負面地影響後續圖案化製程的多個面向，比如不一致的關鍵尺寸。
依據本發明的多種實施例，在塗佈收縮材料前，可先施加底漆材料至光阻圖案上，使光阻圖案的輪廓平直。如第4A、4B、與4C圖所示，對光阻圖案60A/60B/60C進行底漆施加製程140。底漆材料具有溶劑，且其親水性大於第3A至3C圖所示之顯影製程120所用的有機顯影液之親水性。較親水的溶劑可去除殘渣並使光阻圖案的輪廓平滑。在一些實施例中，底漆材料的溶劑之偶極矩高於乙酸正丁酯(用於顯影製程120之一般顯影劑)。乙酸正丁酯的偶極矩為約1.9D。如此一來，底漆材料的溶劑偶極矩大於約1.9D。在一些實施例中，底漆材料的溶劑包含烷基醇R1-OH，其中R1係C1-C7的烷基。在一些其他實施例中，底漆材料的溶劑包含烷基酯R2COOR3，其中R2與R3係C2-C6的烷基。在多種實施例中，R1、R2、與R3可各自為烷基，其可為直鏈狀或支鏈狀。在一些實施例中，底漆材料的溶劑可為單一溶劑、共溶劑、或水。
在任何狀況下，較大的偶極矩可讓底漆材料去除 殘渣並使光阻圖案的輪廓平滑，進而使光阻圖案的輪廓平直。如第5A、5B、與5C圖所示，與底漆施加製程140之前相較，光阻圖案60A/60B/60C各自具有較平直的剖面輪廓。如此一來，儘管微影具有缺陷如失焦，仍可達到一致的關鍵尺寸。
如前所述，收縮材料需塗佈於光阻圖案上，以加大光阻圖案的橫向尺寸並縮小光阻圖案之間的距離或間隙。第6至8圖顯示採用收縮材料之製程，以加大光阻圖案。在第6圖中，收縮材料160塗佈於光阻圖案60A(或光阻圖案60B與60C)及材料層50上。在一些實施例中，收縮材料160包含化學收縮輔助的解析度增強微影材料。化學收縮輔助的解析度增強微影材料包含水溶材料(如聚合物)，其具有熱交聯性質。如此一來，烘烤製程可讓塗佈於光阻膜上的部份化學收縮輔助的解析度增強微影材料與光阻膜交聯，進而縮小相鄰之光阻膜之間的距離或間隙。烘烤後的顯影製程可移除其餘未反應(未交聯)的化學收縮輔助的解析度增強微影材料。舉例來說，化學收縮輔助的解析度增強微影材料的細節可參考日本專利早期公開H10-73927，以及Laura J.Peters於1999年九月發表於Semiconductor International的論文「Resists Join the Sub-Lambda Revolution」。
第7A圖顯示以RELACS材料作為收縮材料的例子。在第7A圖中，對收縮材料160與光阻圖案60A進行烘烤製程180(或加熱製程)。在一些實施例中，烘烤製程180的溫度介於140℃至170℃之間，且歷時約60秒至約120秒之間。烘烤製程180形成交聯膜200以圍繞光阻圖案60A。烘烤製程180中的熱 能，可使塗佈至光阻圖案60A的部份收縮材料(含有化學收縮輔助的解析度增強微影材料於其中)160產生化學反應，進而使部份的收縮材料160交聯。如此一來，交連膜200形成於光阻圖案60A之上表面與側壁表面上。交聯膜200因其交聯特性，可黏著至光阻圖案60A的上表面與側壁表面，以避免被後續的顯影製程移除。換言之，當光阻圖案60A作為後續製程的遮罩時，交聯膜200可視作加大之光阻圖案60A的一部份。
在一些實施例中，收縮材料160包含東京應化工業株式會社研發之「用於增加解析度的收縮輔助膜」材料(化學收縮輔助的解析度增強微影材料)。化學收縮輔助的解析度增強微影材料包含水相溶液，其含有熱敏聚合物以利烘烤製程時的光阻流動。化學收縮輔助的解析度增強微影材料可與光阻化學反應(或不反應)，並在流動時提供光阻側壁機械支撐。SAFIER材料提供的機械支撐，可讓光阻圖案輪廓劣化的程度最小化。烘烤後的顯影製程可移除化學收縮輔助的解析度增強微影材料。舉例來說，SAFIER材料之詳情可參考XiaoMin Yang於2004年十二月發表於Journal of Vacuum Science & Technology B,Volume 22,Issue 6之論文「Electron-beam SAFIERTM process and its application for magnetic thin-film heads」。
第7B圖顯示以SAFIER材料作為收縮材料的例子。如第7B圖所示，對收縮材料160與光阻圖案60A進行烘烤製程(或加熱製程)180。在一些實施例中，烘烤製程180的製程溫度介於約100℃至160℃之間，且歷時約60秒至約90秒之間。 化學收縮輔助的解析度增強微影材料含有熱敏聚合物以利烘烤製程180時的光阻流動。換言之，光阻圖案60A向外橫向流動，並變形成光阻圖案60D。在第7B圖中，流動前的光阻圖案側壁以虛線表示，而光阻的流動方向以箭頭表示。光阻圖案之側壁彼此靠近，進而縮小光阻圖案之間的距離。光阻圖案60D之高度亦因橫向膨脹而降低。在光阻流動時，收縮材料160(如化學收縮輔助的解析度增強微影材料)亦提供一些機械支撐至光阻圖案60D的側壁，使側壁能維持形狀。
收縮材料160與光阻材料之間的反應歸因於光阻中的酸敏基團單元。說得更詳細點，光阻進行化學放大光阻反應以產生極性轉換與圖案化。光阻中的聚合物包含酸敏基團單元。曝光與烘烤製程產生酸，而酸與酸敏基團單元反應使酸敏基團單元去保護。去保護的酸敏基團單元亦可稱作斷裂的酸敏基團單元。去保護或斷裂的酸敏基團單元，係實際與收縮材料反應的部份光阻材料。然而，一些光阻材料不具有足量之去保護的酸敏基團單元，而無法使光阻與收酸材料適當的反應。這會導致光阻的放大程度不足。
為克服上述問題，本發明實施例在塗佈收縮材料前，先施加底漆材料至光阻。底漆材料包含之去保護的酸敏基團單元量，可增加與收縮材料的反應，進而達到光阻所需的放大程度。以第8圖為例，可對光阻圖案60A進行底漆材料施加與烘烤製程240。用於底漆材料施加與烘烤製程240中的底漆材料為酸性，其pH值小於7。在多種實施例中，底漆材料可為磺酸、硫酸、鹽酸、醋酸、或上述之組合。在施加底漆材料後，烘烤 光阻圖案60A以利二次化學放大反應。底漆材料包含二次化學放大反應，其可使更多酸敏基團單元去保護(或斷裂)。額外之去保護的酸敏基團單元可增進光阻材料與收縮材料之間的反應，有利於增大光阻圖案60A。
第9至11圖係簡單示意圖，說明底漆材料如何幫助增加光阻中去保護的酸敏基團單元，以增加光阻與收縮材料之間的反應。第9圖係部份的光阻圖案60A其放大剖視圖。在第9圖中，底漆材料還未施加至光阻圖案60A。光阻圖案60A包含多個酸敏基團單元，一些酸敏基團單元被保護(即未斷裂或未完全斷裂)，而其他的酸敏基團單元去保護(即完全斷裂)。在第9圖中，被保護的酸敏基團單元以白點標示，而去保護的酸敏基團單元以黑點表示。去保護的酸敏基團單元與收縮材料反應，但被保護的酸敏基團單元不與收縮材料反應。在一些實施例中，此階段中去保護的酸敏基團單元占所有的酸敏基團單元之X%(約10%至約50%)之間。
如第10圖所示，進行底漆材料施加與烘烤製程240。施加底漆材料後進行烘烤製程，可誘發二次化學放大反應，進而使某些被保護的酸敏基團單元轉為去保護(斷裂)。在一些實施例中，上述現象至少部份來自於降低酸敏基團單元的活化能，其使酸敏基團單元更易去保護。在一些實施例中，進行底漆材料施加與烘烤製程240後，可增加去保護的酸敏基團單元占所有的酸敏基團單元之Y%(約40%至約80%之間)，且Y>X。
如第11圖所示，收縮材料160的塗佈方法係塗佈收 縮材料與烘烤製程280。去保護的酸敏基團單元的量越大，越有利於增加互混區300。互混區300為收縮材料黏著至光阻圖案60A的部份，且之後不會被移除。若第8或10圖中未施加前述之底漆材料，互混區300將會變小，即光阻無法達到需要的放大程度。如此一來，本發明實施例藉由施加底漆材料後烘烤，改善光阻的放大程度(並對應縮小關鍵尺寸)。
在一些其他實施例中，底漆材料亦可含聚合物，其將與光阻材料作用以產生更親水的光阻表面。這些聚合物以甲基丙烯酸酯的架構為主，且可包含羧基、醯胺基、或胺基。在一些實施例中，聚合物之分子量高於1000。此外，一些實施例之底漆可包含單一種的聚合物，而其他實施例之底漆可包含不同聚合物的混合物。聚合物中的羧基、醯胺基、或胺基可與光阻材料之去保護的酸敏基團單元鍵結。聚合物同時包含可與收縮材料作用的更多酸敏基團單元。換言之，聚合物鍵結的每一去保護之酸敏基團單元，可產生與收縮材料作用的多個其他的酸敏基團單元，且可增加與收縮材料的反應，進而增加光阻體積。
第12圖係聚合物以及與聚合物鍵結之光阻的去保護酸敏基團單元之化學式。第12圖係部份光阻(如光阻320)的化學式。非酸敏基團單元或非斷裂或部份斷裂的酸敏基團單元(如未去保護的酸敏基團單元)標示為方框340。去保護的酸敏基團單元350標示為COOH。聚合物370以虛線圈標示。
第12圖顯示聚合物的三種實施例，其中聚合物370包含羧基、醯胺基、或胺基。在個別實施例中，聚合物經由 CONH2(醯胺基)、H2NCOOH(胺基)、或COOH(羧基)鍵結至去保護的酸敏基團單元350。與此同時，聚合物370各自包含多個(比如圖示的3個)去保護的酸敏基團單元380(標示為COOH)。聚合物370其每一去保護的酸敏基團單元380可獨立地與收縮材料反應。如此一來，對鍵結至聚合物的每一酸敏基團單元而言，均可產生多個其他去保護的酸敏基團單元以與收縮材料作用。換言之，藉由聚合物鍵結之去保護的酸敏基團單元，可交換出多個其他去保護的酸敏基團單元。在此例中，去保護的酸敏基團單元的有效倍數為3：1。如前所述，越多去保護的酸敏基團單元可與收縮材料反應，則其與收縮材料互混的效果越好，即光阻加大的效果越好。這將縮小相鄰光阻圖案之間的距離或間隙，進而達到較小的關鍵尺寸。
如第13圖所示，烘烤收縮材料以利其與光阻圖案60A反應，進而增大光阻圖案60A。如前所述，上述底漆材料可有效地產生更多去保護的酸敏基團單元，以橫向地增加光阻膨脹量。接著以有機溶劑顯影製程，移除收縮材料的未反應部份。之後進行圖案化製程400，以圖案化光阻圖案60A下的材料層。光阻圖案60A作為圖案化製程400時的遮罩。舉例來說，可移除光阻圖案60A露出(未保護)的部份材料層50。上述製程將形成開口(或溝槽)420，之後可用以形成導電接點或IC的其他合適微電子構件。上述方法與材料可達較小的關鍵尺寸，即開口420之橫向尺寸430。之後可進行移除光阻製程如剝除或灰化製程，以移除光阻圖案60A。
第14圖係本發明多種實施例中，製作半導體裝置 之方法500的流程圖。方法500可為部份的微影製程。方法500之步驟510形成光阻圖案於材料層上。形成光阻圖案之步驟包含曝光製程、曝光後烘烤製程、與顯影製程。在一些實施例中，形成光阻圖案之步驟為採用負型光阻材料。
方法500之步驟520施加底漆材料至光阻圖案。在一些實施例中，底漆材料設置以使光阻圖案之輪廓平直化。在一些實施例中，施加底漆材料之步驟包含施加溶劑，且溶劑之偶極矩大於乙酸正丁酯之偶極矩。在一些實施例中，施加溶劑的步驟包含施加烷基醇R1-OH，其中R1係C1-C7烷基。在一些實施例中，施加溶劑之步驟包含施加烷基酯R2COOR3，其中R2與R3為C2至C6烷基。
在一些實施例中，底漆材料設置以增加光阻圖案之去保護的酸敏基團酸敏基團單元數目。在一些實施例中，施加底漆材料的步驟包含施加酸。在一些實施例中，施加酸的步驟包括施加磺酸、硫酸、鹽酸、或醋酸。
在一些實施例中，施加底漆材料之步驟包含施加聚合物，其設置與光阻圖案的光敏基團酸敏基團單元鍵結。在一些實施例中，施加底漆材料之步驟包括施加具有甲基丙烯酸酯架構的材料。在一些實施例中，具有甲基丙烯酸酯架構的材料包含之聚合物，含有羧基、醯胺基、或胺基。
方法500之步驟540在形成收縮材料於光阻圖案上後，烘烤光阻圖案。烘烤可讓光阻圖案與收縮材料反應，進而增加光阻圖案的寬度。
方法500之步驟550顯影光阻圖案。顯影光阻圖案 的步驟，包含移除未反應的部份收縮材料。
方法500之步驟560以顯影後的光阻圖案圖案化材料層。
可以理解的是，在方法500之步驟510至560之前、之中、或之後可進行額外製程，以完成半導體裝置的製作。舉例來說，方法500在塗佈收縮材料前，可包含烘烤底漆材料與光阻圖案的步驟。為簡化起見，在此不詳述其他額外步驟。
基於上述內容，可知本發明實施例比習知方法具有更多優點。然而應理解的是，其他實施例可具有額外優點，但並非所有優點均屬必要，且所有的實施例不需具有特定優點。本發明實施例的優點之一，係可讓光阻圖案的輪廓平直化，即可減少微影的多種缺陷(如失焦)造成的光阻圖案之基腳輪廓或T頂輪廓。如此一來，可改善關鍵尺寸的一致性。本發明實施例的另一優點為底漆材料可讓更多的酸敏基團單元去保護。越多去保護的酸敏基團單元，即可增加光阻與收縮材料的反應，進而形成較大的光阻(及光阻圖案之間較小的距離或間隙)。本發明實施例的又一優點為底漆材料包含之聚合物可與酸敏基團單元鍵結，其可使去保護的酸敏基團單元之數目倍增。這是因為與一個酸敏基團單元鍵結的每一聚合物，具有多個其他酸敏基團單元以與收縮材料自由作用。換言之，對鍵結至聚合物的每一酸敏基團單元而言，聚合物可產生更多(比如超過2個)去保護之酸敏基團單元。酸敏基團單元的增加量，可與收縮材料產生更好的反應，進而改善光阻的增大量。
本發明一實施例提供之半導體裝置的製作方法。 形成光阻圖案於材料層上。光阻圖案的形成步驟包括曝光製程、曝光後烘烤製程、與顯影製程。施加底漆材料至光阻圖案。在施加底漆材料至光阻圖案之後，塗佈收縮材料於光阻圖案上。
在一實施例中，上述方法形成光阻圖案之步驟包括形成多個光阻圖案，且施加與塗佈底漆至這些光阻圖案。上述方法更包括在形成收縮材料於光阻圖案上之後，烘烤光阻圖案，其中烘烤使光阻圖案與收縮材料之間產生反應，使光阻圖案各自增加寬度。之後顯影光阻圖案，包括移除未反應的收縮材料。之後以顯影後的光阻圖案，圖案化材料層。
在一實施例中，上述方法之底漆材料設置以在塗佈收縮材料前，先使光阻圖案之輪廓平直化。
在一實施例中，上述方法施加底漆材料的步驟包括施加溶劑，且溶劑之偶極矩大於乙酸正丁酯之偶極矩。
在一實施例中，上述方法施加溶劑之步驟包括施加烷基醇R1-OH，其中R1係C1至C7烷基。
在一實施例中，上述方法施加溶劑之步驟包含施加烷基酯R2COOR3，其中R2與R3各自為C2-C6烷基。
在一實施例中，上述方法之底漆材料設置以增加光阻圖案之去保護的酸敏基團酸敏基團單元的數目。
在一實施例中，上述方法施加底漆材料之步驟包括施加酸。
在一實施例中，上述方法施加酸之步驟包括施加磺酸、硫酸、鹽酸、或醋酸。
在一實施例中，上述方法更包括在塗佈收縮材料前，先烘烤底漆材料與光阻圖案。
在一實施例中，上述方法施加底漆材料之步驟包含施加聚合物，且聚合物設置以與光阻圖案之酸敏基團單元鍵結。
在一實施例中，上述方法施加底漆材料之步驟包括施加具有甲基丙烯酸酯架構的材料。
在一實施例中，上述方法中具有甲基丙烯酸酯架構的材料包含聚合物，其含有羧基、醯胺基、或胺基。
在一實施例中，上述方法形成光阻圖案之步驟採用負型光阻材料。
本發明另一實施例提供半導體裝置的製作方法，包括：形成光阻圖案於可圖案化層上，且光阻層包含負型光阻材料。對光阻層進行曝光製程。對光阻層進行曝光後烘烤製程。沖洗光阻層以顯影光阻圖案。施加底漆材料至光阻圖案，其中底漆材料設置以使光阻圖案輪廓平直化，增加光阻材料之去保護酸敏基團酸敏基團單元數目、或與光阻材料之去保護酸敏基團單元鍵結。在施加底漆材料後，塗佈收縮材料於光阻圖案上、烘烤收縮材料、以及移除部份的收縮材料以增大光阻圖案。以增大的光阻圖案作為遮罩，圖案化可圖案化層。
在一實施例中，上述方法施加底漆材料之步驟包含施加烷基醇R1-OH或烷基酯R2COOR3，其中R1係C1至C7烷基，且R2與R3各自為C2-C6烷基。
在一實施例中，上述方法施加底漆材料之步驟包 含施加磺酸、硫酸、鹽酸、或醋酸，且上述方法更包括在塗佈收縮材料前，先烘烤底漆材料與光阻圖案。
在一實施例中，上述方法施加底漆材料之步驟包括施加聚合物，聚合物含有羧基、醯胺基、或胺基，且羧基、醯胺基、或胺基各自能與光阻材料之去保護的酸敏基團單元鍵結。
本發明又一實施例提供半導體裝置的製作方法，包括：形成光阻層於材料層上，且光阻層包含負型光阻材料：對光阻層進行曝光製程；對光阻層進行曝光後烘烤製程；沖洗光阻層以顯影多個光阻圖案，且光阻圖案之間隔有間隙；施加底漆材料至光阻圖案，其中底漆材料含有：溶劑，其偶極矩大於乙酸正丁酯的偶極矩；磺酸、硫酸、鹽酸、或醋酸；或者甲基丙烯酸酯架構為主的聚合物；在施加底漆材料後，塗佈收縮材料於光阻圖案之上與之間、烘烤收縮材料、與移除部份收縮材料，以縮小光阻圖案之間的間隙；以及進行蝕刻製程以蝕刻移除縮小的間隙所露出的部份材料層。
在一實施例中，上述方法施加底漆材料之步驟使光阻圖案之輪廓平直化、增加光阻圖案之去保護的酸敏基團單元數目、或者使底漆材料的聚合物鍵結至光阻圖案之去保護的酸敏基團單元。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者 亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
40‧‧‧基板
50‧‧‧材料層
60A‧‧‧光阻圖案
160‧‧‧收縮材料
180‧‧‧烘烤製程
200‧‧‧交聯膜

Claims (10)

  1. 一種半導體裝置的製作方法，包括：形成一光阻圖案於一材料層上，其中該光阻圖案的形成步驟包括一曝光製程、一曝光後烘烤製程、與使用一有機顯影劑的一顯影製程，其中該光阻圖案具有一基腳輪廓或一T頂輪廓；在進行該顯影製程之後，施加一底漆材料至該光阻圖案，其中該底漆材料包含一溶劑，該溶劑比該有機顯影劑更親水，且該溶劑的偶極矩比該有機顯影劑的偶極矩高，其中該底漆材料的施加減少該基腳輪廓或該T頂輪廓；以及在施加該底漆材料至該光阻圖案之後，塗佈一收縮材料於該光阻圖案上。
  2. 如申請專利範圍第1項所述之半導體裝置的製作方法，其中形成該光阻圖案的步驟包括形成多個光阻圖案，且其中施加該底漆材料的步驟和塗佈該收縮材料的步驟執行於該些光阻圖案；其中該半導體裝置的製作方法更包括：在形成該收縮材料於該些光阻圖案上之後，烘烤該些光阻圖案，其中該烘烤步驟使該些光阻圖案與該收縮材料之間產生反應，使該些光阻圖案各自增加寬度；之後，顯影該些光阻圖案，其中顯影該些光阻圖案的步驟包括移除該收縮材料未反應的部分；以及之後，以顯影後的該些光阻圖案，圖案化該材料層。
  3. 如申請專利範圍第1項所述之半導體裝置的製作方法，其中 該有機顯影劑包含乙酸正丁酯，其中該溶劑的偶極矩比乙酸正丁酯的偶極矩高。
  4. 如申請專利範圍第1項所述之半導體裝置的製作方法，其中施加該溶劑的步驟包括施加烷基醇R1-OH，其中R1為C1至C7烷基、或施加烷基酯R2 COOR3，其中R2與R3各自為C2-C6烷基。
  5. 如申請專利範圍第1項所述之半導體裝置的製作方法，其中施加該底漆材料的步驟包括施加酸，其中施加酸的步驟包括施加磺酸、硫酸、鹽酸、或醋酸。
  6. 如申請專利範圍第1項所述之半導體裝置的製作方法，其中施加該底漆材料的步驟包括施加具有甲基丙烯酸酯架構的一材料。
  7. 如申請專利範圍第6項所述之半導體裝置的製作方法，其中具有甲基丙烯酸酯架構的該材料包含一聚合物，其含有羧基、醯胺基、或胺基。
  8. 一種半導體裝置的製作方法，包括：形成一光阻層於一可圖案化層上，該光阻層包含一負型光阻材料；對該光阻層進行一曝光製程；對該光阻層進行一曝光後烘烤製程；使用一顯影劑沖洗該光阻層以顯影一光阻圖案；在沖洗該光阻層的步驟之後，施加一底漆材料至該光阻圖案，且烘烤該底漆材料，其中該底漆材料不同於該顯影劑，且設置以： 增加該光阻材料的去保護酸敏基團單元數目；或與該光阻材料的去保護酸敏基團單元鍵結；在施加該底漆材料後，塗佈一收縮材料於該光阻圖案上、烘烤該收縮材料、以及移除部分的該收縮材料，以增大該光阻圖案；以及以增大的該光阻圖案作為遮罩，圖案化該可圖案化層。
  9. 一種半導體裝置的製作方法，包括：形成一光阻層於一材料層上，該光阻層含有一負型光阻材料；對該光阻層進行一曝光製程；對該光阻層進行一曝光後烘烤製程；沖洗該光阻層以顯影多個光阻圖案，且該些光阻圖案之間隔有多個間隙；施加一底漆材料至該光阻圖案，其中該底漆材料含有：磺酸、硫酸、鹽酸、或醋酸；或者甲基丙烯酸酯架構為主的聚合物；在施加該底漆材料後，塗佈一收縮材料於該些光阻圖案之上與之間、烘烤該收縮材料、與移除部分的該收縮材料，以縮小該些光阻圖案之間的該些間隙；以及進行一蝕刻製程以蝕刻移除該材料層被縮小的該些間隙所露出的部分。
  10. 如申請專利範圍第9項所述之半導體裝置的製作方法，其中施加該底漆材料的步驟使各該光阻圖案的輪廓平直化、增加該些光阻圖案的去保護的酸敏基團單元數目、或者使該 底漆材料的聚合物鍵結至該些光阻圖案的去保護的酸敏基團單元。
TW105142649A 2016-03-16 2016-12-22 半導體裝置的製作方法 TWI701711B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/071,243 2016-03-16
US15/071,243 US10056256B2 (en) 2016-03-16 2016-03-16 Method of priming photoresist before application of a shrink material in a lithography process

Publications (2)

Publication Number Publication Date
TW201801139A TW201801139A (zh) 2018-01-01
TWI701711B true TWI701711B (zh) 2020-08-11

Family

ID=59847226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105142649A TWI701711B (zh) 2016-03-16 2016-12-22 半導體裝置的製作方法

Country Status (3)

Country Link
US (1) US10056256B2 (zh)
CN (1) CN107203092B (zh)
TW (1) TWI701711B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102471161B1 (ko) * 2015-12-23 2022-11-25 삼성전자주식회사 선택적 증착 층을 이용한 반도체 소자 형성 방법 및 관련된 소자
CN110678960B (zh) * 2017-06-01 2023-07-14 三菱电机株式会社 半导体装置的制造方法
US10573519B2 (en) * 2017-09-08 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for performing a photolithography process
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US11886121B2 (en) * 2019-08-30 2024-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming patterned photoresist
CN113130383B (zh) * 2020-01-16 2023-05-26 芯恩（青岛）集成电路有限公司 一种半导体结构及其制作方法
CN113257664B (zh) * 2020-02-11 2023-10-13 华邦电子股份有限公司 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050009365A1 (en) * 2002-10-25 2005-01-13 Yoshiki Sugeta Method of forming fine patterns
US20130323641A1 (en) * 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Photosenstive material and method of lithography
US20160033869A1 (en) * 2014-07-31 2016-02-04 Rohm And Haas Electronic Materials Llc Pattern shrink methods

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040166447A1 (en) * 2003-02-26 2004-08-26 Vencent Chang Method for shrinking pattern photoresist
CN1713352A (zh) * 2004-06-23 2005-12-28 日立电线株式会社 半导体装置的制造方法
US8518628B2 (en) 2006-09-22 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface switchable photoresist
JP2008171908A (ja) * 2007-01-10 2008-07-24 Elpida Memory Inc レジストパターン形成方法及び半導体装置の製造方法
US8580117B2 (en) 2007-03-20 2013-11-12 Taiwan Semiconductor Manufactuing Company, Ltd. System and method for replacing resist filter to reduce resist filter-induced wafer defects
US8216767B2 (en) 2009-09-08 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning process and chemical amplified photoresist with a photodegradable base
US8323870B2 (en) 2010-11-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and photoresist with zipper mechanism
JP5518772B2 (ja) * 2011-03-15 2014-06-11 信越化学工業株式会社 パターン形成方法
US8647796B2 (en) 2011-07-27 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Photoactive compound gradient photoresist
US8741551B2 (en) 2012-04-09 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and composition of a dual sensitive resist
US9851636B2 (en) 2012-07-05 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Materials and methods for improved photoresist performance
US20140017615A1 (en) 2012-07-11 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for resist coating and developing
US9256133B2 (en) 2012-07-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for developing process
US9028915B2 (en) 2012-09-04 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a photoresist layer
US8906595B2 (en) 2012-11-01 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving resist pattern peeling
JP6448903B2 (ja) * 2012-12-31 2019-01-09 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ イオン注入法
US9012132B2 (en) * 2013-01-02 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Coating material and method for photolithography
US8936903B2 (en) 2013-03-09 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Photo-resist with floating acid
US9159559B2 (en) * 2013-03-11 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography layer with quenchers to prevent pattern collapse
US9223220B2 (en) 2013-03-12 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist baking in lithography process
US8932799B2 (en) 2013-03-12 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist system and method
US9146469B2 (en) 2013-03-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Middle layer composition for trilayer patterning stack
JP6119668B2 (ja) * 2013-06-11 2017-04-26 信越化学工業株式会社 下層膜材料及びパターン形成方法
KR102198023B1 (ko) * 2013-10-30 2021-01-05 삼성전자주식회사 반도체 소자의 패턴 형성방법
US9129814B2 (en) * 2013-11-25 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9581901B2 (en) * 2013-12-19 2017-02-28 Rohm And Haas Electronic Materials Llc Photoacid-generating copolymer and associated photoresist composition, coated substrate, and method of forming an electronic device
TWI584061B (zh) * 2014-08-27 2017-05-21 羅門哈斯電子材料有限公司 多重圖案的形成方法
TWI603145B (zh) * 2014-12-31 2017-10-21 羅門哈斯電子材料有限公司 光微影方法
JP6481602B2 (ja) * 2015-01-09 2019-03-13 信越化学工業株式会社 パターン形成方法及びシュリンク剤
US9904171B2 (en) * 2015-05-22 2018-02-27 I-Shan Ke Resist pattern hardening material and method of fabricating the same
US10162265B2 (en) * 2015-12-09 2018-12-25 Rohm And Haas Electronic Materials Llc Pattern treatment methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050009365A1 (en) * 2002-10-25 2005-01-13 Yoshiki Sugeta Method of forming fine patterns
US20130323641A1 (en) * 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Photosenstive material and method of lithography
US20160033869A1 (en) * 2014-07-31 2016-02-04 Rohm And Haas Electronic Materials Llc Pattern shrink methods

Also Published As

Publication number Publication date
CN107203092B (zh) 2022-06-21
US10056256B2 (en) 2018-08-21
TW201801139A (zh) 2018-01-01
US20170271155A1 (en) 2017-09-21
CN107203092A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
TWI701711B (zh) 半導體裝置的製作方法
US10281819B2 (en) Silicon-containing photoresist for lithography
TWI387998B (zh) 微影方法
US11137685B2 (en) Semiconductor method of protecting wafer from bevel contamination
US8822347B2 (en) Wet soluble lithography
KR20160138302A (ko) 기판 상의 콘택 개구 패터닝 방법
JP2001023893A (ja) フォトレジストパターンの形成方法
US20200142314A1 (en) Lithography Patterning Technique
US20230274940A1 (en) Method to form narrow slot contacts
CN105990104B (zh) 制造一半导体装置的方法
TW202121496A (zh) 製造半導體元件的方法
CN108231550B (zh) 半导体装置的制作方法
TWI597588B (zh) 圖案化光阻劑的去除
TW473817B (en) Method for eliminating development related defects in photoresist masks
TW202238276A (zh) 微影的方法
KR20090122649A (ko) 반도체 소자 패턴의 해상도 향상 방법
TW202117447A (zh) 負光阻及其顯影的方法
CN103681252A (zh) 半导体集成电路制造方法
TW201824344A (zh) 微影方法
KR19990057890A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20050011489A (ko) 반도체소자의 포토레지스트 패턴 형성방법
KR20030097407A (ko) 마스크 반전 레지스트 패턴 형성방법