TWI694520B - 半導體基底及其製備方法 - Google Patents

半導體基底及其製備方法 Download PDF

Info

Publication number
TWI694520B
TWI694520B TW108109569A TW108109569A TWI694520B TW I694520 B TWI694520 B TW I694520B TW 108109569 A TW108109569 A TW 108109569A TW 108109569 A TW108109569 A TW 108109569A TW I694520 B TWI694520 B TW I694520B
Authority
TW
Taiwan
Prior art keywords
layer
protrusion
base
insulating layer
semiconductor substrate
Prior art date
Application number
TW108109569A
Other languages
English (en)
Other versions
TW202025293A (zh
Inventor
黃至偉
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI694520B publication Critical patent/TWI694520B/zh
Publication of TW202025293A publication Critical patent/TW202025293A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

本揭露提供一種半導體基底及其製備方法。該半導體基底包括：一基部、至少一平檯、至少一突起、一絕緣層、一蓋層以及一鈍化層。該至少一平檯從該基部的一上表面延伸；該至少一突起連接到該至少一平檯；該絕緣層設置在該至少一突起的上方；該蓋層設置在該絕緣層的上方；該鈍化層設置在該至少一突起、該絕緣層和該蓋層的一側壁的上方。該鈍化層包括至少一個第一膜層和至少一個第二膜層，該第一膜層和該第二膜層以交錯配置佈置。

Description

半導體基底及其製備方法
本申請案主張2018/12/27申請之美國臨時申請案第62/785,366號及2019/02/21申請之美國正式申請案第16/281,485號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種半導體結構及其製備方法，特別是關於一種半導體基底及其製備方法。
半導體元件和積體電路變的更加高度積集。因此，許多研究正在進行以改善這些元件和電路的特性，並且達成所期望的製程效益。在半導體記憶體元件中，隨著元件的記憶容量的增加，元件中圖案的關鍵尺寸減小。因此，做為在晶圓上形成圖案的光學微影製程是在微影的過程中一個重要的部份。
通常，圖案化基底然後蝕刻以形成主動區域。然而，在蝕刻過程完成時，在基底和覆蓋基底的墊氧化物的界面處觀察到底切(undercut)，這可能在隨後填充介電質的期間導致不期望的空隙。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露提供一種半導體基底，包括：一基部、至少一平檯、至少一突起、一絕緣層、一蓋層以及一鈍化層。該至少一平檯從該基部的一上表面延伸。該至少一突起連接到該至少一平檯。該絕緣層設置在該至少一突起的上方。該蓋層設置在該絕緣層的上方。該鈍化層設置在該至少一突起、該絕緣層和該蓋層的一側壁的上方。該鈍化層包括至少一個第一膜層和至少一個第二膜層，該第一膜層和該第二膜層以交錯配置佈置。
在一些實施例中，該鈍化層的外周邊與該至少一平檯的一側壁連續。
在一些實施例中，該至少一突起具有一關鍵尺寸和一高度，該高度大於該關鍵尺寸的兩倍。
在一些實施例中，該至少一平檯的一寬度在距離該基部的距離增加的位置處逐漸減小。
在一些實施例中，該基部和該至少一平檯之間的一夾角在90度和105度之間的範圍內。
在一些實施例中，該半導體基底更包括圍繞該至少一平檯和該鈍化層的一隔離層。
在一些實施例中，該隔離層的一上表面與該蓋層的該頂表面共面。
在一些實施例中，該基底、該至少一平檯和該至少一突起一體地形成。
在一些實施例中，該第一膜層和該第二膜層是原子層沉積層。
本揭露另提供一種半導體基底的製備方法。該製備方法包括步驟：提供一支撐基底；在該支撐基底的上方沉積一絕緣層；在該絕緣層的上方沉積一蓋層；圖案化該蓋層和該絕緣層以形成穿透該蓋層和該絕緣層的複數個溝槽，並且延伸到該支撐基底中，其中剩餘的該支撐基底包括一基部和連接到該基部的至少一突起；在該蓋層、該絕緣層和該至少一突起的一側壁的上方沉積一鈍化層；以及透過該溝槽蝕刻該基部以在該至少一突起的下面形成至少一平檯。
在一些實施例中，該製備方法更包括沉積一隔離層以包圍該至少一平檯和該鈍化層。
在一些實施例中，在該蓋層、該絕緣層和該至少一突起的一側壁上沉積該鈍化層包括步驟：在蓋層的一頂表面的上方、在該基部的一上表面的上方，以及在該蓋層、該絕緣層和該至少一突起的一側壁上沉積該鈍化層的一第一膜層；在該鈍化層的該第一膜層的上方沉積一鈍化層的一第二膜層；以及執行一蝕刻製程以去除設置在該頂表面和該上表面上的該第一膜層和該第二膜層。
在一些實施例中，該第一膜層和該第二膜層具有至少一個均勻的厚度。
在一些實施例中，該基部的一表面與該至少一突起的一側壁之間的夾角實質上等於90度。
在一些實施例中，該蓋層的該圖案化以形成穿透該蓋層和該絕緣層並且延伸到該支撐基底中的該複數個溝槽包括步驟：在蓋層上方塗覆一光阻層；圖案化光阻層以形成具有複數個開口的光阻圖案；以及去除透過該開口暴露的該蓋層、該絕緣層和該支撐基底的部分。
利用上述半導體基底的配置，由於鈍化層沉積在突起的側壁上，因此防止了突起中的凹角底切。結果，實現了由基底的突起和平檯組成的高縱橫比(high aspect ratio)的主動區和無空隙的隔離層。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。
圖1是例示本揭露一些實施例之一半導體基底10。參照圖1，在一些實施例中，半導體基底10包括基部112，從基部112的上表面1122延伸的多個平檯113，覆蓋平檯113的多個突起114，設置在突起114上方的絕緣層120，設置在絕緣層120上方的蓋層130，以及包括兩層或更多層的鈍化層140，鈍化層140設置在蓋層130的側壁1302的上方、絕緣層120的側壁1202的上方，以及突起114的側壁1142的上方。
在一些實施例中，突起114具有關鍵尺寸(critical dimension，CD)並且高度H大於關鍵尺寸CD的兩倍。在一些實施例中，突起114從平檯113的上表面1132延伸。在一些實施例中，突起114的側壁1142不與平檯113的側壁1134連續。在一些實施例中，平檯113具有寬度D，其中在距離基部112的距離增加的位置處逐漸減小。在一些實施例中，基部112與平檯113之間的角度θ在90度與110度之間的範圍內。在一些實施例中，基部112、平檯113和突起114一體形成。在一些實施例中，基部112、平檯113和突起114可包括矽。
在一些實施例中，絕緣層120包括氧化物，例如二氧化矽。在一些實施例中，絕緣層120可以是熱氧化層或沉積層。在一些實施例中，覆蓋絕緣層120的蓋層130包括介電質，例如氮化物。
在一些實施例中，鈍化層140可包括以交錯配置佈置的一個或複數個第一膜層142和一個或複數個第二膜層144。在一些實施例中，鈍化層140的外周邊1402與平檯113的側壁1134連續。在一些實施例中，第一膜層142包括二氧化矽(SiO2)。在一些實施例中，第二膜層144包括二氧化鋯(ZrO2)或二氧化鉿(HfO2)。在一些實施例中，鈍化層140在蝕刻製程期間提供鈍化以防止突起114中的底切或凹口。
在一些實施例中，半導體基底10更包括圍繞平檯113和鈍化層140的隔離層150。在一些實施例中，隔離層150的上表面1502與蓋層130的頂表面1304共面。在一些實施例中，隔離層150包括氧化物。在一些實施例中，半導體基底10可以用於製造場效應垂直電晶體。
圖2是例示本揭露一些實施例之半導體基底10的製備方法300。圖3至圖10是例示本揭露的一些實施例之半導體結構10的製備方法300的各種製造階段。圖3至圖11的各個的階段可於圖2的製造流程中示意性的說明。在後續說明中，圖3至圖11中所示的製造步驟對應參照圖2中的製造步驟。
參照圖3，根據圖2中的步驟302，提供支撐基底110。在一些實施例中，支撐基底110是一體矽基底(bulk silicon substrate)。在一些實施例中，適合於支撐基底110的材料例如包括但不限於矽。在一些實施例中，支撐基底110可以是輕摻雜的單晶矽。在一些實施例中，支撐基底110是一p型基底。
接下來，根據圖2中的步驟304，在支撐基底110的上方依次形成絕緣層120和蓋層130。在一些實施例中，絕緣層120完全覆蓋支撐基底110。在一些實施例中，絕緣層120包括例如二氧化矽的氧化物(SiO2)。在一些實施例中，透過化學氣相沉積(CVD)製程來形成絕緣層120。在一些實施例中，可以透過氧化支撐基底110的外部來形成絕緣層120。蓋層130設置在絕緣層120的上方。在一些實施例中，蓋層130可以做為用於圖案化支撐基底110的硬遮罩。在一些實施例中，蓋層130包括例如氮化物的介電質。
然後根據圖2中的步驟306，將光阻層200塗覆在蓋層130上方。在一些實施例中，然後將光阻層200圖案化以定義隨後將根據圖2的步驟308中蓋層130和絕緣層120的蝕刻區域。在一些實施例中，透過以下步驟圖案化光阻層200，包括(1)將光阻層200暴露於圖案(未示出)，(2)執行後曝光回曝製程，以及(3)顯影光阻層200，從而形成光阻圖案202，如圖4所示，具有至少一個開口204。在一些實施例中，待隨後蝕刻的覆層130的一部分通過開口204暴露。
參照圖5，在一些實施例中，根據圖2中的步驟310，執行圖案化製程以蝕刻蓋層130和絕緣層120，因此產生一個或複數個第一溝槽210。在一些實施例中，透過乾蝕刻將光阻圖案202轉移到蓋層130和絕緣層120上方。在一些實施例中，圖案化製程在支撐基底110處停止。在一些實施例中，第一溝槽210穿透蓋層130和絕緣層120並且延伸到支撐基底110中。在一些實施例中，圖案化製程包括例如乾式蝕刻。
在一些實施例中，剩餘的支撐基底110包括基部112和從基部112的表面1121延伸的多個突起114。在一些實施例中，突起114具有關鍵尺寸(critical dimension，CD)和高於關鍵尺寸CD兩倍的高度H。在一些實施例中，突起114的側壁1142與表面1121之間的角度θ可以等於90度。在一些實施例中，光阻圖案202、剩餘的蓋層130和剩餘的絕緣層120與突起114重疊。
參考圖6，在圖案化製程之後，根據圖2中的步驟312去除光阻圖案202。在一些實施例中，可以使用灰化製程或濕法剝離製程去除光阻圖案202，其中濕法剝離製程可以化學地改變光阻圖案202，使不再黏附到剩餘的蓋層130。
參照圖7，在一些實施例中，根據圖2中的步驟314，在蓋層130和第一溝槽210中共形地沉積鈍化層140。在一些實施例中，鈍化層140沉積在蓋層130的側壁1302和頂表面1304的上方、絕緣層120的側壁1202的上方、突起114的側壁1142的上方以及基部112的表面1121的上方。在一些實施例中，鈍化層140具有均勻的厚度。在一些實施例中，鈍化層140包括兩種或更多種原子層沉積(ALD)氧化物。在一些實施例中，鈍化層140可包括以交錯配置佈置的至少一個第一膜層142和至少一個第二膜層144。在一些實施例中，第一膜層142可以與側壁1202、1302、1142、頂表面1304和表面1121接觸，並且第二膜層144設置在第一膜層142的上方。在一些實施例中，第一膜層142和第二膜層144具有至少一個均勻的厚度。在一些實施例中，第一膜層142包括二氧化矽。在一些實施例中，第二膜層144包括二氧化鋯或二氧化鉿。在一些實施例中，使用原子層沉積製程形成第一膜層142和第二膜層144。在一些實施例中，相對於支撐基底10的基部112選擇性蝕刻第二膜層144。在一些實施例中，第一膜層142用於防止第二膜層144與支撐基底110的突起114接觸，因此防止了突起114的腐蝕。
參照圖8，在一些實施例中，去除鈍化層140的一部分以暴露蓋層130的頂表面1304和基部112的表面1121。在一些實施例中，去除設置在頂表面1304和表面1121上的鈍化層140的部分，同時留下設置在側壁1142、1202、1302上方的鈍化層170的部分以在隨後蝕刻基部112時防止突起114底切或凹陷。在一些實施例中，使用非等向蝕刻製程去除鈍化層140的一部分。
參照圖9，在一些實施例中，根據圖2中的步驟316，透過第一溝槽210蝕刻支撐基底110。因此，形成在突起114下面的多個平檯113和在相鄰平檯113之間的複數個第二溝槽220。在一些實施例中，第二溝槽220與第一溝槽210連通。在一些實施例中，使用剩餘的蓋層130、剩餘的絕緣層120、突起114和鈍化層140作為蝕刻遮罩來蝕刻支撐基底110。在一些實施例中，使用例如反應離子蝕刻(RIE)製程的蝕刻製程來蝕刻支撐基底110。在下文中，支撐基底110的下半部，即未形成平檯113的下半部，可以簡稱為基部112，以與平檯113作區分。
在一些實施例中，平檯113可以在第一方向x上給定距離彼此間隔開設置。在一些實施例中，每個平檯113可以在寬度為D的第二方向y上延伸，其中寬度D在距離基部112在第二方向y上的距離增加的位置處逐漸減小。在一些實施例中，基部112和平檯113之間的夾角δ在90度和110度之間的範圍內。
參照圖10，在一些實施例中，根據圖2中的步驟318，在蓋層130和鈍化層140上方以及在第一溝槽210和第二溝槽220內沉積隔離層150。在一些實施例中，隔離層150具有足以填充第一溝槽210和第二溝槽220的厚度。在一些實施例中，突起114、絕緣層120和蓋層130透過鈍化層140與隔離層150間隔開。在一些實施例中，隔離層150包括氧化矽。
參照圖11，在一些實施例中，根據圖11中的步驟320，執行平坦化製程暴露蓋層130。因此，完成半導體基底10。在一些實施例中，隔離層150的上表面1502與蓋層130的頂表面1304共面。在一些實施例中，第一膜層142和第二膜層144的端面1422、1442也與上表面1502共面。在一些實施例中，突起114的側壁1142與平檯113的側壁1134不連續，並且鈍化層140的外周邊142與平檯113的側壁1134連續。
總而言之，利用半導體基底10的配置，由於鈍化層140沉積在突起114的側壁1142的上方，因此防止了在突起114中形成凹口或底切。因此，實現了由基部112的突起114和平檯113組成的高縱橫比主動區域，以及無空隙隔離層。
本揭露提供一半導體基底，包括：一基部、至少一平檯、至少一突起、一絕緣層、一蓋層以及一鈍化層。該至少一平檯從該基部的一上表面延伸。該至少一突起連接到該至少一平檯。該絕緣層設置在該至少一突起的上方。該蓋層設置在該絕緣層的上方。該鈍化層設置在該至少一突起、該絕緣層和該蓋層的一側壁的上方。該鈍化層包括至少一個第一膜層和至少一個第二膜層，該第一膜層和該第二膜層以交錯配置佈置。
本揭露另提供一種半導體基底的製備方法，包括步驟：提供一支撐基底；在該支撐基底的上方沉積一絕緣層；在該絕緣層的上方沉積一蓋層；圖案化該蓋層和該絕緣層以形成穿透該蓋層和該絕緣層的複數個溝槽，並且延伸到該支撐基底中，其中剩餘的該支撐基底包括一基部和連接到該基部的至少一突起；在該蓋層、該絕緣層和該至少一突起的一側壁的上方沉積一鈍化層；以及透過該溝槽蝕刻該基部以在該至少一突起的下面形成至少一平檯。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
10:半導體基底 110:支撐基底 112:基部 113:平檯 114:突起 120:絕緣層 130:蓋層 134:側壁 140:鈍化層 142:第一膜層 144:第二膜層 150:隔離層 200:光阻層 202:光阻圖案 204:開口 210:第一溝槽 220:第二溝槽 300:製備方法 304:步驟 306:步驟 308:步驟 310:步驟 312:步驟 314:步驟 316:步驟 318:步驟 320:步驟 1121:表面 1122:上表面 1132:上表面 1134:側壁 1142:側壁 1202:側壁 1302:側壁 1304:頂表面 1402:外周邊 1422:端面 1442:端面 1502:上表面 CD:關鍵尺寸 D:寬度 H:高度 δ:角度 θ:角度
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1是剖視圖，例示本揭露一些實施例之半導體基底。 圖2是流程圖，例示本揭露一些實施例之半導體基底的製備方法。 圖3至圖11是剖視圖，例示本揭露一些實施例之半導體基底的形成階段。
10:半導體基底
110:支撐基底
112:基部
113:平檯
114:突起
120:絕緣層
130:蓋層
134:側壁
140:鈍化層
142:第一膜層
144:第二膜層
150:隔離層
1122:上表面
1132:上表面
1134:側壁
1142:側壁
1202:側壁
1302:側壁
1304:頂表面
1402:外周邊
1502:上表面
CD:關鍵尺寸
D:寬度
H:高度
θ:角度

Claims (14)

  1. 一種半導體基底，包括：一基部；至少一平檯，從該基部的一上表面延伸；至少一突起，連接到該至少一平檯；一絕緣層，設置在該至少一突起的上方；一蓋層，設置在該絕緣層的上方；以及一鈍化層，設置在該至少一突起、該絕緣層和該蓋層的一側壁上，其中該鈍化層包括至少一個第一膜層和至少一個第二膜層，該第一膜層和該第二膜層以交錯配置佈置；其中該至少一平檯的一寬度在距離該基部的距離增加的位置處逐漸減小。
  2. 如請求項1所述的半導體基底，其中該鈍化層的外周邊與該至少一平檯的一側壁連續。
  3. 如請求項1所述的半導體基底，其中該至少一突起具有一關鍵尺寸和一高度，該高度大於該關鍵尺寸的兩倍。
  4. 如請求項1所述的半導體基底，其中該基部和該至少一平檯之間的一夾角在90度和105度之間的範圍內。
  5. 如請求項1所述的半導體基底，更包括圍繞該至少一平檯和該鈍化層的一隔離層。
  6. 如請求項5所述的半導體基底，其中該隔離層的一上表面與該蓋層的該頂表面共面。
  7. 如請求項1所述的半導體基底，其中該基底、該至少一平檯和該至少一突起一體地形成。
  8. 如請求項1所述的半導體基底，其中該第一膜層和該第二膜層是原子層沉積層。
  9. 一種半導體基底的製備方法，包括：提供一支撐基底；在該支撐基底的上方沉積一絕緣層；在該絕緣層的上方沉積一蓋層；圖案化該蓋層和該絕緣層以形成穿透該蓋層和該絕緣層的複數個溝槽，並且延伸到該支撐基底中，其中剩餘的該支撐基底包括一基部和連接到該基部的至少一突起；在該蓋層、該絕緣層和該至少一突起的一側壁的上方沉積一鈍化層；以及透過該溝槽蝕刻該基部以在該至少一突起的下面形成至少一平檯。
  10. 如請求項9所述的製備方法，更包括沉積一隔離層以包圍該至少一平檯和該鈍化層。
  11. 如請求項9所述的製備方法，其中在該蓋層、該絕緣層和該至少一突起的一側壁上沉積該鈍化層包括：在蓋層的一頂表面的上方、在該基部的一上表面的上方，以及在該蓋層、該絕緣層和該至少一突起的一側壁上沉積該鈍化層的一第一膜層；在該鈍化層的該第一膜層的上方沉積該鈍化層的一第二膜層；以及執行一蝕刻製程以去除設置在該頂表面和該上表面上的該第一膜層和該第二膜層。
  12. 如請求項11所述的製備方法，其中該第一膜層和該第二膜層具有至少一個均勻的厚度。
  13. 如請求項9所述的製備方法，其中該基部的一表面與該至少一突起的一側壁之間的夾角實質上等於90度。
  14. 如請求項9所述的製備方法，其中該蓋層的該圖案化以形成穿透該蓋層和該絕緣層並且延伸到該支撐基底中的該複數個溝槽包括：在蓋層上方塗覆一光阻層；圖案化該光阻層以形成具有複數個開口的一光阻圖案；以及去除透過該開口暴露的該蓋層、該絕緣層和該支撐基底的部分。
TW108109569A 2018-12-27 2019-03-20 半導體基底及其製備方法 TWI694520B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862785366P 2018-12-27 2018-12-27
US62/785,366 2018-12-27
US16/281,485 2019-02-21
US16/281,485 US10777450B2 (en) 2018-12-27 2019-02-21 Semiconductor substrate and method of processing the same

Publications (2)

Publication Number Publication Date
TWI694520B true TWI694520B (zh) 2020-05-21
TW202025293A TW202025293A (zh) 2020-07-01

Family

ID=71124083

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108109569A TWI694520B (zh) 2018-12-27 2019-03-20 半導體基底及其製備方法

Country Status (3)

Country Link
US (1) US10777450B2 (zh)
CN (1) CN111384151B (zh)
TW (1) TWI694520B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200731435A (en) * 2006-02-06 2007-08-16 Taiwan Semiconductor Mfg Co Ltd Solder bump and method of fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US7923345B2 (en) * 2005-12-22 2011-04-12 Nxp B.V. Methods relating to trench-based support structures for semiconductor devices
KR101917392B1 (ko) * 2012-04-19 2018-11-09 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
US9093530B2 (en) * 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200731435A (en) * 2006-02-06 2007-08-16 Taiwan Semiconductor Mfg Co Ltd Solder bump and method of fabricating the same

Also Published As

Publication number Publication date
CN111384151A (zh) 2020-07-07
US10777450B2 (en) 2020-09-15
TW202025293A (zh) 2020-07-01
CN111384151B (zh) 2023-05-09
US20200211896A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
US8343875B2 (en) Methods of forming an integrated circuit with self-aligned trench formation
US20190067008A1 (en) Semiconductor structures and fabrication methods thereof
KR20100107548A (ko) 절연막 패턴 형성 방법
US9437674B2 (en) Insulating trench forming method
TWI694520B (zh) 半導體基底及其製備方法
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
KR102327667B1 (ko) 반도체 소자의 제조 방법
JP2002373935A (ja) トレンチ素子分離方法
TWI715967B (zh) 半導體結構及其製造方法
TWI797941B (zh) 半導體裝置的製造方法
TWI518842B (zh) 半導體元件的製造方法
TWI688012B (zh) 半導體結構的製造方法
KR100567872B1 (ko) 반도체 제조 장치에서의 소자 분리막 형성 방법
KR100275501B1 (ko) 트렌치 형성 방법
KR100645836B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
KR100578239B1 (ko) 반도체장치의 소자분리막 형성방법
TW492140B (en) Method for forming self-aligned trench isolation
TW202029352A (zh) 平面化半導體結構的方法
CN111668155A (zh) 图形化方法及其形成的半导体器件
KR20060078197A (ko) 반도체소자의 소자분리막 형성방법
KR20110047820A (ko) 유기막과 산화막이 적층된 하드마스크막을 이용한 반도체장치 제조 방법
KR20020054664A (ko) 반도체소자의 소자분리막 형성방법
KR20000072838A (ko) 반도체 소자 분리 공정을 위한 얕은 트렌치 형성
KR20020054666A (ko) 반도체소자의 소자분리막 형성방법