TWI682373B - 顯示裝置及其製造方法 - Google Patents

顯示裝置及其製造方法 Download PDF

Info

Publication number
TWI682373B
TWI682373B TW107113092A TW107113092A TWI682373B TW I682373 B TWI682373 B TW I682373B TW 107113092 A TW107113092 A TW 107113092A TW 107113092 A TW107113092 A TW 107113092A TW I682373 B TWI682373 B TW I682373B
Authority
TW
Taiwan
Prior art keywords
pixel circuit
connection structures
substrate
vertical
signal line
Prior art date
Application number
TW107113092A
Other languages
English (en)
Other versions
TW201944375A (zh
Inventor
柯聰盈
陳勇志
胡克龍
王萬倉
劉俊欣
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107113092A priority Critical patent/TWI682373B/zh
Priority to CN201810612181.1A priority patent/CN108807349A/zh
Priority to US16/166,172 priority patent/US20190319080A1/en
Publication of TW201944375A publication Critical patent/TW201944375A/zh
Application granted granted Critical
Publication of TWI682373B publication Critical patent/TWI682373B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32146—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/822—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明實施例提供一種顯示裝置及其製造方法。顯示裝置包括訊號線基底、多個畫素電路基底、發光元件層、多個第一垂直連接結構以及多個第二垂直連接結構。訊號線基底包括訊號線以及與其電性連接的垂直訊號連接結構。多個畫素電路基底堆疊於訊號線基底上，且分別包括畫素電路。發光元件層設置於多個畫素電路基底上，且包括多個發光元件。多個第一與第二垂直連接結構設置於多個畫素電路基底中。第一垂直連接結構電性連接於發光元件與畫素電路之間。第二垂直連接結構電性連接於畫素電路與垂直訊號連接結構。

Description

顯示裝置及其製造方法
本發明是有關於一種顯示裝置，且特別是有關於一種具有多層基底的顯示裝置。
隨著科技產業日益發達，例如是行動電話(mobile phone)、平板電腦(tablet computer)或電子書(eBook)等顯示裝置近年來被廣泛應用於日常生活中。除了顯示裝置的解析度、對比、視角等顯示性能之外，消費者對於顯示裝置的外觀美感的要求日漸提升。一般而言，顯示區外圍的邊框被視為影響顯示裝置的外觀美感的重要因素之一。因此，如何在不影響顯示性能的情況下縮小邊框的寬度已成為本領域的重要課題。
本發明提供一種顯示裝置，可實現窄邊框或無邊框的目標。
本發明提供一種顯示裝置的製造方法，可縮小顯示裝置 的邊框寬度。
本發明的顯示裝置包括訊號線基底、多個畫素電路基底、發光元件層、多個第一垂直連接結構以及多個第二垂直連接結構。訊號線基底包括多條訊號線以及多個垂直訊號連接結構。多個垂直訊號連接結構分別電性連接於多條訊號線。多個畫素電路基底堆疊於訊號線基底上。每一畫素電路基底包括一畫素電路。發光元件層設置於多個畫素電路基底上。發光元件層包括多個發光元件。多個第一垂直連接結構設置於多個畫素電路基底中。多個第一垂直連接結構分別電性連接於多個發光元件與多個畫素電路之間。多個第二垂直連接結構設置於多個畫素電路基底中。多個第二垂直連接結構分別電性連接於多個畫素電路與多個垂直訊號連接結構之間。
在本發明的一實施例中，多個畫素電路可別包括至少一電晶體。
在本發明的一實施例中，多個第一垂直連接結構中的至少一者可貫穿多個畫素電路基底中的至少一者。
在本發明的一實施例中，多個第二垂直連接結構中的至少一者可貫穿多個畫素電路基底中的至少一者。
在本發明的一實施例中，多個畫素電路在訊號線基底上的多個正投影可彼此重疊。
在本發明的一實施例中，多個發光元件與多個畫素電路在訊號線基底上的多個正投影可彼此重疊。
在本發明的一實施例中，顯示裝置更可包括第一異方性導電層以及多個第二異方性導電層。第一異方性導電層設置於訊號線基底與多個畫素電路基底之間，且多個第二異方性導電層分別設置於多個畫素電路基底之間。
本發明實施例的顯示裝置的製造方法包括以下步驟。形成訊號線基底。訊號線基底包括多條訊號線以及多個垂直訊號連接結構，且多個垂直訊號連接結構分別電性連接於多條訊號線。形成多個畫素電路基底。多個畫素電路基底分別包括畫素電路以及多個垂直連接結構。在多個畫素電路基底中的一者上形成一發光元件層。發光元件層包括多個發光元件。將多個畫素電路基底彼此結合並堆疊於訊號線基底上。發光元件層覆蓋多個畫素電路。多個發光元件藉由多個垂直連接結構中的第一集合分別電性連接於多個畫素電路，且多個訊號連接結構藉由多個垂直連接結構中的第二集合分別電性連接於多個畫素電路。
在本發明的一實施例中，在將多個畫素電路基底彼此結合並堆疊於訊號線基底上的步驟之前，顯示裝置的製造方法更可包括以下步驟。在訊號線基底上形成第一異方性導電層。在多個畫素電路基底中的至少一者上形成第二異方性導電層。
在本發明的一實施例中，訊號線基底可包括透明基板以及絕緣層。絕緣層形成於透明基板上，且多條訊號線以及多個垂直訊號連接結構形成於絕緣層中。
在本發明的一實施例中，在將多個畫素電路基底彼此結 合並堆疊於訊號線基底上的步驟之後，顯示裝置的製造方法更可包括將訊號線基底結合至透明基板上。
基於上述，本發明實施例藉由將多個畫素電路基底堆疊於訊號線基底上，而可使多個畫素電路設置於同一像素區的不同水平面上。相較於將多個畫素電路形成於同一像素區的同一水平面上，本發明實施例的每一畫素電路的佈局面積可較不受限制。如此一來，可提高製程裕度。此外，亦可縮小像素區的面積，故可提高顯示裝置的解析度。另一方面，相較於將某些訊號線設置於像素區的外圍(邊框區)，本發明實施例的所有訊號線可設置於多個畫素電路的下方。換言之，本發明實施例的所有訊號線可形成於像素區的範圍內。如此一來，本發明實施例的顯示裝置可實現窄邊框或無邊框的目標。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20‧‧‧顯示裝置
100‧‧‧訊號線基底
102、122‧‧‧第一載板
104、124‧‧‧基底
106、106a、106b、106c、106d‧‧‧訊號線
108、128‧‧‧絕緣層
110、110a、110b、110c、110d‧‧‧垂直訊號連接結構
112‧‧‧導電通孔
114、136a、136b、136c‧‧‧接墊
120a、120b、120c‧‧‧畫素電路基底
126‧‧‧介電層
130‧‧‧畫素電路
132、132a、132b、132c‧‧‧垂直連接結構
134a、134b、134c‧‧‧導電通孔
140‧‧‧發光元件層
140a、140b、140c‧‧‧發光元件
142‧‧‧保護層
142a‧‧‧無機層
142b‧‧‧有機層
144‧‧‧間隔結構
146‧‧‧封裝層
150‧‧‧第二載板
200‧‧‧第一異方性導電層
202‧‧‧第二異方性導電層
AN‧‧‧陽極
C‧‧‧電容
CA‧‧‧陰極
CH‧‧‧通道層
D‧‧‧汲極
E1、E2‧‧‧電極
EM‧‧‧發光層
G‧‧‧閘極
L‧‧‧走線
P‧‧‧開口
S‧‧‧源極
S100、S102、S104、S106、S108‧‧‧步驟
T‧‧‧電晶體
VC1‧‧‧第一垂直連接結構
VC2‧‧‧第二垂直連接結構
圖1是依照本發明一些實施例的顯示裝置的製造方法的流程圖。
圖2A至圖2H是在本發明一些實施例的顯示裝置的製造方法中不同階段的結構剖視示意圖。
圖3是依照本發明一些實施例的顯示裝置的立體分解示意圖。
圖4是依照本發明一些實施例的顯示裝置的剖視示意圖。
圖1是依照本發明一些實施例的顯示裝置的製造方法的流程圖。圖2A至圖2H是在本發明一些實施例的顯示裝置的製造方法中不同階段的結構剖視示意圖。本發明實施例的顯示裝置10的製造方法包括下列步驟。
請參照圖1與圖2A，進行步驟S100，形成訊號線基底100。在一些實施例中，形成訊號線基底100的方法可包括在第一載板102上形成基底104。基底104的材料可包括氧化矽、氮化矽、高分子材料或其組合。舉例而言，高分子材料可包括聚醯亞胺(Polyimide，PI)、聚苯乙烯(Polystyrene，PS)、聚四氟乙烯(Polytetrafluoroethylene，PTFE)、酚醛樹脂(phenol-formaldehyde resin)、環氧樹脂(epoxy resin)、壓克力樹脂(acrylic resin)或其組合。在一些實施例中，基底104的厚度可為10nm至2μm。在另一些實施例中，基底104的厚度也可為0.1μm至40μm。此外，在一些實施例中，更可於第一載板102上形成接著層(Adhesive layer)(未繪示)，以使接著層位於第一載板102與基底104之間。接著層可例如是光熱轉換(light-to-heat conversion，LTHC)層、紫外光膠、離型層或其組合。
形成訊號線基底100的方法更可包括在基底104上形成多條訊號線106。舉例而言，多條訊號線106可包括訊號線106a、 訊號線106b、訊號線106c以及訊號線106d。舉例而言，多條訊號線106中的每一者的材料可包括銅、鋁、銀、鈦、鉬等導電材料或其組合。每一訊號線106可作為掃描線(scan line)、資料線(data line)、工作電極或參考電極。隨後，可在訊號線106上形成絕緣層108，且在絕緣層108中形成多個垂直訊號連接結構110。絕緣層108的材料可包括氧化矽、氮化矽、高分子材料或其組合。舉例而言，高分子材料可包括聚醯亞胺、聚苯乙烯、聚四氟乙烯、酚醛樹脂、環氧樹脂、壓克力樹脂或其組合。在一些實施例中，絕緣層108可為單層結構。在其他實施例中，絕緣層108也可為多層結構。此外，絕緣層108與基底104可由相同或不同的材料構成。在一些實施例中，多個垂直訊號連接結構110可包括垂直訊號連接結構110a、垂直訊號連接結構110b、垂直訊號連接結構110c以及垂直訊號連接結構110d。垂直訊號連接結構110a、垂直訊號連接結構110b、垂直訊號連接結構110c以及垂直訊號連接結構110d分別電性連接於訊號線106a、訊號線106b、訊號線106c以及訊號線106d。在一些實施例中，多個垂直訊號連接結構110中的每一者可包括導電通孔112與接墊114。導電通孔112電性連接於訊號線106與接墊114之間。導電通孔112與接墊114的材料可分別包括銅、鋁、銀、鈦、鉬或其組合。在一些實施例中，可在同一製程步驟中形成導電通孔112與接墊114，以使導電通孔112與接墊114由相同的材料構成。在其他實施例中，可在不同的製程步驟中形成導電通孔112與接墊114，故導電通孔112的材料可相異於接墊 114的材料。在一些實施例中，接墊114的頂面可實質上齊平於絕緣層108的頂面。在其他實施例中，接墊114可形成於絕緣層108的頂面上。換言之，導電通孔112可延伸至絕緣層108的頂面，且電性連接於絕緣層108上方的接墊114。
請參照圖2B，進行步驟S102，形成多個畫素電路基底。在一些實施例中，可在步驟S102中形成3個畫素電路基底，包括畫素電路基底120a、畫素電路基底120b以及畫素電路基底120c。在其他實施例中，可在步驟S102中形成4個或更多畫素電路基底，本發明並不以畫素電路基底的數量為限。以畫素電路基底120a為例，形成每一畫素電路基底的方法可包括在第一載板122上依序形成基底124、介電層126以及絕緣層128。相似於圖2A所示的第一載板102，第一載板122可為玻璃載板。相似於圖2A所示的基底102，基底124的材料可包括氧化矽、氮化矽、高分子材料或其組合。在一些實施例中，基底124的厚度可為10nm至2μm。在另一些實施例中，基底124的厚度也可為0.1μm至40μm。在一些實施例中，介電層126的材料可包括氧化矽、氮化矽或高介電常數材料(介電常數例如是大於3)。絕緣層128的材料可包括氧化矽、氮化矽、高分子材料或其組合。在一些實施例中，絕緣層128可為多層結構。在其他實施例中，絕緣層128也可為單層結構。此外，在一些實施例中，在形成基底124之前，更可於第一載板122上形成接著層(未繪示)。接著層可例如是光熱轉換層、紫外光膠、離型層或其組合。
形成每一畫素電路基底的方法可包括在基底124上形成畫素電路130。畫素電路130包括至少一電晶體T。在一些實施例中，每一畫素電路130中的電晶體T的數量範圍可為1至7，但本發明並不以此為限。畫素電路130可形成於介電層126以及絕緣層128中。在一些實施例中，電晶體T包括通道層CH、閘極G、汲極D以及源極S。在一些實施例中，電晶體T可為頂部閘極(top gate)結構。通道層CH可形成於基底124上，且介電層126覆蓋通道層CH。閘極G形成於介電層126上。閘極G與通道層CH在基底124上的正投影可彼此重疊。位於閘極G與通道層CH之間的介電層126可作為電晶體T的閘介電層。絕緣層128形成於介電層126上，且覆蓋閘極G。汲極D以及源極S位於絕緣層128中，且分別延伸至介電層126中以電性連接於通道層CH。汲極D以及源極S可位於閘極G的相對兩側。在其他實施例中，電晶體T也可為底部閘極(bottom gate)結構。所屬領域中具有通常知識者可依據設計需求調整電晶體T中通道層CH、閘極G、汲極D與源極S的配置方式，本發明並不以此為限。通道層CH的材料可包括非晶矽、低溫多晶矽、過渡金屬氧化物或其組合。閘極G、汲極D以及源極S的材料可分別包括金屬材料、其他導電材料或是金屬材料與其他導電材料的堆疊層。金屬材料可為鋁、銅、鉬、鈦等，其他導電材料可為合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料等。
在一些實施例中，畫素電路130更可包括電容C。電容C 可包括彼此相對的電極E1與電極E2。在一些實施例中，絕緣層128為多層結構。電極E1與電極E2可位於此多層結構的不同層中。在其他實施例中，電極E1也可位於介電層126中，而電極E2位於絕緣層128中。此外，電極E1與電極E2在第一載板122上的正投影可彼此重疊。在一些實施例中，以畫素電路基底120b與畫素電路基底120c為例，畫素電路130更可包括走線L。走線L可位於介電層126或絕緣層128中。在一些實施例中，畫素電路130中的電晶體T、電容C與走線L可彼此電性連接。在一些實施例中，在一些實施例中，電極E1、電極E2以及走線L的材料可分別包括金屬材料、其他導電材料或是金屬材料與其他導電材料的堆疊層。金屬材料可為鋁、銅、鉬、鈦等，其他導電材料可為合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料等。
形成每一畫素電路基底的方法可包括在絕緣層128中形成多個垂直連接結構132。在一些實施例中，多個垂直連接結構132可包括垂直連接結構132a、垂直連接結構132b以及垂直連接結構132c。垂直連接結構132a由絕緣層128的頂面往下延伸，以電性連接於畫素電路130(例如是畫素電路130的電晶體T)。在一些實施例中，垂直連接結構132a電性連接於電晶體T的汲極D。在一些實施例中，以畫素電路基底120a中的垂直連接結構132a為例，垂直連接結構132a可包括導電通孔134a。在此些實施例中，導電通孔134a可自電晶體T(例如是電晶體T的汲極D)延伸至 絕緣層128的頂面。在另一些實施例中，以畫素電路基底120b與畫素電路基底120c為例，垂直連接結構132a更可包括接墊136a。在一些實施例中，接墊136a的頂面可實質上齊平於絕緣層128的頂面。導電通孔134a電性連接於電晶體T(例如是電晶體T的汲極D)與接墊136a之間。在其他實施例中，接墊136a可形成於絕緣層128的頂面上。換言之，導電通孔134a可延伸至絕緣層128的頂面，且電性連接於絕緣層128上方的接墊136a。在替代實施例中，垂直連接結構132a也可電性連接於電晶體T的源極S。在此些實施例中，導電通孔134a可連接於電晶體T的源極S。
垂直連接結構132b可由基底124延伸至介電層126與絕緣層128中，且電性連接至畫素電路130。在一些實施例中，垂直連接結構132b可電性連接於電晶體T(例如是電晶體T的閘極G)或電容C(例如是電容C的電極E1或電極E2)。在一些實施例中，垂直連接結構132b可包括接墊136b與導電通孔134b。接墊136b形成於載板122上，且基底124覆蓋接墊136b。導電通孔134b由接墊136b的頂面向上貫穿基底124，且延伸至介電層126與絕緣層128中而與畫素電路130的電晶體T(例如是電晶體T的閘極G)或電容C(例如是電容C的電極E1或電極E2)電性連接。
垂直連接結構132c貫穿基底124、介電層126以及絕緣層128。在一些實施例中，以畫素電路基底120a的垂直連接結構132c為例，垂直連接結構132c包括接墊136c與導電通孔134c。接墊136c形成於載板122上，且基底124覆蓋接墊136c。導電通 孔134c由接墊134c的頂面向上貫穿基底124、介電層126以及絕緣層128。在另一些實施例中，以畫素電路基底120b與畫素電路基底120c的垂直連接結構132c為例，垂直連接結構132c包括一對接墊136c與導電通孔134c。一對接墊136c可包括下接墊與上接墊。一對接墊136c的下接墊可形成於載板122上，且被基底124覆蓋。一對接墊136c的上接墊可形成於絕緣層128的頂部中，且絕緣層128的頂面可暴露出上接墊的頂面。在此些實施例中，導電通孔134c電性連接於一對接墊136c之間。在一些實施例中，導電通孔134a、導電通孔134b以及導電通孔134c的材料可包括銅、鋁、鉬、鈦、銀或其組合。接墊136a、接墊136b以及接墊136c的材料可包括銅、鋁、鈦、鉬、銀、過渡金屬化合物或其組合。
在一些實施例中，形成訊號線基底100的步驟(步驟S100)可在形成多個畫素電路基底的步驟(步驟S102)之前或之後。在其他實施例中步驟S100與步驟S102也可同時進行。本發明並不以步驟S100與步驟S102的順序為限。
請參照圖2C，進行步驟S104，在多個畫素電路基底中的一者上形成發光元件層140。舉例而言，可在畫素電路基底120a上形成發光元件層140。在一些實施例中，在形成發光元件層140之前，可先在畫素電路基底120a上形成保護層142與間隔結構144。在一些實施例中，保護層142可包括依序堆疊於畫素電路基底120a上的無機層142a與有機層142b。舉例而言，無機層的材料可包括氧化矽、氮化矽或氮氧化矽。有機層的材料可包括感光樹 脂，如酚醛樹脂、環氧樹脂、壓克力樹脂或其組合。間隔結構144形成於保護層142上，且具有暴露出保護層142的多個開口P。在一些實施例中，間隔結構144的材料可包括感光樹脂，如酚醛樹脂、環氧樹脂、壓克力樹脂或其組合。
發光元件層140包括多個發光元件。舉例而言，多個發光元件可包括發光元件140a、發光元件140b以及發光元件140c。在一些實施例中，每一發光元件可為有機發光二極體或無機發光二極體。發光元件140a、發光元件140b與發光元件140c可分別形成於間隔結構144的多個開口P中。在一些實施例中，發光元件140a、發光元件140b以及發光元件140c可具有彼此不同的主波長範圍，亦即發光元件140a、發光元件140b以及發光元件140b可發出不同顏色的光。在一些實施例中，以發光元件140a為例，每一發光元件可包括陽極AN、發光層EM以及陰極CA。陽極AN、發光層EM以及陰極CA可依序形成於開口P中。在一些實施例中，陰極CA可全面地覆蓋畫素電路基底(例如是畫素電路基底120a)。換言之，陰極CA可由開口P向外延伸至間隔結構144的頂面上。在一些實施例中，陽極AN可由開口P的底面往下貫穿保護層142，以電性連接於多個垂直連接結構132中的至少一者。舉例而言，發光元件140a的陽極AN可貫穿保護層142，以電性連接於畫素電路基底120a的垂直連接結構132a。在一些實施例中，可在同一製程步驟中形成陽極AN以及電性連接至該陽極AN的垂直連接結構(例如是垂直連接結構132a)。換言之，陽極AN 可貫穿保護層142，且延伸至畫素電路基底(例如是畫素電路基底120a)的絕緣層128中，以電性連接於畫素電路130的電晶體T。在一些實施例中，陽極AN可電性連接於電晶體T的汲極D。在其他實施例中，陽極AN也可電性連接於電晶體T的源極S。如此一來，陽極AN的位於絕緣層128中的一部分可作為垂直連接結構(例如是垂直連接結構132a)。在一些實施例中，陽極AN的材料可包括銦錫氧化物(indium tin oxide，ITO)、銀、鋁、鈦、鉬、銅或其組合。發光層EM的材料可包括有機發光材料或無機發光材料。陰極CA的材料可包括鎂、銀、金、鈣、鋰、鉻、鋁、氟化鋰或其組合。
在一些實施例中，發光元件層140更可包括封裝層146。封裝層146覆蓋多個發光元件(例如是發光元件140a、發光元件140b以及發光元件140c)。封裝層146的材料可包括氮化矽、氧化鋁、氮碳化矽、氮氧化矽、壓克力樹脂、六甲基二矽氧烷(hexamethyl disiloxane，HMDSO)或玻璃。
請參照圖2D至圖2H，進行步驟S106，將多個畫素電路基底(例如是畫素電路基底120a、畫素電路基底120b以及畫素電路基底120c)彼此結合並堆疊於訊號線基底100上。在一些實施例中，將多個畫素電路基底彼此結合並堆疊於訊號線基底100上的方法可包括下列子步驟。
請參照圖2D，將第二載板150結合至多個畫素電路基底的一者(例如是畫素電路基底120a)的發光元件層140上。在一 些實施例中，第二載板150可例如是玻璃載板。如此一來，可使第一載板122與第二載板150位於上述畫素電路基底(例如是畫素電路基底120a)的相對兩側。換言之，第一載板122鄰近於畫素電路130，而第二載板150鄰近於發光元件層140。接著，移除第一載板122，以暴露出基底124的底面與垂直連接結構(例如是垂直連接結構132b與垂直連接結構132c)的底面。
請參照圖2E，將圖2D所示的結構(例如是包括畫素電路基底120a、發光元件層140與第二載板150)結合至另一畫素電路基底(例如是畫素電路基底120b)的絕緣層128上。舉例而言，畫素電路基底120a的垂直連接結構132b可電性連接於畫素電路基底120b的垂直連接結構132b或垂直連接結構132c。換言之，畫素電路基底120a的接墊136b實質上對準於畫素電路基底120b的一對接墊136b的上接墊或一對接墊136c的上接墊。另一方面，畫素電路基底120a的垂直連接結構132c可電性連接於畫素電路基底120b的垂直連接結構132a或垂直連接結構132c。換言之，畫素電路基底120a的接墊136c實質上對準於畫素電路基底120b的接墊136a或一對接墊136c的上接墊。隨後，移除連接於下方畫素電路基底(例如是畫素電路基底120b)的第一載板122，以暴露出基底124的底面與垂直連接結構(例如是垂直連接結構132b與垂直連接結構132c)的底面。
請參照圖2F，將圖2E所示的結構(例如是包括畫素電路基底120a、畫素電路基底120b、發光元件層140與第二載板150) 結合至另一畫素電路基底(例如是畫素電路基底120c)的絕緣層128上。舉例而言，畫素電路基底120b的垂直連接結構132b可電性連接於畫素電路基底120c的垂直連接結構132b或垂直連接結構132c。換言之，畫素電路基底120b的一對接墊136b的下接墊實質上對準於畫素電路基底120c的一對接墊136b的上接墊或一對接墊136c的上接墊。另一方面，畫素電路基底120b的垂直連接結構132c可電性連接於畫素電路基底120c的垂直連接結構132a或垂直連接結構132c。換言之，畫素電路基底120b的一對接墊136c的下接墊實質上對準於畫素電路基底120c的接墊136a或一對接墊136c的上接墊。隨後，移除連接於下方畫素電路基底(例如是畫素電路基底120c)的第一載板122，以暴露出基底124的底面與垂直連接結構(例如是垂直連接結構132b與垂直連接結構132c)的底面。
請參照圖2G與圖2H，將圖2F所示的結構(例如是包括畫素電路基底120a、畫素電路基底120b、畫素電路基底120c、發光元件層140與第二載板150)結合至訊號線基底100的絕緣層108上。舉例而言，畫素電路基底120c的垂直連接結構132b與垂直連接結構132c可電性連接於訊號線基底100的多個垂直訊號連接結構110。換言之，訊號線基底100的每一接墊114可實質上對準於畫素電路基底120c的一對接墊136b的下接墊或一對接墊136c的下接墊。之後，移除連接於訊號線基底100的第一載板102，以使基底104的底面露出。
在一些實施例中，也可先進行步驟S106再進行步驟S104。換言之，在此些實施例中，可先將多個畫素電路基底(例如是畫素電路基底120a、畫素電路基底120b以及畫素電路基底120c)彼此結合並堆疊於訊號線基底100上，接著再於多個畫素電路基底中的最上方一者上形成發光元件層140。所屬領域中具有通常知識者可依據製程需求改變步驟S104與步驟S106的順序，本發明並不以此為限。
隨後，可選擇性地進行步驟S108，以將圖2H所示的結構結合至一透明基板(未繪示)上。在一些實施例中，上述的透明基板可結合於訊號線基底100的相對於多個畫素電路基底(例如是畫素電路基底120a至畫素電路基底120c)的一側。此透明基板可例如是陣列基板。在另一些實施例中，也可不進行步驟S108。在此些實施例中，在步驟S100中形成訊號線基底100的方法可包括將絕緣層108、多條訊號線106以及多個垂直訊號連接結構110形成於一透明基板(未繪示)上。絕緣層108覆蓋多條訊號線106。多個垂直訊號連接結構110形成於絕緣層108中，且分別電性連接於多條訊號線106。
至此，已完成本發明一些實施例的顯示裝置10的製造。接下來，將參照圖2H進一步說明本發明實施例的顯示裝置10的結構。
請參照圖2H，在顯示裝置10中，多個發光元件(例如是包括發光元件140a、發光元件140b以及發光元件140c)藉由多 個畫素電路基底(例如是畫素電路基底120a、畫素電路基底120b以及畫素電路基底120c)的多個垂直連接結構132中的第一集合而分別電性連接於多個畫素電路130。舉例而言，對應於發光元件140a，多個垂直連接結構132中的第一集合可包括畫素電路基底120a的垂直連接結構132a。對應於發光元件140b，多個垂直連接結構132中的第一集合可包括彼此電性相連的畫素電路基底120a中的垂直連接結構132c與畫素電路基底120b中的垂直連接結構132a。對應於發光元件140c，多個垂直連接結構132中的第一集合可包括彼此電性相連的畫素電路基底120a與畫素電路基底120b的垂直連接結構132c與畫素電路基底120c的垂直連接結構132a。
以另一種方式描述顯示裝置10，上述的多個垂直連接結構132中的第一集合亦可稱為多個第一垂直連接結構VC1。多個第一垂直連接結構VC1設置於多個畫素電路基底(例如是畫素電路基底120a、畫素電路基底120b與畫素電路基底120c)中。多個第一垂直連接結構VC1分別電性連接於多個發光元件(例如是發光元件140a、發光元件140b與發光元件140c)與多個畫素電路130之間。在一些實施例中，多個第一垂直連接結構VC1中的至少一者貫穿多個畫素電路基底(例如是畫素電路基底120a至畫素電路基底120c)中的至少一者。舉例而言，電性連接於發光元件140b的第一垂直連接結構VC1貫穿畫素電路基底120a。另外，電性連接於發光元件140c的第一垂直連接結構VC1貫穿畫素電路基底120a與畫素電路基底120b。多個第一垂直連接結構VC1可 分別連接對應的發光元件與畫素電路130，以使畫素電路130可經由第一垂直連接結構VC1驅動對應的發光元件。
另一方面，在顯示裝置10中，多個垂直訊號連接結構110(例如是垂直訊號連接結構110a至垂直訊號連接結構110d)藉由多個畫素電路基底(例如是畫素電路基底120a至畫素電路基底120c)的多個垂直連接結構132中的第二集合而分別電性連接於多個畫素電路130。舉例而言，對應於垂直訊號連接結構110a，多個垂直連接結構132中的第二集合可包括彼此電性相連的畫素電路基底120c與畫素電路基底120b的垂直連接結構132c以及畫素電路基底120a的垂直連接結構132b。對應於垂直訊號連接結構110b，多個垂直連接結構132中的第二集合可包括彼此電性相連的畫素電路基底120c的垂直連接結構132c以及畫素電路基底120b的垂直連接結構132b。對應於垂直訊號連接結構110c，多個垂直連接結構132中的第二集合可包括彼此電性相連的畫素電路基底120c的垂直連接結構132b。對應於垂直訊號連接結構110d，多個垂直連接結構132中的第二集合可包括彼此電性相連的畫素電路基板102a至畫素電路基板102c的垂直連接結構132b。
以另一種方式描述顯示裝置10，上述的多個垂直連接結構132中的第二集合亦可稱為多個第二垂直連接結構VC2。多個第二垂直連接結構VC2設置於多個畫素電路基底(例如是畫素電路基底120a至畫素電路基底120c)中。多個第二垂直連接結構VC2分別電性連接於多個畫素電路130與多個垂直訊號連接結構 110之間。在一些實施例中，多個第二垂直連接結構VC2中的至少一者貫穿多個畫素電路基底(例如是畫素電路基底120a至畫素電路基底120c)中的至少一者。舉例而言，電性連接於垂直訊號連接結構110a與垂直訊號連接結構110d的第二垂直連接結構VC2貫穿畫素電路基底120a與畫素電路基底120b。另外，電性連接於垂直訊號連接結構110b的第二垂直連接結構VC2貫穿畫素電路基底120a。舉例而言，多個第二垂直連接結構VC2可分別耦合至作為掃描線、資料線、工作電極或參考電極的多條訊號線106，以實現各種訊號的傳遞。
圖3是依照本發明一些實施例的顯示裝置10的立體分解示意圖。接下來，以圖3來進一步地說明顯示裝置10的立體結構。
請參照圖3，顯示裝置10可為包括多個次像素的像素。在顯示裝置10中，多個第一垂直連接結構VC1分別電性連接於多個發光元件(例如是發光元件140a至發光元件140c)與多個畫素電路130之間。多個第二垂直連接結構VC2電性連接於多個畫素電路130與垂直訊號連接結構110之間。在一些實施例中，多個畫素電路130在訊號線基底100上的多個正投影彼此重疊。此外，在一些實施例中，多個發光元件(例如是發光元件140a至發光元件140c)與多個畫素電路130在訊號線基底100上的多個正投影彼此重疊。
基於上述，本發明實施例藉由將多個畫素電路基底(例如是畫素電路基底120a至畫素電路基底120c)堆疊於訊號線基底 100上，而可使多個畫素電路130設置於同一像素區的不同水平面上。相較於將多個畫素電路形成於同一像素區的同一水平面上，本發明實施例的每一畫素電路130的佈局面積可較不受限制。如此一來，可提高製程裕度。此外，亦可縮小像素區的面積，故可提高顯示裝置的解析度。另一方面，相較於將某些訊號線設置於像素區的外圍(邊框區)，本發明實施例的所有訊號線106可設置於多個畫素電路130的下方。換言之，本發明實施例的所有訊號線106可形成於像素區的範圍內。如此一來，本發明實施例的顯示裝置10可實現窄邊框或無邊框的目標。
圖4是依照本發明一些實施例的顯示裝置20的剖視示意圖。
請參照圖2H與圖4，圖4所示的顯示裝置20相似於圖2H所示的顯示裝置10。兩者的差異在於顯示裝置20更包括第一異方性導電層200以及多個第二異方性導電層202。第一異方性導電層200設置於訊號線基底100與多個畫素電路基底(例如是畫素電路基底120a至畫素電路基底120c)。舉例而言，第一異方性導電層200可位於訊號線基底100與畫素電路基底120c之間。每一第二異方性導電層202可設置於最相鄰的兩個畫素電路基底之間。舉例而言，多個第二異方性導電層202可分別設置於畫素電路基底120c與畫素電路基底120b之間以及畫素電路基底120b與畫素電路基底120a之間。
顯示裝置20的製造方法相似於圖1以及圖2A至圖2H 所示的顯示裝置10的製造方法。以下僅敘述兩者的差異處，相同或相似處則不再贅述。在將多個畫素電路基底彼此結合並堆疊於訊號線基底100上的步驟(步驟S104)之前，顯示裝置20的製造方法更包括在訊號線基底100上形成第一異方性導電層200，且在多個畫素電路基底中的至少一者上形成第二異方性導電層202。舉例而言，可在畫素電路基底120c上以及畫素電路基底120b上分別形成第二異方性導電層202。
綜上所述，本發明實施例藉由將多個畫素電路基底堆疊於訊號線基底上，可使多個畫素電路設置於同一像素區的不同水平面上。相較於將多個畫素電路形成於同一像素區的同一水平面上，本發明實施例的顯示裝置可具有較高的製程裕度。此外，亦可縮小像素區的面積，故可提高顯示裝置的解析度。另一方面，相較於將某些訊號線設置於像素區的外圍(邊框區)，本發明實施例的所有訊號線可設置於多個畫素電路的下方。換言之，本發明實施例的所有訊號線可形成於像素區的範圍內。如此一來，本發明實施例的顯示裝置可實現窄化邊框的目標。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10：顯示裝置 100：訊號線基底 104：基底 106、106a、106b、106c、106d：訊號線 108：絕緣層 110、110a、110b、110c、110d：垂直訊號連接結構 120a、120b、120c：畫素電路基底 130：畫素電路 132、132a、132b、132c：垂直連接結構 134a、134b、134c：導電通孔 136a、136b、136c：接墊 140：發光元件層 140a、140b、140c：發光元件 142：保護層 142a：無機層 142b：有機層 144：間隔結構 146：封裝層 AN：陽極 C：電容 CA：陰極 EM：發光層 L：走線 T：電晶體 VC1：第一垂直連接結構 VC2：第二垂直連接結構

Claims (11)

  1. 一種顯示裝置，包括：一訊號線基底，包括多條訊號線以及多個垂直訊號連接結構，其中該些垂直訊號連接結構分別電性連接於該些訊號線；多個畫素電路基底，堆疊於該訊號線基底上，其中每一畫素電路基底包括一畫素電路；以及一發光元件層，設置於該些畫素電路基底上，其中該發光元件層包括多個發光元件；多個第一垂直連接結構，設置於該些畫素電路基底中，其中該些第一垂直連接結構分別電性連接於該些發光元件與該些畫素電路之間；以及多個第二垂直連接結構，設置於該些畫素電路基底中，其中該些第二垂直連接結構分別電性連接於該些畫素電路與該些垂直訊號連接結構之間。
  2. 如申請專利範圍第1項所述的顯示裝置，其中該些畫素電路分別包括至少一電晶體。
  3. 如申請專利範圍第1項所述的顯示裝置，其中該些第一垂直連接結構中的至少一者貫穿該些畫素電路基底中的至少一者。
  4. 如申請專利範圍第1項所述的顯示裝置，其中該些第二垂直連接結構中的至少一者貫穿該些畫素電路基底中的至少一者。
  5. 如申請專利範圍第1項所述的顯示裝置，其中該些畫素電路在該訊號線基底上的多個正投影彼此重疊。
  6. 如申請專利範圍第1項所述的顯示裝置，其中該些發光元件與該些畫素電路在該訊號線基底上的多個正投影彼此重疊。
  7. 如申請專利範圍第1項所述的顯示裝置，更包括一第一異方性導電層以及多個第二異方性導電層，其中該第一異方性導電層設置於該訊號線基底與該些畫素電路基底之間，且該些第二異方性導電層分別設置於該些畫素電路基底之間。
  8. 一種顯示裝置的製造方法，包括：形成一訊號線基底，其中該訊號線基底包括多條訊號線以及多個垂直訊號連接結構，且該些垂直訊號連接結構分別電性連接於該些訊號線；形成多個畫素電路基底，其中該些畫素電路基底分別包括一畫素電路以及多個垂直連接結構；在該些畫素電路基底中的一者上形成一發光元件層，其中該發光元件層包括多個發光元件；將該些畫素電路基底彼此結合並堆疊於該訊號線基底上，其中該發光元件層覆蓋該些畫素電路，該些發光元件藉由該些垂直連接結構中的一第一集合分別電性連接於該些畫素電路，且該些垂直訊號連接結構藉由該些垂直連接結構中的一第二集合分別電性連接於該些畫素電路。
  9. 如申請專利範圍第8項所述的顯示裝置的製造方法，在將該些畫素電路基底彼此結合並堆疊於該訊號線基底上的步驟之前更包括：在該訊號線基底上形成一第一異方性導電層；以及在該些畫素電路基底中的至少一者上形成一第二異方性導電層。
  10. 如申請專利範圍第8項所述的顯示裝置的製造方法，其中該訊號線基底包括一透明基板以及一絕緣層，該絕緣層形成於該透明基板上，且該些訊號線以及該些垂直訊號連接結構形成於該絕緣層中。
  11. 如申請專利範圍第8項所述的顯示裝置的製造方法，在將該些畫素電路基底彼此結合並堆疊於該訊號線基底上的步驟之後更包括：將該訊號線基底結合至一透明基板上。
TW107113092A 2018-04-17 2018-04-17 顯示裝置及其製造方法 TWI682373B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107113092A TWI682373B (zh) 2018-04-17 2018-04-17 顯示裝置及其製造方法
CN201810612181.1A CN108807349A (zh) 2018-04-17 2018-06-14 显示装置及其制造方法
US16/166,172 US20190319080A1 (en) 2018-04-17 2018-10-22 Display apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107113092A TWI682373B (zh) 2018-04-17 2018-04-17 顯示裝置及其製造方法

Publications (2)

Publication Number Publication Date
TW201944375A TW201944375A (zh) 2019-11-16
TWI682373B true TWI682373B (zh) 2020-01-11

Family

ID=64087006

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113092A TWI682373B (zh) 2018-04-17 2018-04-17 顯示裝置及其製造方法

Country Status (3)

Country Link
US (1) US20190319080A1 (zh)
CN (1) CN108807349A (zh)
TW (1) TWI682373B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210057448A (ko) * 2019-11-12 2021-05-21 엘지디스플레이 주식회사 발광 표시 패널
KR20220016347A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN114255703B (zh) * 2020-09-21 2023-06-16 京东方科技集团股份有限公司 显示基板及显示装置
KR20220096469A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 중첩된 화소 구동부들을 포함하는 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201205801A (en) * 2010-07-29 2012-02-01 Samsung Mobile Display Co Ltd Display device and organic light emitting diode display
US20160254295A1 (en) * 2012-12-03 2016-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107342352A (zh) * 2016-04-04 2017-11-10 三星电子株式会社 发光二极管光源模块和显示设备
TW201810214A (zh) * 2016-05-31 2018-03-16 友達光電股份有限公司 顯示裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI298110B (en) * 2001-07-31 2008-06-21 Hitachi Ltd Liquid crystal display device
KR100574957B1 (ko) * 2003-11-21 2006-04-28 삼성전자주식회사 수직으로 적층된 다기판 집적 회로 장치 및 그 제조방법
US8771078B2 (en) * 2009-06-08 2014-07-08 Cfph, Llc Amusement device including means for processing electronic data in play of a game of chance
TWI569426B (zh) * 2015-12-24 2017-02-01 財團法人工業技術研究院 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法
CN107887403B (zh) * 2016-09-29 2020-11-17 昆山国显光电有限公司 有机发光二极管显示器及其制作方法
CN206470512U (zh) * 2017-02-28 2017-09-05 厦门天马微电子有限公司 阵列基板、显示面板以及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201205801A (en) * 2010-07-29 2012-02-01 Samsung Mobile Display Co Ltd Display device and organic light emitting diode display
US20160254295A1 (en) * 2012-12-03 2016-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107342352A (zh) * 2016-04-04 2017-11-10 三星电子株式会社 发光二极管光源模块和显示设备
TW201810214A (zh) * 2016-05-31 2018-03-16 友達光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
TW201944375A (zh) 2019-11-16
US20190319080A1 (en) 2019-10-17
CN108807349A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
TWI682373B (zh) 顯示裝置及其製造方法
US20210193777A1 (en) Display substrate and display device
US11538406B2 (en) Display substrate, display panel and spliced screen
TWI671572B (zh) 顯示面板及其製造方法
WO2019196840A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
WO2018036179A1 (zh) 触控结构、阵列基板和显示装置
TWI694280B (zh) 顯示裝置及其製造方法
WO2017045341A1 (zh) 触控结构及其制作方法、触控基板和显示装置
WO2020216208A1 (zh) 一种显示基板及其制作方法、显示装置
US10748880B2 (en) Micro LED display panel and manufacturing method thereof
US20220028933A1 (en) Array substrate and display device
US10651244B2 (en) Touch display panel, method for fabricating the same, and display device
WO2022100335A1 (zh) 显示面板、电子装置
CN109118956B (zh) 一种透明显示面板、显示装置和透明显示面板的制作方法
US11474633B2 (en) Touch control display panel, manufacturing method thereof, touch control display screen and spliced screen
CN113488599B (zh) 显示面板、显示面板的制备方法及显示装置
WO2021170042A1 (zh) 显示基板及其制作方法、显示装置
WO2020192286A1 (zh) 衬底基板及其制备方法、阵列基板以及显示装置
WO2021068165A1 (zh) 显示基板母板的制作方法和显示装置
WO2020062902A1 (zh) 显示面板及其制备方法、显示装置
WO2022088942A1 (zh) 显示面板、显示装置及显示面板的制造方法
CN112531001B (zh) 显示面板及制作方法、显示装置
WO2021159293A1 (zh) 显示面板、显示装置及显示面板的制作方法
WO2022252065A1 (zh) 阵列基板及显示装置
WO2023225840A1 (zh) 显示基板及其制作方法、显示装置