TWI668689B

TWI668689B - 用於鐵電記憶體之自我參考

Info

Publication number: TWI668689B
Application number: TW107106063A
Authority: TW
Inventors: 丹尼維莫卡帝
Original assignee: 美商美光科技公司
Priority date: 2017-02-24
Filing date: 2018-02-23
Publication date: 2019-08-11
Also published as: US10741234B2; US20190287600A1; US11043253B2; EP3586336A1; JP2020510949A; US20210383854A1; TW201842499A; EP3586336A4; US20180247687A1; US10290341B2; JP6827555B2; KR20190109567A; WO2018156416A1; CN110301009A; US20200395058A1; US11348630B2

Abstract

本發明描述用於自我參考記憶體單元之方法、系統及裝置。一單元之一參考值可透過該單元上之多個感測操作來產生。該單元可被感測若干次且至少兩個感測操作之一平均值可用作為另一感測操作之一參考。例如，該單元可被感測且所得電荷可儲存於一電容器處。該單元可偏壓至一狀態、可被再次感測、且所得電荷可儲存於另一電容器處。該單元可偏壓至另一狀態、可被第三次感測且所得電荷可儲存於另一電容器處。來自該第二及該第三感測操作之值可平均化且用作為與該第一感測操作之值相比較之一參考值以判定該單元之一邏輯狀態。

Description

用於鐵電記憶體之自我參考

下文大體上係關於記憶體器件且更具體而言，下文係關於鐵電記憶體之自我參考。記憶體器件廣泛用於將資訊儲存於諸如電腦、無線通信器件、攝影機、數位顯示器及其類似者之各種電子器件中。資訊藉由程式化一記憶體器件之不同狀態而儲存。例如，二進位器件具有兩種狀態，通常由一邏輯「1」或一邏輯「0」表示。在其他系統中，可儲存兩個以上狀態。為存取所儲存之資訊，電子器件可讀取或感測記憶體器件中之儲存狀態。為儲存資訊，電子器件可撰寫或程式化記憶體器件中之狀態。存在各種類型之記憶體器件，其等包含隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM (DRAM)、同步動態RAM (SDRAM)、鐵電RAM (FeRAM)、磁性RAM (MRAM)、電阻RAM (RRAM)、快閃記憶體及其他記憶體器件。記憶體器件可為揮發性或非揮發性。即使在無一外部電源存在下，非揮發性記憶體(例如快閃記憶體)可儲存資料達延伸時段。除非揮發性記憶體器件(例如DRAM)由一外部電源週期性刷新，否則非揮發性記憶體器件會隨時間失去其儲存狀態。一二進位記憶體器件可(例如)包含一充電或放電電容器。然而，一充電電容器透過洩漏電流隨時間放電以導致儲存資訊之損失。揮發性記憶體之某些特徵可提供諸如較快讀取或寫入速度之效能優點，而諸如在無需週期性刷新之情況下儲存資料之能力之非揮發性記憶體之特徵可係有利的。 FeRAM可使用類似於揮發性記憶體之器件架構但可歸因於將一鐵電電容器用作為一儲存器件而具有非揮發性性質。因此，FeRAM器件可具有相較於其他非揮發性及揮發性記憶體器件之改良效能。然而，一些FeRAM感測方案在記憶體單元上產生過量印記及疲勞且另外可能由於感測方案之一參考值中之變動而係不準確的。此可降低感測操作之可靠性或可減少記憶體單元之有效壽命。

交叉參考本專利申請案主張讓渡給其受讓人之2017年2月24日申請之名稱為「Self-Reference for Ferroelectric Memory」之Vimercati之美國專利申請案第15/442,182號之優先權。可使用透過一單元之多個感測操作產生一自我參考之一感測方案來實現記憶體單元之增加感測可靠性、印記及疲勞之減少及增加記憶體單元有效壽命。一鐵電記憶體單元可被感測多次以提取一系列電荷。如下文所描述，可使用待用於判定記憶體單元之所儲存之邏輯狀態之電容器來儲存電荷。多個感測操作可導致特定於該單元之特性之用於該單元之一參考值(一「自我參考」)，且單元可寫入或偏壓至感測操作之間的不同狀態，因此減少單元印記及疲勞同時增加留持性。一記憶體陣列內之記憶體單元(包含FeRAM單元)通常由一字線及一數位線存取。存取可包含寫入一單元(例如儲存一邏輯狀態)或讀取一單元(例如讀取所儲存之一邏輯狀態)。各單元可具有用於儲存單元之一邏輯值之一鐵電電容器或其他儲存組件。一單一數位線可連接許多記憶體單元且可連接至當啟動時可判定一記憶體單元之所儲存之邏輯狀態之一感測放大器。為促進所儲存之邏輯狀態之感測或讀取，感測放大器可產生一信號以基於所儲存之一系列電荷而判定記憶體單元在其特定狀態中之邏輯值。在產生一信號時，若干電容器可儲存與一特定感測操作相關聯之一電荷以及關於邏輯「1」及邏輯「0」狀態之值。此等值可指稱參考「1」及參考「0」。接著，值可提供至感測放大器以用於判定所儲存之邏輯狀態，且可能用於後續寫入操作。例如，經啟動之一感測放大器可比較表示經感測之一邏輯狀態之一第一儲存電荷與分別表示參考「1」及參考「0」之一第二儲存電荷及一第三儲存電荷之一平均值。藉由比較與經感測之一邏輯狀態相關聯之一電荷與與參考「1」及參考「0」相關聯之電荷之一平均值，一單元可比(例如)使用一靜態參考值或一逐陣列參考值更有效地感測。即，與一特定記憶體單元相關聯之一邏輯值可藉由使用相同於判定該邏輯值之一參考之單元而更容易地判定。例如，若無一自我參考，則一參考值可取樣其中一邏輯值「0」及一邏輯值「1」重疊之區域。在此類型之一感測方案中，可難以判定任一單元之邏輯值。然而，藉由產生一自我參考值，單元之一邏輯狀態可藉由解釋單元特定變動或特性來判定。下文在一記憶體陣列之情境中進一步描述上文所介紹之本發明之特徵。接著，描述支援自我參考之記憶體單元及陣列之電路、單元特性及時序圖。本發明之此等及其他特徵進一步由與鐵電記憶體之自我參考有關裝置圖、系統圖及流程圖繪示及參考與鐵電記憶體之自我參考有關裝置圖、系統圖及流程圖來描述本發明之此等及其他特徵。圖1繪示根據本發明之實例之支援用於鐵電記憶體之自我參考之一實例性記憶體陣列100。記憶體陣列100亦可指稱一電子記憶體裝置。記憶體陣列100包含可程式化以儲存不同狀態之記憶體單元105。各記憶體單元105可程式化以儲存兩種狀態，表示為一邏輯「0」或一邏輯「1」。在一些情況中，記憶體單元105經組態以儲存兩個以上邏輯狀態。一記憶體單元105可包含一電容器以儲存表示可程式化狀態之一電荷；例如，一充電及未充電電容器可分別表示兩個邏輯狀態。DRAM架構可普遍使用此一設計，且所採用之電容器可包含具有線性電極化性質之一介電材料。相比而言，一鐵電記憶體單元可包含具有一鐵電作為介電材料之一電容器。一鐵電電容器之電荷之不同位準可表示不同邏輯狀態。鐵電材料具有非線性極化性質；下文討論一鐵電記憶體單元105之一些細節及優點。可藉由啟動或選擇適當字線110及數位線115而對記憶體單元105執行諸如讀取及寫入之操作。字線110亦可指稱存取線而數位線115亦可指稱位元線。啟動或選擇一字線110或一數位線115可包含將一電壓施加於各自線。字線110及數位線115由導電材料製成。例如，字線110及數位線115由金屬(諸如銅、鋁、金、鎢等等)、金屬合金、其他導電材料或其類似者製成。根據圖1之實例，各列記憶體單元105連接至一單一字線110，而各行記憶體單元105連接至一單一數位線115。另外，例如，各列記憶體單元105及各行記憶體單元105可連接至一替代線(例如一板線)。藉由啟動一字線110及一數位線115 (例如將一電壓施加於字線110或數位線115)，一單一記憶體單元105可存取於字線110及數位線115之交叉點處。存取記憶體單元105可包含讀取或寫入記憶體單元105。一字線110及一數位線115之交叉點可指稱一記憶體單元之一位址。在一些架構中，一單元之邏輯儲存器件(例如一電容器)可由一選擇組件與數位線電隔離。字線110可連接至且可控制選擇組件。例如，選擇組件可為一電晶體且字線110可連接至電晶體之閘極。啟動字線110導致一記憶體單元105之電容器及其對應數位線115之間的一電連接或封閉電路。接著，數位線可經存取以讀取或寫入記憶體單元105。存取記憶體單元105可透過一列解碼器120及一行解碼器130控制。在一些實例中，一列解碼器120自記憶體控制器140接收一列位址及基於所接收之列位址而啟動適當字線110。類似地，一行解碼器130自記憶體控制器140接收一行位址且啟動適當數位線115。因此，藉由啟動一字線110及一數位線115，可存取一記憶體單元105。在存取記憶體單元105之後，記憶體單元105可由感測組件125讀取或感測以判定記憶體單元105之儲存狀態。例如，在存取記憶體單元105之後，記憶體單元105之鐵電電容器可在其對應數位線115上放電。對鐵電電容器放電可基於偏壓或將一電壓施加於鐵電電容器。放電可引起數位線115之電壓之一改變，感測組件125將該改變與一參考電壓(圖中未展示)相比較以判定記憶體單元105之儲存狀態。例如，若數位線115具有高於參考電壓之一電壓，則感測組件125可判定記憶體單元105之儲存狀態係一邏輯「1」且反之亦然。如本文所描述，源自一單元105之一感測操作之電荷可儲存於一電容器(圖中未展示)中。感測組件125可比較多個感測操作之一平均值與另一感測操作以判定基於特定於一單元105之一參考值之單元105之一邏輯值。如下文參考圖4所描述，感測組件125可使用儲存於各種電容器中之值。感測組件125可包含各種電晶體或放大器以偵測及放大信號中之一差異，其可指稱鎖存。感測組件125亦可包含一或多個感測電容器，如參考圖4所描述。接著，記憶體單元105之經偵測之邏輯狀態可透過行解碼器130輸出作為輸出135。記憶體單元105可藉由且啟動相關字線110及數位線115設定或寫入。如上文所討論，啟動一字線110將記憶體單元105之對應列電連接至其各自數位線115。藉由當啟動字線110時控制相關數位線115，一記憶體單元105可寫入，即，一邏輯值可儲存於記憶體單元105中。行解碼器130可接受待寫入記憶體單元105之資料(例如輸入135)。一鐵電記憶體單元105可藉由跨越鐵電電容器施加一電壓而寫入。如本文所描述，一記憶體單元105可被感測若干次且至少兩個感測操作之一平均值可用作為另一感測操作之一參考。此類型之方案可涉及自單元105讀取及寫入單元105之一序列。例如，一單元105可被感測且所得電荷可儲存於一電容器(圖中未展示)處。單元可偏壓至一狀態、可被再次感測、且所得電荷可儲存於另一電容器(圖中未展示)處。單元可偏壓至另一狀態、可被第三次感測且所得電荷可儲存於另一電容器(圖中未展示)處。來自該第二及該第三感測操作之值可平均化且用作為與該第一感測操作之值相比較之一參考值以判定單元之一邏輯狀態。下文更詳細討論此程序。在一些記憶體架構中，存取記憶體單元105可降級或破壞所儲存之邏輯狀態且可執行重寫或刷新操作以將原始邏輯狀態回傳至記憶體單元105。例如，在DRAM中，電容器可在一感測操作期間部分或完全放電以破壞所儲存之邏輯狀態。因此，邏輯狀態可在一感測操作之後重寫。另外，啟動一單一字線110可導致列中之所有記憶體單元之放電；因此，列中之若干或所有記憶體單元105可需要重寫。一些記憶體架構(包含DRAM)可隨時間拾取其儲存狀態直至其由一外部電源週期性刷新。例如，一充電電容器可透過洩漏電流隨時間放電以導致所儲存之資訊之損失。此等所謂之揮發性記憶體器件之刷新率可相對較高(例如就DRAM陣列而言，每秒數十次刷新操作)，其可導致顯著電力消耗。由於記憶體陣列越來越大，因此增加電力消耗會抑制記憶體陣列(尤其係依靠一有限電源(諸如一電池)之行動器件)之部署或操作(例如電力供應、熱產生、材料限制等等)。如下文所討論，鐵電記憶體單元105可具有可導致相對於其他記憶體架構之改良效能有益性質。例如，因為鐵電記憶體單元趨向於不太受所儲存之電荷之降級影響，所以採用鐵電記憶體單元105之一記憶體陣列100可需要較少或無刷新操作，且可因此需要較少電力來操作。另外，採用其中單元在各感測操作期間存取及寫入若干次之本文所描述之感測方案可允許記憶體單元105之較大留持能力，同時減少印記及疲勞。記憶體控制器140可透過各種組件(諸如列解碼器120、行解碼器130及感測組件125)控制記憶體單元105之操作(例如讀取、寫入、重寫、刷新等等)。記憶體控制器140可產生列及行位址信號以啟動所要字線110及數位線115。記憶體控制器140亦可產生及控制在記憶體陣列100之操作期間所使用之各種電壓電位。一般而言，本文所討論之所施加之一電壓之振幅、形狀或持續時間可調整或改變且可不同於操作記憶體陣列100之各種操作。此外，可同時存取記憶體陣列100內之一個、多個或所有記憶體單元105。例如，可在其中所有記憶體單元105或記憶體單元105之一群組設定為一單一邏輯狀態之一重設操作期間同時存取記憶體陣列100之多個或所有單元。圖2繪示根據本發明之實例之支援用於鐵電記憶體之自我參考之一實例性電路200。電路200包含一鐵電記憶體單元105-a、字線110-a、數位線115-a及感測組件125-a，其等可分別為一記憶體單元105、字線110、數位線115及感測組件125之實例，如參考圖1所描述。電路200亦包含選擇組件220、虛擬接地225、參考線230及諸如電容器205之一邏輯儲存組件，其可包含兩個導電端子(包含板210及單元底部215)。在圖2之實例中，電容器205之端子由一絕緣鐵電材料分離。如上文所描述，各種狀態可藉由對電容器205充電或放電(即極化電容器205之鐵電材料)而儲存。可藉由操作電路200中所表示之各種元件而讀取或感測電容器205之儲存狀態。如圖中所描繪，電容器205可與數位線115-a電子通信。因此，當關閉選擇組件220時，電容器205可與數位線115-a隔離，而當啟動選擇組件220以選擇鐵電記憶體單元105-a時，電容器205可連接至數位線115-a。換言之，可使用與鐵電電容器205電子通信之選擇組件220來選擇鐵電記憶體單元105-a，其中鐵電記憶體單元105-a包含選擇組件220及鐵電電容器205。啟動選擇組件220可指稱選擇記憶體單元105-a。在一些情況中，選擇組件220係一電晶體且其操作藉由將一電壓施加於電晶體閘極來控制，其中電壓量值大於電晶體之臨限量值。字線110-a可啟動選擇組件220；例如，施加於字線110-a之一電壓施加於電晶體閘極以連接電容器205與數位線115-a。在其他實例中，可切換選擇組件220及電容器205之位置使得選擇組件220連接於板210線與單元板215之間且使得電容器205介於數位線115-a與選擇組件220之其他端子之間。在此實施例中，選擇組件220可透過電容器205保持與數位線115-a電子通信。此組態可與讀取及寫入操作之替代時序及偏壓相關聯。歸因於電容器205之板之間的鐵電材料，且如下文所更詳細討論，電容器205可不在連接至數位線115-a之後放電。替代地，板210可由一外部電壓偏壓以導致電容器205上之所儲存之電荷中一改變。所儲存之電荷中之該改變對應於電容器205之一邏輯狀態。施加於電容器205之一電壓改變電容器205之電荷。接著，所儲存之電荷中之該改變可藉由感測組件125-a與一或多個參考電荷(例如參考「0」或參考「1」)相比較以判定記憶體單元105-a中之所儲存之邏輯狀態。為寫入記憶體單元105-a，一電壓可施加於電容器205。可使用各種方法。例如，選擇組件220可透過字線110-a啟動以將電容器205電連接至數位線115-a。一電壓可藉由透過數位線115-a控制板210及單元底部215之電業施加於電容器205。兩個寫入一邏輯「0」，板210可變高，即，可施加一正電壓，而單元底部215可變低，即，連接至虛擬接地225、接地或可施加負電壓。執行相反程序以寫入一邏輯「1」，即，板210變低而單元底部215變高。數位線115-a之電壓中之改變可取決於其固有電容。即，當電荷流過數位線115-a時，一些有限電荷可儲存於數位線115-a中且所得電壓取決於固有電容。固有電容可取決於數位線115-a之物理特性(包含數位線115-a之尺寸)。數位線115-a可連接許多記憶體單元105，所以數位線115-a可具有導致一不可忽略之電容(例如約微微法拉(pF))之一長度。接著，數位線115-a之所得電壓可藉由感測組件125-a與一參考(例如參考線230之一電壓)相比較以判定記憶體單元105-a中之所儲存之邏輯狀態。可使用其他感測程序。感測組件125-a可包含各種電晶體或放大器以偵測及放大信號中之一差異，其可指稱鎖存。感測組件125-a可包含接收及比較數位線115-a及參考線230之電壓(其可為一參考電壓)之一感測放大器。另外，感測組件125-a可比較(例如)儲存於各種電容器(圖中未展示)處之電荷，如參考圖4所描述。感測放大器輸出可基於該比較而驅動為較高(例如一正供應電壓)或較低(例如負或接地供應電壓)供應電壓。例如，若數位線115-a具有高於參考線230之一電壓，則感測放大器輸出可驅動至一正供應電壓。在一些情況中，感測放大器可額外地將數位線115-a驅動至供應電壓。接著，感測組件125-a可鎖存感測放大器之輸出及/或數位線115-a之電壓，其可用於判定記憶體單元105-a中之儲存狀態(例如邏輯「1」)。替代地，若數位線115-a具有低於參考線230之一電壓，則感測放大器輸出可驅動至一負或接地電壓。類似地，感測組件125-a可鎖存感測放大器輸出以判定記憶體單元105-a中之儲存狀態(例如邏輯「0」)。接著，記憶體單元105-a之鎖存邏輯狀態可(例如)作為參考圖1之輸出135透過行解碼器130輸出。如此處所描述，參考值可為由自連續感測操作平均化電荷引起之一電壓。自連續感測操作平均化電荷可需要計算電荷之一數值平均值。替代地，自連續感測操作平均化電荷可關於電荷共用。因此，不同於其中一參考值係靜態或逐陣列之方案，參考線230可被組態成具有一單元特定值或自我參考。參考線230可包含或表示與若干電容器(圖中未展示)之一耦合，如參考圖4所描述。虛擬接地225可提供一虛擬接地至數位線115-a。虛擬接地225可透過一開關235與數位線115-a分離。在一些實例中，開關235可為一電晶體，或可為與感測組件125-a及數位線115-a串聯連接之一電晶體。在一些情況中，電晶體包括一p型FET。圖3繪示根據本發明之實例操作之一鐵電記憶體單元之磁滯曲線300-a及300-b之非線性電性質之一實例。磁滯曲線300-a及300-b繪示寫入及讀取程序。根據圖3之實例，磁滯曲線300-a可表示讀取讀取邏輯狀態「0」而磁滯曲線300-b可表示讀取讀取邏輯狀態「1」。磁滯曲線300-a及300-b描繪作為一電壓差V之一函數儲存於一鐵電電容器(例如圖2之電容器205)上之電荷Q。一鐵電材料之特徵在於一自發電極化，即其在一電場之存在下維持一非零電極化。實例性鐵電材料包含鈦酸鋇(BaTiO3)、鈦酸鉛(PbTiO3)、鋯鈦酸鉛(PZT)及鈦酸鍶鉍(SBT)。本文所描述之鐵電電容器可包含此等或其他鐵電材料。一鐵電電容器內之電極化導致鐵電材料之表面處之一淨電荷且透過電容器端子吸引相反電荷。因此，電荷儲存於鐵電材料及電容器端子之介面處。因為電極化可在一施加於外部之一電場之存在下維持相對長時間(甚至無限期)，所以與(例如) DRAM陣列中所採用之電容器相比較，電荷洩漏會限制減少。此可降低針對一些DRAM架構執行如上文所描述之刷新操作。磁滯曲線300-a及300-b可自一電容器之一單一端子之角度來理解。舉實例而言，若鐵電材料具有一負極化，則正電荷在端子處累積。同樣地，若鐵電材料具有一正極化，則負電荷在端子處累積。另外，應理解磁滯曲線300-a及300-b中之電壓表示跨越電容器之一電壓差且係雙向。例如，一正電壓可藉由將一正電壓施加於所討論之端子(例如圖2之一單元板210)而實現及將第二端子(例如圖2之一單元底部215)維持於接地(或近似0伏特(0V))。一負電壓可藉由將所討論之端子維持在接地處及將一正電壓施加於第二端子，即正電壓可施加以負極化所討論之端子。類似地，兩個正電壓、兩個負電壓或正電壓及負電壓之任何組合可施加於適當電容器端子以產生磁滯曲線300-a及300-b中所展示之電壓差。如磁滯曲線300-a之所描繪，鐵電材料可維持具有一零電壓差之一負極化以導致可能的充電狀態305-a。另外，如磁滯曲線300-b中所描繪，鐵電材料可維持具有一零電壓差之一正極化以導致可能電荷狀態305-b。根據圖3之實例，電荷狀態305-a表示一邏輯「0」狀態而電荷狀態305-b表示一邏輯「1」狀態。另外，電荷狀態305-a及305-b可指稱剩餘極化(Pr)值，即在移除一外部偏壓(例如一電壓)之後保持之極化(或電荷)。在一些實例中，各自電荷狀態之邏輯值可反轉以適應用於操作一記憶體單元之其他方案。一邏輯「0」或「1」可藉由控制鐵電材料之電極化而寫入記憶體單元，且因此，藉由施加一電壓而寫入電容器端子上之電荷。例如，在圖300-a中，跨越電容器施加一淨正電壓導致電荷累積直至達到電荷狀態310-a。例如，此電荷可表示對應於信號340-a之一感測邏輯狀態，且該電荷可儲存於一感測電容器(例如圖4之感測電容器405)中。在移除電壓之後，電荷狀態310-a依循曲線300-a上之一路徑直至其達到零伏特處之電荷狀態315-a。電荷狀態320-a可藉由跨越電容器施加一淨正電壓而獲得。例如，此電壓可等於所施加以達到電荷狀態310-a之電壓。例如，此電荷可表示參考「0」信號345-a且電荷可儲存於另一感測電容器(例如圖4之感測電容器410)中。將一淨負電壓施加於具有電荷狀態320-a之一電容器可導致電荷狀態325-a，及自具有電荷狀態325-a之電容器移除淨負電壓可導致零伏特處之電荷狀態330-a。將一正電壓施加於具有電荷狀態330-a之電容器可導致電荷狀態335-a，其可表示參考「1」信號350-a，且電荷可儲存於另一感測電容器(例如圖4之感測電容器415)中。此電荷可與所施加以獲得電荷狀態310-a及320-a之電壓相關聯或成比例。另外，所施加之淨正電壓及所施加之淨負電壓可為相同電壓值，其中各電壓值具有一相反極性。類似地，在圖300-b中，跨越電容器施加一淨正電壓可導致電荷累積直至達到電荷狀態310-b。例如，此電荷可表示對應於信號340-b之一感測邏輯狀態，且該電荷可儲存於一感測電容器(例如圖4之感測電容器405)中。在移除電壓之後，電荷狀態310-b依循沿著曲線300-b上之一路徑直至其達到零伏特處之電荷狀態315-b。電荷狀態320-b可藉由跨越電容器施加一淨正電壓而獲得。例如，此電荷可表示參考「0」信號345-b且電荷可儲存於一感測電容器(例如圖4之感測電容器410)中。將一淨負電壓施加於具有電荷狀態320-b之一電容器可導致電荷狀態325-b，及自具有電荷狀態325-b之電容器移除淨負電壓可導致零伏特處之電荷狀態330-b。將一正電壓施加於具有電荷狀態330-b之電容器可導致電荷狀態335-b，其可表示參考「1」信號350-b，且電荷可儲存於一感測電容器(例如圖4之感測電容器415)中。另外，所施加之淨正電壓及所施加之淨負電壓可為相同電壓值，其中各電壓值具有一相反極性。如圖300-a之實例中所描繪，信號360-a可提供至一感測放大器(例如圖4之感測組件125-b)以用於判定記憶體單元之感測邏輯值。藉由將(例如)與信號340-a之一感測邏輯狀態相關聯之電荷及一參考值355-a提供至一感測放大器(例如圖4之感測組件125-b)而判定信號360-a。參考值355-a可為與參考「0」信號345-a及參考「1」信號350-a相關聯之電荷之一平均值。如圖300-b之實例中所描繪，信號360-b可提供至一感測放大器(例如圖2之感測組件125-a)以用於判定記憶體單元之感測邏輯值。可藉由將(例如)與對應於信號340-b之感測邏輯狀態相關聯之電荷及一參考值355-b提供至一感測放大器而判定信號360-b。參考值355-b可為與參考「0」信號345-b及參考「1」信號350-b相關聯之電荷之一平均值。如上文所討論，讀取不使用一鐵電電容器之一記憶體單元可降級或損壞所儲存之邏輯狀態。然而，一鐵電記憶體單元可在一讀取操作之後維持初始邏輯狀態。例如，若儲存電荷狀態305-b，則電荷狀態可在一感測操作期間依循至電荷狀態310-b之一路徑且在移除電壓之後，電荷狀態可藉由依循相反方向上之一路徑而恢復至初始電荷狀態305-b。圖4繪示根據本發明之一實例之支援用於鐵電記憶體之自我參考之一實例性電路400。電路400包含感測電容器405、410及415、感測放大器(例如感測組件125-b)、電晶體425及開關組件430、435、440、445、450及455。電晶體425亦可指稱開關組件425。感測組件125-b可包含節點460及節點465，其等可分別指稱輸入節點及參考節點。在一些實例中，開關組件430、435、440、445、450及455可為電晶體。開關組件430、435及440可指稱一第一組開關組件，而開關組件445、450及455可指稱一第二組開關組件。另外，電路400包含記憶體單元105-b、字線110-b、數位線115-b、感測組件125-b、電容器205-a、板210-a、單元底部215-a、選擇組件220-a、虛擬接地225-a，其可經由一開關235-a (例如一額外開關組件)與數位線115-b電子通信。此等各種組件可為如參考圖1及圖2所描述之組件之實例。可使用與鐵電電容器205電子通信之選擇組件220-a選擇鐵電記憶體單元105-a，其中鐵電記憶體單元105-b包含選擇組件220-a及鐵電電容器205-a。例如，選擇組件220-a可為一電晶體(例如一FET)且可由使用字線110-b施加於一電晶體之一閘極之一電壓啟動。一電壓可基於選擇鐵電記憶體單元105-b而施加於鐵電電容器205-a，其可導致數位線115-b上之一電荷。電晶體425可為一閘極，其中數位線115-b之電壓量值可大於電晶體425之臨限量值。第一組開關組件可以一串聯組態與電晶體425連接，電晶體425可以一串聯組態與三個其他開關組件連接，各開關組件以一串聯組態與感測電容器405、410及415連接。當閉合開關組件430時，感測電荷(例如圖3之感測信號340-a)可儲存於感測電容器405處。感測電容器405處之所儲存之電荷對應於與鐵電記憶體單元105-b之感測邏輯狀態相關聯之一值。隨後，額外電壓可跨越電容器205-a施加以導致對應於一參考「0」信號(例如圖3之參考「0」信號345-a)及一參考「1」信號(例如圖3之參考「1」信號350-a)之電荷。此等電荷可分別儲存於(例如)感測電容器410及415處。儲存於感測電容器405處之一電荷可提供至感測組件125-b以用於判定記憶體單元105-b之邏輯值。另外，分別儲存於感測電容器410及415處之電荷亦可提供至感測組件125-b。例如，儲存於感測電容器410及415處之電荷可經平均化以在與儲存於感測電容器405處之電荷相比較之前判定一參考值(例如圖3之參考值355-a)。在一些情況中，比較儲存於感測電容器405處之電荷與參考值包含啟動與感測電容器405電子通信之感測組件125-b。開關組件430、435及440打開或閉合以促進電荷提供至感測電容器及感測組件125-b。例如，當將一電荷儲存至感測電容器405時，開關組件430可閉合而開關組件435及440可打開。類似地，當將一電荷儲存至感測電容器410或415時，開關組件430可打開而開關組件435或440可取決於所儲存之電荷而打開或閉合。另外，開關組件445、450及455控制提供至感測組件125-b之電荷。例如，當提供分別儲存於感測電容器410及415處之電荷時，開關組件450及455可閉合而開關組件445可打開。另外，當將儲存於感測電容器405處之電荷提供至感測放大器時，開關組件450可打開而開關組件445可閉合。儲存於感測電容器405、410及415處之電荷提供至感測組件125-b以計算一參考值及一信號(例如圖3之信號360-a)兩者。此等電荷值可提供至感測組件125-b，其可計算表示參考值之該等值之一平均值。接著，參考值與儲存於感測電容器405處之電荷狀態以計算信號，其可用於判定與記憶體單元相關聯之邏輯值。例如，儲存於感測電容器410及415處之電荷可用於計算一參考值且接著與儲存於感測電容器405處之電荷相比較。參考值可計算為儲存於感測電容器410及415處之電荷之一數值平均值。另外，例如，可基於在儲存於感測電容器410及415處之電荷之間共用之電荷而計算參考值。可基於參考值與源自儲存於感測電容器405處之電荷之電壓之間的差值而判定記憶體單元之邏輯值。圖5繪示操作支援用於鐵電記憶體之自我參考之一鐵電記憶體單元之一時序圖500之一實例。時序圖包含沿垂直軸之電壓(V)及沿水平軸之時間(t)；且圖500可表示一讀取操作之至少一部分。作為時間之一函數之各種組件之電壓亦在時序圖500上表示。例如，時序圖500包含讀取電壓505、負電壓510、字線電壓515、板線電壓520、數位線電壓525、參考「1」電壓530、參考「0」電壓535及參考值電壓540。時序圖500可源自參考圖4所描述之操作電路400，且以下討論係在圖4中所描繪之組件之情境中。如上文所討論，各種狀態可由電容器205-a儲存；電容器205-a可初始化為一第一狀態或一第二狀態。例如，電容器205-a可藉由啟動選擇組件220-a及將一電壓(例如一寫入電壓)施加於電容器205-a而初始化為一第一狀態或一第二狀態。將電壓施加於電容器205-a可至少部分地基於選擇組件220-a之啟動。為讀取由電容器205-a儲存之狀態，跨越電容器205-a之電壓可由數位線共用(例如藉由啟動選擇組件220-a)，其繼而可由感測組件125-b取樣。跨越電容器205-a施加之電壓可暫時儲存於感測電容器405處。啟動選擇組件220-a可包含將一啟動電壓施加於選擇組件220-a；例如，可藉由將字線電壓515施加於選擇組件220-a之閘極而選擇單元105-b。啟動選擇組件220-a可將電容器205-a電連接至數位線115-b使得數位線電壓525追蹤電容器底部電壓。在間隔545處，可施加讀取電壓505使得板線電壓520達到一臨限值。記憶體單元之初始邏輯狀態(例如圖3之信號340-a之感測邏輯狀態)感測於間隔545處。一臨限讀取值可大於用於寫入單元之一臨限寫入值。因此，當板線電壓520施加於單元板210-a時，跨越電容器205-a之電壓可達到一平衡狀態或臨限值(例如圖4之電壓530或電壓535)，其可取決於一電荷狀態305-a或305-b，且因此取決於一邏輯「0」或「1」，如參考圖3所描述。在間隔550處，可藉由移除讀取電壓505而將板線電壓重設為零(0 V)。例如，選擇組件220-a可關閉使得電容器205-a與數位線115-b隔離。因此，電容器205-a之隔離可基於數位線電壓已達到一臨限值之判定。隔離可包含中斷電容器205-a之一端子與數位線115-b之間的一連接。電容器205-a可在啟動感測組件125-b之前與數位線115-b隔離。在間隔555處，可重新施加讀取電壓505使得板線電壓520可再次達到一臨限值。與參考「0」狀態(例如圖3之參考「0」345-a)相對應之值可感測於間隔555處。此所得值電壓540-a可感測為如參考圖3及圖4所描述。例如，表示參考「0」信號345-a之電荷可儲存於感測電容器410處。此電荷可藉由啟動電晶體425及閉合開關組件435同時打開開關組件430及440而感測。接著，所得電荷可藉由打開開關組件435而保持在感測電容器410處。在間隔560處，可施加一負電壓510以導致參考圖3之電荷狀態325-a。在間隔560處，板線可接地(0 V)且數位線電壓525可偏壓至讀取電壓505。在將數位線電壓偏壓至讀取電壓505之後，數位線電壓525可在間隔565處接地(0 V)以導致參考圖4之電荷狀態330-a。接著，可重新施加讀取電壓505使得板線電壓520再次偏壓至讀取電壓505。與參考「1」狀態(例如圖3之參考「1」350-a)相對應之值可感測於間隔570處。此所得值電壓540-b可感測為如參考圖3及圖4所描述。例如，表示參考「1」信號350-a之電荷可儲存於感測電容器415處。此電荷可藉由啟動電晶體425及閉合開關組件440同時打開開關組件430及445而感測。接著，所得電荷可藉由打開開關組件440而保持在感測電容器415處。在間隔575處，參考值電壓540藉由自間隔555提供參考「0」值(例如值電壓540-a)且自間隔575提供參考「1」值(例如值電壓540-b)參考而產生。例如，參考值電壓540可藉由閉合參考圖4之開關組件450及455而平均化參考「0」值及參考「1」值而產生。在間隔580處，此等值提供至一感測放大器(例如圖4之感測組件125-b)且在間隔585處，一邏輯值寫回記憶體單元。圖6繪示根據本發明之各種實施例之支援用於鐵電記憶體之自我參考之一記憶體陣列100-a之一方塊圖600。記憶體陣列100-a可指稱一電子記憶體裝置，且可為如參考圖1所描述之一記憶體控制器140之一組件之一實例。記憶體陣列100-a可包含一或多個記憶體單元105-c、一記憶體控制器140-a、一字線110-c、一板210-b線、一參考組件620、一感測組件125-c、一數位線115-c及一鎖存器625。此等組件可彼此電子通信且可執行本文所描述之功能之一或多者。在一些情況中，記憶體控制器140-a可包含偏壓組件610及時序組件615。記憶體控制器140-a可與字線110-c、數位線115-c、感測組件125-c及板線210-b電子通信，其等可為參考圖1及圖2之字線110、數位線115、感測組件125及板線210之實例。在一些情況中，參考組件620、感測組件125-c及鎖存器625可為記憶體控制器140-a之組件。在一些實例中，數位線115-c與感測組件125-c及鐵電記憶體單元105-c之一鐵電電容器電子通信。一邏輯狀態(例如一第一或第二邏輯狀態)可寫入鐵電記憶體單元105-c。字線110-c可與記憶體控制器140-a及鐵電記憶體單元105-c之一選擇組件電子通信。板210-b線可與記憶體控制器140-a及鐵電記憶體單元105-c之鐵電電容器之一般電子通信。感測組件125-c可與記憶體控制器140-a、數位線115-c、鎖存器625及參考線電子通信。參考組件620可與記憶體控制器140-a及參考線電子通信。除上文未列之組件之外，此等組件亦可經由其他組件、連接件或匯流排與記憶體陣列100-a內部及外部兩者之其他組件電子通信。記憶體控制器140-a可經組態以藉由將電壓施加於該等各種節點而啟動字線110-c、板210-b線或數位線115-c。例如，偏壓組件610可經組態以施加一電壓以操作記憶體單元105-c以如上文所描述讀取或寫入記憶體單元105-c。在一些情況中，記憶體控制器140-a可包含一列解碼器、行解碼器或兩者，如參考圖1所描述。此可使記憶體控制器140-a能夠存取一或多個記憶體單元105-c。偏壓組件610亦可提供一或多個電壓至參考組件620以產生感測組件125-c之一參考信號。另外，偏壓組件610可提供用於感測組件125-c之操作之一電壓。在一些情況中，記憶體控制器140-a可使用時序組件615執行其操作。例如，時序組件615可控制各種字線選擇或板偏壓之時序，其包含用於切換及電壓施加之時序以執行本文所討論之記憶體功能(諸如讀取及寫入)。在一些情況中，時序組件615可控制偏壓組件610之操作。參考組件620可包含各種組件以產生感測組件125-c之一參考信號。參考組件620可包含經組態以產生一參考信號之電路。例如，參考組件620可包含經由複數個開關組件(例如如圖4中所展示)與數位線電子通信之複數個感測電容器。該複數個中之一第一感測電容器可經由一第一開關組件與數位線耦合且經由一第二開關組件與感測組件125-c耦合。該複數個中之一第二感測電容器可經由一第三開關組件與數位線耦合且經由一第四開關組件與感測組件125-c耦合。該複數個中之一第三感測電容器可經由一第五開關組件與數位線耦合且經由一第六開關組件與感測組件125-c耦合。在一些情況中，可使用其他鐵電記憶體單元105-c實施參考組件620。控制器140-a可與參考組件620之該複數個感測電容器電子通信。控制器可操作以控制第一開關組件、第三開關組件及第五開關組件。例如，控制器140-a可操作以控制開關組件以將與該複數個中之一第一感測操作相關聯之一第一電荷儲存於第一感測電容器處，將與該複數個中之一第二感測操作相關聯之一第二電荷儲存於第二感測電容器處及將與該複數個中之一第三感測操作相關聯之一第三電荷儲存於該第三感測電容器處。記憶體控制器140-a可操作以在提取與第一感測操作相關聯之一第一電荷之後設定一記憶體單元之一第一條件。記憶體控制器140-a亦可操作以在提取與第二感測操作相關聯之一第二電荷之後設定記憶體單元之一第二條件及在提取與第三感測操作相關聯之第三電荷之後重設記憶體單元之第一條件。在一些實例中，記憶體控制器140-a可包含或可支援用於將一第一電壓施加於一鐵電記憶體單元(例如記憶體單元105-c)以起始複數個感測操作之構件。記憶體控制器140-a可包含或可支援用於至少部分地基於該複數個感測操作之兩個感測操作之一平均值而判定鐵電記憶體單元之一參考電壓之構件。在其他實例中，記憶體控制器140-a可包含或可支援用於至少部分地基於參考電壓與該複數個感測操作之一額外感測操作之一感測電壓而判定鐵電記憶體單元之一邏輯狀態之構件。在一些實例中，記憶體控制器140-a可包含或可支援用於控制一第一開關組件、一第三開關組件及一第五開關組件之構件。記憶體控制器140-a可包含或可支援用於將與該複數個中之一第一感測操作相關聯之一第一電荷儲存於第一感測電容器處之構件。在一些實例中，記憶體控制器140-a可包含或可支援用於將與該複數個中之一第二感測操作相關聯之一第二電荷儲存於第二感測電容器處之構件。在其他實例中，記憶體控制器140-a可包含或可支援用於將與該複數個中之一第三感測操作相關聯之一第三電荷儲存於第三感測電容器處之構件。在其他實例中，記憶體控制器140-a可包含或可支援用於在提取與第一感測操作相關聯之第一電荷之後設定鐵電記憶體單元之一第一條件之構件。記憶體控制器140-a可包含或可支援用於在提取與第二感測操作相關聯之第二電荷之後設定鐵電記憶體單元之一第二條件之構件。另外或替代地，記憶體控制器140-a可包含或可支援用於在提取與第三感測操作相關聯之第三電荷之後重設鐵電記憶體單元之第一條件之構件。在其他實例中，記憶體控制器140-a可包含或可支援用於控制一第二開關組件、一第四開關組件及一第六開關組件之構件。記憶體控制器140-a可包含或可支援用於判定參考電壓及比較參考電壓及額外感測操作之感測電壓之構件。感測組件125-c可比較來自記憶體單元105-c之一信號(透過數位線115-c)與來自參考組件620之一參考信號。在判定邏輯狀態之後，感測組件可接著將一感測電壓儲存於鎖存器625中，其中感測組件可根據記憶體陣列100-a係一部分之一電子器件之操作使用。感測組件125-c可包含與鎖存器及鐵電記憶體單元電子通信之一感測放大器。因此，記憶體控制器140-a可操作以控制參考組件620之開關組件以使用感測組件125-c判定一記憶體單元之一狀態。例如，記憶體控制器140-a可操作以控制第二開關組件，第四開關組件及第六開關組件以判定參考電壓及比較參考電壓及與感測組件125-c組合之額外感測操作之一感測電壓。記憶體控制器140-a或其各種子組件之至少一些可在硬體、由一處理器執行之軟體、韌體或其等之任何組合中實施。若在由一處理器執行之軟體中實施，則記憶體控制器140-a及/或其各種子組件之至少一些之功能可由一通用處理器、一數位信號處理器(DSP)、一應用特定積體電路(ASIC)、一場可程式化閘陣列(FPGA)或經設計以執行本發明中所描述之功能之其他可程式化邏輯器件、離散閘極或電晶體邏輯、離散硬體組件或其等之任何組合執行。記憶體控制器140-a及/或其各種子組件之至少一些可實體定位於各種位置處，包含經分佈使得功能之部分由一或多個實體器件在不同實體位置處實施。在一些實例中，記憶體控制器140-a及/或其各種子組件之至少一些可為根據本發明之各種實施例之一單獨及不同組件。在其他實例中，記憶體控制器140-a及/或其各種子組件之至少一些可與一或多個其他硬體組件組合，包含(但不限於)一接收器、一傳輸器、一收發器、本發明中所描述之一或多個其他組件或根據本發明之各種實施例之其等之一組合。記憶體控制器140-a可感測一鐵電記憶體單元之一第一狀態、在感測該第一狀態之後，感測該鐵電記憶體單元之一第二狀態及在感測該第一狀態及該第二狀態之後，感測該鐵電記憶體單元之一第三狀態，其中與該第三狀態相關聯之一邏輯值與與該第二狀態相關聯之一邏輯值相反。記憶體控制器140-a可基於該第一狀態與該第二狀態及該第三狀態之一平均值之一比較而判定與該第一狀態相關聯之一邏輯值。平均化該第二狀態及該第三狀態可需要計算一數值平均值。替代地，平均化該第二狀態及該第三狀態可關於電荷共用。記憶體控制器140-a亦可將一第一電壓施加於一鐵電記憶體單元以起始一組感測操作以基於該組之兩個感測操作之一平均值而判定該鐵電記憶體單元之一參考電壓，識別係該參考電壓及該組感測操作之一額外感測操作之一感測電壓之一函數之一信號，及基於該信號而判定該鐵電記憶體單元之一邏輯狀態。圖7繪示根據本發明之各種實施例之包含支援用於鐵電記憶體之自我參考之一器件705之一系統700的一圖。參考圖1，器件705可為如上文所描述之記憶體控制器140之組件之一實例或包含如上文所描述之記憶體控制器140之組件。器件705可包含用於雙向語音及資料通信之組件，其包含用於傳輸及接收通信之組件、包含具有記憶體控制器140-b及記憶體單元105-d、基本輸入/輸出系統(BIOS)組件715、處理器710、I/O控制器725及周邊組件720之記憶體陣列100-b。此等組件可經由一或多個匯流排(例如匯流排730)電子通信。記憶體單元105-d可儲存資訊(即以一邏輯狀態之形式)，如本文所描述。 BIOS組件715可為包含操作為韌體之BIOS之一軟體組件，其可初始化及運行各種硬體組件。BIOS組件715亦可管理一處理器與各種其他組件(例如周邊組件、輸入/輸出控制組件等等)之間的資料流。BIOS組件715可包含儲存於唯讀記憶體(ROM)、快閃記憶體或任何其他非揮發性記憶體中之一程式或軟體。處理器710可包含一智慧型硬體器件(例如一通用處理器、一DSP、一中央處理單元(CPU)、一微控制器、一ASIC、一FPGA、一可程式化邏輯器件、一離散閘極或電晶體邏輯組件、一離散硬體組件或其等之任何組合)。在一些情況中，處理器710可經組態以使用一記憶體控制器操作一記憶體陣列。在其他情況中，一記憶體控制器可整合至處理器710。處理器710可經組態以執行儲存於一記憶體中以執行各種功能(例如支援用於鐵電記憶體之自我參考之功能或任務)之電腦可讀指令。 I/O控制器725可管理器件705之輸入及輸出信號。I/O控制器725亦可管理未整合至器件705之周邊設備。在一些情況中，I/O控制器725可表示至一外部周邊設備之一實體連接或埠。在一些情況中，I/O控制器725可利用諸如iOS®、ANDROID®、MS-DOS®、MS-WINDOWS®、OS/2®、UNIX®、LINUX®或另一已知作業系統之一作業系統。周邊組件720可包含任何輸入或輸出器件或此等器件之一介面。實例可包含磁碟控制器、聲音控制器、圖形控制器、乙太網路控制器、數據機、通用串列匯流排(USB)控制器、一串聯或並聯埠或周邊卡槽(諸如週邊組件互連(PCI)或加速圖形埠(AGP)槽)。輸入735可表示提供輸入至器件705或其組件之器件705外部之一器件或信號。此可包含一使用者介面或具有或介於其他器件之間之一介面。在一些情況中，輸入735可由I/O控制器725管理且可經由一周邊組件720與器件705交互。輸出740亦可表示經組態以自器件705或其組件之任何者接收輸出之器件705外部之一器件或信號。輸出740之實例可包含一顯示器、音訊揚聲器、一印刷器件、另一處理器或印刷電路板等等。在一些情況中，輸出740可為經由(若干)周邊組件720與器件705介接之一周邊元件。在一些情況中，輸出740可由I/O控制器725管理。器件705之組件可包含經設計以實施其功能之電路。此可包含經組態以實施本文所描述之功能之各種電路元件(例如導線、電晶體、電容器、電感器、電阻器、放大器或其他作用中或非作用中元件)。器件705可為一電腦、一伺服器、一膝上型電腦、一筆記型電腦、一平板電腦、一行動電話、一可佩戴電子器件、一個人電子器件或其類似者。或器件705可為此一器件之一部分或組件。圖8展示根據本發明之各種實施例之一流程圖，其繪示用於鐵電記憶體之自我參考之一方法800。方法800之操作可由如本文所描述之一記憶體控制器或其組件實施。例如，方法800之操作可由如參考圖1所描述之一記憶體控制器執行。在一些實例中，一記憶體控制器可執行一組碼以控制器件之功能元件以執行下文所描述之功能。另外或替代地，記憶體控制器可使用專用硬體執行下文所描述之一些或所有功能。在區塊805處，方法可包含感測一鐵電記憶體單元之一第一狀態。區塊805之操作可由如參考圖6所描述之記憶體控制器140-a執行。在特定實例中，方法亦可包含儲存與該第一狀態相關聯之一第一值。在區塊810處，記憶體控制器可在感測該第一狀態之後感測該鐵電記憶體單元之一第二狀態。區塊810之操作可由參考圖6所描述之記憶體控制器140-a執行。在特定實例中，方法亦可包含在儲存該第一值之後儲存與該第二狀態相關聯之一第二值。在區塊815處，記憶體控制器可在感測該第一狀態及該第二狀態之後感測該鐵電記憶體單元之一第三狀態，其中與該第三狀態相關聯之一邏輯值與與該第二狀態相關聯之一邏輯值相反。區塊815之操作可由參考圖6所描述之記憶體控制器140-a執行。在特定實例中，方法亦可包含在儲存該第一值及該第二值之後儲存與該第三狀態相關聯之一第三值。在區塊820處，記憶體控制器可至少部分地基於該第一狀態與該第二狀態及該第三狀態之一平均值之一比較而判定與該第一狀態相關聯之一邏輯值。區塊820之操作可由參考圖6所描述之記憶體控制器140-a執行。在特定實例中，方法亦可包含將與該第一狀態相關聯之該邏輯值寫入該鐵電記憶體單元，其中寫入該邏輯值係至少部分地基於該第一狀態與該第二狀態及該第三狀態之該平均值之該比較。在特定實例中，方法亦可包含將所儲存之第一值作為一第一輸入提供至一感測組件及將所儲存之第二值及該所儲存之第三值之該平均值作為一第二輸入提供至一感測組件。在進一步實例中，方法亦可包含在儲存與該第一狀態相關聯之該第一值之後偏壓該鐵電記憶體單元。方法亦可包含在儲存與該第二狀態相關聯之該第二值之後偏壓該鐵電記憶體單元，其中將所儲存之第二值及所儲存之第三值之該平均值作為該第二輸入提供至該感測組件係至少部分地基於在儲存該第一值及該第二值之後偏壓該鐵電記憶體單元。圖9展示根據本發明之各種實施例之一流程圖，其繪示用於鐵電記憶體之自我參考之一方法900。方法900之操作可由如本文所描述之一記憶體控制器或其組件實施。例如，方法900之操作可由參考圖6所描述之記憶體控制器140-a執行。在一些實例中，一記憶體控制器可執行一組碼以控制器件之功能元件以執行下文所描述之功能。另外或替代地，記憶體控制器可使用專用硬體執行下文所描述之一些或所有功能。在區塊905處，記憶體控制器可將一第一電壓施加於一鐵電記憶體單元以起始複數個感測操作。將一電壓施加於該鐵電記憶體單元可將該鐵電記憶體單元初始化為一第一狀態或一第二狀態。施加一第一電壓以起始複數個感測操作可包含將該第一電壓施加於該鐵電記憶體單元以自該鐵電記憶體單元提取一第一電荷。施加該第一電壓以起始複數個感測操作亦可包含將與該第一感測操作相關聯之該第一電荷儲存於一第一感測電容器處。在一些情況中，記憶體控制器可能夠在提取與該第一感測操作相關聯之該第一電荷之後設定該記憶體單元之一第一條件。在區塊905處，記憶體控制器亦可施加一第一電壓以起始可包含將該第一電壓施加於該鐵電記憶體單元以自該鐵電記憶體單元提取一第二電荷之複數個感測操作。施加該第一電壓以起始複數個感測操作亦可包含將與該第二感測操作相關聯之該第二電荷儲存於一第二感測電容器處。在一些情況中，記憶體控制器可能夠在提取與該第二感測操作相關聯之該第二電荷之後設定該記憶體單元之一第二條件。在區塊905處，記憶體控制器亦可將一第二電壓施加於該鐵電記憶體單元，其中該第二電壓之極性與該第一電壓之極性相反。記憶體控制器可移除施加於該鐵電記憶體單元之該第二電壓且可將該第一電壓重新施加於該鐵電記憶體單元以自該鐵電記憶體單元提取一第三電荷。施加該第一電壓亦可包含將與該第三感測操作相關聯之該第三電荷儲存於一第三感測電容器處。在一些情況中，記憶體控制器可能夠在提取與該第三感測操作相關聯之該第三電荷之後重設該記憶體單元之該第一條件。區塊905之操作可由參考圖6所描述之記憶體控制器140-a執行。在區塊910處，記憶體控制器可至少部分地基於該複數個中之兩個感測操作之一平均值而判定該鐵電記憶體單元之一參考電壓。區塊910之操作可由參考圖6所描述之記憶體控制器140-a執行。在區塊915處，記憶體控制器可識別係該參考電壓及該複數個感測操作之一額外感測操作之一感測電壓之一函數之一信號。區塊915之操作可由參考圖6所描述之記憶體控制器140-a執行。在區塊920處，記憶體控制器可至少部分地基於該信號而判定該鐵電記憶體單元之一邏輯狀態。區塊920之操作可由參考圖6所描述之記憶體控制器140-a執行。應注意上述方法描述可行實施方案，且操作及步驟可重新配置或以其他方法修改且其他實施方案係可行的。此外，可組合來自方法之兩者或兩者以上之特徵或元素。可使用多種不同技術之任何者來表示本文所描述之資訊及信號。例如，可在以上描述中參考之資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或粒子、光場或粒子或其等之任何組合表示。一些圖式可將信號繪示為一單一信號；然而，一般技術者可理解信號可表示為信號之一匯流排，其中該匯流排可具有多種位元寬度。如本文所使用，術語「虛擬接地」係指保持在近似零伏特(0 V)之一電壓處但不直接與接地連接之一電路之一節點。因此，一虛擬接地之電壓可暫時波動且在穩定狀態下恢復至近似0 V。可使用諸如由操作放大器及電阻器組成之一分壓器之各種電子電路元件實施一虛擬接地。其他實施方案亦係可行的。「虛擬接地」或「虛擬地接地」意謂連接至近似0 V。術語「電子通信」及「耦合」係指支援組件之間的電子流動之組件之間的一關係。此可包含組件之間的一直接連接或可包含中間組件。電子通信或彼此耦合之組件可為(例如一激勵電路中之)主動交換電子或信號或可不為(例如一失勵電路中之)主動交換電子或信號但可經組態及可操作以在激勵一電路之後交換電子或信號。舉實例而言，經由一開關(例如一電晶體)實體連接之兩個組件電子通信或可耦合而不管該開關之狀態(即打開或閉合)。術語「隔離」係指其中電子當前不能夠在組件之間流動之組件之間的一關係；若組件之間存在一開路，則組件彼此隔離。例如，由一開關實體連接之兩個組件可在開關打開時彼此隔離。如本文所使用，術語「短路」係指其中經由在所討論之該兩個組件之間啟動一單一中間組件而在組件之間建立一導電路徑之組件之間的一關係。例如，短接至一第二組件之一第一組件可當該兩個組件之間的一開關閉合時與該第二組件交換電子。因此，短路可為達成電子通信之組件(或線)之間的電荷之流動之一動態操作。本文所討論之器件(包含記憶體陣列100)可形成於諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等等一半導體基板上。在一些情況中，基板係一半導體晶圓。在其他情況中，基板可為諸如玻璃上覆矽(SOG)或藍寶石上覆矽(SOP)之一絕緣體上覆矽(SOI)基板或另一基板上之半導體材料之磊晶層。可透過使用各種化學物種(包含(但不限於)磷、硼或砷)摻雜來控制基板或基板之子區域之導電性。摻雜可在基板之初始形成或生長期間由離子植入或由任何其他摻雜方式執行。本文所討論之一電晶體或若干電晶體可表示一場效應電晶體(FET)且包括具有一源極、一汲極及一閘極之一三端子器件。端子可透過導電材料(例如金屬)連接至其他電子元件。源極及汲極可係導電的且可包括一高摻(例如退化)半導體區域。源極及汲極可由一輕摻半導體區域或通道分離。若通道係n型(即大多數載子係電子)，則FET可指稱一n型FET。若通道係p型(即大多數載子係電洞)，則FET可指稱一p型FET。通道可由一絕緣閘極氧化物封端。通道導電性可藉由將一電壓施加於閘極來控制。例如，分別將一正電壓或負電壓施加於一n型FET或一p型FET可導致通道變得導電。當將大於或等於一電晶體之臨限電壓之一電壓施加於電晶體閘極時，該電晶體可「接通」或「啟動」。當將小於該電晶體之臨限電壓之一電壓施加於電晶體閘極時，該電晶體可「斷開」或「關閉」。本文所闡述之描述連同附圖描述實例性組態且不表示可實施或在申請專利範圍之範疇內之所有實例。本文所使用之術語「例示性」意謂「充當一實例、情況或繪示」且不「係較佳的」或「優於其他實例」。詳細描述包含用於提供所描述之技術之一理解之具體細節。然而，可在無需此等具體細節之情況下實踐此等技術。在一些情況中，熟知結構及器件以方塊圖形式展示以避免致使混淆所描述之實例之概念。在附圖中，類似組件或特徵可具有相同參考標籤。此外，相同類型之各種組件可藉由在參考標籤之後接著一短劃及區分類似組件之一第二標籤來區分。若僅第一參考標籤用於說明書中，則描述可適用於具有相同第一參考標籤之類似組件之任一者而不考慮第二參考標籤。可使用一通用處理器、一DSP、一ASIC、一FPGA或經設計以執行本文所描述之功能之其他可程式化邏輯器件、離散或電晶體邏輯、離散硬體組件或其等之任何組合實施或執行連同本文之揭示內容描述之各種繪示性區塊及模組。一通用處理器可為一微處理器，但在替代方案中，處理器可為任何習知處理器、控制器、微控制器或狀態機。一處理器亦可實施為運算器件之一組合(例如一數位信號處理器(DSP)及一微處理器之一組合、多個微處理器、結合一DSP核心之一或多個微處理器或任何其他此組態)。本文所描述之功能可在硬體、由一處理器執行之軟體、韌體或其等之任何組合中實施。若在由一處理器執行之軟體中實施，則功能可作為一或多個指令或碼儲存於一電腦可讀媒體上或在一電腦可讀媒體上傳輸。其他實例及實施方案在本發明及隨附申請專利範圍之範疇內。例如，歸因於軟體之本質，可使用由一處理器執行之軟體、、硬體、韌體、硬連線或此等之任何者之組合來實施上述功能。實施功能之特徵亦可實體定位於各種位置處，包含經分佈使得功能之部分在不同實體位置處實施。另外，如本文(包含申請專利範圍)所使用，如一項目列表(例如，由諸如「…之至少一者」或「…之一或多者」作為開端之一項目列表）所使用之「或」指示一包含清單使得(例如) A、B或C之至少一者之一列表意謂A或B或C或AB或AC或BC或ABC (即A及B及C)。另外，如本文所使用，片語「基於」不應解釋為條件之一閉合集合之一參考。例如，描述為「基於條件A」之一例示性步驟可在不背離本發明之範疇之情況下基於一條件A及一條件B兩者。換言之，如本文所使用，片語「基於…」應依相同於片語「至少部分地基於…」之方式來解釋。電腦可讀媒體包含非暫時電腦儲存媒體及包含促進一電腦程式自一位置轉移至另一位置之任何媒體之通信媒體。一非暫時儲存媒體可為可由一通用或專用電腦存取之任何可用媒體。舉實例而言(但不限於)，非暫時電腦可讀媒體可包括RAM、ROM、電可擦程式化唯讀記憶體(EEPROM)、光碟(CD) ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存器件或可用於攜載或儲存呈可由一通用或專用電腦或一通用或專用處理器存取之指令或資料結構之形式之所要程式碼構件之任何其他給暫時媒體。另外，任何連接適當地稱為一電腦可讀媒體。例如，若使用一同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線技術使軟體自一網站、伺服器或其他遠端來源傳輸，則該同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線技術包含於媒體之定義中。磁碟及光碟(如本文所使用)包含CD、雷射光碟、光碟、數位多功能光碟(DVD)、軟碟及藍光光碟，其中磁碟通常磁性地重製資料，而光碟使用雷射光學地重製資料。上述之組合亦包含於電腦可讀媒體之範疇內。提供本文之描述以使熟習技術者能夠製造或使用本發明。熟習技術者應容易地明白對本發明之各種修改，且本文所界定之一般原理可在不背離本發明之範疇之情況下應用於其他變型。因此，本發明不受限於本文所描述之實例及設計，但被賦予與本文所揭示之原理及新穎特徵一致之最廣泛範疇。

100‧‧‧記憶體陣列

100-a‧‧‧記憶體陣列

100-b‧‧‧記憶體陣列

105‧‧‧記憶體單元

105-a‧‧‧鐵電記憶體單元

105-b‧‧‧記憶體單元

105-c‧‧‧記憶體單元

105-d‧‧‧記憶體單元

110‧‧‧字線

110-a‧‧‧字線

110-b‧‧‧字線

110-c‧‧‧字線

115‧‧‧數位線

115-a‧‧‧數位線

115-b‧‧‧數位線

115-c‧‧‧數位線

120‧‧‧列解碼器

125‧‧‧感測組件

125-a‧‧‧感測組件

125-b‧‧‧感測組件

125-c‧‧‧感測組件

130‧‧‧行解碼器

135‧‧‧輸入/輸出

140‧‧‧記憶體控制器

140-a‧‧‧記憶體控制器

140-b‧‧‧記憶體控制器

200‧‧‧電路

205‧‧‧電容器

205-a‧‧‧電容器

210‧‧‧板

210-a‧‧‧板

210-b‧‧‧板

215‧‧‧單元底部/單元板

215-a‧‧‧單元底部

220‧‧‧選擇組件

220-a‧‧‧選擇組件

225‧‧‧虛擬接地

225-a‧‧‧虛擬接地

230‧‧‧參考線

235‧‧‧開關

235-a‧‧‧開關

300-a‧‧‧磁滯曲線

300-b‧‧‧磁滯曲線

305-a‧‧‧充電狀態

305-b‧‧‧充電狀態

310-a‧‧‧電荷狀態

310-b‧‧‧電荷狀態

315-a‧‧‧電荷狀態

315-b‧‧‧電荷狀態

320-a‧‧‧電荷狀態

320-b‧‧‧電荷狀態

325-a‧‧‧電荷狀態

325-b‧‧‧電荷狀態

330-a‧‧‧電荷狀態

330-b‧‧‧電荷狀態

335-a‧‧‧電荷狀態

335-b‧‧‧電荷狀態

340-a‧‧‧信號

340-b‧‧‧感測信號

345-a‧‧‧參考「0」信號

345-b‧‧‧參考「0」信號

350-a‧‧‧參考「1」信號

350-b‧‧‧參考「1」信號

355-a‧‧‧參考值

355-b‧‧‧參考值

360-a‧‧‧信號

360-b‧‧‧信號

400‧‧‧電路

405‧‧‧感測電容器

410‧‧‧感測電容器

415‧‧‧感測電容器

425‧‧‧電晶體/開關組件

430‧‧‧開關組件

435‧‧‧開關組件

440‧‧‧開關組件

445‧‧‧開關組件

450‧‧‧開關組件

455‧‧‧開關組件

460‧‧‧節點

465‧‧‧節點

500‧‧‧時序圖

505‧‧‧讀取電壓

510‧‧‧負電壓

515‧‧‧字線電壓

520‧‧‧板線電壓

525‧‧‧數位線電壓

530‧‧‧參考「1」電壓

535‧‧‧參考「0」電壓

540‧‧‧參考值電壓

545‧‧‧間隔

550‧‧‧間隔

555‧‧‧間隔

560‧‧‧間隔

565‧‧‧間隔

570‧‧‧間隔

575‧‧‧間隔

580‧‧‧間隔

585‧‧‧間隔

600‧‧‧區塊圖

610‧‧‧偏壓組件

615‧‧‧時序組件

620‧‧‧參考組件

625‧‧‧鎖存器

700‧‧‧系統

705‧‧‧器件

710‧‧‧處理器

715‧‧‧基本輸入/輸出系統(BIOS)組件

720‧‧‧周邊組件

725‧‧‧I/O控制器

730‧‧‧匯流排

735‧‧‧輸入

740‧‧‧輸出

800‧‧‧方法

805‧‧‧區塊

810‧‧‧區塊

815‧‧‧區塊

820‧‧‧區塊

900‧‧‧方法

905‧‧‧區塊

910‧‧‧區塊

915‧‧‧區塊

920‧‧‧區塊

Q‧‧‧電荷

V‧‧‧電壓差

本文之揭示內容係指且包含以下圖: 圖1繪示根據本發明之實例之支援用於鐵電記憶體之自我參考之一實例性記憶體陣列；圖2繪示根據本發明之實例之支援用於鐵電記憶體之自我參考之一實例性電路；圖3繪示根據本發明之實例之支援自我參考之一單元之實例性磁滯曲線；圖4繪示根據本發明之實例之支援用於鐵電記憶體之自我參考之一實例性電路；圖5繪示根據本發明之實例之使用用於鐵電記憶體之自我參考來操作一鐵電電記憶體之一時序圖；圖6繪示根據本發明之實例之支援用於鐵電記憶體之自我參考之一實例性鐵電記憶體陣列；圖7繪示根據本發明之實例之支援用於鐵電記憶體之自我參考之一器件，其包含一記憶體陣列；及圖8至圖9係繪示根據本發明之實例之用於鐵電記憶體之自我參考之一方法或若干方法之流程圖。

Claims

一種方法，其包括：感測一鐵電記憶體單元之一第一狀態；在感測該第一狀態之後，感測該鐵電記憶體單元之一第二狀態；在感測該第一狀態及該第二狀態之後，感測該鐵電記憶體單元之一第三狀態，其中與該第三狀態相關聯之一邏輯值與與該第二狀態相關聯之一邏輯值相反；及至少部分地基於該第一狀態與該第二狀態及該第三狀態之一平均值之一比較而判定與該第一狀態相關聯之一邏輯值。
如請求項1之方法，其進一步包括：儲存與該第一狀態相關聯之一第一值；在儲存該第一值之後，儲存與該第二狀態相關聯之一第二值；在儲存該第一值及該第二值之後，儲存與該第三狀態相關聯之一第三值；及比較所儲存之該第一值與所儲存之該第二值及所儲存之該第三值之一平均值。
如請求項2之方法，其中比較所儲存之該第一值與所儲存之該第二值及所儲存之該第三值之該平均值包括：將所儲存之該第一值作為一第一輸入提供至一感測組件；及將所儲存之該第二值及所儲存之該第三值之該平均值作為一第二輸入提供至該感測組件。
如請求項3之方法，其進一步包括：在儲存與該第一狀態相關聯之該第一值之後，偏壓該鐵電記憶體單元；及在儲存與該第二狀態相關聯之該第二值之後，偏壓該鐵電記憶體單元，其中將所儲存之該第二值及所儲存之該第三值之該平均值作為該第二輸入提供至該感測組件係至少部分地基於在儲存該第一值及該第二值之後偏壓該鐵電記憶體單元。
如請求項1之方法，其進一步包括：將與該第一狀態相關聯之該邏輯值寫入該鐵電記憶體單元，其中寫入該邏輯值係至少部分地基於該第一狀態與該第二狀態及該第三狀態之該平均值之該比較。
一種方法，其包括：將一第一電壓施加於一鐵電記憶體單元以起始複數個感測操作；至少部分地基於該複數個中之兩個感測操作之一平均值而判定該鐵電記憶體單元之一參考電壓；識別係該參考電壓及該複數個感測操作之一額外感測操作之一感測電壓之一函數之一信號；及至少部分地基於該信號而判定該鐵電記憶體單元之一邏輯狀態。
如請求項6之方法，其中一第一感測操作包括：將該第一電壓施加於該鐵電記憶體單元以自該鐵電記憶體單元提取一第一電荷；及將與該第一感測操作相關聯之該第一電荷儲存於一第一感測電容器處。
如請求項7之方法，其中一第二感測操作包括：將該第一電壓施加於該鐵電記憶體單元以自該鐵電記憶體單元提取一第二電荷；及將與該第二感測操作相關聯之該第二電荷儲存於一第二感測電容器處。
如請求項8之方法，其中一第三感測操作包括：將一第二電壓施加於該鐵電記憶體單元，其中該第二電壓之一極性與該第一電壓之一極性相反；移除施加於該鐵電記憶體單元之該第二電壓；將該第一電壓施加於該鐵電記憶體單元以自該鐵電記憶體單元提取一第三電荷；及將與該第三感測操作相關聯之該第三電荷儲存於一第三感測電容器處。
如請求項9之方法，其進一步包括：將歸因於該第二電荷之該第二感測電容器之一電壓與歸因於該第三電荷之該第三感測電容器之一電壓平均化，其中該參考電壓係至少部分地基於該平均化。
如請求項10之方法，其中該信號係該參考電壓及儲存於該第一感測電容器處之該第一電荷之一函數。
如請求項6之方法，其中將該第一電壓施加於該鐵電記憶體單元以起始該複數個感測操作包括：使用一開關組件選擇該鐵電記憶體單元。
如請求項12之方法，其進一步包括：啟動該開關組件；及至少部分地基於該開關組件之該啟動而將一電壓施加於該鐵電記憶體單元，其中將該電壓施加於該鐵電記憶體單元將該鐵電記憶體單元初始化為一第一狀態或一第二狀態。
如請求項6之方法，其進一步包括：將一邏輯值寫入該鐵電記憶體單元，其中該邏輯值係至少部分地基於該信號及與該複數個感測操作之至少一者相關聯之一電荷。
一種電子記憶體裝置，其包括：一鐵電記憶體單元，其包括一鐵電電容器及一選擇組件，其中該鐵電電容器經由該選擇組件與一數位線電子通信；複數個感測電容器，各經由一第一組開關組件與該數位線電子通信；及一感測組件，其經由一第二組開關組件與該複數個中之各感測電容器電子通信。
如請求項15之電子記憶體裝置，其中：該複數個中之一第一感測電容器經由該第一組開關組件之一第一開關組件與該數位線電子通信；該複數個中之一第二感測電容器經由該第一組開關組件之一第二開關組件與該數位線電子通信；且該複數個中之一第三感測電容器經由該第一組開關組件之一第三開關組件與該數位線電子通信。
如請求項16之電子記憶體裝置，其中該複數個中之該第一感測電容器經由該第二組開關組件之一第一開關組件與該感測組件電子通信；該複數個中之該第二感測電容器經由該第二組開關組件之一第二開關組件與該感測組件電子通信；且該複數個中之該第三感測電容器經由該第二組開關組件之一第三開關組件與該感測組件電子通信。
如請求項17之電子記憶體裝置，其中：該第一感測電容器經由該第一開關組件與該感測組件之一輸入節點耦合；且該第二感測電容器及該第三感測電容器經由該第二開關組件及該第三開關組件與該感測組件之一參考節點耦合。
如請求項15之電子記憶體裝置，其中該第一組開關組件包括以一串聯組態與三個其他開關組件連接之一電晶體，且其中該三個其他開關組件各以一串聯組態與該複數個中之一感測電容器連接。
如請求項19之電子記憶體裝置，其中該數位線經由一額外開關組件與接地或虛擬接地電子通信。
一種電子記憶體裝置，其包括一鐵電記憶體單元，其與一數位線電子通信；複數個感測電容器，其經由複數個開關組件與該數位線電子通信；及一控制器，其與該複數個感測電容器電子通信，其中該控制器可操作以：將一第一電壓施加於該鐵電記憶體單元以起始複數個感測操作；至少部分地基於該複數個中之兩個感測操作之一平均值而判定該鐵電記憶體單元之一參考電壓；及至少部分地基於該參考電壓與該複數個感測操作之一額外感測操作之一感測電壓之一比較而判定該鐵電記憶體單元之一邏輯狀態。
如請求項21之電子記憶體裝置，其中：該複數個中之一第一感測電容器經由一第一開關組件與該數位線耦合及經由一第二開關組件與一感測組件耦合；該複數個中之一第二感測電容器經由一第三開關組件與該數位線耦合及經由一第四開關組件與該感測組件耦合；及該複數個中之一第三感測電容器經由一第五開關組件與該數位線耦合及經由一第六開關組件與該感測組件耦合。
如請求項22之電子記憶體裝置，其中該控制器可操作以控制該第一開關組件、該第三開關組件及該第五開關組件以：將與該複數個中之一第一感測操作相關聯之一第一電荷儲存於該第一感測電容器處；將與該複數個中之一第二感測操作相關聯之一第二電荷儲存於該第二感測電容器處；且將與該複數個中之一第三感測操作相關聯之一第三電荷儲存於該第三感測電容器處。
如請求項23之電子記憶體裝置，其中該控制器可操作以：在提取與該第一感測操作相關聯之該第一電荷之後，設定該鐵電記憶體單元之一第一條件；在提取與該第二感測操作相關聯之該第二電荷之後，設定該鐵電記憶體單元之一第二條件；且在提取與該第三感測操作相關聯之該第三電荷之後，重設該鐵電記憶體單元之該第一條件。
如請求項23之電子記憶體裝置，其中該控制器可操作以控制該第二開關組件、該第四開關組件及該第六開關組件以：判定該參考電壓；且比較該參考電壓與該額外感測操作之該感測電壓。