TWI666867B - 半導體裝置及使用其之交流發電機 - Google Patents

半導體裝置及使用其之交流發電機 Download PDF

Info

Publication number
TWI666867B
TWI666867B TW107127212A TW107127212A TWI666867B TW I666867 B TWI666867 B TW I666867B TW 107127212 A TW107127212 A TW 107127212A TW 107127212 A TW107127212 A TW 107127212A TW I666867 B TWI666867 B TW I666867B
Authority
TW
Taiwan
Prior art keywords
zener diode
electrode
mosfet
built
chip
Prior art date
Application number
TW107127212A
Other languages
English (en)
Other versions
TW201911727A (zh
Inventor
白石正樹
石丸哲也
坂野順一
森睦宏
栗田信一
Original Assignee
日商日立功率半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日立功率半導體股份有限公司 filed Critical 日商日立功率半導體股份有限公司
Publication of TW201911727A publication Critical patent/TW201911727A/zh
Application granted granted Critical
Publication of TWI666867B publication Critical patent/TWI666867B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/30—Structural association with control circuits or drive circuits
    • H02K11/33—Drive circuits, e.g. power electronics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Rectifiers (AREA)

Abstract

[課題] 　　提供應付交流發電機的高輸出化的半導體裝置(整流元件)。 [解決手段] 　　具備：第1外部電極，具有第1電極面部；第2外部電極，具有第2電極面部；內置齊納二極體之MOSFET晶片(103)，具有作用區與周邊區域；控制IC晶片(104)，基於MOSFET晶片的汲極電極與源極電極之間的電壓或電流，驅動MOSFET晶片的閘極；電容器(105)，對MOSFET晶片與控制IC晶片供應電源；其中，第1電極面部與MOSFET晶片的汲極電極或源極電極中的一者連接，第2電極面部與MOSFET晶片的源極電極或汲極電極中的另一者連接，於作用區，設置內置齊納二極體之MOSFET的複數個單格，含於單格的齊納二極體的耐壓設定為比周邊區域的耐壓低。

Description

半導體裝置及使用其之交流發電機
本發明涉及半導體裝置及使用其之交流發電機。
搭載於汽車進行發電的交流發電機方面，運用二極體、MOSFET(Metal-Oxide-Semiconductor-Field-Effect-Transistor)作為整流元件。此技術方面，包括例如專利文獻1與專利文獻2。
此外，用於交流發電機的整流元件方面，耐壓關連的特性為重要，此技術方面，包括例如專利文獻3、專利文獻4、專利文獻5。
專利文獻1的摘要中，已以「[課題]提供可簡便地組裝且損耗低的半導體裝置、交流發電機及電力轉換裝置。[解決手段]本發明的半導體裝置S1具有具備安裝於交流發電機Ot之俯視下圓形的外周部101s的第1外部電極101，在第1外部電極101上搭載MOSFET晶片103、被輸入MOSFET晶片103的第1主端子103d與第2主端子103s的電壓或電流並基於其而生成供應至MOSFET晶片103的閘極103g之控制信號的控制電路104、及對控制電路104供應電 源的電容器105，相對於MOSFET晶片103在前述第1外部電極的相反側具有第2外部電極107、MOSFET晶片103的第1主端子103d與第1外部電極101、以及MOSFET晶片103的第2主端子103s與第2外部電極107被電性連接。」，揭露運用MOSFET作為整流元件的半導體裝置的技術。
此外，專利文獻2的摘要中，已以「[課題]於交流發電機的整流裝置，在無中間構材的追加之下，以利用樹脂密封構造之下的簡潔的構成，謀求耐熱壽命的提升。[解決手段]於具備將半導體晶片170與兩電極體171、173的接合部分進行絕緣密封的樹脂製的絕緣構材175的樹脂密封構造，將此絕緣構材175以超越大氣壓的高壓進行填充並進行模製成型而使殘餘壓應力產生於絕緣構材175。然後，使此殘餘壓應力作用於線膨脹率比半導體晶片170大的第1及第2電極體171、173，從而對於半導體晶片170的接合面抑制平行方向的自由膨脹，使得減低焊料172、174的熱應變，提升熱疲勞壽命。」，揭露運用二極體作為整流元件的交流發電機的整流裝置的技術。
此外，專利文獻3的摘要中，已以「[課題]在不增加單元間距之下使電力MISFET的抗突崩量提升。[解決手段]從接觸溝15的基極作為具有p型的導電型的雜質離子而導入例如B，從而在p+型半導體區域20的下部與p+型半導體區域20及n-型單晶矽層1B相接，形成雜質濃度比p+型半導體區域20低的p型半導體區域21，在p型半導體區域21的下部的n-型單晶矽層1B與p型半導體區域21相 接，形成雜質濃度比n-型單晶矽層1B高的n型半導體區域22。」，揭露半導體裝置的技術。
此外，專利文獻4的摘要中，已以「[課題]涉及增強場效電晶體的抗突崩量的技術。[解決手段]依本發明的MOSFET1時，在主體區域32的下層，配置與主體區域32一起形成第1PN接合85的嵌入區域22。於MOSFET1施加高電壓時第1PN接合85突崩潰，電流流至第1PN接合85，惟第1PN接合85位於主體區域32的底面，面積大，即使大電流流至第1PN接合85，該電流整體上仍均勻流通，不易發生電流集中，故不易發生電流集中為原因的元件損壞。」，揭露場效電晶體的技術。
此外，於專利文獻5的請求項1，已以「一種縱形MOSFET，在成為汲極的第1導電型半導體基體的表面具有第2導電型區域、成為源極的第1導電型區域，構成為透過往基體表面上的絕緣閘極的電壓施加從而在被基體與第1導電型區域夾住的第2導電型區域表面控制源極、汲極電流，將以該第2導電型區域為基極而產生的寄生電晶體的集極、基極間二極體耐壓設定為此寄生電晶體的集極、射極崩潰電壓以下。」，揭露縱形MOSFET的技術。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2015-116053號公報
[專利文獻2]日本特開平10-215552號公報
[專利文獻3]日本特開2005-57049號公報
[專利文獻4]日本特開2003-101021號公報
[專利文獻5]日本特開平02-005482號公報
然而，在揭露於前述的專利文獻1~專利文獻5之技術方面存在如下的課題。
在交流發電機，在發生在發電動作時交流發電機的輸出端子、電池的端子脫落的稱為負載突降的現象時，需要作成在內部消耗因發電而產生能量，高電壓不輸出至交流發電機的輸出端子。亦即，用於交流發電機的半導體裝置(整流元件)不僅整流特性，亦需要具有適合於負載突降的特性。
在專利文獻1，未檢討有關在考量負載突降時的元件的溫度上升之際的適合的晶片尺寸、將齊納二極體內置於MOSFET的具體的構造及周邊區域的耐壓的關係，在使MOSFET的特性、耐壓、成本等的要素同時成立而實用地設計、製造方面存留課題。
在專利文獻2，使用二極體作為整流元件。二極體方面具有順向電壓降，存在損耗大的如此的課題。
於專利文獻3~專利文獻5，雖分別已揭露適於提升MOSFET的抗突崩量的裝置構造的技術，惟未檢討有關在被施加突波電壓之際的溫度上升的影響、周邊區域的耐壓 的關係。為此，用於交流發電機的整流元件方面，在實用地設計、製造符合在被施加突波電壓之際的溫度上升的影響、周邊區域的耐壓的特性的半導體裝置方面存留課題。
本發明係鑒於前述的問題而首創者，目的在於提供應付交流發電機的高輸出化的半導體裝置(整流元件)。
為了解決前述的課題，達成本發明的目的，構成如以下。
亦即，本發明的半導體裝置具備：第1外部電極，具有第1電極面部；第2外部電極，具有第2電極面部；內置齊納二極體之MOSFET晶片，具有電路電流流通的作用區與保持在周邊部的耐壓的周邊區域；基於前述內置齊納二極體之MOSFET晶片的汲極電極與源極電極之間的電壓或電流，控制IC晶片，驅動前述內置齊納二極體之MOSFET晶片的閘極；電容器，對前述內置齊納二極體之MOSFET晶片與前述控制IC晶片供應電源；其中，前述第1電極面部與前述內置齊納二極體之MOSFET晶片的前述汲極電極或前述源極電極中的一者連接，前述第2電極面部與前述內置齊納二極體之MOSFET晶片的前述源極電極或前述汲極電極中的另一者連接，於前述內置齊納二極體之MOSFET晶片的作用區，設置內置齊納二極體之MOSFET的複數個單格，含於前述單格的齊納二極體的耐壓設定為 比前述周邊區域的耐壓低。
此外，其他手段在實施方式之中進行說明。
依本發明時，可提供應付交流發電機的高輸出化的半導體裝置(整流元件)。
100、100B、200‧‧‧半導體裝置、整流元件(正座的半導體裝置、正座的整流元件)
101‧‧‧基極電極(第1外部電極)
102‧‧‧台座(第1電極面部、第1外部電極)
103‧‧‧內置齊納二極體之MOSFET晶片、MOSFET晶片
103a‧‧‧作用區
103g‧‧‧閘極電極
103t‧‧‧周邊區域
104‧‧‧控制IC晶片
104a‧‧‧第1電極
104b‧‧‧第2電極
104c‧‧‧第3電極
104d‧‧‧第4電極
105‧‧‧電容器
106‧‧‧絕緣基板
107‧‧‧引線電極(第2電極面部、第2外部電極)
107L‧‧‧引線(第2外部電極)
108、305‧‧‧樹脂
109、306‧‧‧接合材
110、111‧‧‧電容器電極
112、113‧‧‧絕緣基板上的電極
115‧‧‧電線
116‧‧‧比較器
117‧‧‧閘極驅動器
118‧‧‧二極體
132、230、231‧‧‧齊納二極體
201‧‧‧n+基板(第1半導體層)
202‧‧‧n-磊晶層(第2半導體層)
203‧‧‧p通道層(第3半導體層)
204‧‧‧n+源極層(第4半導體層)
205‧‧‧p+接觸層
206‧‧‧p層(第6半導體層)
207‧‧‧n層(第5半導體層)
208‧‧‧深p層
209‧‧‧通道阻絕層
210‧‧‧溝槽式閘極(第1溝部)
211‧‧‧閘極氧化膜
212‧‧‧多晶矽電極
213‧‧‧溝槽(第2溝部)
214‧‧‧層間絕緣膜
220‧‧‧源極電極
221‧‧‧汲極電極
222‧‧‧防護環
290、291‧‧‧單格(內置齊納二極體之MOSFET的單格)
300‧‧‧內部封裝體(電子電路體)
301‧‧‧源極框
302‧‧‧汲極框
303、304‧‧‧引線框架
401‧‧‧電池
500‧‧‧半導體裝置、整流元件(逆座的半導體裝置、逆座的整流元件)
601‧‧‧整流裝置(3相全波整流電路)
602‧‧‧發電機、交流發電機
700‧‧‧交流發電機
[圖1]就本發明的第1實施方式相關的半導體裝置的平面構造的一例進行繪示的圖。
[圖2]就本發明的第1實施方式相關的半導體裝置的示於圖1的II-II間的剖面構造的一例進行繪示的圖。
[圖3]就本發明的第1實施方式相關的半導體裝置的示於圖1的III-III間的剖面構造的一例進行繪示的圖。
[圖4]就本發明的第1實施方式相關的半導體裝置的電路構成的一例進行繪示的圖。
[圖5]就本發明的第1實施方式相關的內置齊納二極體之MOSFET晶片中的在作用區的內置齊納二極體之MOSFET的單格的剖面構造的一例進行繪示的圖。
[圖6]就本發明的第1實施方式相關的內置齊納二極體之MOSFET晶片中的包含作用區的一部分的周邊區域的剖面構造的一例進行繪示的圖。
[圖7]就發生負載突降、突波電壓施加於MOSFET的 汲極的情況下的MOSFET的汲極-源極間電壓、汲極電流及MOSFET內部的最大溫度的關係的一例進行繪示的圖。
[圖8]示出將圖7的負載突降發生時附近放大的波形，並為就伴隨內置齊納二極體之MOSFET的溫度上升的耐壓上升、就周邊部耐壓、內置齊納二極體之MOSFET的耐壓之上升的關係的一例進行繪示的圖。
[圖9]就負載突降發生等所致的突波發生時的內置齊納二極體之MOSFET晶片的作用區的面積、將內置齊納二極體之MOSFET晶片與電極進行接合的接合材的溫度上升的關係的一例進行繪示的圖。
[圖10]就本發明的第1實施方式相關的搭載最大的內置齊納二極體之MOSFET晶片之際的整流元件的平面構造的一例進行繪示的圖。
[圖11]就本發明的第2實施方式相關的半導體裝置的平面構造的一例進行繪示的圖。
[圖12]示意性就本發明的第2實施方式相關的半導體裝置的示於圖11的XII-XII間的剖面構造的一例進行繪示的圖。
[圖13]示意性就本發明的第2實施方式相關的半導體裝置的示於圖11的XIII-XIII間的剖面構造的一例進行繪示的圖。
[圖14]就本發明的第3實施方式相關的內置齊納二極體之MOSFET晶片中的在作用區的內置齊納二極體之MOSFET的單格的剖面構造的一例進行繪示的圖。
[圖15]示意性就本發明的第4實施方式相關的半導體裝置的相當於示於圖11的XII-XII間的剖面構造的一例進行繪示的圖。
[圖16]就本發明的第4實施方式相關的半導體裝置的相當於示於圖11的XIII-XIII間的剖面構造的一例進行繪示的圖。
[圖17]就本發明的第5實施方式相關的交流發電機的電路構成的一例進行繪示的圖。
以下，就實施本發明的方式(以下記載為「實施方式」)，酌情參照圖式進行說明。另外，在供以說明實施方式用之各圖中具有相同功能者係附加相同的符號，並酌情省略其重複之說明。此外，在以下的實施方式的說明，特別需要時以外相同或同樣的部分的說明不重複而酌情省略。
《第1實施方式》
就本發明的第1實施方式相關的半導體裝置的構成，參照圖1~圖6進行說明。
圖1係示意性就本發明的第1實施方式相關的半導體裝置100的平面構造的一例進行繪示的圖。另外，在圖1係為了使理解容易，將配置於半導體裝置100之上部的引線(107L：圖2)與樹脂(108：圖2)的記載省略而顯示。
圖2係示意性就本發明的第1實施方式相關的半導體裝置100的示於圖1的II-II間的剖面構造的一例進行繪示的圖。
圖3係示意性就本發明的第1實施方式相關的半導體裝置100的示於圖1的III-III間的剖面構造的一例進行繪示的圖。
圖4係就本發明的第1實施方式相關的半導體裝置100的電路構成的一例進行繪示的圖。
圖5係就本發明的第1實施方式相關的內置齊納二極體之MOSFET晶片103中的在作用區的內置齊納二極體之MOSFET的單格的剖面構造的一例進行繪示的圖。
圖6係就本發明的第1實施方式相關的內置齊納二極體之MOSFET晶片103中的包含作用區的一部分的周邊區域的剖面構造的一例進行繪示的圖。
《關於作為整流元件的半導體裝置100的構成要素》
首先，就作為整流元件的半導體裝置100的構成要素，參照圖1~圖3進行說明。
如示於圖1~圖3，半導體裝置(整流元件)100具備：具有圓形的外周部的基極電極(第1外部電極)101、設於基極電極101上的圓形的台座(第1電極面部、第1外部電極)102。
此外，在台座102之上具備：內置齊納二極體之MOSFET晶片103、控制IC晶片104、電容器105。
此外，在內置齊納二極體之MOSFET晶片103之上具備：引線電極(第2電極面部、第2外部電極)107、將引線電極連接至外部的引線(第2外部電極)107L。
另外，基極電極101與台座102(第1電極面部)成為第1外部電極。此外，引線107L與引線電極107(第2電極面部)成為第2外部電極。
另外，酌情將「內置齊納二極體之MOSFET晶片」亦記載為「MOSFET晶片」。
內置齊納二極體之MOSFET晶片(MOSFET晶片)103經由接合材109配置於台座102(第1電極面部)與引線電極107(第2電極面部)之間。
此外，控制IC晶片104經由接合材109，如前所述，配置於台座102之上。
此外，絕緣基板106經由接合材109，配置於台座102之上。
此外，在絕緣基板106之上，具備電極112與電極113。然後，電容器105的電極110與電極111經由接合材109，分別配置於前述的電極112與電極113。
此外，於基極電極101及台座102之上，MOSFET晶片103、控制IC晶片104、電容器105被樹脂108覆蓋。
另外，齊納二極體含於內置齊納二極體之MOSFET晶片103，參照圖4與圖5後述。
《內置齊納二極體之MOSFET晶片、控制IC晶片、電容器 的連接》
接著就內置齊納二極體之MOSFET晶片(MOSFET晶片)103、控制IC晶片104、電容器105的連接關係，參照圖1~圖3進行說明。
首先，就內置齊納二極體之MOSFET晶片(MOSFET晶片)103的連接進行說明。
如示於圖2，設於MOSFET晶片103的下表面的汲極電極(221：圖5、圖6)以接合材109電性及熱性連接於基極電極101的台座102。
此外，設於MOSFET晶片103之上表面的源極電極(220：圖5、圖6)以接合材109電性及熱性連接於引線電極107。
此外，如示於圖1，MOSFET晶片103之上表面的閘極電極103g以電線115電性連接於設在控制IC晶片104之上表面的第1電極104a。
接著，說明電容器105的連接。
如示於圖1與圖3，電容器105以接合材109隔著絕緣基板106固定於基極電極101的台座102。
電容器105的高電壓側的電極110以接合材109連接於設在絕緣基板106之上表面的電極112。此外，電極112以電線115連接於設在控制IC晶片104之上表面的第2電極104b。
電容器105的低電壓側的電極111以接合材109連接於設在絕緣基板106之上表面的電極113。此外，電極113以 電線115連接於MOSFET晶片103的源極電極(220：圖5、圖6)。
接著，說明控制IC晶片104的連接。
如前所述，設於控制IC晶片104之上表面的第1電極104a以電線115電性連接於設在MOSFET晶片103之上表面的閘極電極103g。
此外，如前所述，設於控制IC晶片104之上表面的第2電極104b以電線115電性連接於電容器105的電極112。
此外，設於控制IC晶片104之上表面的第3電極104c以電線115電性連接於MOSFET晶片103的源極電極(220：圖5、圖6)。
此外，設於控制IC晶片104之上表面的第4電極104d以電線115電性連接於基極電極101的台座102。
《半導體裝置(整流元件)100的電路構成》
接著，就半導體裝置(整流元件)100的電路構成，進行說明。
圖4係就本發明的第1實施方式相關的半導體裝置100的電路構成進行繪示的圖。
於圖4中，半導體裝置(整流元件)100具備內置齊納二極體之MOSFET晶片(MOSFET晶片)103、控制IC晶片104、電容器105而構成。此外，L端子為基極電極101(圖2)，H端子為引線107L(引線電極107：圖2)。
如示於圖4，控制IC晶片104具備比較器 116、閘極驅動器117、二極體118而構成。
比較器116的反相輸入端子(-)及非反相輸入端子(+)分別連接於H端子及L端子。
比較器116的輸出端子連接於閘極驅動器117的輸入端子。
閘極驅動器117的輸出端子連接於MOSFET晶片103(MOSFET131)的閘極電極131g。
電荷的逆流防止用的二極體118的陽極連接於H端子。二極體118的陰極連接於閘極驅動器117的電源端子、比較器116的電源端子、電容器105的高電壓側端子(110：圖1)。
電容器105的高電壓側端子如前所述，連接於比較器116的電源端子與閘極驅動器117的電源端子。
此外，電容器105的低電壓側端子(111：圖1)連接於L端子。
內置齊納二極體之MOSFET晶片103具有MOSFET131與齊納二極體132而構成。齊納二極體132係與MOSFET131以反並聯的關係而構成(連接)。
MOSFET131(內置齊納二極體之MOSFET晶片103)的源極電極131s(220：圖5)連接於L端子(圖4)。
MOSFET131的汲極電極131d(221：圖5)連接於H端子(圖4)。
《半導體裝置(整流元件)100的電路動作》
以下就示於圖4的半導體裝置(整流元件)100的電路動作進行說明。
H端子的電壓變比L端子的電壓低時，比較器116將高電壓的信號輸出至閘極驅動器117。
被輸入高電壓的信號的閘極驅動器117增加MOSFET131(內置齊納二極體之MOSFET晶片103)的閘極電極131g的電壓而使MOSFET131成為導通狀態。亦即，使半導體裝置(整流元件)100為導通狀態。
反之，H端子的電壓變比L端子的電壓高時，比較器116將低電壓的信號輸出至閘極驅動器117。
被輸入低電壓的信號的閘極驅動器117使MOSFET131成為關斷狀態。亦即，使半導體裝置(整流元件)100為關斷狀態。
如以上，比較器116比較H端子與L端子的電壓的大小關係，透過閘極驅動器117使MOSFET131(內置齊納二極體之MOSFET晶片103)導通、關斷。亦即，使半導體裝置(整流元件)100導通、關斷。亦即進行作為整流元件的動作。
另外，圖4中的電容器105扮演透過所累積的電荷而對比較器116與閘極驅動器117供應電源電壓(電力)的角色。
《內置齊納二極體之MOSFET晶片103的構造》
接著就內置齊納二極體之MOSFET晶片103的構造參照圖5與圖6進行說明。
圖5係就本發明的第1實施方式相關的內置齊納二極體之MOSFET晶片103中的在作用區的內置齊納二極體之MOSFET的單格的剖面構造的一例進行繪示的圖。
圖6係就本發明的第1實施方式相關的內置齊納二極體之MOSFET晶片103中的包含作用區的一部分的周邊區域的剖面構造的一例進行繪示的圖。
內置齊納二極體之MOSFET晶片103方面，存在電流流通的作用區103a(圖1、圖6)與供於保持在周邊的耐壓用的周邊區域103t(圖1、圖6)。接著，就作用區的單格的剖面構造、周邊區域的剖面構造依序進行說明。
《作用區的單格的剖面構造》
如前所述，圖5係就本發明的第1實施方式相關的內置齊納二極體之MOSFET晶片103中的在作用區的內置齊納二極體之MOSFET的單格290的剖面構造的一例進行繪示的圖。
於圖5中，在屬其中一個半導體表面的n+基板201(第1半導體層)之上(紙面視下的上面)形成n-磊晶層202(第2半導體層)。然後在n-磊晶層202之上形成p通道層203(第3半導體層)。進一步在p通道層203之上形成屬另一個半導體表面旳n+源極層204(第4半導體層)。另外，配情將n型的半導體層記載為第1導電型、將p型的半導體層記載為第2導電型。
n+基板201係為了成為MOSFET(MOSFET131 ：圖4)的汲極而接於金屬(包含金屬的素材)的汲極電極221。n+基板201與金屬的汲極電極221係歐姆連接。
此外，n+源極層204係為了成為MOSFET的源極，與金屬(包含金屬的素材)的源極電極220相接。n+源極層204與金屬的源極電極220係歐姆連接。
另外，在金屬的源極電極220與n+源極層204之間，形成層間絕緣膜214。
此外，形成貫穿層間絕緣膜214與n+源極層204並到達於p通道層203的接觸用的溝槽213(第2溝部)，金屬的源極電極220到達於n+源極層204與形成於p通道層203的一部分的p+接觸層205。p+接觸層205的雜質濃度高，故金屬的源極電極220與p+接觸層205成為歐姆連接。p+接觸層205的電位逐漸傳達於p通道層203。
此外，形成從n+源極層204側的半導體表面貫穿p通道層203並到達於n-磊晶層202的溝槽式閘極210(第1溝部)。
溝槽式閘極210具有閘極氧化膜211與填充於溝槽內的多晶矽電極212而構成。
於以上的圖5的構成，連接於源極電極220的n+源極層204相當於MOSFET的源極，p通道層203相當於MOSFET的通道，n-磊晶層202、n+基板201、汲極電極221相當於MOSFET的汲極，多晶矽電極212相當於MOSFET的閘極。
亦即，多晶矽電極212的閘極的電位為高電位(High)或低電位(Low)，使得源極電極220與汲極電極221之間作 為MOSFET而導通、關斷(ON/OFF)。
此外，齊納二極體230被構成於p通道層203與n-磊晶層202的邊界(邊界面)。
圖5的齊納二極體230相當於圖4的齊納二極體132，與前述的MOSFET(131：圖4)反並聯地形成。
另外，於圖5中，齊納二極體230係示意性記載為齊納二極體的一般符號。剖面圖中使用示意性的符號係為了強調p通道層203與n-磊晶層202的接合面具有作為齊納二極體230的元件的功能而記載者。
此外，於圖5中，使齊納二極體230至源極電極220之上側(紙面視下的上側)的面的距離為L。內置齊納二極體之MOSFET晶片103的安裝後，源極電極220之上側的面成為接合材109，故L相當於齊納二極體230至接合材109的距離。
《包含作用區的一部分的周邊區域的剖面構造》
如前所述，圖6係就本發明的第1實施方式相關的內置齊納二極體之MOSFET晶片103中的包含作用區的一部分的周邊區域的剖面構造進行繪示的圖。
於圖6中，以邊界線2001示出的紙面視下的左側為電路電流流通的作用區，右側為保持在周邊部的耐壓的周邊區域。另外，圖6中的邊界線2001係圖1中的邊界線2001。此外，圖6中的作用區係示出圖1中的邊界線2001的內側。此外，圖6中的周邊區域係圖1中的內置齊納二極體之 MOSFET晶片103的端部與邊界線2001之間的區域。
於圖6中，於周邊區域具有：源極電極220、防護環222、層間絕緣膜214、深p層208、通道阻絕層209、n-磊晶層202、n+基板201、汲極電極221。
如示於圖6般於周邊區域具有深p層208，在電壓施加時將空乏層往外周擴張而確保耐壓。
此外，源極電極220延伸直到覆蓋深p層208的位置，扮演場板的角色。然後，緩和在深p層208端部的電場。
此外，於晶片端部具有n+的通道阻絕層209及防護環222，防止空乏層到達至缺陷多、壽命短的晶片端部，保持耐壓。
另外，在圖6中的以邊界線2001示出的紙面下的左側的作用區，連續配置複數個內置齊納二極體之MOSFET的單格290。
此外，如示於圖5，齊納二極體230設於形成MOSFET(131：圖4)的內置齊納二極體之MOSFET的單格290的p通道層203與n-磊晶層202之間的pn接合部。(其中，於圖6基於作圖上的方便省略齊納二極體230的記載)
亦即，MOSFET(131：圖4)與齊納二極體230共存於內置齊納二極體之MOSFET的單格290的相同的區域。
為此，比起在與MOSFET的作用區為不同的區域內置齊納二極體的情況，可加大MOSFET及齊納二極體的區域。
此外，可使MOSFET的低導通電阻、因齊納二極體而 產生的高突波吸收效果同時成立，可將交流發電機大容量化。
此外，可將齊納二極體230配置於晶片內的作用區全部，故可使突波吸收時的溫度上升均勻化。
此外，亦可將熱分散至溝槽式閘極210附近的未設置齊納二極體的部分。此外，可使作用區的溫度均勻化。
為此，比起局部設置齊納二極體的情況，可抑制MOSFET(MOSFET晶片)的溫度上升。
再者，齊納二極體230在pn接合之中央部，設於接觸用的溝槽213的正下方，故齊納二極體230突崩之際流通的電流容易流至P+接觸層205。為此，通過n+源極層204的下部的電流變少，可防止寄生npn電晶體的動作，可實現高抗突崩量。
《因負載突降而產生的突波電壓的影響》
接著，就MOSFET中的因負載突降而產生的突波電壓的影響，參照圖7與圖8進行說明。
圖7係就發生負載突降、突波電壓施加於MOSFET的汲極的情況下的內置齊納二極體之MOSFET的汲極-源極間電壓(Vds)、汲極電流(Id)及MOSFET內部的最大溫度(Tj)的關係的一例進行繪示的圖。
於圖7中，橫軸表示時間(時間的變遷)，縱軸無視單位制的差異而併記Vds(電壓)、Id(電流)、Tj(溫度)。
如示於圖7，因發生負載突降而被施加突波電壓時， MOSFET突崩潰，在高電壓下大電流(Id)流通，此結果裝置內部的溫度Tj上升。然後，隨著時間的變遷，突波電壓消解，MOSFET的汲極-源極間電壓(Vds)與汲極電流(Id)減少，MOSFET內部的最大溫度(Tj)亦降低。
圖8係如下的圖：示出將圖7的發生負載突降時附近放大的波形，並為就伴隨內置齊納二極體之MOSFET的溫度(Tj)上升的耐壓上升VT、周邊部(周邊區域)耐壓VA、內置齊納二極體之MOSFET的耐壓VZ之上升的關係的一例進行繪示者。
於圖8中，以符號801表示的虛線的電位(電壓)表示周邊部(周邊區域)耐壓VA，以符號802表示的虛線的電位(電壓)表示溫度上升的內置齊納二極體之MOSFET的耐壓VZ。此外，以符號803表示的虛線的電位(電壓)表示溫度上升前的內置齊納二極體之MOSFET的耐壓。
此外，以符號803表示的虛線的電位(電壓)至以符號802表示的虛線的電位(電壓)的差表示因內置齊納二極體之MOSFET溫度上升而上升的耐壓VT。
另外，Vds、Id、Tj、橫軸、及縱軸方面與圖7相同，故省略重複的說明。
此外，於圖8中，如同圖7被施加突波電壓時，MOSFET突崩潰，在高電壓下大電流流通，此結果裝置內部的溫度Tj上升。
由於此溫度上升使得將MOSFET與電極進行接合的接合材超過其熔點時，接合變不充分，熱阻增加，存在最後 元件會熱失控而損壞的問題。
此外，為了在被施加前述的高電壓、大電流的狀態下MOSFET不損壞，除MOSFET需要高抗突崩量，需要即使MOSFET的溫度上升而耐壓增加(VT)，MOSFET在作用區仍會發生突崩(VZ)。
MOSFET的在周邊區域的耐壓變比在作用區的耐壓低時，高電壓、大電流流通於周邊區域，使得存在元件損壞之虞。
此外，如以圖8所示，齊納二極體230的耐壓VZ設定為比周邊區域的耐壓VA低。
發生負載突降時，齊納二極體230突崩，齊納二極體230的耐壓VT隨著作用部的溫度上升(Tj)而上升。周邊區域從作用部分離，故溫度上升比作用部小，惟在發生負載突降時，作成確實能以齊納二極體230吸收突波能。亦即，設定為，即使溫度上升之際，齊納二極體230的耐壓仍比周邊部區域的耐壓低。
亦即，於圖8中，以符號803表示的齊納二極體230的耐壓隨著溫度上升，如以符號802表示般耐壓上升(VT)，周邊區域的耐壓仍如示於符號801，需要設定為比以符號802表示的耐壓高。亦即，周邊部耐壓VA設定為比溫度上升時的齊納二極體耐壓VZ大。亦即，VA-VZ>0。
此外，考量以上的負載突降時的特性與對策時，於圖1中，MOSFET晶片103、控制IC晶片104、電容器105增加電線連接的容易度、MOSFET的晶片尺寸，作 成可應付例如交流發電機的大容量化。
亦即，優選上使MOSFET晶片103為長方形，沿著該長方形的長邊方向，配置控制IC晶片104、電容器105。
《作用區的面積(A)與MOSFET的接合材的溫度上升(△T)的關係》
圖9係就負載突降發生等所致的突波發生時的晶片的作用區的面積(A)、將內置齊納二極體之MOSFET晶片與電極進行接合的接合材的溫度上升(△T)的關係的一例進行繪示的圖。
於圖9中，橫軸表示內置齊納二極體之MOSFET晶片的溫度上升：△T，縱軸表示屬內置齊納二極體之MOSFET晶片的作用區的面積的尺寸：A。
此外，為發生負載突降且突波能(J)於單位時間施加於齊納二極體的情況，形成齊納二極體的作用區的溫度上升當作均勻。此外，所有的熱傳達至接合材時，在尺寸(面積)A與溫度上升△T之間成立下述的關係式的式1。
式1中，λ係安裝狀態下的MOSFET晶片103的熱導率，L係齊納二極體230至接合材109的距離。實際的熱的路徑複雜，例如，示於圖5的L為齊納二極體230至 接合材109的距離。
此外，使半導體裝置(整流元件)100的周圍溫度為Ta，要作成接合材109的溫度T不超過熔點Tm，需要符合以下的式2。
[數學表達式2]△T<Tm-Ta …(2)
此外，依式1與式2，突波吸收時所需的作用區的面積(A)表示如以下的式3。
圖9係圖示式3者，越增加作用區的面積(A)亦即越增加內置齊納二極體之MOSFET晶片103的晶片尺寸，溫度上升越受到抑制。亦即，只要增加晶片尺寸，即可吸收更大的突波能，故可達成使用內置齊納二極體之MOSFET晶片103之下的交流發電機的大容量化。
其中，內置齊納二極體之MOSFET晶片103係可搭載於圓形封裝體的尺寸為最大。為此，使MOSFET晶片為矩形、使圓形封裝體的台座的半徑為r的情況下，可搭載的最大面積為2r2。因此，內置齊納二極體之MOSFET晶片的作用區的面積(A)表示如以下的式4。
《搭載最大的內置齊納二極體之MOSFET的情況》
圖10係就本發明的第1實施方式相關的前述的搭載最大的內置齊納二極體之MOSFET晶片之際的半導體裝置(整流元件)100B的平面構造的一例進行繪示的圖。
於圖10中，控制IC晶片104與電容器105在台座102上配置於內置齊納二極體之MOSFET晶片(MOSFET晶片)103的間隙。
MOSFET晶片103變大，故控制IC晶片104、電容器105變小。為此，擔憂作為MOSFET晶片103的驅動、電源的電容器105的電容不足。其中，例如如示於圖10般具備複數個控制IC晶片104、電容器105，使得可應付為可充分地驅動。
採取如此的構成，使得可增加內置齊納二極體之MOSFET晶片103的晶片尺寸，可應付大容量的交流發電機。
此外，使用熔點高的接合材，例如使用對於焊料運用熔點高的燒結接合之下的接合材，使得可吸收比相同的內置齊納二極體之MOSFET晶片的晶片尺寸大的突波能，可實現交流發電機的大容量化。
<第1實施方式的效果>
如在以上所說明，第1實施方式的半導體裝置(整流元件)100具有示於以下的功效。
MOSFET(131：圖4)與齊納二極體230共存於內置齊納二極體之MOSFET的單格290的相同的區域，故比起在與MOSFET晶片的作用區為不同的區域內置齊納二極體的情況，可增加MOSFET及齊納二極體的區域。
此外，可使MOSFET的低導通電阻、因齊納二極體而產生的高突波吸收效果同時成立，可將交流發電機大容量化。
此外，可將齊納二極體230配置於晶片內的作用區全部，故可使突波吸收時的溫度上升均勻化。
此外，可將熱分散至溝槽式閘極210附近的未設置齊納二極體的部分及將作用區的溫度均勻化，故比起局部設置齊納二極體的情況，可抑制MOSFET(MOSFET晶片)的溫度上升。
再者，齊納二極體230在pn接合之中央部，設於接觸用的溝槽213的正下方，故齊納二極體230突崩之際流通的電流容易流至P+接觸層205。為此，通過n+源極層204的下部的電流變少，可防止寄生npn電晶體的動作，可實現高抗突崩量。
比起將齊納二極體與MOSFET在俯視下配置於不同的位置的內置齊納二極體之MOSFET，第1實施方 式的內置齊納二極體之MOSFET晶片可吸收更大的突波能，故可提供適於交流發電機的大容量化的半導體裝置(整流元件)100。
此外，可提供供於吸收發生負載突降之際產生的突波能用的適合的內置齊納二極體之MOSFET晶片的構造、作用區的尺寸。
《第2實施方式》
接著，就本發明的第2實施方式相關的半導體裝置(整流元件)200的構成，參照圖11~圖13進行說明。
圖11係示意性就本發明的第2實施方式相關的半導體裝置200的平面構造的一例進行繪示的圖。另外，在圖11係為了使理解容易，配置於半導體裝置200之上部的引線(107L)與樹脂(108)的記載係省略而示。
圖12係示意性就本發明的第2實施方式相關的半導體裝置200的示於圖11的XII-XII間的剖面構造的一例進行繪示的圖。
圖13係示意性就本發明的第2實施方式相關的半導體裝置200的示於圖11的XIII-XIII間的剖面構造的一例進行繪示的圖。
第2實施方式相關的半導體裝置(整流元件)200的特徵在於：將內置齊納二極體之MOSFET晶片103、控制IC晶片104、電容器105，作為電子電路體300，收納於矩形的內部封裝體(300)而使用。此外，於電子電 路體(內部封裝體)300，基於連接、接合的方便，具備源極框301與汲極框302。
《電子電路體(內部封裝體)300》
如示於圖11~圖13，電子電路體(內部封裝體)300具備：內置齊納二極體之MOSFET晶片103、控制IC晶片104、電容器105、源極框301、汲極框302、引線框架303、304、樹脂305而構成。
如示於圖12與圖13，汲極框302載置內置齊納二極體之MOSFET晶片103。源極框301載置於內置齊納二極體之MOSFET晶片103之上。
引線框架303、304載置控制IC晶片104與電容器105。
此外，如示於圖12與圖13，樹脂305覆蓋前述的內置齊納二極體之MOSFET晶片103、控制IC晶片104、電容器105、源極框301、汲極框302、引線框架303、304，保護電子電路體(內部封裝體)300。
另外，源極框301之上表面及汲極框302的下表面不被以樹脂305覆蓋之下曝露於電子電路體(內部封裝體)300的表面。
源極框301之上表面(電子電路體300的第2面)隔著接合材306而連接於引線電極107。此外，汲極框302的下表面(電子電路體300的第1面)經由接合材306連接於台座102。
如示於圖11與圖13，控制IC晶片104與電容 器105的低電壓側的電極111連接於相同的引線框架303。
電容器105的高電壓側的電極110連接於引線框架304。
如以上，第2實施方式相關的半導體裝置(整流元件)200在於：將內置齊納二極體之MOSFET晶片103、控制IC晶片104、電容器105，作為電子電路體300，收納於矩形的內部封裝體(300)而使用。然後，於內部封裝體(300)具備源極框301與汲極框302，作為電子電路體(內部封裝體)300，即便例如使上下的方向相反而使用，仍可直接進行電性連接，容易處置。
用於交流發電機的整流元件(半導體裝置)方面，需要電流方向不同的正座構造與逆座構造。例如，後述的圖17中，半導體裝置(整流元件)100為正座構造，另一方面半導體裝置(整流元件)500為逆座構造。
以第1實施方式示出的半導體裝置(整流元件)100、以第2實施方式表示的半導體裝置(整流元件)200係正座構造。相對於此，亦需要分別將MOSFET(內置齊納二極體之MOSFET晶片103)的汲極電極連接於引線電極107、將源極電極連接於台座102的逆座構造。
在第1實施方式的構造下，要製造逆座構造，需要以個別的程序作成各晶片(內置齊納二極體之MOSFET晶片103、控制IC晶片104、電容器105)的連接等，製造設備、成本方面存在課題。
採用第2實施方式的電子電路體(內部封裝 體)300的情況下，可將電子電路體(內部封裝體)300共用於正座構造與逆座構造。亦即，分別將電子電路體(內部封裝體)300的源極框301連接於台座102、將汲極框302連接於引線電極107，使得可製造逆座構造。為此，可低成本、簡便地製造正座構造及逆座構造。另外，關於採用電子電路體(內部封裝體)300之下的逆座構造的半導體裝置(整流元件)，參照圖15、圖16後述。
於本(第2)實施方式，亦可透過適用內置齊納二極體之MOSFET晶片103，從而效率佳地吸收負載突降時的突波能。
此外，於本(第2)實施方式，內置齊納二極體之MOSFET晶片103的作用區的突波吸收所需的晶片面積亦以式3表示。
關於內置齊納二極體之MOSFET晶片103的最大尺寸，電子電路體(內部封裝體)300為正方形的情況下最大，惟在內置封裝體(300)之中搭載控制IC晶片104與電容器105，故相對於第1實施方式變較小。
此外，控制IC晶片104與電容器105的搭載面積依驅動的MOSFET(內置齊納二極體之MOSFET晶片103)、必要的電源容量而變。
其中，如示於圖11，使控制IC晶片104與電容器105的搭載部所需的長度為b時，表示如以下的式5。
式5中，例如b係(1/3)×√ 2r程度。另外，雖基於記載上的方便而記載為「√ 2」，惟此表示「根號2」或「(2)1/2」。
此外，在本(第2)實施方式，優選上，亦於電子電路體(內部封裝體)300的內置齊納二極體之MOSFET晶片103、控制IC晶片104、電容器105的關係，內置齊納二極體之MOSFET晶片103作成長方形，沿著該長方形的長邊方向，配置控制IC晶片104、電容器105。
其理由在於，增加內置齊納二極體之MOSFET晶片103、控制IC晶片104、電容器105方面的電線連接的容易度、MOSFET晶片(內置齊納二極體之MOSFET晶片103)的晶片尺寸，使交流發電機大容量化。
<第2實施方式的效果>
採用第2實施方式的電子電路體(內部封裝體)300的情況下，可將電子電路體(內部封裝體)300共用於正座構造與逆座構造。
為此，交流發電機用方面，可低成本、簡便地製造正座構造及逆座構造的半導體裝置(整流元件)。
《第3實施方式》
圖14係就本發明的第3實施方式相關的內置齊納二極體之MOSFET晶片103中的在作用區的內置齊納二極體之MOSFET的單格291的剖面構造的一例進行繪示的圖。
圖14中的單格291與圖5中的單格290不同之處在於，於圖14中設置p層206(第6半導體層)與n層207(第5半導體層)。
亦即，於圖5中，齊納二極體230形成於p通道層203與n-磊晶層202之間。相對於此，於圖14，齊納二極體231形成於p層206與n層207之間。
在p型層(p層206)與n型層(n層207)的接合形成齊納二極體231，與在p通道層203與n-磊晶層202的接合形成齊納二極體之情況不同，就齊納二極體231的耐壓，具有可與MOSFET的閾值電壓、導通電阻等的特性獨立地控制的優點。
此外，齊納二極體231如前述般需要比周邊區域(圖6)、溝槽式閘極210(圖5、圖14)附近減低耐壓。為此，優選上，p層206設定為比p通道層203高濃度，n層207設定為比n-磊晶層202高濃度。
另外，圖14與圖5的差異係前述的p層206與n層207的有無。其他構造相同，故省略重複的說明。
<第3實施方式的效果>
在p型層(p層206)與n型層(n層207)的接合形成齊納二極體231，就齊納二極體231的耐壓，具有可與MOSFET的 閾值電壓、導通電阻等的特性獨立地控制的優點。
亦即，可提供一併具有較佳的MOSFET的閾值電壓、導通電阻的特性、齊納二極體的耐壓的特性半導體裝置(整流元件)。
《第4實施方式》
接著，就逆座構造的半導體裝置(整流元件)500參照圖15與圖16進行說明。
圖15係示意性就本發明的第4實施方式相關的半導體裝置500的相當於示於圖11的XII-XII間的剖面構造的一例進行繪示的圖。
圖16係示意性就本發明的第4實施方式相關的半導體裝置500的相當於示於圖11的XIII-XIII間的剖面構造的一例進行繪示的圖。
亦即，圖15示意性示出在逆座構造下的相當於XII-XII間的剖面構造，為與在圖12的正座構造下的相當於XII-XII間的剖面構造對應者。此外，圖16示意性示出在逆座構造下的相當於XIII-XIII間的剖面構造，為與在圖13的正座構造下的相當於XIII-XIII間的剖面構造對應者。
另外，關於逆座構造下的半導體裝置(整流元件)500的平面構造，省略記載。
將就第4實施方式進行繪示的圖15，與就第2實施方式進行繪示的圖12比較時，主要差異在於，電子電路體(內部封裝體)300之上下的關係被相反配置。
由於使電子電路體(內部封裝體)300之上下的配置相反，內置齊納二極體之MOSFET晶片103的汲極電極221(圖5)經由汲極框302連接於引線電極107，源極電極220(圖5)經由源極框301連接於基極電極101。
另外，於第2實施方式的電子電路體(內部封裝體)300，內置齊納二極體之MOSFET晶片103的汲極電極221(圖5)經由汲極框302連接於基極電極101，源極電極220(圖5)經由源極框301連接於引線電極107。
亦即，相對於第2實施方式的半導體裝置(整流元件)100為正座構造，第4實施方式的半導體裝置(整流元件)500為逆座構造。
將就第4實施方式進行繪示的圖16，與就第2實施方式進行繪示的圖13比較時，由於使電子電路體(內部封裝體)300之上下的配置相反，控制IC晶片104及電容器105之上下的配置變相反。
另外，於圖15中，為了使由於使電子電路體(內部封裝體)300之上下的關係相反而發生的電性連接部分的失配圓滿，調整引線電極107與接合材306的幅長。
在圖15及圖16中，其他構造相同，故省略重複的說明。
<第4實施方式的效果>
使用電子電路體(內部封裝體)300，使得可構成逆座構造的半導體裝置(整流元件)500。亦即，可將電子電路 體(內部封裝體)300兼用為正座構造與逆座構造方面共通的構件。
為此，可低成本、簡便地製造正座構造及逆座構造的半導體裝置(整流元件)。
《第5實施方式》
接著，說明有關將第1~第4實施方式的半導體裝置500應用於交流發電機之例。
圖17係就本發明的第5實施方式相關的交流發電機700的電路構成的一例進行繪示的圖。
於圖17中，交流發電機700具備三相全波整流電路601與三相的發電機602而構成。交流發電機700係如下之者：以發電機602產生交流電力(電壓)，將該交流電力(電壓)以三相全波整流電路601進行整流，生成直流電力(電壓)而輸出。
三相全波整流電路601具備3個正座(正座構造)的半導體裝置(整流元件)100、3個逆座(逆座構造)的半導體裝置(整流元件)500的合計6個的整流元件、電池401而構成。
如示於圖17，正座的整流元件與逆座的整流元件串聯連接，個別的連接點連接於三相交流的U相(Vu)、V相(Vv)、W相(Vw)。然後，將來自發電機602的三相交流電壓(電力)轉換為直流電壓(電力)，將直流電壓(電力)輸出至電池401。
<第5實施方式的效果>
具有內置齊納二極體之MOSFET晶片103的正座的半導體裝置(整流元件)100、使用逆座的半導體裝置(整流元件)500，故可提供應付高輸出化的交流發電機。
此外，可提供在發生負載突降之際抗性仍高的交流發電機。
此外，利用電子電路體(內部封裝體)300製造正座的半導體裝置(整流元件)100、逆座的半導體裝置(整流元件)500而用於交流發電機，故可提供低成本的交流發電機。
《其他實施方式》
另外，本發明非限定於以上所說明的實施方式者，進一步包含各種的變化例。例如，前述的實施方式係為了以容易理解的方式說明本發明而詳細說明者，並未限定於必定具備所說明之全部的構成。此外，可將某實施方式的構成的一部分以其他實施方式的構成的一部分進行置換，再者亦可對某實施方式的構成加入其他實施方式的構成的一部分或全部。
於以下，就其他實施方式、變化例，進一步進行說明。
《構成半導體裝置(整流元件)的電路構成》
圖示於圖4的電路係構成本發明的半導體裝置(整流元件)的電路的一例，不限定於此電路。例如於控制IC晶片104的控制電路，可代替比較器116使用差動放大器，可依流於內置齊納二極體之MOSFET晶片103的電流的方向控制導通、關斷。
此外，亦可使比較器116的反相端子與非反相端子的連接關係相反而於閘極驅動器117附加反相功能。
《齊納二極體的構成》
於圖14中，齊納二極體係由p層206與n層207構成。另外，p層206係雜質濃度比p通道層203高，n層207係雜質濃度比n-磊晶層202高。
其中，不限定於設置雜質濃度高的p層206與n層207雙方的方法。
例如，亦可在使用p層206但不設置n層207之下，使用n-磊晶層202，在p層206與n-磊晶層202之間形成齊納二極體。
此外，亦可在使用n層207但不設置p層206之下，使用p通道層203，在n層207與p通道層203之間形成齊納二極體。
《半導體裝置(整流元件)的形狀》
第1實施方式的半導體裝置(整流元件)100於圖1中，以圓形說明基極電極101、台座102，惟圓形方面，不受限 定。例如，基極電極、台座102的形狀為多角形、橢圓，皆將作為第1實施方式的半導體裝置(整流元件)的特徵的內置齊納二極體之MOSFET形成於相同的單格之中，具有提高輸出的功效。
《半導體裝置(整流元件)的用途》
雖將第1實施方式~第4實施方式的半導體裝置(整流元件)當作交流發電機用進行說明，惟交流發電機的用途方面不受限定。作為用於具有被施加高耐壓的可能性的裝置的整流元件，廣具用途。

Claims (14)

  1. 一種半導體裝置， 　　具有： 　　第1外部電極，具有第1電極面部； 　　第2外部電極，具有第2電極面部； 　　內置齊納二極體之MOSFET晶片，具有電路電流流通的作用區與保持在周邊部的耐壓的周邊區域； 　　控制IC晶片，基於前述內置齊納二極體之MOSFET晶片的汲極電極與源極電極之間的電壓或電流，驅動前述內置齊納二極體之MOSFET晶片的閘極；和 　　電容器，對前述內置齊納二極體之MOSFET晶片與前述控制IC晶片供應電源； 　　前述第1電極面部與前述內置齊納二極體之MOSFET晶片的前述汲極電極或前述源極電極中的一者連接， 　　前述第2電極面部係與前述內置齊納二極體之MOSFET晶片的前述源極電極或前述汲極電極中的另一者連接， 　　於前述內置齊納二極體之MOSFET晶片的作用區，設置內置齊納二極體之MOSFET的複數個單格， 　　含於前述單格的齊納二極體的耐壓設定為比前述周邊區域的耐壓低。
  2. 如請求項1之半導體裝置，其中， 　　前述齊納二極體的耐壓係在發生負載突降而齊納二極體的溫度因突波能而上升的情況下，仍設定為比前述周邊區域的耐壓低。
  3. 如申請專利範圍第1或2項的半導體裝置，其中， 　　使前述內置齊納二極體之MOSFET晶片的作用區的面積為A、 　　使負載突降時的在單位時間在前述齊納二極體產生的能量為J、 　　使在安裝狀態下的前述內置齊納二極體之MOSFET晶片的熱導率為λ、 　　使前述齊納二極體至將前述內置齊納二極體之MOSFET晶片與第1電極面部進行接合、或將前述內置齊納二極體之MOSFET晶片與第2電極面部進行接合的接合材的距離為L、 　　使前述接合材的熔點為Tm、 　　使周圍溫度為Ta、 　　前述第1電極面部構成圓形的台座而使該台座的半徑為r時， 　　符合以下關係式： [數學表達式4]。
  4. 如請求項1之半導體裝置，其中， 　　前述內置齊納二極體之MOSFET晶片的形狀係長方形，於該長方形的長邊方向配置前述控制IC晶片與前述電容器。
  5. 如請求項1之半導體裝置，其中， 　　前述內置齊納二極體之MOSFET晶片具有： 　　第1導電型的第1半導體層，形成於半導體主面； 　　雜質濃度比前述第1半導體層低的第1導電型的第2半導體層，形成於前述第1半導體層上； 　　第2導電型的第3半導體層，形成於前述第2半導體層上； 　　第1溝部，從與前述第1半導體層相反的主面貫穿前述第3半導體層，到達於前述第2半導體層； 　　第1導電型的第4半導體層，在前述第3半導體層上，到達於與前述第1半導體層相反的主面； 　　第2溝部，從與前述第1半導體層相反的主面貫穿前述第4半導體層，到達於前述第3半導體層； 　　前述齊納二極體形成於前述第2半導體層與前述第3半導體層的接合部。
  6. 如請求項5之半導體裝置，其中， 　　在前述第2半導體層與前述第3半導體層的接合部之中心部附近的前述第2半導體層內，具有第1半導體型的第5半導體層， 　　在前述第2半導體層與前述第3半導體層的接合部之中心部附近的前述第3半導體層內，具有第2導電型的第6半導體層。
  7. 如請求項6之半導體裝置，其中， 　　前述第5半導體層的雜質濃度比前述第2半導體層的雜質濃度高， 　　前述第6半導體層的雜質濃度比前述第3半導體層的雜質濃度高。
  8. 如請求項1之半導體裝置，其中， 　　將前述內置齊納二極體之MOSFET晶片與前述第1電極面部或前述第2電極面部進行接合的接合材係燒結金屬。
  9. 一種半導體裝置， 　　具備： 　　第1外部電極，具有第1電極面部； 　　第2外部電極，具有第2電極面部； 　　電子電路體； 　　在前述第1電極面部與前述第2電極面部之間具有前述電子電路體， 　　前述第1電極面部連接於前述電子電路體的第1面， 　　前述第2電極面部連接於前述電子電路體的第2面， 　　前述電子電路體具備： 　　內置齊納二極體之MOSFET晶片，具有電路電流流通的作用區與保持在周邊部的耐壓的周邊區域； 　　控制IC晶片，基於前述內置齊納二極體之MOSFET晶片的汲極電極與源極電極之間的電壓或電流，驅動前述內置齊納二極體之MOSFET晶片的閘極； 　　電容器，對前述內置齊納二極體之MOSFET晶片與前述控制IC晶片供應電源； 　　汲極框，與前述內置齊納二極體之MOSFET晶片的汲極電極連接； 　　源極框，與前述內置齊納二極體之MOSFET晶片的源極電極連接； 　　前述第1電極面部與前述汲極框或前述源極框中的一者連接， 　　前述第2電極面部與前述汲極框或前述源極框中的另一者連接， 　　於前述內置齊納二極體之MOSFET晶片的作用區具有內置齊納二極體之MOSFET的複數個單格， 　　含於前述單格的齊納二極體的耐壓設定為比前述周邊區域的耐壓低。
  10. 如請求項9之半導體裝置，其中， 　　前述齊納二極體的耐壓係在發生負載突降而齊納二極體的溫度因突波能而上升的情況下，仍設定為比前述周邊區域的耐壓低。
  11. 如申請專利範圍第9或10項的半導體裝置，其中， 　　使前述內置齊納二極體之MOSFET晶片的作用區的面積為A、 　　使負載突降時的在單位時間在前述齊納二極體產生的能量為J、 　　使在安裝狀態下的前述內置齊納二極體之MOSFET晶片的熱導率為λ、 　　使前述齊納二極體至將前述內置齊納二極體之MOSFET晶片與第1電極面部進行接合、或將前述內置齊納二極體之MOSFET晶片與第2電極面部進行接合的接合材的距離為L、 　　使前述接合材的熔點為Tm、 　　使周圍溫度為Ta、 　　前述第1電極面部構成圓形的台座而使該台座的半徑為r、 　　使在前述電子電路體的內部配置控制IC晶片與電容器的短邊的長度為b時， 　　符合以下關係式： [數學表達式5]。
  12. 如請求項9之半導體裝置，其中， 　　前述內置齊納二極體之MOSFET晶片的形狀係長方形，於前述長方形的長邊方向配置前述控制IC晶片與前述電容器。
  13. 一種交流發電機，具備如請求項1～8中任一項的半導體裝置。
  14. 如請求項13之交流發電機，其具備正座的半導體裝置與逆座的半導體裝置。
TW107127212A 2017-08-07 2018-08-06 半導體裝置及使用其之交流發電機 TWI666867B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-152305 2017-08-07
JP2017152305A JP6869140B2 (ja) 2017-08-07 2017-08-07 半導体装置及びそれを用いたオルタネータ

Publications (2)

Publication Number Publication Date
TW201911727A TW201911727A (zh) 2019-03-16
TWI666867B true TWI666867B (zh) 2019-07-21

Family

ID=63174007

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107127212A TWI666867B (zh) 2017-08-07 2018-08-06 半導體裝置及使用其之交流發電機

Country Status (5)

Country Link
US (1) US11049965B2 (zh)
EP (1) EP3442122A1 (zh)
JP (1) JP6869140B2 (zh)
CN (1) CN109390328B (zh)
TW (1) TWI666867B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771771B (zh) * 2019-10-24 2022-07-21 日商日立功率半導體股份有限公司 半導體裝置及使用其之整流元件及交流發電機

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019031036A1 (ja) * 2017-08-10 2019-02-14 株式会社村田製作所 Ｅｓｄ保護デバイス、および、信号伝送線路
JP7196044B2 (ja) * 2019-09-06 2022-12-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201126880A (en) * 2009-08-26 2011-08-01 Panasonic Elec Works Co Ltd Load control device
TW201214680A (en) * 2010-08-31 2012-04-01 Micron Technology Inc Memory cell structures and methods
TW201238396A (en) * 2011-03-11 2012-09-16 Everlight Electronics Co Ltd Driving circuit for LED
TW201531009A (zh) * 2013-12-12 2015-08-01 Hitachi Power Semiconductor Device Ltd 半導體裝置、及使用彼之交流發電機以及電力變換裝置
TW201622099A (zh) * 2014-09-11 2016-06-16 Hitachi Power Semiconductor Device Ltd 半導體裝置、和使用其之發電機及電力變換裝置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025482A (ja) 1988-06-24 1990-01-10 Hitachi Ltd 縦形ｍｏｓｆｅｔ
JP2959640B2 (ja) * 1990-09-27 1999-10-06 本田技研工業株式会社 充電回路
JPH10215552A (ja) 1996-08-08 1998-08-11 Denso Corp 交流発電機の整流装置とその製造方法
FR2797113B1 (fr) * 1999-07-28 2001-10-12 St Microelectronics Sa Circuit de commande au zero de tension d'un commutateur bidirectionnel a seuil stable
JP4024503B2 (ja) 2001-09-19 2007-12-19 株式会社東芝 半導体装置及びその製造方法
JP5134746B2 (ja) 2001-09-20 2013-01-30 新電元工業株式会社 電界効果トランジスタの製造方法
JP4892172B2 (ja) * 2003-08-04 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4900662B2 (ja) * 2006-03-02 2012-03-21 独立行政法人産業技術総合研究所 ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
TWI380448B (en) * 2009-09-16 2012-12-21 Anpec Electronics Corp Overlapping trench gate semiconductor device and manufacturing method thereof
JP5515922B2 (ja) 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP2012054378A (ja) * 2010-09-01 2012-03-15 Renesas Electronics Corp 半導体装置
DE112012003228B4 (de) * 2011-08-04 2021-08-12 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP2015116043A (ja) 2013-12-11 2015-06-22 株式会社オートネットワーク技術研究所 Ｄｃ／ｄｃコンバータ
DE102014202030A1 (de) 2014-02-05 2015-08-06 Robert Bosch Gmbh Gleichrichterschaltung, elektronisches Bauelement, Generator und Verfahren zum Betreiben einer Gleichrichterschaltung
JP6512025B2 (ja) * 2015-08-11 2019-05-15 富士電機株式会社 半導体素子及び半導体素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201126880A (en) * 2009-08-26 2011-08-01 Panasonic Elec Works Co Ltd Load control device
TW201214680A (en) * 2010-08-31 2012-04-01 Micron Technology Inc Memory cell structures and methods
TW201238396A (en) * 2011-03-11 2012-09-16 Everlight Electronics Co Ltd Driving circuit for LED
TW201531009A (zh) * 2013-12-12 2015-08-01 Hitachi Power Semiconductor Device Ltd 半導體裝置、及使用彼之交流發電機以及電力變換裝置
TW201622099A (zh) * 2014-09-11 2016-06-16 Hitachi Power Semiconductor Device Ltd 半導體裝置、和使用其之發電機及電力變換裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771771B (zh) * 2019-10-24 2022-07-21 日商日立功率半導體股份有限公司 半導體裝置及使用其之整流元件及交流發電機

Also Published As

Publication number Publication date
US20190043984A1 (en) 2019-02-07
JP2019033144A (ja) 2019-02-28
JP6869140B2 (ja) 2021-05-12
EP3442122A1 (en) 2019-02-13
CN109390328A (zh) 2019-02-26
US11049965B2 (en) 2021-06-29
CN109390328B (zh) 2022-02-08
TW201911727A (zh) 2019-03-16

Similar Documents

Publication Publication Date Title
US11158511B2 (en) Semiconductor device and power converter including a copper film with a small grain size stress relaxtion layer
JP6769707B2 (ja) 半導体モジュール
JP5798412B2 (ja) 半導体モジュール
TWI666867B (zh) 半導體裝置及使用其之交流發電機
US11398818B2 (en) Semiconductor device
TW201628161A (zh) 半導體裝置
JP6904279B2 (ja) 半導体装置およびその製造方法並びに電力変換装置
CN112420633B (zh) 半导体装置及逆变器
US20180240732A1 (en) Semiconductor device
US11973132B2 (en) Semiconductor device comprising insulated gate bipolar transistor (IGBT), diode, and well region
JP6295012B2 (ja) 半導体装置および電力変換装置
US11296191B2 (en) Power module and power converter
WO2021079735A1 (ja) 半導体装置及びそれを用いた整流素子、オルタネータ
JP2019220671A (ja) 整流器用パワーデバイス
El Khadiry et al. Multi-switch Si-chip structures and on-substrate packaging techniques for improving the electrical performance of power modules
US20230053501A1 (en) Silicon carbide semiconductor device and power conversion apparatus
CN113764508B (zh) 半导体装置
JP2004103664A (ja) 縦型トランジスタ
JP2021166247A (ja) 半導体装置
JP2022082883A (ja) 半導体装置
JP2013013179A (ja) ノイズ低減回路