JPH025482A - 縦形mosfet - Google Patents
縦形mosfetInfo
- Publication number
- JPH025482A JPH025482A JP15472588A JP15472588A JPH025482A JP H025482 A JPH025482 A JP H025482A JP 15472588 A JP15472588 A JP 15472588A JP 15472588 A JP15472588 A JP 15472588A JP H025482 A JPH025482 A JP H025482A
- Authority
- JP
- Japan
- Prior art keywords
- type
- collector
- conductivity type
- base
- parasitic transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract description 26
- 230000015556 catabolic process Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract 1
- 230000006378 damage Effects 0.000 description 5
- 230000001066 destructive effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は縦形パワーMO8FETK係り、特に破壊耐量
の向上により誘導性負荷の駆動及びサージ電圧の自己保
護に対して好適なパワーMO8FET構造に関する。
の向上により誘導性負荷の駆動及びサージ電圧の自己保
護に対して好適なパワーMO8FET構造に関する。
パワーMO8FETは、第3図にそのセル構造を断面図
で示すように、ドレインとなろn中層4、n基体5、p
層(ウェル)6、ソースとなるn十層7を有し、基体表
面上に設けた絶縁ゲート3への印加電圧によって、ゲー
ト直下のp層をチャネルとしてソースドレイン電流を制
御するものである。その構造上、9層6をベースとする
寄生トランジスタQ、を含んでおり、このQ、を動作さ
せないように、寄生トランジスタQ、のベース・エミッ
タ抵抗を小さくする工夫がなされて来た。たとえば、基
板表面からのp層の一部の深さを大きくしたウェル構造
とすることにより、寄生トランジスタのベース抵抗を小
さくする等が挙げられる。
で示すように、ドレインとなろn中層4、n基体5、p
層(ウェル)6、ソースとなるn十層7を有し、基体表
面上に設けた絶縁ゲート3への印加電圧によって、ゲー
ト直下のp層をチャネルとしてソースドレイン電流を制
御するものである。その構造上、9層6をベースとする
寄生トランジスタQ、を含んでおり、このQ、を動作さ
せないように、寄生トランジスタQ、のベース・エミッ
タ抵抗を小さくする工夫がなされて来た。たとえば、基
板表面からのp層の一部の深さを大きくしたウェル構造
とすることにより、寄生トランジスタのベース抵抗を小
さくする等が挙げられる。
なお、このペース抵抗に関する文献として、昭和62年
6月5日発行の電気学会技術報告(■部)第249号p
9〜p 10 、3.2.3項「内蔵ダイオードと寄生
トランジスタの破壊耐量の向上Jがある。パワーMO8
I”ETの耐圧Voss (スタチック状態におけるブ
レークダウン電圧)は、第1図を参照し、コレクタ(C
)・ペース(B)耐圧(VCBD)にあたる。パワーM
O8FETのドレイン・ソース間ダイオードはこのコレ
クタ・ベース間ダイオードである。
6月5日発行の電気学会技術報告(■部)第249号p
9〜p 10 、3.2.3項「内蔵ダイオードと寄生
トランジスタの破壊耐量の向上Jがある。パワーMO8
I”ETの耐圧Voss (スタチック状態におけるブ
レークダウン電圧)は、第1図を参照し、コレクタ(C
)・ペース(B)耐圧(VCBD)にあたる。パワーM
O8FETのドレイン・ソース間ダイオードはこのコレ
クタ・ベース間ダイオードである。
パワーMO8FETのブレークダウン・テストで寄生ト
ランジスタが動作し、ASO(寄生トランジスタのAS
O・:安全動作領域)破壊をする。
ランジスタが動作し、ASO(寄生トランジスタのAS
O・:安全動作領域)破壊をする。
上記のような従来技術では、寄生トランジスタを完全に
非動作の状態にすることは不可能であり、寄生トランジ
スタの動作でMOSFETが破壊に至る問題があった。
非動作の状態にすることは不可能であり、寄生トランジ
スタの動作でMOSFETが破壊に至る問題があった。
本発明の目的は、この寄生トランジスタがたとえ動作を
しても破壊に至ることのないλ108FET構造を提供
することにある。
しても破壊に至ることのないλ108FET構造を提供
することにある。
上記目的は、パワーMO8FET内の寄生TBSが動作
する状態となっても、その動作を、寄生TR8のASO
領域内に抑え込んでしまう構造とすることにより、非破
壊動作させることになり達成される。
する状態となっても、その動作を、寄生TR8のASO
領域内に抑え込んでしまう構造とすることにより、非破
壊動作させることになり達成される。
それを達成させるためのチップ構造について説明すれば
、第1図を参照し、パワーMO8FETの1セル分の縦
断面図を、第2図にその等価回路図を示すよ5K、ソー
ス1ffi極のコンタクト部分(n十、 p+ )と対
向したドレイン電極側の低抵抗層(n−)内に高抵抗層
(n+)を張り出した構造とするものであり、実際には
各セル毎に上記構造を持ったものとする。
、第1図を参照し、パワーMO8FETの1セル分の縦
断面図を、第2図にその等価回路図を示すよ5K、ソー
ス1ffi極のコンタクト部分(n十、 p+ )と対
向したドレイン電極側の低抵抗層(n−)内に高抵抗層
(n+)を張り出した構造とするものであり、実際には
各セル毎に上記構造を持ったものとする。
パワーMO8FETに電圧を印加した場合、ドレインn
−M’Vc空乏層が出来るが、上記構造を取ることによ
り、この空乏層を任意の幅で止める構造(パンチスルー
型構造)とすることが出来る。
−M’Vc空乏層が出来るが、上記構造を取ることによ
り、この空乏層を任意の幅で止める構造(パンチスルー
型構造)とすることが出来る。
空乏層の幅は、寄生トランジスタの降伏電圧VCIO(
SO8)>Vcno=Vnssとなるように最低限に設
定する必要がある。
SO8)>Vcno=Vnssとなるように最低限に設
定する必要がある。
パンチスルー型構造は、寄生トランジスタのコレクタ・
ペース接合に当たる。これは、パワーMO8FETの降
伏電圧VDf9gでもある。寄生トランジスタのコレク
タに過電圧が加わった場合、コレクタ・ペース接合にブ
レークダウン電流が流れる。この電流の一部が寄生トラ
ンジスタのペースに流れ込み、寄生トランジスタをON
させるがこの寄生トランジスタに加わる最大の電圧はV
CBO(=Vcao(z) )クランプされたものとな
る。なお、パンチスルータイプでない場合のコレクタ・
ペース耐圧をVCBOパンチスルータイプの場合のコレ
クタ・ペース耐圧をVCBO(Z)とすると、VCBO
>VCBO(Z)との関係になる。あらかじめ、寄生ト
ランジスタのVCIO(5US) >VCBO(Z)に
設定されていれば、ASO内で動作させることが可能で
あり、破壊レベルの向上、又は非破壊とすることが出来
る。これ釦より、パワーMO8FETの破壊耐量が大@
に向上する。
ペース接合に当たる。これは、パワーMO8FETの降
伏電圧VDf9gでもある。寄生トランジスタのコレク
タに過電圧が加わった場合、コレクタ・ペース接合にブ
レークダウン電流が流れる。この電流の一部が寄生トラ
ンジスタのペースに流れ込み、寄生トランジスタをON
させるがこの寄生トランジスタに加わる最大の電圧はV
CBO(=Vcao(z) )クランプされたものとな
る。なお、パンチスルータイプでない場合のコレクタ・
ペース耐圧をVCBOパンチスルータイプの場合のコレ
クタ・ペース耐圧をVCBO(Z)とすると、VCBO
>VCBO(Z)との関係になる。あらかじめ、寄生ト
ランジスタのVCIO(5US) >VCBO(Z)に
設定されていれば、ASO内で動作させることが可能で
あり、破壊レベルの向上、又は非破壊とすることが出来
る。これ釦より、パワーMO8FETの破壊耐量が大@
に向上する。
以下、本発明の一実施例について図面を参照し説明する
。第1図は、本発明の実施例の正面断面斜面図を示す。
。第1図は、本発明の実施例の正面断面斜面図を示す。
1はソース電極(AI)、2はドレイン電極(i)、3
はゲート電極(ポリSj)を表わしており、nチャンネ
ルタイプのパワーMO8FETである。
はゲート電極(ポリSj)を表わしており、nチャンネ
ルタイプのパワーMO8FETである。
ソースAI電極のコンタクト部分(H+ 、 p+)と
対向したドレイン電極側の低抵抗層(n−)内に低抵抗
層(n十)8を部分的に張り出した構造とする。実際に
は各セル毎に上記構造を有するものとする。
対向したドレイン電極側の低抵抗層(n−)内に低抵抗
層(n十)8を部分的に張り出した構造とする。実際に
は各セル毎に上記構造を有するものとする。
rl−層5へのn中張り出し量は、寄生トランジスタが
Vcgo(SUS)>Vcnoとなるように設定する。
Vcgo(SUS)>Vcnoとなるように設定する。
この時のコレクタ・ベース間接合ダイオードの特性は、
パンチスルー型のツェナー特性を持ったダイオードにな
っている。これにより、寄生TBSのコレクタ・ペース
間には等制約に第2図に示すように外付けのツェナーダ
イオードDzを内蔵したものと同等となる。
パンチスルー型のツェナー特性を持ったダイオードにな
っている。これにより、寄生TBSのコレクタ・ペース
間には等制約に第2図に示すように外付けのツェナーダ
イオードDzを内蔵したものと同等となる。
動作は、パワーMO8FETのドレイン電極(寄生トラ
ンジスタQ、のコレクタ)に過電圧が加わった場合、Q
、のコレクタ・ペース間に内蔵されたツェナーダイオー
ドDzが動作し、電流が流れる。この電流の一部が寄生
TBSのベースに流れて、寄生トランジスタQ、を動作
させ、TBSの動作をツェナー電圧にクランプする。こ
のツェナー電圧がASO内(Vcgn(SUS)>Vc
no)にあれば破壊レベルの向上、又は非破壊とするこ
とが出来る。
ンジスタQ、のコレクタ)に過電圧が加わった場合、Q
、のコレクタ・ペース間に内蔵されたツェナーダイオー
ドDzが動作し、電流が流れる。この電流の一部が寄生
TBSのベースに流れて、寄生トランジスタQ、を動作
させ、TBSの動作をツェナー電圧にクランプする。こ
のツェナー電圧がASO内(Vcgn(SUS)>Vc
no)にあれば破壊レベルの向上、又は非破壊とするこ
とが出来る。
本実施例によれば、パワーMO8FETのV(BR)D
SSOS型Oブレークダウン破壊耐量向上に効果がある
。
SSOS型Oブレークダウン破壊耐量向上に効果がある
。
本発明によれば、パワーMO8FETのV(BR)ns
sブレークダウン耐量が向上することにより、誘導性負
荷の駆動時に発生する過電圧、及び配線による浮遊イン
ダクタンスによるサージ電圧、ノイズ等によるスパイク
電圧等からの保護回路が不要となる。これによって部品
点数の低減と実装スペースの削減が可能となる。
sブレークダウン耐量が向上することにより、誘導性負
荷の駆動時に発生する過電圧、及び配線による浮遊イン
ダクタンスによるサージ電圧、ノイズ等によるスパイク
電圧等からの保護回路が不要となる。これによって部品
点数の低減と実装スペースの削減が可能となる。
回路実装上、過電圧に対するvoss耐圧マージンを取
らな(てすむため、耐圧の小さい(オン抵抗のより小さ
い)パワーMO8FETを使用でき、コスト低減と性能
アップが図ることができる。
らな(てすむため、耐圧の小さい(オン抵抗のより小さ
い)パワーMO8FETを使用でき、コスト低減と性能
アップが図ることができる。
また、高電圧側のASO低下がな(なる為、ASOを広
く取ることが出来るようになり、使用する者の使い勝手
が向上する。
く取ることが出来るようになり、使用する者の使い勝手
が向上する。
第1図は本発明の一実施例のパワーMO8FETを示す
1セル部分正面断面斜使図である。 第2図は第1図の装置に対応する等価回路図である。 第3図は従来のパワーMO8FETを示す−セル部分の
縦断面図である。 第4図は第3図の装置に対応する等価回路図である。 1・・・ソース電極、2・・・ドレイン電極、3・・・
ゲー第 1 図 3i・・−1旨璧Goal ”51 f−/−2ジ后 / 第3 図 \ グ・釜、逐又コを碍すニ乙ぜ♂ 2 ’r、l
−f>Q%反ゝ、 Al 第 2 図 第4図
1セル部分正面断面斜使図である。 第2図は第1図の装置に対応する等価回路図である。 第3図は従来のパワーMO8FETを示す−セル部分の
縦断面図である。 第4図は第3図の装置に対応する等価回路図である。 1・・・ソース電極、2・・・ドレイン電極、3・・・
ゲー第 1 図 3i・・−1旨璧Goal ”51 f−/−2ジ后 / 第3 図 \ グ・釜、逐又コを碍すニ乙ぜ♂ 2 ’r、l
−f>Q%反ゝ、 Al 第 2 図 第4図
Claims (1)
- 【特許請求の範囲】 1、ドレインとなる第1導電型半導体基体の表面に第2
導電型領域と、ソースとなる第1導電型領域を有し、基
体表面上の絶縁ゲートへの電圧印加によって基体と第1
導電型領域に挾まれた第2導電型領域表面でソース・ド
レイン電流を制御するように構成したMOSFETであ
って、その第2導電型領域をベースとして発生する寄生
トランジスタのコレクタ・ベース間ダイオード耐圧をこ
の寄生トランジスタのコレクタ・エミッタ降伏電圧以下
に設定したことを特徴とする縦形MOSFET。 2、前記ダイオード耐圧を寄生トランジスタのコレクタ
・エミッタ降状電圧以下に設定するための手段として、
第1導電型基体の高濃度層の一部を第2導電型領域側へ
突出させた請求項1に記載の縦形MOSFET。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15472588A JPH025482A (ja) | 1988-06-24 | 1988-06-24 | 縦形mosfet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15472588A JPH025482A (ja) | 1988-06-24 | 1988-06-24 | 縦形mosfet |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH025482A true JPH025482A (ja) | 1990-01-10 |
Family
ID=15590591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15472588A Pending JPH025482A (ja) | 1988-06-24 | 1988-06-24 | 縦形mosfet |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH025482A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5221850A (en) * | 1991-03-20 | 1993-06-22 | Fuji Electric Co., Ltd. | Conductivity-modulating mosfet |
EP0870322A1 (en) * | 1995-08-21 | 1998-10-14 | SILICONIX Incorporated | Trenched dmos transistor with buried layer for reduced on-resistance and ruggedness |
EP0936525A1 (de) * | 1998-02-11 | 1999-08-18 | Siemens Aktiengesellschaft | Diodenschaltung mit idealer Diodenkennlinie |
EP0956596A1 (en) * | 1996-03-15 | 1999-11-17 | SILICONIX Incorporated | Vertical power mosfet having reduced sensitivity to variations in thickness of epitaxial layer |
JP2016181534A (ja) * | 2015-03-23 | 2016-10-13 | 豊田合成株式会社 | 半導体装置および半導体装置の製造方法 |
EP3442122A1 (en) | 2017-08-07 | 2019-02-13 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device and alternator using the same |
-
1988
- 1988-06-24 JP JP15472588A patent/JPH025482A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5221850A (en) * | 1991-03-20 | 1993-06-22 | Fuji Electric Co., Ltd. | Conductivity-modulating mosfet |
EP0870322A1 (en) * | 1995-08-21 | 1998-10-14 | SILICONIX Incorporated | Trenched dmos transistor with buried layer for reduced on-resistance and ruggedness |
EP0870322A4 (ja) * | 1995-08-21 | 1998-10-14 | ||
EP0956596A1 (en) * | 1996-03-15 | 1999-11-17 | SILICONIX Incorporated | Vertical power mosfet having reduced sensitivity to variations in thickness of epitaxial layer |
EP0956596A4 (ja) * | 1996-03-15 | 1999-12-08 | ||
EP0936525A1 (de) * | 1998-02-11 | 1999-08-18 | Siemens Aktiengesellschaft | Diodenschaltung mit idealer Diodenkennlinie |
JP2016181534A (ja) * | 2015-03-23 | 2016-10-13 | 豊田合成株式会社 | 半導体装置および半導体装置の製造方法 |
US9704952B2 (en) | 2015-03-23 | 2017-07-11 | Toyoda Gosei Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
EP3442122A1 (en) | 2017-08-07 | 2019-02-13 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device and alternator using the same |
US11049965B2 (en) | 2017-08-07 | 2021-06-29 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device and alternator using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6114727A (en) | Semiconductor device | |
US6552597B1 (en) | Integrated circuit with closely coupled high voltage output and offline transistor pair | |
US6064249A (en) | Lateral DMOS design for ESD protection | |
US6605844B2 (en) | Semiconductor device | |
US5115369A (en) | Avalanche stress protected semiconductor device having variable input impedance | |
US6888710B2 (en) | Insulated gate bipolar transistor and electrostatic discharge cell protection utilizing insulated gate bipolar transistors | |
JP2001320047A (ja) | 半導体装置 | |
JPH08102539A (ja) | パワーmosfet | |
JPH04343476A (ja) | 金属酸化物半導体電界効果型トランジスタ回路 | |
JP2004022693A (ja) | 半導体装置 | |
JP3149773B2 (ja) | 電流制限回路を備えた絶縁ゲートバイポーラトランジスタ | |
US5005061A (en) | Avalanche stress protected semiconductor device having variable input impedance | |
US7741695B2 (en) | Semiconductor device | |
US5903034A (en) | Semiconductor circuit device having an insulated gate type transistor | |
JPS62231518A (ja) | 導電率変調電界効果トランジスタの高速スイツチ・オフ回路 | |
JP2950569B2 (ja) | Mos型電界効果トランジスタ | |
JP3186405B2 (ja) | 横型mosfet | |
JP3185292B2 (ja) | 半導体装置 | |
JPH025482A (ja) | 縦形mosfet | |
JPH03180074A (ja) | 半導体装置 | |
KR940008225B1 (ko) | 전력스위칭용모스트랜지스터 | |
KR960006107B1 (ko) | 저출력-용량 2중 확산형 전계효과 트랜지스터 | |
JP2011049424A (ja) | 半導体デバイス | |
KR100435807B1 (ko) | 정전방전 보호 회로용 반도체 제어 정류기 | |
JP2980106B2 (ja) | 集積mosパワー・トランジスタを電圧勾配から保護するための構成部品 |