TWI663736B - 低接觸電阻薄膜電晶體及製造彼之方法 - Google Patents

低接觸電阻薄膜電晶體及製造彼之方法 Download PDF

Info

Publication number
TWI663736B
TWI663736B TW103139865A TW103139865A TWI663736B TW I663736 B TWI663736 B TW I663736B TW 103139865 A TW103139865 A TW 103139865A TW 103139865 A TW103139865 A TW 103139865A TW I663736 B TWI663736 B TW I663736B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
pair
tft
layers
Prior art date
Application number
TW103139865A
Other languages
English (en)
Other versions
TW201535751A (zh
Inventor
德西 范
蘇國輝
Original Assignee
德商贏創德固賽有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商贏創德固賽有限責任公司 filed Critical 德商贏創德固賽有限責任公司
Publication of TW201535751A publication Critical patent/TW201535751A/zh
Application granted granted Critical
Publication of TWI663736B publication Critical patent/TWI663736B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明有關新穎的薄膜電晶體(TFT)，其包含基板(100)，具有沉積且佈圖在其上之閘極電極層(101)及沉積在該閘極電極層與該基板上的閘極絕緣體層(102)，其特徵在於該電晶體另包含(i)載子注入層(103)，其經配置在該閘極絕緣體層上方；(ii)源極/汲極(S/D)電極層(104)，其經沉積在該載子注入層上；及(iii)半導體層(106)、用於生產此新穎TFT之方法、包含此TFT的裝置、及此TFT之用途。

Description

低接觸電阻薄膜電晶體及製造彼之方法
本發明有關薄膜電晶體及包含此等薄膜電晶體的電子裝置及用於生產該等薄膜電晶體之方法、及有關這些薄膜電晶體的用途。
當現代資訊技術進步時，各種型式之顯示器已被寬廣地使用於消費者電子產品、諸如行動電話、筆記型電腦、數位相機、及個人數位助理器(PDA)用的螢幕。在這些顯示器之中，由於其重量輕、小巧、及低耗電量的優點，液晶顯示器(LCD)及有機發光二極體顯示器(OLED)係市場中的盛行之產品。用於LCD及OLED兩者的製造製程包括形成以陣列配置在基板上之半導體裝置，且該半導體裝置包括薄膜電晶體(TFT)。TFT包含源極/汲極電極、閘極電極、介電層、基板層、及活性半導體層。
在此及在下面，於50V閘極源極電壓及50V源極汲極電壓具有20微米之通道長度的零組件之案例中，活性半導體層將被了解為意指具有由1至50cm2/Vs的載流子 遷移率之層。
傳統上，薄膜電晶體包括頂部閘極TFT及底部閘極TFT，取決於該閘極是否經定位在該基板上及在該等電極下方或反之亦然經位置在該等電極上方。這些TFT具有用作活性層的一半導體層或堆疊層。
於金屬氧化物半導體薄膜電晶體之領域中，一問題係於製造期間，例如，由於該TFT中所包含的半導體層疊之高溫處理，該源極/汲極電極層的表面無意中被氧化，其造成該層疊之傳導性質的惡化、亦即藉由造成寄生電阻。
在該源極/汲極電極層與該活性半導體層之間導入一緩衝層係尖端技術，其中該緩衝層相對該基板層係在該S/D電極層上方及在該活性半導體層下方，以便為了減少S/D電極層氧化(參考US8338226、US8405085、US20120211746、US20120248446、US20130037797及US20130056726)。US8247276教導在該源極/汲極電極層與該活性半導體層之間導入一緩衝層，其中該緩衝層係在該等S/D電極層之間且相對該基板層在該活性半導體層上方。
然而，該結果之半導體層疊係仍然易於對該S/D電極層產生影響，且如此不具有該想要的傳導性質。
因此，本發明之目的係提供半導體層疊，其克服該等上面之限制及已改善傳導性質。
本發明的發明人發現由於層疊對齊中之程序步驟、例 如於高溫處理期間、在該活性氧化物半導體層的製備期間，經源極/汲極電極層所覆蓋之緩衝層僅只被直立地保護、但未被保護免受水平影響，該等水平影響係足以顯著地干擾該源極/汲極電極層的側表面與該活性氧化物半導體層間之接觸。
據此，即使該上面緩衝層被實施當作一措施，以改善該源極/汲極電極層的保護，此層之氧化發生在接觸該活性氧化物半導體層的側表面。如此，該層疊製造製程仍然藉由升高該接觸電阻不利地影響該層疊之總傳導率。與此發現一致，該等發明人發現此效應促成該層疊之減少的持續電流(on-current)。
再者，該等發明人令人驚訝地發現該上面問題係藉由在該源極/汲極電極層之底部製備載子注入層所解決，其中該活性氧化物半導體層係與該閘極絕緣體層、該注入層、及該源極/汲極電極直接接觸。明確有利的是，如果該活性氧化物半導體被設在源極/汲極電極層上，而該源極/汲極電極層係經沉積在載子注入層上，及其中該活性氧化物半導體層係與該閘極絕緣體層、該注入層、及該源極/汲極電極直接接觸。
該問題亦可藉由在該源極/汲極電極層之底部的載子注入層之製備所解決，其中該注入層係與該源極/汲極電極直接接觸，且該活性氧化物半導體層係經由該注入層的側表面與該注入層直接接觸，並經由該S/D電極層之側表面與該S/D電極層直接接觸。
該注入層係能夠將電子注入該活性氧化物半導體層。
該TFT層疊在該源極/汲極電極層及該半導體層之間具有顯著地減少的接觸電阻，導致持續電流及電子遷移率中之增加。
此外，該等發明人發現結合該上面的注入層與配置在該源極/汲極電極層之頂部上的保護層係進一步有益的，以於該層疊退火製程期間防止該上面論及之直立電極表面氧化。如此，注入及保護層的結合進一步改善該層疊及該結果之TFT裝置的傳導率。
於一態樣中，本發明有關薄膜電晶體(TFT)，包含基板(100)，具有沉積且佈圖(patterned)在其上之閘極電極層(101)及沉積在該閘極電極層與該基板上的閘極絕緣體層(102)，其特徵在於該電晶體另包含(i)載子注入層(103)，經配置在該閘極絕緣體層上方；(ii)源極/汲極(S/D)電極層(104)，經沉積在該載子注入層上；及(iii)半導體層(106)，其中該TFT係經佈圖，使得該半導體層直接接觸該閘極絕緣體層、該載子注入層及該S/D電極層。
於某些實施態樣中，該半導體層(106)係經配置在該載子注入層(103)及該S/D電極層(104)上方。
於各種實施態樣中，該TFT係呈底部閘極及底部接觸組構。
於一些實施態樣中，該載子注入層(103)係經沉積在該閘極絕緣體層(102)上；該TFT另包含保護層(105)，其中該保護層係經沉積在該S/D電極層上；該TFT另包含保護層(105)，其中該保護層係經沉積在該S/D電極層上，且該半導體層(106)係經沉積及佈圖在該保護層上；及/或該TFT另包含鈍化層(108)，其中該鈍化層係經沉積在該半導體層(106)上。於一些實施態樣中，該TFT可另包含功能化層(107)，其經沉積在該半導體層(106)的頂部上，且位於該半導體層及該鈍化層(108)之間。該功能化層具有於該鈍化製程期間保持該半導體層的氧含量之功能。
於某些實施態樣中，該半導體層(106)直接接觸a)該閘極絕緣體層(102)、b)該載子注入層(103)的側表面、及c)該S/D電極層(104)之側表面。
於一些實施態樣中，該半導體層(106)直接接觸a)該閘極絕緣體層(102)、b)該載子注入層(103)的側表面、及c)該S/D電極層(104)之側表面，且該半導體層(106)與該S/D電極層(104)的側表面之接觸發生在該半導體層(106)與該載子注入層(103)的側表面之接觸的上方。
於某些實施態樣中，該半導體層(106)不位於該S/D電極層(104)或該注入層(103)下方；該半導體層(106)係與該S/D電極層(104)的基板避開表面接觸，或如果該TFT包含保護層(105)，該半導體層(106) 係與該保護層之基板避開表面接觸；該TFT包含保護層(105)，其中該保護層係經配置在S/D電極層(104)上方；該TFT另包含保護層(105)，其中該保護層係經配置在S/D電極層(104)上方，且其中該半導體層(106)由該閘極絕緣體層(102)延伸至該保護層上方；該TFT另包含像素電極；及/或該TFT包含一對注入層(103)，該對注入層係經水平地定位在該TFT內，且相對該基板層(100)具有相等距離，及其中該二注入層係藉由該半導體層(106)彼此分開，及其中該TFT包含一對S/D電極層(104)，該對S/D電極層係經水平地定位在該TFT內，且相對該基板層(100)具有相等距離，及其中該二S/D電極層(104)係藉由該半導體層(106)彼此分開，且其中該對S/D電極層(104)係經定位在該對注入層(103)上方並與該對注入層(103)直接接觸。
於各種實施態樣中，該S/D電極層(104)包含金屬或由金屬所組成，較佳為選自Al、Cu、Ag及/或Nd或其疊層或合金、更佳為Al及Cu；該S/D電極層(104)具有10奈米-1微米的厚度、較佳為100-300奈米；該閘極電極層(101)包含金屬或由金屬所組成，較佳為選自Al、Ti、Mo、Cu、及/或Nd或其疊層或合金、較佳為Mo/Al/Mo或Ti/Al/Ti之疊層；該閘極電極層(101)具有50奈米-500奈米的厚度、較佳為80-400奈米、更佳為100-350奈米、最佳為約300奈米；該注入層(103)包含金屬氧化物導體或由金屬氧化物導體所組成；該注入層 (103)具有1奈米-200奈米的厚度、較佳為10-150奈米、更佳為20-100奈米、最佳為約30-90奈米；該閘極絕緣體層(102)包含下列或由下列組成：金屬氧化物或金屬氮化物或過渡金屬氧化物或過渡金屬氮化物、尤其是二氧化矽(SiOx)及/或氮化矽(SiNx)、氧化鋁、氧化鉿、或氧化鈦、例如有機或無機聚合物之聚合材料、或其混合物或疊層；該閘極絕緣體層(102)具有10奈米-3微米的厚度、較佳為50-1000奈米、更佳為100-500奈米、最佳為約300奈米；該基板(100)包含玻璃、矽、二氧化矽、金屬氧化物、過渡金屬氧化物、元素金屬或聚合材料，例如聚醯亞胺(PI)、聚對苯二甲酸乙二酯(PET)、聚甲基丙烯酸甲酯(PMMA)、或聚碳酸酯或無機及有機成分之混合物、尤其是聚矽氧氧化物及聚醯亞胺；該基板(100)隨選地具有50微米-0.7毫米的厚度；該半導體層(106)包含選自由銦、鎵、鋅、及/或錫氧化物所組成之群組的至少一金屬氧化物；及/或該半導體層(106)具有1-100奈米的厚度、較佳為5-30奈米。
於一些實施態樣中，該S/D電極層(104)本質上由金屬所組成，該金屬選自由Al、Cu、Ag或Nd或其疊層或合金所組成的群組，較佳為Al及Cu；該閘極電極層(101)本質上由金屬所組成，該金屬選自由Al、Mo、Cu或Nd或其疊層或合金所組成的群組，較佳為Mo/Al/Mo或Ti/Al/Ti之疊層；該注入層(103)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由氧化銦錫 (ITO)、摻雜鋁的氧化鋅(AZO)、摻雜鎵的氧化鋅(GZO)、氧化銻錫(ATO)、氧化鋅錫(ZTO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化鋁鋅錫(AZTO)、氧化鉿銦鋅(HIZO)、氧化鎵錫鋅(GTZO)、氧化鎵錫(GTO)、及摻雜氟之錫氧化物FTO所組成的群組、較佳為ITO、AZO、ATO、及FTO、更佳為ITO及AZO；該半導體層(106)本質上由金屬氧化物半導體所組成，該金屬氧化物半導體選自由氧化銦鎵鋅(IGZO)、氧化銦錫鋅(ITZO)、ITO、GZO、ZTO、IZO、IGO、AZO、AZTO、HIZO、GTZO、GTO、氧化錫(SnO2)、氧化鎵(Ga2O3)、氧化銦(In2O3)、及氧化鋅(ZnO)所組成的群組；及/或該半導體層(106)另包含氮、氟、氯、及/或矽。
於某些實施態樣中，該半導體層疊另包含像素電極。
於各種實施態樣中，該保護層(105)本質上包含金屬氧化物導體或由金屬氧化物導體所組成，該金屬氧化物導體較佳為選自由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、及FTO所組成的群組，較佳為ITO、AZO、ATO、及FTO，更佳為ITO及AZO，或一金屬，較佳為選自Mo、Ti、Ta、及Cr，更佳為Mo及Ti；該保護層(105)具有10奈米-500奈米的厚度、較佳為20-300奈米、更佳為50-100奈米；該鈍化層(108)包含SiOx或SiNx，x=0.1至3。
於另一態樣中，本發明有關製造TFT之方法，包含 以下步驟：提供基板(100)；在該基板(100)上沉積及佈圖閘極電極(101)；在該閘極電極(101)及該基板(100)上沉積閘極絕緣體層(102)；其特徵在於該方法另包含提供載子注入層(103)，其經配置在該閘極絕緣體層(102)上方；提供S/D電極層(104)，其經沉積在該載子注入層(103)上；及提供半導體層(106)，其中該TFT係經佈圖，使得該半導體層直接接觸該閘極絕緣體層(102)、該載子注入層(103)、及該S/D電極層(104)。
於某些實施態樣中，該半導體層(106)係經配置在該載子注入層(103)及該S/D電極層(104)上方。
於各種實施態樣中，該TFT係呈底部閘極及底部接觸組構。
於一些實施態樣中，該載子注入層(103)的製備包含將該載子注入層(103)沉積在該閘極絕緣體層(102)上；該方法另包含提供保護層(105)，其中該保護層係經沉積在該S/D電極層上；該方法另包含提供保護層(105)，其中該保護層係經沉積在該S/D電極層上，且該半導體層(106)係經沉積及佈圖在該保護層上；及/或該方法另包含提供鈍化層(108)，其中該鈍化層係經沉積在該半導體層(106)上。於一些實施態樣中，該方法另包含提供功能化層(107)，其中該功能化層係於該鈍化層(108)經沉積在其上面之前經沉積在該半導體層(106)上，以致該功能化層係位於該半導體層(106)與 該鈍化層(108)之間。
於一些實施態樣中，該半導體層(106)係經提供，使得其直接接觸a)該閘極絕緣體層(102)、b)該載子注入層(103)的側表面、及c)該S/D電極層(104)之側表面。
於某些實施態樣中，該半導體層(106)係經提供，使得該半導體層(106)與該S/D電極層(104)的側表面之接觸發生在該半導體層(106)與該載子注入層(103)的側表面之接觸的上方。
於各種實施態樣中，該半導體層(106)係經提供，使得該半導體層(106)不位於該S/D電極層(104)或該注入層(103)下方；該半導體層(106)係經提供，使得該半導體層(106)係與該S/D電極層(104)的基板避開表面接觸，或如果該TFT包含保護層(105)，該半導體層(106)係與該保護層之基板避開表面接觸；該TFT包含保護層(105)，其中該保護層係經配置在S/D電極層(104)上方；該TFT另包含保護層(105)，其中該保護層係經配置在S/D電極層(104)上方，且其中該半導體層(106)係經提供，使得該半導體層(106)由該閘極絕緣體層(102)延伸至該保護層上方；該方法另包含提供穿透孔；及/或該方法另包含提供像素電極。
於一些實施態樣中，該閘極電極的沉積及佈圖包含微影術及蝕刻製程或另一合適之佈圖技術，包含但不限於光佈圖(photo-patterning)、包含噴墨印刷的印刷、雷射佈 圖與類似者等；將該閘極絕緣體層沉積在該閘極電極及該基板上包含化學蒸氣沉積(CVD)；該載子注入層(103)的製備包含該載子注入層(103)之濺鍍；該S/D電極層(104)的沉積在該載子注入層(103)上包含該S/D電極層(104)之濺鍍；該TFT的佈圖包含該注入層(103)與S/D電極層(104)於一步驟中之微影術及蝕刻；該半導體層(106)的製備包含該半導體層經由濺鍍、旋轉塗覆、或狹縫式塗覆之沉積；該半導體層(106)的製備包含該半導體層經由微影術及蝕刻之佈圖；該鈍化層(108)及/或隨選地該功能化層的沉積可包含經由CVD塗覆；該穿透孔係藉由微影術及蝕刻所形成；該像素電極的製備包含藉由濺鍍沉積該像素電極；及/或該像素電極的製備包含藉由微影術及蝕刻佈圖該經沉積的像素電極。
於某些實施態樣中，該注入層(103)及該S/D電極層(104)的提供包含藉由微影術及蝕刻來佈圖該注入層(103)及S/D電極層(104)，導致一對注入層及一對S/D電極層之形成。
於一些實施態樣中，該方法包含該保護層(105)的製備，且該注入層(103)、該S/D電極層(104)、及該保護層(105)之提供包含藉由微影術及蝕刻來佈圖該注入層(103)、S/D電極層(104)、及保護層(105)，導致一對注入層、一對S/D電極層、及一對保護層(105)的形成。
於各種實施態樣中，提供該半導體層(106)包含沉積該半導體層(106)，使得該對注入層係藉由該半導體層(106)彼此分開，且該對S/D電極層(104)係藉由該半導體層(106)彼此分開，及其中該對S/D電極層(104)係經定位在該對注入層(103)上方並與該對注入層(103)直接接觸；或提供該半導體層(106)包含沉積該半導體層(106)，使得該對注入層係藉由該半導體層(106)彼此分開，該對S/D電極層(104)係藉由該半導體層(106)彼此分開，且該對保護層(105)係藉由該半導體層(106)彼此分開，及其中該對保護層(105)係經定位在該對S/D電極層(104)上方並與該對S/D電極層(104)直接接觸，及該對S/D電極層(104)係經定位在該對注入層(103)上方並與該對注入層(103)直接接觸。
於一些實施態樣中，該蝕刻製程係乾式或濕式蝕刻，以獲得該閘極電極層(101)、該對電極(104)、該對注入層(103)、及該對保護層(105)；該蝕刻製程係濕式蝕刻，以獲得該半導體層(106)及該像素電極層；及/或該蝕刻製程係乾式蝕刻，以形成該穿透孔。
於某些實施態樣中，該S/D電極層或該對S/D電極層(104)包含金屬或由金屬所組成，該金屬較佳為選自Al、Cu、Ag及/或Nd或其疊層或合金、更佳為Al及Cu；該S/D電極層或該對S/D電極層(104)具有10-500奈米之厚度、較佳為100-300奈米；該閘極電極層 (101)包含金屬或由金屬所組成，該金屬較佳為選自Al、Ti、Mo、Cu及/或Nd或其疊層或合金、更佳為Mo/Al/Mo或Ti/Al/Ti之疊層；該閘極電極層(101)具有50-500奈米的厚度、較佳為80-400奈米、更佳為100-350奈米、最佳為約300奈米；該注入層或該對注入層(103)包含金屬氧化物導體或由金屬氧化物導體所組成；該注入層或該對注入層(103)具有1-200奈米的厚度、較佳為20-100奈米；該閘極絕緣體層(102)包含下列或由下列所組成：金屬或過渡金屬氧化物、尤其是二氧化矽及/或氮化矽、氧化鋁、氧化鉿、或氧化鈦、例如有機或無機聚合物之聚合材料；該閘極絕緣體層(102)具有10奈米-3微米的厚度、較佳為50-1000奈米、更佳為100-500奈米、最佳為約300奈米；該基板層(100)包含玻璃、矽、二氧化矽、金屬氧化物、過渡金屬氧化物、元素金屬或聚合材料，例如聚醯亞胺(PI)、聚對苯二甲酸乙二酯(PET)、聚甲基丙烯酸甲酯(PMMA)、或聚碳酸酯及無機與有機成分之混合物、尤其是聚矽氧氧化物及聚醯亞胺；該基板層(100)隨選地具有50微米-0.7毫米的厚度；該半導體層(106)包含選自由銦、鎵、鋅、及/或錫氧化物所組成之群組的至少一金屬氧化物；該半導體層(106)具有1-200奈米之厚度、較佳為1-100奈米、更佳為1-50奈米、最佳為約10奈米；該保護層或該對保護層(105)包含金屬氧化物導體、及/或金屬或由金屬氧化物導體、及/或金屬所組成，該金屬較佳為選自Mo、 Ti、Ta、及Cr，更佳為Mo及Ti；及/或該保護層或該對保護層(105)具有1奈米-5微米的厚度、較佳為5-100奈米。
於某些實施態樣中，該S/D電極層或該對S/D電極層(104)本質上由金屬所組成，該金屬較佳為Al、Cu、Ag及/或Nd或其疊層或合金、較佳為Al及Cu；該閘極電極層(101)本質上由金屬所組成，該金屬選自由Al、Mo、Cu、Ti或Nd所組成的群組，較佳為Mo/Al/Mo或Ti/Al/Ti之疊層；該注入層或該對注入層(103)本質上由金屬氧化物導體所組成，該金屬氧化物導體本質上由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、及FTO所組成，較佳為ITO、AZO、ATO、及FTO，更佳為ITO及AZO；該半導體層(106)本質上由金屬氧化物半導體所組成，該金屬氧化物半導體選自由IGZO、ITZO、ITO、GZO、ZTO、IZO、IGO、AZO、AZTO、HIZO、GTZO、GTO、氧化錫(SnO2)、氧化鎵(Ga2O3)、氧化銦(In2O3)、及氧化鋅(ZnO)所組成的群組；該半導體層(106)另包含氮、氟、氯、及/或矽；及/或該保護層或該對保護層(105)本質上由金屬所組成，該金屬選自Mo、Ti、Ta、及Cr所組成的群組、較佳為Mo及Ti，或選自由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、及FTO所組成的群組之金屬氧化物導體，較佳為ITO、AZO、ATO、及FTO，更佳為ITO及AZO。
於另一態樣中，本發明有關電子裝置，其包含如在此中所揭示的TFT、或由如在此中所揭示之方法所獲得的TFT。
於某些實施態樣中，該電子裝置係用於顯示器、OLED、LCD、EPD、感測器、TFT螢幕、RFID晶片、或太陽能電池的主動矩陣後平面。
於另一態樣中，本發明有關如在此中所揭示的TFT、或由如在此中所揭示之方法所獲得的用於電子裝置之TFT的用途。
於各種實施態樣中，該電子裝置係用於顯示器、OLED、LCD、EPD、感測器、TFT螢幕、RFID晶片、或太陽能電池的主動矩陣後平面。
本發明之範圍係藉由所附申請專利範圍進一步界定。
100‧‧‧基板
101‧‧‧閘極電極層
102‧‧‧閘極絕緣體層
103‧‧‧載子注入層
103a‧‧‧注入層
103b‧‧‧注入層
104‧‧‧源極/汲極電極層
104a‧‧‧源極/汲極電極層
104b‧‧‧源極/汲極電極層
105‧‧‧保護層
105a‧‧‧保護層
105b‧‧‧保護層
106‧‧‧半導體層
107‧‧‧功能化層
108‧‧‧鈍化層
109‧‧‧底部閘極頂部接觸組構
圖1顯示半導體疊層，其典型被包含在該先前技術領域的TFT中。用於單純故，該基板層(100)不被顯示。該疊層包含閘極電極層(101)、閘極絕緣體層(102)、一對S/D電極層(104)、一對保護層(105)、及半導體層(106)。
圖2顯示根據該先前技術領域之半導體疊層。該疊層包含基板層(100)、閘極電極層(101)、閘極絕緣體層(102)、S/D電極層(104)、氧化物層(107)、半導體層(106)。由於例如在疊層退火期間的高製造溫度， 該導電層之一部份可經氧化以形成層107。據此，形成該電極的S/D電極層(104)可損失與該半導體層(106)之有效率的直接接觸。這使該半導體疊層之傳導能力惡化、尤其是關於該持續電流。
圖3顯示根據本發明的TFT，其包含基板層(100)、閘極電極層(101)、閘極絕緣體層(102)、注入層(103)、S/D電極層(104)、在該電極層之表面的氧化物層(107)、及半導體層(106)。由於注入層(103)之存在甚至於該氧化物層(107)的存在中，經過該疊層之有效率電流運送係可能的，因注入層(103)促成該電極層(104)及該半導體層(106)間之接觸。
圖4顯示本發明的TFT，其包含基板層(100)、閘極電極層(101)、閘極絕緣體層(102)、注入層(103)、S/D電極層(104)、及半導體層(106)。該TFT係經佈圖，使得該半導體層(106)直接地接觸該閘極絕緣體層(102)、載子注入層(103)及該S/D電極層(104)。明確地是，該半導體層(106)係與a)該閘極絕緣體層(102)、b)該注入層(103)之側表面、及c)該S/D電極層(104)的側表面直接接觸。於此實施態樣中，該注入層(103)的側表面及該半導體層(106)間之接觸發生在該S/D電極層(104)的側表面與該半導體層(106)間之接觸的下方，其中該基板層(100)界定該TFT之底部。於此實施態樣中，該半導體層(106)不會接觸該S/D電極層(104)的基板避開表面。
圖5顯示本發明之TFT，其包含基板層(100)、閘極電極層(101)、閘極絕緣體層(102)、注入層(103)、S/D電極層(104)、及半導體層(106)。該TFT係經佈圖，使得該半導體層(106)直接地接觸該閘極絕緣體層(102)、該載子注入層(103)及該S/D電極層(104)。明確地是，該半導體層(106)係與a)該閘極絕緣體層(102)、b)該注入層(103)的側表面、及c)該S/D電極層(104)之側表面直接接觸。於此實施態樣中，該注入層(103)的側表面及該半導體層(106)間之接觸發生在該S/D電極層(104)的側表面與該半導體層(106)間之接觸的下方，其中該基板層(100)界定該TFT之底部。於此實施態樣中，該半導體層(106)接觸該S/D電極層(104)的基板避開表面，且由該閘極絕緣體層(102)上方持續進行、越過該注入層(103)及該S/D電極層(104)的側表面、至該S/D電極層(104)的基板避開表面。
圖6顯示本發明之TFT，其包含基板層(100)、閘極電極層(101)、閘極絕緣體層(102)、注入層(103)、S/D電極層(104)、保護層(105)、及半導體層(106)。該TFT係經佈圖，使得該半導體層(106)直接地接觸該閘極絕緣體層(102)、該載子注入層(103)及該S/D電極層(104)。明確地是，該半導體層(106)係與a)該閘極絕緣體層(102)、b)該注入層(103)的側表面、及c)該S/D電極層(104)之側表 面直接接觸。於此實施態樣中，該注入層(103)的側表面及該半導體層(106)間之接觸發生在該S/D電極層(104)的側表面與該半導體層(106)間之接觸的下方，其中該基板層(100)界定該TFT之底部。於此實施態樣中，該半導體層(106)接觸該保護層(105)的基板避開表面，且由該閘極絕緣體層(102)上方持續進行、越過該注入層(103)、該S/D電極層(104)、及該保護層(105)的側表面、至該保護層(105)的基板避開表面。
圖7顯示本發明之TFT，其包含基板層(100)、閘極電極層(101)、閘極絕緣體層(102)、一對注入層(103)、一對S/D電極層(104)、一對保護層(105)、及半導體層(106)。該TFT係經佈圖，使得該半導體層(106)直接地接觸該閘極絕緣體層(102)、該載子注入層(103)及該S/D電極層(104)。於此實施態樣中，該對注入層(103)的側表面及該半導體層(106)間之接觸發生在該對S/D電極層(104)的側表面與該半導體層(106)間之接觸的下方，其中該基板層(100)界定該TFT之底部。於此實施態樣中，該半導體層(106)接觸該對保護層(105)的基板避開表面，且由該閘極絕緣體層(102)上方持續進行、越過該對注入層(103)、該對S/D電極層(104)、及該對保護層(105)的側表面、至該對保護層(105)的基板避開表面。
圖8顯示分析二不同薄膜組構之持續電流的比較實驗 之結果。組構a)參考左側面板，顯示對應於根據該先前技術領域的TFT組構之結果，反之b)參考右側面板，顯示對應於根據該本發明包含在該S/D電極層下方的一對注入層之TFT組構的結果。其能被由該圖面看出，設有組構b)之TFT比具有組構a)的TFT具有較高之持續電流及較高的電子遷移率。
圖9顯示本發明之呈底部閘極底部接觸組構(BGBC)的TFT，其包含基板層(100)、閘極電極層(101)、閘極絕緣體層(102)、一對注入層(103a、103b)、一對S/D電極層(104a、104b)、一對保護層(105a、105b)、半導體層(106)、功能化層(107)及鈍化層(108)。該TFT係經佈圖，使得該半導體層(106)直接地接觸該閘極絕緣體層(102)、該載子注入層(103)及該S/D電極層(104)。於此實施態樣中，該對注入層(103)的側表面及該半導體層(106)間之接觸發生在該對S/D電極層(104)的側表面與該半導體層(106)間之接觸的下方，其中該基板層(100)界定該TFT之底部。於此實施態樣中，該半導體層(106)接觸該對保護層(105)的基板避開表面，且由該閘極絕緣體層(102)上方持續進行、越過該對注入層(103)、該對S/D電極層(104)、及該對保護層(105)的側表面、至該對保護層(105)的基板避開表面。該功能化層(107)係經沉積在該半導體層之頂部，且該鈍化層(108)係經沉積在該功能化層(107)及該保護層(105a、105b)的 頂部。
圖10顯示本發明之呈底部閘極頂部接觸組構(BCE1)的TFT，其包含基板層(100)、閘極電極層(101)、閘極絕緣體層(102)、一對注入層(103a、103b)、一對S/D電極層(104a、104b)、一對保護層(105a、105b)、半導體層(106)、功能化層(107)及鈍化層(108)。該TFT係經佈圖，使得該半導體層(106)直接地接觸該閘極絕緣體層(102)、該載子注入層(103a、103b)及該功能化層(107)。於此實施態樣中，該對注入層(103a、103b)的側表面及該半導體層(106)間之接觸發生在該功能化層(107)的側表面與該對注入層(103a、103b)間之接觸的下方，其中該基板層(100)界定該TFT之底部。於此實施態樣中，該半導體層(106)係僅只經沉積在該閘極絕緣體層上，且確實僅只接觸該注入層(103a、103b)及該功能化層(107)。該功能化層(107)係經沉積在該半導體層的頂部上，且該鈍化層(108)係經沉積在該功能化層(107)與該經佈圖之保護層(105a、105b)的頂部上，使得該鈍化層接觸該保護層(105a、105b)、該S/D電極層(104a、104b)之側表面、該注入層(103a、103b)的側表面、及該功能化層(107)之頂部。
圖11顯示本發明之呈底部閘極頂部接觸組構(BCE2)的TFT，其包含基板層(100)、閘極電極層(101)、閘極絕緣體層(102)、一對注入層(103a、 103b)、一對S/D電極層(104a、104b)、一對保護層(105a、105b)、半導體層(106)、功能化層(107)及鈍化層(108)。該TFT係經佈圖，使得該半導體層(106)直接地接觸該閘極絕緣體層(102)、該載子注入層(103a、103b)及該該功能化層(107)。於此實施態樣中，該對注入層(103a、103b)的側表面及該半導體層(106)間之接觸發生在該功能化層(107)的側表面與該對注入層(103a、103b)間之接觸的下方，其中該基板層(100)界定該TFT之底部。於此實施態樣中，該功能化層(107)接觸該對保護層(105a、105b)的基板避開表面，且由該半導體層(106)上面持續進行、越過該該對注入層(103a、103b)、該對S/D電極層(104a、104b)、及該對保護層(105a、105b)的側表面、至該對保護層(105)的基板避開表面。於此實施態樣中，該半導體層(106)係僅只經沉積在該閘極絕緣體層上，且確實僅只接觸該注入層(103a、103b)及該功能化層(107)。該功能化層(107)係經沉積在該半導體層(106)與該保護層(105a、105b)的頂部上，且該鈍化層(108)係經沉積在該功能化層(107)與該經佈圖之保護層(105a、105b)的頂部上。
圖12顯示本發明之呈底部閘極頂部接觸組構(ESL)的TFT，其包含基板層(100)、閘極電極層(101)、閘極絕緣體層(102)、一對注入層(103a、103b)、一對S/D電極層(104a、104b)、一對保護層 (105a、105b)、半導體層(106)、功能化層(107)、鈍化層(108)及蝕刻停止層。該組構係類似於圖10所示者，其差異在於該功能化層(107)的頂部上之ESL(109)的存在。
如上述，提供改善的TFT疊層係本發明之目的，該TFT疊層之傳導性質不被該疊層生產製程所妨礙且係更穩定。
習知TFT疊層的典型組件可如圖1所示地被說明。在其中，該閘極電極層(101)被配置於基板層(未示出)上，該閘極電極層被該閘極絕緣體層(102)所覆蓋。在其上面，S/D電極層(104)及緩衝層(105)係經提供。於該佈圖製程期間，一對S/D電極層(104)及一對緩衝層(105)可被形成。半導體層(106)係由該對緩衝層的一構件上方延伸至另一構件上方經設在此組件上，藉此充填兩對層間之間隙。於此組構中，該對層(104)及(105)的每一構件以側表面接觸該半導體層(106)。
於該組裝製程期間，譬如，由於高溫處理，該S/D電極層(104)可為惡化，使得此層之一部份形成層(107)，該層(107)具有比原始層(104)較低的傳導率。層(107)可為經氧化之S/D電極層。此層107可伸展在S/D電極層(104)及該半導體層(106)之間的整個接觸表面之上，且藉此增加該S/D電極層(104)及該半 導體層(106)間之接觸電阻。
圖2顯示該先前技術領域的TFT疊層，類似圖1之疊層，除了無該緩衝層(105)以外。在這些情況之下，該前述層(107)可為伸展越過該S/D電極層(104)的基板避開表面，亦延伸S/D電極層(104)及該半導體層(106)間之介面。在這些情況之下，該S/D電極層(104)及該半導體層(106)間之接觸電阻係由於層(107)的存在而增加。
該等發明人令人驚訝地發現S/D電極層(104)及該半導體層(106)間之接觸電阻的問題係藉由在該源極/汲極電極層(104)之底部提供載子注入層(103)所解決，其中該半導體層(106)係與該閘極絕緣體層(102)、該注入層(103)、及該S/D電極層(104)直接接觸。
於一態樣中，本發明如此有關薄膜電晶體(TFT)，其包含基板(100)，具有沉積且佈圖在其上之閘極電極層(101)及沉積在該閘極電極層與該基板上的閘極絕緣體層(102)，其特徵在於該TFT另包含(i)載子注入層(103)，經配置在該閘極絕緣體層上方；(ii)源極/汲極(S/D)電極層(104)，經沉積在該載子注入層上；及(iii)半導體層(106)，其中該TFT係經佈圖，使得該半導體層直接接觸該閘極絕緣體層、該載子注入層及該S/D電極層。
根據本發明的“薄膜電晶體(TFT)”一詞意指半導體疊層，其包含至少6層、亦即至少半導體層(106)、 閘極電極層(101)、閘極絕緣體層(102)、注入層(103)、S/D電極層(104)、及基板層(100)。於某些實施態樣中，其另包含保護層、穿透孔、及像素電極。
該“配置在...上方”一詞意指在該TFT疊層內之某一層的位置，且意指在該TFT內之第1層係在第2層上方，如果其至該基板層的距離係大於該第2層至該基板層的距離，其中該第1層與該第2層相對該基板層(100)必須相同定向。再者，該名詞包含層配置，該第1層直接地被配置在該第2層上方，意指該二層直接地彼此接觸，或該第1層及該第2層藉由至少一或多個另外層彼此分開。
就層之情況而言，該“沉積在...上”一詞意指第1層係配置在第2層上方，其中該第1層及該第2層係彼此直接接觸。
該“於直接接觸”或“直接地接觸”一詞意指某一層直接地接觸另一層，而排除第三層係經定位於該二層之間的可能性。亦藉由此名詞所包含者係涉及呈彼此直接接觸的數個注入層及/或呈彼此直接接觸之數個半導體層的直接接觸，導致該等注入層及半導體層間之直接接觸。於某些實施態樣中，二層間之直接接觸允許該二層間之電流電導。
就本發明之情況而言，該“佈圖”一詞意指操縱一或多個層或該整個TFT的結構，以達成某一層圖案。譬如，非結構性層可藉由微影術及蝕刻製程被佈圖，以便達 成該想要之層尺寸及結構、例如一對注入層。無論在此中藉由微影術及蝕刻參考何處佈圖，其應了解替代之，其他合適的佈圖技術可被使用，包括、但不限於光佈圖、包括噴墨印刷之印刷、雷射佈圖與類似者等。換句話說，其被考慮及完全地藉由本發明所涵括，即如藉由微影術及蝕刻所進行的在此中所敘述之每個步驟可為類似地藉由任何另一合適之佈圖技術、包括那些在上面列出者所進行。
如可交換地在此中經使用，該“基板層”或“基板”一詞意指作用為用於該半導體疊層的載子之層。
該“閘極電極層”一詞意指控制電流由該源極電極越過該半導體層流動至該汲極電極的電極。
該“閘極絕緣體層”一詞意指介電材料層。此一層在半導體疊層之操作溫度作用為絕緣體。
如可交換地在此中經使用，該“注入層”或“載子注入層”一詞意指能由該S/D電極層至該半導體層或顛倒地傳導電流的材料層或材料。
該“源極及汲極電極層”一詞意指與該TFT之半導體層直接歐姆接觸的堆疊層之一隨選地佈圖層。該S/D電極層係至少為導電的材料層或材料。
該“歐姆接觸”一詞被使用於界定適當之電極-活性氧化物半導體層接觸。明確地是，歐姆接觸能被界定為相對該半導體之體電阻或散佈電阻具有可忽略的接觸電阻之接觸，看半導體裝置物理學、第二版、1981年、第304頁。如在其中所進一步陳述，適當的歐姆接觸將不顯著地 改變其所附接之裝置的性能，且其能以一電壓下降供給任何所需之電流，與越過該裝置的活性區域之下降比較，該電壓下降係適當地小。
該“半導體層”一詞意指活性氧化物半導體層。於該TFT中，該半導體疊層具有在1及50cm2/Vs之間的載流子遷移率(於50V閘極源極電壓、50V汲極源極電壓、1公分通道寬度及20微米通道長度下測量)，其中這能藉由“緩變溝道近似”之模型所決定。用於此目的，用於古典MOSFET(金屬氧化物半導體場效電晶體)之方程式可被應用。於該線性範圍中，下文應用：ID=W/L C i μ(UGS-U T -U DS /2)U DS (1)
其中ID係該汲極電流，UDS係該汲極源極電壓，UGS係該閘極源極電壓，Ci係該絕緣體的面積標準化電容(area-normalized capacitance)，W係該電晶體通道之寬度，L係該電晶體的通道長度，μ係該載流子遷移率及UT係該定限電壓。
於該飽和區域中，應用該汲極電流及閘極電壓間之平方關係，其在此中被使用決定該載流子遷移率：I D =W/(2L)C i μ(UGS-UT)2 (2)
於某些實施態樣中，該半導體層(106)包含選自由銦、鎵、鋅、及/或錫氧化物所組成之群組的至少一金屬氧化物。
於一些實施態樣中，該半導體層包含選自由銦、鎵、鋅、及/或錫氧化物所組成之群組的至少一金屬氧化物， 及選自由銻、鉿、及鋁所組成之群組的至少一金屬。
於一些實施態樣中，該半導體層(106)本質上由金屬氧化物半導體所組成，該金屬氧化物半導體選自由IGZO、ITZO、ITO、GZO、ZTO、IZO、IGO、AZO、AZTO、HIZO、GTZO、GTO、氧化錫(SnO2)、氧化鎵(Ga2O3)、氧化銦(In2O3)、及氧化鋅(ZnO)所組成的群組。
於一些實施態樣中，該半導體層(106)本質上由金屬氧化物半導體所組成，該金屬氧化物半導體選自由IGZO、ITZO、ITO、GZO、ZTO、IZO、氧化銦(In2O3)、及氧化鋅(ZnO)所組成的群組。
於各種實施態樣中，該半導體層本質上由ITO所組成。
於各種實施態樣中，該半導體層本質上由IGO所組成。
於各種實施態樣中，該半導體層本質上由氧化銦(In2O3)所組成。
為進一步改善TFT功能，該半導體層(106)可另包含氮、氟、氯、及/或矽。
該半導體層(106)通常具有1-100奈米之厚度、較佳為5-30奈米。
於一些實施態樣中，該半導體層具有1-100奈米的厚度、較佳為2-80奈米、更佳為5-30奈米。
該基板層(100)較佳為包含玻璃、矽、二氧化矽、 金屬氧化物、過渡金屬氧化物、元素金屬或聚合材料，例如聚醯亞胺(PI)、聚對苯二甲酸乙二酯(PET)、聚甲基丙烯酸甲酯(PMMA)、或聚碳酸酯或無機及有機成分之混合物、尤其是聚矽氧氧化物及聚醯亞胺。
在此中所揭示之所有實施態樣中，通常，該基板(100)具有50微米-0.7毫米之厚度。該基板可被選自包含、但不限於玻璃、塑膠箔片、金屬箔片、紙張等材料。
典型地，該閘極電極層(101)包含金屬、較佳為選自Al、Ti、Mo、Cu、Ag、及/或Nd或其合金之疊層、更佳為Mo/Al/Mo或Ti/Al/Ti之疊層。
較佳為，該閘極電極層(101)具有50奈米-500奈米的厚度、較佳為80-400奈米、更佳為100-350奈米、最佳為約300奈米。
根據本發明之閘極絕緣體層(102)較佳為包含下列或由下列組成：金屬氧化物或氮化物或過渡金屬氧化物或氮化物、尤其是二氧化矽及/或氮化矽、氧化鋁、氧化鉿、或氧化鈦、例如有機或無機聚合物之聚合材料。
再者，該閘極絕緣體層(102)較佳為具有10奈米-3微米的厚度、較佳為50-1000奈米、更佳為100-500奈米、最佳為約300奈米。
於一些實施態樣中，該注入層(103)包含金屬氧化物導體，該金屬氧化物導體選自由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、及FTO所組成的群組，較佳為ITO、AZO、ATO、及 FTO，更佳為ITO及AZO。
較佳為，該注入層(103)本質上由ITO所組成。
較佳為，該注入層(103)具有1奈米-200奈米的厚度、較佳為10-150奈米、更佳為20-100奈米、最佳為約30-90奈米。
於一些實施態樣中，該S/D電極層(104)包含金屬，較佳為選自Al、Cu、Ag及/或Nd或其疊層或合金。
於各種實施態樣中，該S/D電極層(104)本質上由金屬所組成，該金屬選自由Al、Cu、Ag及/或Nd或其疊層或合金所組成的群組，較佳為Al及/或Cu。
典型地，該S/D電極層(104)具有10奈米-1微米的厚度、較佳為100-300奈米。
該“金屬”一詞在此中被了解為金屬、半金屬、及過渡金屬。據此，該“金屬氧化物”一詞意指金屬、半金屬、及過渡金屬之氧化物。
該結果的TFT疊層在該S/D電極層及該半導體層之間具有顯著地減少的接觸電阻，導致持續電流及電子遷移率之增加。
於某些實施態樣中，該半導體層(106)係經配置在該載子注入層(103)及該S/D電極層(104)上方。這意指該半導體層(106)的至少一部份係經配置在該載子注入層(103)及該S/D電極層(104)上方。該半導體層之其他部份可經定位，使得在該TFT疊層內，該半導體層至該基板層(100)與至該載子注入層(103)及該S/D電 極層(104)具有相同距離，其中該半導體層、載子注入層及S/D電極層相對該基板層具有相同定向。
於各種實施態樣中，該TFT係呈底部閘極及底部接觸組構。
該“底部閘極組構”或“頂部閘極組構”一詞係關於該TFT被使用，取決於該閘極電極層是否關於該基板層之位置被定位在該S/D電極層的下方或上方。如果，該閘極電極層被定位係在該S/D電極層下方，其被說成是底部閘極組構，反之如果該閘極電極層被定位在該S/D電極層上方，其係意指頂部閘極組構。
該“底部接觸”及“頂部接觸”等詞亦意指該TFT疊層組構。於“頂部接觸”組構中，該S/D電極層的至少一部份由上方直接地接觸該半導體層，意指在該基板避開表面。另一選擇係，該S/D電極層係經水平地定位，並至該基板具有與至該半導體層相同之距離，且經由側表面接觸該半導體層。如果為該“底部接觸”組構，該半導體層的至少一部份接觸該S/D電極層之基板避開表面。
在某些實施態樣中，該“側表面”一詞意指一層的表面，其中該表面不平行於該TFT的基板層。典型地，一層之側表面具有比平行於該基板層的層之表面較小的表面積。典型地，經過該個別層之縱軸係亦更多或較少垂直於該層的側表面。
於一些實施態樣中，該載子注入層(103)係經沉積在該閘極絕緣體層(102)上。這意指於該閘極絕緣體層 及該載子注入層之間有直接接觸。然而，於某些實施態樣中，另外層可經定位在該注入層及該閘極絕緣體層之間，只要該半導體層直接地接觸該閘極絕緣體層、該注入層及S/D電極層。
根據本發明的TFT之可做模範的、非限制性說明能夠在圖3中被發現。比較於圖2之層組件，本發明的TFT包含額外之注入層(103)。如果增加該源極/汲極電極層(104)及該半導體層(106)間之接觸電阻的層(107)被形成，該注入層(103)確保由該源極/汲極電極層(104)至該半導體層(106)的間接電流流動及反之亦然，且藉此減少該接觸電阻。
再者，該等發明人發現如果該上方注入層(103)係與配置在該源極/汲極電極層(104)的頂部上之保護層(105)結合為甚至更有益，以防止該上面論及的源極/汲極層(104)在該疊層退火製程期間惡化。如此，注入及保護層之結合進一步改善該疊層及該結果的TFT裝置之傳導率。
於各種實施態樣中，該TFT另包含保護層(105)，其中該保護層係經沉積在該S/D電極層上。
該“保護層”一詞意指一層半導體疊層，其防止該S/D電極層的惡化。明確地是，於TFT之組件期間、尤其是於該S/D電極層的蝕刻及該半導體層之製備期間，該保護層防止該S/D電極層的氧化。
於某些實施態樣中，該保護層(105)包含金屬氧化 物導體、及/或金屬，該金屬較佳為選自Mo、Ti、Ta、及Cr，更佳為Mo及Ti。
於各種實施態樣中，該保護層(105)具有1奈米-5微米之厚度、較佳為5-100奈米、更佳為15-70奈米、最更佳為約60奈米。
較佳為，該保護層(105)本質上由金屬所組成，該金屬較佳為選自由Mo、Ti、Ta、及Cr所組成的群組、更佳為Mo及Ti，或選自由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、及FTO所組成的群組之金屬氧化物導體，較佳為ITO、AZO、ATO、及FTO，更佳為ITO及AZO。
於一些實施態樣中，該TFT另包含保護層(105)，其中該保護層係經沉積在該S/D電極層上，且該半導體層(106)係經沉積及佈圖在該保護層上。
於各種實施態樣中，該TFT另包含鈍化層(108)，其中該鈍化層係經沉積在該半導體層(106)上及/或在該保護層(105)上，如果該TFT包含保護層。取決於該TFT之定向，該鈍化層可為該TFT的最上層，並可為經沉積在(i)該半導體層(106)及該保護層(105)上；或(ii)該保護層(105)上；或(iii)該保護層(105)及該蝕刻停止層(109)上。該鈍化層(108)可具有300至3000奈米之厚度。
於各種實施態樣中，該TFT另包含經沉積在該半導體層(106)上的功能化層(107)、及隨選地該保護層 (105)，取決於該TFT之定向及設立。於此等實施態樣中，該功能化層(107)可為位於(i)一方面該鈍化層(108)及另一方面該半導體層(106)與隨選地該保護層(105)之間。該功能化層可具有5至100奈米的厚度、較佳為5-30奈米。典型地，該功能化層(107)具有1-500奈米之厚度、較佳為5-200奈米。較佳為，該功能化層(107)本質上由金屬氧化物絕緣體所組成，該金屬氧化物絕緣體選自由氧化鋁、氧化矽、氮化矽、氧化釔、氧化鎵、氧化鉿、氧化鈦、氧化鎂、鹼金屬氧化物、鹼土金屬氧化物及其混合物所組成的群組。最佳為，該功能化層(107)本質上由氧化鋁、氧化釔及氧化鈦所組成。
如在此中有關該等層的其中一者所使用，該“(層之)堆疊”一詞有關一層，其本身再次由超過一離散層所組成。層之堆疊可如此包括彼此上下堆疊的2、3、4、5、6、7、8、9、10或更多層，且一起形成如在此中所界定之層的其中一者。該堆疊之不同層可具有不同成份及厚度。
該“鈍化層”一詞意指覆蓋該半導體層的層，其具有用於增加該半導體疊層之機械穩定性及保護的作用。
於一些實施態樣中，該鈍化層包含SiOx或SiNx，反之於進一步實施態樣中，該鈍化層本質上由SiOx或SiNx所組成，使x=0.1至3。
於某些實施態樣中，該半導體層(106)直接地接觸a)該閘極絕緣體層(102)、b)該載子注入層(103)的 側表面、及c)該S/D電極層(104)之側表面。
於一些實施態樣中，該半導體層(106)直接地接觸a)該閘極絕緣體層(102)、b)該載子注入層(103)的側表面、及c)該S/D電極層(104)之側表面，且該半導體層(106)與該S/D電極層(104)的側表面之接觸發生在該半導體層(106)與該載子注入層(103)的側表面之接觸的上方。
於某些實施態樣中(參考圖4)，本發明之TFT疊層包含基板層(100)、閘極電極層(101)、閘極絕緣體層(102)、注入層(103)、S/D電極層(104)、及半導體層(106)。該半導體層(106)係與a)該閘極絕緣體層(102)、b)該載子注入層(103)的側表面、及c)該S/D電極層(104)之側表面直接接觸。於此實施態樣中，該注入層(103)的側表面及該半導體層(106)間之接觸係在該S/D電極層(104)的側表面及該半導體層(106)間之接觸的下方，其中該基板層(100)界定該TFT疊層之底部。
當作非限制性實施態樣中，參考圖4，本發明的TFT疊層可包含基板層(100)、閘極電極(101)、閘極絕緣體層(102)、注入層(103)、S/D電極層(104)、及半導體層(106)。該半導體層(106)係與a)該閘極絕緣體層(102)、b)該載子注入層(103)的側表面、及c)該S/D電極層(104)之側表面直接接觸。於此實施態樣中，該注入層(103)的側表面及該半導體層(106)間 之接觸發生在該S/D電極層(104)的側表面及該半導體層(106)間之接觸的下方，其中該基板層(100)界定該TFT疊層之底部。請注意，於此實施態樣中，該半導體層接觸該S/D電極層的側表面及該注入層，但不會延伸至該S/D電極層(104)上方。如此，該半導體層不會接觸該導電層之基板避開表面。
請注意圖4在本文中僅只被引用於說明之目的，且將不被解釋為限制該等實施態樣。譬如，在圖4中所揭示之S/D電極層(104)亦可延伸直至比該半導體層(106)的最遠方部份更遠離該基板層之直立位置。此外，於某些實施態樣中，該S/D電極層(104)可另外由上方接觸該半導體層(106)，意指該導電層接觸該活性氧化物半導體層的基板避開表面。
再者，於本發明之另一選擇實施態樣中，該TFT疊層類似該先前實施態樣，但書是該半導體層延伸至該S/D電極層(104)上方(參考圖5)。此一疊層包含基板層基板層(100)、閘極電極(101)、閘極絕緣體層(102)、注入層(103)、S/D電極層(104)、及半導體層(106)。該半導體層(106)係與a)該閘極絕緣體層(102)、b)該載子注入層(103)的側表面、及c)該S/D電極層(104)之側表面直接接觸。於此實施態樣中，該注入層(103)的側表面及該半導體層(106)間之接觸發生在該S/D電極層(104)的側表面及該半導體層(106)間之接觸的下方，其中該基板層界定該疊層之底 部。再者，如上述，該半導體層(106)可由該閘極絕緣體層(102)延伸至該S/D電極層(104)上方。
於一些實施態樣中，該半導體層(106)係與該S/D電極層(104)的基板避開表面接觸，或如果該TFT包含保護層(105)，該半導體層(106)係與該保護層之基板避開表面接觸。
於各種實施態樣中，該TFT包含保護層(105)，其中該保護層係經配置在該S/D電極層(104)上方。
於一些實施態樣中，該TFT另包含保護層(105)，其中該保護層係經配置在該S/D電極層(104)上方，且其中該半導體層(106)由該閘極絕緣體層(102)延伸至該保護層上方。
譬如，本發明之在此中所敘述的TFT疊層可另包含保護層(105)(參考圖6)。此TFT包含基板層(100)、閘極電極層(101)、閘極絕緣體層(102)、注入層(103)、S/D電極層(104)、保護層(105)、及半導體層(106)。該半導體層(106)係與a)該閘極絕緣體層(102)、b)該載子注入層(103)的側表面、及c)該S/D電極層(104)之側表面直接接觸。於此實施態樣中，該注入層(103)的側表面及該半導體層(106)間之接觸發生在該S/D電極層(104)的側表面及該半導體層(106)間之接觸的下方，其中該基板層界定該疊層之底部。再者，該半導體層(106)由該閘極絕緣體層(102)延伸至該保護層(105)上方。
於某些實施態樣中，該半導體層(106)係不位在該S/D電極層(104)或該注入層(103)下方。據此，TFT組構被由本發明排除，其中該半導體層(106)係在該注入層(103)及該S/D電極層(104)上方，且位在這些二層下方。
於各種實施態樣中，該TFT另包含像素電極。
於某些實施態樣中，該注入層的至少一部份可經導向於一平面中，該平面大體上與該半導體層之平面平行。該注入層可為局部或完全地與該鄰接的S/D電極層擴及同空間的。
於在此中所揭示之所有實施態樣中，該半導體疊層可包含一對S/D電極層及一對注入層，代替S/D電極層及注入層。再者，包含保護層的實施態樣同此經揭示為包含一對保護層，如果一對注入層及一對S/D電極層係亦存在。
據此，於一些實施態樣中，該TFT包含一對注入層(103)，其經水平地定位在該TFT內，而相對該基板層(100)具有相等距離，且其中該二注入層係藉由該半導體層(106)彼此分開，及其中該TFT包含一對S/D電極層(104)，其經水平地定位在該TFT內，而相對該基板層(100)具有相等距離，且其中該二S/D電極層(104)係藉由該半導體層(106)彼此分開，及其中該對S/D電極層(104)係經定位在該該對注入層(103)並與該對注入層(103)直接接觸。
該“一對層”意指在該半導體疊層內之二層，其可為 由經佈圖的單層所獲得，譬如藉由微影術及蝕刻，導致該層內之間隙的形成及二個別層之形成。每一層或該對層至該基板層典型具有相同距離。
該“水平地定位在該半導體疊層內，而相對該至少一基板層具有相等距離”一詞意指一對層的特色，明確地是意指其至該基板層具有該相同之水平輪廓及距離的事實。
該“藉由該半導體層彼此分開”一詞意指該二層係藉由一間隙彼此分開，且該半導體層係經定位在該二層間之間隙內，其中該半導體層的存在不被限制於該間隙之延伸。
當作範例，本發明的TFT疊層可包含基板層(100)、閘極電極層(101)、閘極絕緣體層(102)、一對注入層(103)、一對S/D電極層(104)、一對保護層(105)、及半導體層(106)(參考圖7)。該半導體層(106)係與a)該閘極絕緣體層(102)、b)該載子注入層(103)的側表面、及c)該S/D電極層(104)之側表面直接接觸。於此實施態樣中，該對注入層(103)的側表面及該半導體層(106)間之接觸發生在該對S/D電極層(104)的側表面及該半導體層(106)間之接觸的下方，其中該基板層界定該疊層之底部。再者，該半導體層(106)由該閘極絕緣體層(102)延伸至該保護層(105)上方。於此組構中，該對S/D電極層係經保護，且該等S/D電極層及該半導體層(106)間之電流的有效率流動被確保。
於某些實施態樣中，該TFT疊層可另包含經沉積在該半導體層(106)的基板避開表面上之金屬氧化物層，如在WO 2013/050221 A1中所揭示。此金屬氧化物層可包含選自由氧化鎵、氧化鋅、氧化錫、氧化鉿、氧化矽、氧化鋁、氧化鈦、鹼金屬氧化物、鹼土金屬氧化物及其混合物所組成之群組的金屬氧化物。關於該半導體層及經沉積在其上面之金屬氧化物層的成份之WO2013/050221 A1的整個揭示內容係以引用的方式併入本文中。
如果該“鹼金屬”或“鹼土金屬”等詞總是被使用，落入該個別群組之所有金屬被揭示。這意指如果特別實施態樣包含鹼金屬或鹼土金屬，鋰、鈉、鉀、銣及/或銫被揭示為鹼金屬，且鈹、鎂、鈣、鍶及/或鋇為鹼土金屬。
本發明的TFT疊層之實施態樣被概要地說明於圖9-12中，其包含如上方參考WO 2013/050221所敘述的鈍化層(108)、功能化層(107)及隨選地蝕刻停止層(ESL；109)。這些實施態樣亦形成本發明之一部份，而不將本發明限制於此。應被了解上面所揭示之包括層101-106的所有實施態樣可另包括該鈍化層(108)、該功能化層(107)及該ESL(109)之一或多個，譬如於如圖9-12中所示的組構中。該鈍化、功能化及蝕刻停止層經如上述地界定。
於另一態樣中，本發明亦有關製造TFT之方法。
明確地是，本發明有關製造TFT之方法，包含以下步驟：提供基板(100)；在該基板(100)上沉積及佈圖 閘極電極(101)；在該閘極電極(101)及該基板(100)上沉積閘極絕緣體層(102)；其特徵在於該方法另包含提供載子注入層(103)，其經配置在該閘極絕緣體層(102)上方；提供S/D電極層(104)，其經沉積在該載子注入層(103)上；及提供半導體層(106)，其中該TFT係經佈圖，使得該半導體層直接接觸該閘極絕緣體層(102)、該載子注入層(103)、及該S/D電極層(104)。
該“提供一層”一詞意指某一層係經實施在該TFT疊層中。
如上述，半導體層在此及以下經了解為意指用於在50V之閘極源極電壓及50V的源極汲極電壓具有20微米之通道長度及1公分的通道寬度之零組件，具有由1至50cm2/Vs的電荷遷移率之層。
如上述，就本發明之情況而言，該“佈圖”一詞意指操縱一或多層或該整個TFT的結構，以達成某一層佈圖。譬如，非結構性層可藉由微影術及蝕刻製程經佈圖，以便達成例如一對注入層或一閘極電極層之想要的層尺寸及結構。另一選擇，諸如那些上方列出之不同佈圖技術可被使用。
於某些實施態樣中，該半導體層(106)係經配置在該載子注入層(103)及該S/D電極層(104)上方。
就本發明的方法之情況而言，該“沉積”一詞意指該層係直接地建立在另一層上，使得該二層係彼此直接接 觸。
就本發明的情況而言，沉積如此包含沉積來自第1層上之固體、氣體、或液體相的化合物，以在該第1層上形成第2層。
該熟習之人士係很熟悉合適的方法，以將一層布置在另外一層上。
譬如，該“沉積”一詞由印刷、噴灑方法、旋轉塗覆方法、浸入方法及狹縫式塗覆、真空沉積、蒸發、及濺鍍所組成。關於此點，“印刷”方法被選自由快乾印刷/凹版印刷、噴墨印刷、平版印刷、數位平版印刷、及網印所組成之群組、但不被限制此。亦藉由本發明所涵括者係由該氣相沉積諸層。
就本發明的情況而言，該“液相”一詞係經了解意指那些在SATP條件之下(“標準周遭溫度及壓力”；T=25℃及p=1013hPa)呈液體形式的相態。
於某些實施態樣中，沉積係經選自由化學蒸氣沉積CVD、濺鍍、及液體沉積所組成之群組。
既然該半導體可於連續印刷製程中在此經沉積，比較於許多其他製程、譬如化學蒸氣沉積(CVD)，TFT疊層藉著印刷製程之製備能夠有遠較低的生產成本。再者，在低製程溫度，有在撓性基板上工作之可能性，及可能達成該等經印刷層的光學透明度(特別是很薄層之案例中及尤其是氧化半導體的案例中)。
該沉積可包含以固相、氣相、或液相接觸第1層之步 驟及進一步步驟，以便由該經沉積化合物/成分形成該想要的層。
該“形成一層”一詞有關一製程，其中該個別層係經例如藉由濺鍍所沉積而由液相或化合物所形成。文件WO 2013/050221 A1揭示形成一層、亦即半導體層的數個方法及實施態樣。此文件之整個教示係同此以引用的方式併入本文中。
譬如，一層之形成可包含電磁處理、例如UV/IR/VIS處理、及/或熱處理。
於某些實施態樣中，一層的形成包含在100-900℃之熱處理，較佳為在100-800、100-750、100-500或150-350℃。譬如，該半導體層可為在100-400℃、較佳為在150-350℃經熱處理所形成。
尤其是，來自液相的第2層之沉積在第1層上亦可包含將液相沉積在該第一層上及由該液相在該第1層上形成該第2層上。該第2層之形成可包含UV/IR/VIS及/或熱處理。
於某些實施態樣中，液相係在無含氧的大氣、空氣、及/或減少濕氣中施加。於其他實施態樣中，該液相能在保護氣體之下施加。
於各種實施態樣中，液相包含至少一有機溶劑。合適的溶劑係選自微弱質子性及非質子性溶劑、尤其是選自該非極性的非質子性溶劑之群組的溶劑。於各種實施態樣中，該有機溶劑大體上係無水的。
關於此點，該“微影術”一詞意指一技術，藉此該TFT疊層之一或多層係藉由微影方法使用光阻劑佈圖。譬如，光阻劑係形成在一層上及藉由經過光罩暴露至光線來佈圖，隨後蝕刻在其上沒有形成光阻劑層之層或諸層。
該“蝕刻”一詞意指於製造期間由TFT疊層的表面移除諸層。蝕刻係一必不可少地重要製程模組，且每一TFT疊層在其被完成之前遭受很多蝕刻步驟。其必不可少地係某些層或諸層的部分係藉由抗蝕刻之“遮罩”材料經保護免於遭受該蝕刻劑。於一些案例中，該遮罩材料係已使用微影術經佈圖的光阻劑。
大致上，該“蝕刻製程”一詞包含乾式蝕刻及濕式蝕刻。據此，如果佈圖包含蝕刻製程，佈圖係藉由乾式蝕刻或濕式蝕刻之其中一者所達成。
該“乾式蝕刻”一詞意指材料的移除，典型為半導體材料之遮罩式佈圖，藉由將該材料暴露至離子的轟擊、例如諸如氟碳化合物、氧、氯、三氯化硼之反應氣體的電漿；有時候加入氮、氬、氦及其他氣體，其由該經暴露之表面移去該材料的各部份。
該“濕式蝕刻”一詞係利用液體化學藥或蝕刻劑來由該TFT疊層移除材料之蝕刻製程，通常在藉由該疊層上的光阻劑罩幕所界定之特定圖案中被移除。未藉由這些罩幕所遮蓋的材料係藉由該化學品蝕刻移除，而那些藉由該等罩幕所遮蓋的材料係幾乎保留原封不動。這些罩幕在被稱為“微影術”之稍早晶圓製造步驟中經沉積在該疊層 上，如上述。
該“蝕刻停止層”(ESL)(109)一詞有關可經沉積在半導體層上之層，以保護該半導體層在進一步處理步驟、例如蝕刻期間免於遭受任何損壞。該ESL典型為50至200奈米的厚度。適合用於該ESL之材料包括、但不被經限制於SiOx、SiNx、AIOx與有機化合物以及其混合物及堆疊。
該熟習之人士注意到先前技術領域方法可能由含有至少一金屬氧化物先質的形成具有想要之薄膜厚度的金屬氧化物層。充分者係譬如簡單之稀釋系列。所獲得的層厚度可為藉由橢圓偏振技術(M.Schubert：Infrared Ellipsometry on semiconductor layer structures：phonons,plasmon and polariton In：Springer Tracts in Modern Physics 209,Springer-Verlag,Berlin,2004)、TEM、SEM或原子力顯微術(G.Binnig,CF Quate,C.Gerber：Atomic force microscope.journal Physical Review Letters.56,1986,pp.930-933)所決定。在此基礎上，該熟習之人士係能夠決定進一步參數，諸如該樣本量、該化合物濃度、及在此於該液相中適當的微粒密度，其允許獲得該想要之層厚度。譬如，該半導體層(106)可包含金屬氧化物或金屬氧化物先質，且該熟習的人士係於該位置中很好決定將被應用之需要量及該樣本中的金屬氧化物或金屬氧化物先質濃度、及在此適當的液相中之微粒密度，其允許獲得該想要的金屬氧化物層厚度。
於某些實施態樣中，該半導體層(106)係經配置在該載子注入層(103)及該S/D電極層(104)上方。
再者，該閘極電極典型藉由將該閘極電極層沉積在該基板上經設在該基板上。後來，該閘極電極層係經佈圖、例如藉由微影術及蝕刻。
因此，於一些實施態樣中，該閘極電極之沉積及佈圖包含微影術及蝕刻製程。另一選擇係，其他佈圖技術、包括但不限於光佈圖、包括噴墨印刷的印刷、雷射佈圖與類似者等可經使用。
於某些實施態樣中，該閘極絕緣體層(102)後來係經沉積在該閘極電極層及該基板上。
該閘極絕緣體層之沉積在該閘極電極及該基板上可包含該閘極絕緣體層的化學蒸氣沉積(CVD)。
典型地，於以下步驟中，該注入層(103)係經設在該閘極絕緣體層上。該載子注入層(103)之製備可包含該載子注入層在該閘極絕緣體層(102)上方的濺鍍。這隨後可為將該S/D電極層(104)沉積在該注入層(103)上。該S/D電極層(104)之沉積在該載子注入層(103)上可包含該S/D電極層(104)的濺鍍。該TFT之佈圖可包含該注入層(103)及S/D電極層(104)於一步驟中之微影術及蝕刻。
於某些實施態樣中，保護層(105)係經沉積在該S/D電極層(104)上。如果該TFT包含保護層，該TFT的佈圖可包含該注入層(103)、S/D電極層(104)、及 保護層(105)於一步驟中之微影術及蝕刻。
於某些實施態樣中，該注入層(103)及該S/D電極層(104)的提供包含該注入層(103)及S/D電極層(104)之佈圖，譬如藉由微影術及蝕刻，導致一對注入層及一對S/D電極層的形成。
於一些實施態樣中，該注入層(103)之沉積可包含經由溶液或真空製程、例如藉由旋轉塗覆、狹縫式塗覆、蒸發、或濺鍍來沉積該注入層。
於進一步實施態樣中，該S/D電極層(104)之沉積在該注入層(103)上可包含經由溶液或真空製程、例如藉由旋轉塗覆、狹縫式塗覆、蒸發、或濺鍍來沉積該S/D電極層。
此外，該半導體層(106)之製備可包含經由濺鍍、旋轉塗覆、或狹縫式塗覆沉積該半導體層。該半導體層(106)之製備亦包含該半導體層的佈圖，譬如經由微影術及蝕刻。
於一些實施態樣中，該方法包含該保護層(105)之製備，且該注入層(103)、該S/D電極層(104)、及該保護層(105)的提供包含該注入層(103)、S/D電極層(104)、及保護層(105)之佈圖，譬如藉由微影術及蝕刻，導致一對注入層、一對S/D電極層、及一對保護層(105)的形成。
再者，於一些實施態樣中，該載子注入層(103)之製備包含將該載子注入層(103)沉積在該閘極絕緣體層 (102)上。在另一方面，於某些實施態樣中，該注入層(103)可經沉積在覆蓋該閘極絕緣體層(102)的一層上。
本發明之發明人發現在該S/D電極層的下方之注入層及經沉積在該S/D電極層的基板避開表面上之保護層的結合改善該TFT之傳導性質。
因此，該方法可另包含提供保護層(105)，其中該保護層係經沉積在該S/D電極層上。
於一些實施態樣中，該方法包含提供保護層(105)，其中該保護層係經沉積在該S/D電極層上，且該半導體層(106)係經沉積及佈圖在該保護層上。這意指該半導體層之一部份係經沉積在該保護層(105)的基板避開表面上。
於一些實施態樣中，於一涉及例如微影術及蝕刻之佈圖製程中，一對注入層(103)及一對S/D電極(104)係經形成，其中該對層的每一構件係與該其他對層之一構件接觸。如果該製程涉及保護層(105)之沉積在該S/D電極層上，於涉及例如微影術及蝕刻的同一佈圖製程中一對保護層(105)係經形成。該對保護層之每一構件亦接觸該對S/D電極層(104)的一構件，且該S/D電極層(104)之每一構件接觸該對注入層(103)的其中一者。該佈圖製程於該對層之間形成一間隙。
如此，於一些實施態樣中，該方法包含提供該半導體層(106)，使得其直接接觸a)該閘極絕緣體層 (102)、b)該載子注入層(103)的側表面、及c)該S/D電極層(104)之側表面。
於某些實施態樣中，該半導體層(106)係經提供，使得該半導體層(106)與該S/D電極層(104)的側表面之接觸發生在該半導體層(106)與該載子注入層(103)的側表面之接觸的上方。
於各種實施態樣中，該半導體層係位於該對注入層(103)及該對S/D電極層(104)之間，且不會延伸在該對S/D電極層上方。此一組構可為經圖4所表示，其中該半導體層不會接觸該S/D電極層的基板避開表面。
該半導體層(106)係經沉積在層之此組件上。該半導體層(106)係經沉積在此組件上，使得其直接接觸該閘極絕緣體層(102)、該對注入層(103)、及該對S/D電極層(104)。
於各種實施態樣中，提供該半導體層(106)包含沉積該半導體層(106)，使得該對注入層係藉由該半導體層(106)彼此分開，且該對S/D電極層(104)係藉由該半導體層(106)彼此分開，及其中該對S/D電極層(104)係經定位在該對注入層(103)上方及與該對注入層(103)直接接觸。
於某些實施態樣中，提供該半導體層(106)包含沉積該半導體層(106)，使得該對注入層係藉由該半導體層(106)彼此分開，該對S/D電極層(104)係藉由該半導體層(106)彼此分開，且該對保護層(105)係藉由該 半導體層(106)彼此分開，，及其中該對保護層(105)係經定位在該對S/D電極層(104)上方及與該對S/D電極層(104)直接接觸，且該對S/D電極層(104)係經定位在該對注入層(103)上方及與該對注入層(103)直接接觸。
如此，於一些實施態樣中，該半導體層直接接觸該閘極絕緣體層(102)，並接觸該對注入層(103)之每一層的側表面與該對S/D電極(104)之每一層的側表面。如此，該半導體層及該對S/D電極層間之接觸可發生在該半導體層與該對注入層(103)間之接觸的上方。明確地是，該半導體層(106)與該S/D電極層的側表面之接觸可發生在該半導體層與該載子注入層(103)的側表面之接觸的上方。當然，該半導體層(106)與該S/D電極層(104)的側表面及該對注入層(103)的側表面之接觸可發生在與該該閘極絕緣體層(102)之接觸的上方。
於一些實施態樣中，該蝕刻製程係乾式或濕式蝕刻之其中一者，以獲得該閘極電極層(101)、該對電極(104)、該對注入層(103)、及該對保護層(105)；該蝕刻製程係濕式蝕刻，以獲得該半導體層(106)及該像素電極層；及/或該蝕刻製程係乾式蝕刻，以形成該穿透孔。
於各種實施態樣中，該半導體層(106)係經提供，使得該半導體層(106)係不位於該S/D電極層(104)或該注入層(103)下方。這意指雖然該半導體層接觸該注 入層(103)、該S/D電極層(104)、及該閘極絕緣體層(102)，其既不接觸該注入層(103)也不在基板面向表面接觸該S/D電極層(104)。
於某些實施態樣中，該TFT包含保護層(105)，其中該保護層係經配置在S/D電極層(104)上方。
如果，該TFT疊層包含該保護層(105)及在佈圖之後包含該對保護層(105)，該半導體層(106)亦可接觸該對保護層(105)的側表面。與該對保護層之側表面的接觸可發生在該半導體層與該對S/D電極層的側表面及該對注入層(103)的側表面之接觸、及與該閘極絕緣體層(102)之接觸的上方。
然而，於進一步實施態樣中，經配置在該S/D電極層(104)及該注入層(103)上方之半導體層意指其係經沉積在該對S/D電極層上。如果該方法包含保護層之沉積在該S/D電極層(104)上，該半導體層的配置在該S/D電極層上方意指該半導體層之沉積在該保護層(105)上，該保護層係經沉積在該S/D電極層上。如此，該半導體層係經配置在該S/D電極層(104)上方，而未經由該S/D電極層(104)的基板避開表面直接接觸，如果保護層係經定位於這些二層之間。以別的方式，該半導體層(106)及該S/D電極層經由該S/D電極層之基板避開表面彼此直接接觸。在該S/D電極層及注入層(103)與保護層的佈圖之後，如果該方法包括保護層的製備，該半導體層的配置可發生在該TFT疊層上。如果該半導體層 (106)係經配置在該S/D層上方，其在這些情況之下意指該層係經定位、例如在圖5及6中所顯示，其中該半導體層由該閘極絕緣體層(102)延伸至該S/D電極層上方，其中該半導體層在該基板避開表面接觸該S/D電極層(參考圖5)或如果保護層係存在，該半導體層接觸該保護層的基板避開表面(參考圖6)。如此，於一些實施態樣中，該半導體層直接接觸該閘極絕緣體層(102)，接觸該對注入層(103)之每一層的側表面與該對S/D電極(104)之每一層的側表面、及該S/D電極層之基板避開表面。
據此，該半導體層(106)可為經提供，使得該半導體層(106)係與該S/D電極層(104)的基板避開表面接觸，或如果該TFT包含保護層(105)，該半導體層(106)係與該保護層的基板避開表面接觸。
然後，該半導體層及該對S/D電極層間之接觸可發生在該半導體層與該對注入層(103)間之接觸的上方。明確地是，該半導體層(106)與該S/D電極層的側表面之接觸可發生在該半導體層與該注入層(103)的側表面之接觸的上方。當然，該半導體層(106)與該對S/D電極層(104)的側表面及該對注入層(103)之側表面的接觸可發生在與該閘極絕緣體層(102)之接觸的上方。
如果，該TFT疊層包含該保護層(105)及在佈圖之後包含該對保護層(105)，該半導體層(106)亦可接觸該對保護層(105)的側表面。如此，該半導體層(106) 可接觸該該對保護層(105)之基板避開表面、該對保護層(105)的側表面、該對S/D電極層(104)之側表面、該注入層(103)的側表面、及該閘極絕緣體層(102)。與該對保護層之側表面的接觸可發生在該半導體層與該對S/D電極層的側表面及該對注入層(103)的側表面之接觸、及與該閘極絕緣體層(102)之接觸的上方。此TFT可為經圖7所說明。
於一些實施態樣中，該TFT另包含保護層(105)，其中該保護層係經配置在S/D電極層(104)上方，及其中該半導體層(106)係經提供，使得該半導體層(106)由該閘極絕緣體層(102)延伸至該保護層上方(參考圖6)。
為了提供穩定之TFT，該TFT疊層可包括鈍化層(108)。據此，於一些實施態樣中，根據本發明的方法包含鈍化層(108)之製備。於此等實施態樣中，該TFT疊層可另包括位於該半導體層及該鈍化層間之功能化層。
明確地是，該方法可另包含提供鈍化層(108)，其中該鈍化層係經沉積在該半導體層(106)上。該鈍化層的沉積可包含經由CVD塗覆。如果功能化層(107)係存在，此層可經沉積在該半導體層上，譬如藉由經由CVD塗覆，並在一隨後的步驟之前，該鈍化層係經沉積在該功能化層上，如上述。
再者，該方法可包含提供穿透孔。該穿透孔可為藉由微影術及蝕刻或另一合適的佈圖技術所形成。
該方法亦可包含提供像素電極。該像素電極之製備可包含藉由濺鍍來沉積該像素電極。再者，該像素電極的製備包含該經沉積之像素電極的佈圖，譬如藉由微影術及蝕刻。
於某些實施態樣中，該S/D電極層或對S/D電極層(104)係經提供，包含金屬，其較佳為選自Al、Cu、Ag、及/或Nd或其堆疊或合金。
於各種實施態樣中，該S/D電極層或對S/D電極層(104)經提供，其本質上由金屬所組成，該金屬選自由Al、Cu、Ag、及/或Nd或其堆疊或合金所組成之群組，較佳為Al及Cu。於一些實施態樣中，該S/D電極層或該對S/D電極層(104)經提供，其本質上由金屬所組成，該金屬選自由Al、Mo、Cu、或Nd或其堆疊或合金所組成之群組。更佳為，該S/D電極層(104)係經提供為一本質上由Al及/或Cu所組成之層。
於某些實施態樣中，該方法包含提供具有10奈米-500奈米之厚度、較佳為100-300奈米的電極層或該對電極層(104)。
於一些實施態樣中，該閘極電極層(101)係經提供，包含金屬，該金屬較佳為選自Al、Ti、Mo、Cu、及/或Nd或其堆疊或合金。
於各種實施態樣中，該閘極電極(101)係經提供，其本質上由金屬所組成，該金屬選自由Al、Mo、Cu、Ti、或Nd所組成之群組，較佳為Mo/Al/Mo或Ti/Al/Ti 之堆疊。於一些實施態樣中，該閘極電極層(101)係經提供，其本質上由金屬所組成，該金屬選自由Al、Mo、Cu、或Nd或其堆疊或合金所組成之群組。
於進一步實施態樣中，該閘極電極層(101)係經提供，具有50奈米-500奈米的厚度、較佳為約300奈米。
於某些實施態樣中，該注入層或該對注入層(103)係經提供，包含金屬氧化物導體。
於各種實施態樣中，該注入層或該對注入層(103)係經提供，其本質上由金屬氧化物導體所組成，該金屬氧化物導體本質上由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、或FTO所組成。較佳為，該注入層(103)係經提供，其本質上由ITO及/或AZO所組成。
於一些實施態樣中，該注入層或該對注入層(103)係經提供，具有1奈米-200奈米之厚度、較佳為20-100奈米。
於各種實施態樣中，該閘極絕緣體層(102)係經提供，包含下列或由下列組成：金屬或過渡金屬氧化物、尤其是二氧化矽及/或氮化矽、氧化鋁、氧化鉿、或氧化鈦、例如有機或無機聚合物之聚合材料。
於某些實施態樣中，該閘極絕緣體層(102)係經提供，具有10奈米-3微米的厚度、較佳為50-1000奈米、更佳為100-500奈米、最佳為約300奈米。
於一些實施態樣中，該基板層(100)係經提供，包 含玻璃、矽、二氧化矽、金屬氧化物、過渡金屬氧化物、元素金屬或聚合材料，例如聚醯亞胺(PI)、聚對苯二甲酸乙二酯(PET)、聚甲基丙烯酸甲酯(PMMA)、或聚碳酸酯或無機及有機成分之混合物、尤其是聚矽氧氧化物及聚醯亞胺。
於某些實施態樣中，該基板層(100)係經提供，具有50微米-0.7毫米的厚度。
於各種實施態樣中，該半導體層(106)係經提供，包含選自由銦、鎵、鋅、及/或氧化錫所組成之群組的至少一金屬氧化物。
隨選地，該半導體層亦具有來自顯現副產物之不完全轉換或不完全移除的共享部。如此，該金屬氧化物半導體層仍然可具有譬如碳烯、鹵素、烷氧化物及/或氧基烷氧化物(oxoalkoxide)化合物。該半導體層亦可具有另外的金屬，其可為呈元素或氧化物形式。
金屬氧化物層之形成可包含該金屬的藉由氧化轉換成金屬氧化物或金屬氧化物先質之轉換成該對應的金屬氧化物。
譬如，如果第2層將經沉積在第1層上，該沉積可包含將金屬氧化物先質處置在該第1層上。後來，該第2層的金屬氧化物可為由該金屬氧化物先質所形成。
於本發明之意義上說，該“金屬氧化物先質”一詞意指物質或化合物，其可在有或無氧或其他氧化劑為熱輻射或具有電磁輻射，轉換成金屬氧化物。金屬氧化物先質的 範例係元素金屬、金屬鹽類、諸如金屬烷氧化物及金屬氧基烷氧化物之有機金屬化合物，其能藉由該熟練之技術人員被轉換成該對應的金屬氧化物。
譬如，如果第2層將被沉積在第1層上，該沉積可包含在該第1層上處置液相，其中該液相包含金屬氧化物先質。在該第1層上沉積該液相之後，該第2層的金屬氧化物可為藉由將該金屬氧化物先質轉換成該對應的金屬氧化物所形成。於此案例中，該第2層之形成可包含該液相的蒸發。譬如該液相可使用真空及/或熱處理被蒸發。合適之金屬氧化物先質係在該技術領域被很好地敘述，且如此在該技術領域中已知為充分的。進一步細節被揭示在WO 2013050221A1中。此文件關於金屬氧化物先質及其轉換成該對應金屬氧化物之方法的揭示內容係以引用的方式併入本文中。再者，WO 2010/094583 A1及WO 2011/020792 A1透露合適之金屬先質。此文件的揭示內容係全部以引用的方式併入本文中。
於某些實施態樣中，該金屬氧化物先質係用於形成該金屬氧化物層所需要之有機金屬化合物包含選自由氫、經取代或非取代之C1-50烷基、經取代或非取代之C1-50烯基、經取代或非取代之C1-50炔基、經取代或非取代之C1-50烷氧基、經取代或非取代之C1-50芳基、經取代或非取代之C1-50雜芳基、經取代或非取代之C1-50氧代烷氧基、經取代或非取代之C1-50烷基芳基、經取代或非取代之C1-50芳烷基、經取代或非取代之C1-50烷基雜芳基、經 取代或非取代之C1-50環烷基、及經取代或非取代之C1-50雜環烷基所組成之群組的至少一取代基。
該有機金屬化合物之取代基係選自由C1-50烷基、C1-50烯基、C1-50炔基、C1-50烷氧基、C1-50芳基、C1-50雜芳基、C1-50氧代烷氧基、C1-50烷基芳基、C1-50芳烷基、C1-50烷基雜芳基、C1-50環烷基、及C1-50雜環烷基所組成之群組。
於一些實施態樣中，該有機金屬化合物包含選自由F、Cl、Br、及I所組成之群組的至少一鹵素。
該“金屬烷氧化物”一詞意指化合物，其由至少一金屬原子、根據式-OR(R=有機殘基)的至少一殘基、及隨選地一或多個另外有機殘基-R、一或多個鹵素殘基及/或一或多個-OH或-OROH殘基所組成。
對比於金屬烷氧化物，金屬氧基烷氧化物具有至少另一氧殘基(氧代殘基)，其係直接地或經由被限制至金屬原子的橋接部。
據此，於各種實施態樣中，該金屬烷氧化物或金屬氧基烷氧化物可為具有至少一個C1-15烴氧基或烷氧基烴氧基團之烷氧化物/氧基烷氧化物、尤其是C1-10烴氧基或烷氧基烴氧基團。更佳為，該金屬烷氧化物及烷氧基烷基氧係通式M(OR)x的金屬烷氧化物及氧基烷氧化物，其中R係C1-15烷基或烷基烷氧基團，更佳為C1-10烷基或烷基烷氧基團。其中x係偶數，其等於該金屬(M)之氧化數。於某些實施態樣中，在該重要先質中之金屬的氧化數對應 於形成該金屬氧化物層之金屬氧化物中的金屬之氧化數。甚至更佳為式M(OCH3)x、M(OCH2CH3)x、M(OCH2CH2OCH3)x、M(OCH(CH3)2)x、或M(O(CH3)3)x的金屬烷氧化物。亦較佳為M(OCH(CH3)2)x(金屬異丙氧化物)。如果此金屬氧化物先質係經選擇用於該半導體層之形成，M可被選自由銦、鎵、鋅、及錫所組成的群組。
於一些實施態樣中，該半導體層係經提供，包含選自由銦、鎵、鋅、及/或氧化錫所組成之群組的至少一金屬氧化物、及選自由銻、鉿、及鋁所組成之群組的至少一金屬。
於各種實施態樣中，該半導體層包含至少氧化銦，且係由至少一種銦先質所形成，尤其是由至少一種銦烷氧化物先質或銦氧基烷氧化物先質。該銦烷氧化物或銦氧基烷氧化物較佳為銦(III)烷氧化物/氧基烷氧化物。更佳為，其係具有至少一C1-15烷氧基或氧基烷基烷氧基(oxyalkylalkoxy)、尤其是至少一C1-10烷氧基或氧基烷基烷氧基之銦(III)烷氧化物/氧基烷氧化物。甚至更佳為具有該通式In(OR)3的烷氧化物之銦(III)烷氧化物/氧基烷氧化物，其中R係C1-15烷基或烷氧基烷基(alkyloxyalkyl)、更佳為C1-10烷基或烴基烷氧基。尤其較佳為根據該通式In(OCH3)3、In(OCH2CH3)3、In(OCH2CH2OCH3)3、In(OCH(CH3)2)3、或In(O(CH3)3)3的銦(III)烷氧化物或氧基烷氧化物。最佳為In(OCH(CH3)2)3(異丙氧銦)。
於某些實施態樣中，金屬氧基烷氧化物可被用作金屬氫化物先質具有該通式MxOy(OR)z[O(R'O)cH]aXb[R"OH]d，使M=In、Ga、Sn及/或Zn。如果金屬氧化物層係經沉積在該半導體層上，且根據該上面式的金屬氧基烷氧化物先質可被使用，M=Ga、Sn、Zn、Al、Ti、Li、Na、K、Rb、Cs、Be、Mg、Ca、Sr、Ba、Hf及/或Si。無論如何，x=3-25、y=1-10、z=3-50、a=0-25、b=0-20、c=0-1、d=0-25，R、R'、R"=有機殘基，及X=F、Cl、Br、或I。
特別地是，該半導體層(106)可為由金屬氧化物先質所形成，如上面所界定(參考WO 2013050221 A1)。
於某些實施態樣中，該半導體層(106)係經提供，本質上由金屬氧化物半導體所組成，該金屬氧化物半導體選自由IGZO、ITZO、ITO、GZO、ZTO、IZO、IGO、AZO、AZTO、HIZO、GTZO、GTO、氧化錫(SnO2)、氧化鎵(Ga2O3)、氧化銦(In2O3)、及氧化鋅(ZnO)所組成的群組。
於一些實施態樣中，該半導體層(106)係經提供，本質上由金屬氧化物半導體所組成，該金屬氧化物半導體選自由IGZO、ITZO、ITO、GZO、ZTO、IZO、氧化銦(In2O3)、及氧化鋅(ZnO)所組成的群組。
於各種實施態樣中，該半導體層係經提供，本質上由ITO所組成。
於各種實施態樣中，該半導體層係經提供，本質上由 IGO所組成。
於各種實施態樣中，該半導體層係經提供，本質上由氧化銦(In2O3)所組成。
於各種實施態樣中，該方法包含提供該半導體層(106)，其具有氮、氟、氯、及/或矽。
於一些實施態樣中，該半導體層(106)係經提供，具有1-200奈米的厚度，較佳為1-100奈米、更佳為1-50奈米、最佳為約10奈米。
於進一步實施態樣中，該方法包含提供保護層或一對保護層(105)，其包含金屬氧化物導體、及/或金屬，該金屬較佳為選自Mo、Ti、Ta、及Cr，較佳為Mo及Ti。
於各種實施態樣中，該保護層或該對保護層(105)係經提供，其本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、及FTO所組成的群組，較佳為ITO、AZO、ATO、及FTO。較佳為，該保護層或該對保護層(105)係經提供，其本質上由ITO及/或AZO所組成。
於一些實施態樣中，該保護層或該對保護層(105)係經提供，具有10奈米-500奈米的厚度，較佳為50-100奈米。
於某些實施態樣中，本發明之方法包含金屬氧化物層之沉積，其經沉積在該半導體層(106)的基板避開表面上。於WO 2013/050221A1之揭示內容的意義上說，此金 屬氧化物層可為該第2金屬氧化物層，且進一步改善該TFT之傳導性質。此文件的揭示內容同此以引用的方式併入本文中。該第2金屬氧化物層可含有至少一金屬氧化物，該金屬氧化物選自由氧化鎵、氧化鋅、氧化錫、氧化鉿、氧化矽、氧化鋁、氧化鈦、鹼金屬氧化物、鹼土金屬氧化物或其混合物所組成之群組，並可由第二液相所形成，其中該第二液相包含至少一金屬氧化物或至少一金屬氧化物先質，其中該金屬係選自由氧化鎵、氧化鋅、氧化錫、氧化鉿、氧化矽、氧化鋁、鹼金屬氧化物、鹼土金屬氧化物或其混合物所組成的群組，其中該半導體層(106)包含至少一金屬氧化物，其係與該第二層之至少一金屬氧化物不同。
典型地，於根據本發明的方法中，僅只5個光微影及蝕刻步驟被需要，以產生TFT，該TFT包含基板層、閘極電極層(101)、閘極絕緣體層(102)、注入層(103)、S/D電極層(104)、半導體層(106)、鈍化層(108)及隨選地功能化層(107)、穿透孔、及該像素電極層。該光微影步驟涉及光罩之使用。該注入層及S/D電極層係在相同步驟內經佈圖，意指一方法係足以施行該二層的佈圖技術、例如微影術及蝕刻。保護層(105)之含括不會增加光微影及蝕刻步驟的數目，因為該注入層(103)、該S/D電極層(104)、及該保護層(105)係在一佈圖步驟、例如一光微影及蝕刻步驟內佈圖，並使用相同之罩幕。
通常，TFT生產的方法需要使用6個罩幕，尤其是如果該TFT係經提供於該底部閘極頂部接觸組構中。額外罩幕/額外光微影及蝕刻步驟之每一使用顯著地增加TFT生產的成本。據此，本發明之方法不只允許改善的TFT之生產，而且顯著地簡化該生產製程及減少用於TFT生產的費用，該等TFT對於該等生產條件、例如於該生產期間之高溫處理係更有抵抗作用，並顯示改善的傳導性質。根據本發明之TFT具有用於信號運送的高傳導率總線(bus line)。再者，該製程條件較不會干擾該TFT之傳導性質，明確地是，該等製程步驟及條件在該半導體層上具有更少之衝擊。
雖然如此，即使本發明之TFT與其生產方法有關無S/D電極層惡化的TFT，例如由於氧化物層107之形成，該半導體層的沉積在該S/D電極層上及經沉積在該S/D電極層上之半導體層包含該半導體的沉積在由該S/D電極層所形成之層上。如此，於某些情況中，該半導體的沉積發生在由於S/D電極氧化而經形成之層107上，且該TFT包含經沉積在由於S/D電極氧化經形成的層107上之半導體。
典型地，根據本發明的TFT生產方法包含提供基板(100)；在該基板(100)上沉積及佈圖閘極電極(101)，其中沉積及佈圖該閘極電極包含光微影及蝕刻步驟；在該閘極電極(101)及該基板(100)上沉積閘極絕緣體層(102)；提供載子注入層(103)，其經配置在 該閘極絕緣體層(102)上方，其中該注入層較佳為經沉積在該閘極絕緣體層上；提供S/D電極層(104)，其經沉積在該載子注入層(103)上；於一步驟中佈圖該注入層及S/D電極層，其中佈圖該注入層及S/D電極層包含光微影及蝕刻步驟；提供半導體層(106)，較佳為將該半導體層沉積在該S/D電極層上，該半導體層之佈圖，其中佈圖該半導體層包含光微影及蝕刻步驟；將鈍化層(108)及隨選地功能化層(107)沉積在該半導體層(106)上；於該TFT中形成穿透孔；將像素電極層沉積在該TFT上；隨後佈圖該像素電極層，其中佈圖該像素電極層包含光微影及蝕刻步驟，其中該TFT係經佈圖，使得該半導體層直接接觸該閘極絕緣體層(102)、該載子注入層(103)、及該S/D電極層(104)。典型地，該半導體層直接接觸該閘極絕緣體層(102)、該注入層(103)的側表面、及該S/D電極層(104)之側表面。
大致上，將該半導體層沉積在該S/D電極層上包含將該半導體層沉積在該S/D電極層上，且如果該注入層及S/D電極層係經佈圖，以導致該對注入層及一對S/D電極層，額外包含將該半導體層沉積在該對注入層及該對S/D電極層之間的間隙內。
如果該方法包含保護層(105)之沉積在該S/D電極層上，當該注入層、S/D電極層、及保護層係在相同步驟中佈圖時，該上面方法維持相同數目的光微影及蝕刻步驟。對該上面方法之唯一修改係該半導體層(106)經沉 積在該保護層(105)上。
當然，將該半導體層沉積在該S/D電極層上包含將該半導體層沉積在該S/D電極層上，且如果該注入層、S/D電極層、及保護層係經佈圖，以導致一對注入層、一對S/D電極層、及一對保護層，將該半導體層額外地沉積在該對注入層及該對S/D電極層之間的間隙內。
如此，於各種實施態樣中，該TFT係呈底部閘極及底部接觸組構。
根據本發明之包含該注入層的TFT具有額外之載子運送路徑，其改善該等TFT的傳導性質。明確地是，高持續電流薄膜電晶體係經獲得。再者，於TFT製造及伴隨的S/D電極層氧化期間，該S/D電極層之高溫暴露不會在這些情況之下升高該有效電阻率。再者，該保護層的額外實施將於高溫製程期間進一步保護該S/D電極層，並藉此防止薄膜變形(凸起)，其亦不利地影響該TFT之傳導性質。
然而，於某些實施態樣中，本發明的TFT及方法亦可有關呈底部閘極及頂部接觸組構之TFT。
於此等實施態樣中，該方法包含提供基板(100)；在該基板(100)上沉積及佈圖閘極電極(101)，其中沉積及佈圖該閘極電極包含光微影及蝕刻步驟；在該閘極電極(101)及該基板(100)上沉積閘極絕緣體層(102)；提供半導體層(106)，其中該半導體層係經沉積及佈圖在該閘極絕緣體層(102)上，其中沉積及佈圖 該半導體層包含光微影及蝕刻步驟；在該半導體層上提供蝕刻終止層(ESL)，隨選地在已於該半導體層上沉積功能化層(107)之後，包含將該ESL沉積及佈圖在該半導體層上，其中沉積及佈圖該ESL包含光微影及蝕刻步驟；提供載子注入層(103)，其經配置在該閘極絕緣體層(102)上方，其中該注入層係經沉積在該閘極絕緣體層上；提供S/D電極層(104)，其經沉積在該載子注入層(103)與該半導體層上；於一步驟中佈圖該注入層及S/D電極層，其中佈圖該注入層及S/D電極層包含光微影及蝕刻步驟；將鈍化層(108)沉積在該ESL及S/D電極層上；於該TFT中形成穿透孔；將像素電極層沉積在該TFT上，隨後佈圖該像素電極層，其中佈圖該像素電極層包含光微影及蝕刻步驟，其中該TFT係經佈圖，使得該半導體層直接接觸該閘極絕緣體層(102)、該載子注入層(103)、及該S/D電極層(104)。典型地，該半導體層直接接觸該閘極絕緣體層(102)、該注入層(103)的側表面、及該S/D電極層(104)之側表面。
此等實施態樣包含六個微影術及蝕刻步驟。據此，6個罩幕被使用。
典型地，於此實施態樣中，該注入層具有低於該半導體層之厚度的厚度。再者，該注入層較佳為不會接觸該半導體層之基板避開表面。據此，該注入層及該半導體層間之接觸係經由該注入層的側表面。如果該注入層之厚度係低於該半導體層的厚度，經沉積在該注入層上之S/D電極 層亦接觸該半導體層的側表面。
在特別實施態樣中，該S/D電極層另外在基板避開表面接觸該半導體層，如此導致頂部接觸組構。
當然，此TFT亦可包含保護層(105)。在該種情況下，該上面方法包含將該保護層沉積在該S/D電極層上。後來，注入層、S/D電極層、及保護層係藉由微影術及蝕刻所佈圖。再者，該鈍化層(108)係經沉積在該ESL及保護層(105)上。
因該TFT及呈底部閘極及頂部接觸組構的TFT之生產方法係在技術上有更多要求，生產呈底部閘極及頂部接觸組構的TFT係有利的。該底部閘極及頂部接觸組構係在技術上有更多要求，因為其需要額外之罩幕及蝕刻步驟與較高的溫度處理、例如後通道蝕刻。
如此，本發明尤其有關呈底部閘極及底部接觸組構的TFT。關於這方面，該半導體層(106)較佳為經沉積在該S/D電極層(104)或保護層(105)上，如果該TFT包含保護層，以便達成呈底部接觸組構之TFT。
於另一態樣中，本發明有關電子裝置，其包含如在此中所揭示之TFT、或由如在此中所揭示的方法所獲得之TFT。
於某些實施態樣中，該電子裝置係OLED、LED、感測器、TFT螢幕、RFID晶片、或太陽能電池。
於另一態樣中，本發明有關如在此中所揭示之TFT、或由如在此中所揭示的方法所獲得之用於電子裝置的TFT 之用途。
於各種實施態樣中，該電子裝置係OLED、LED、感測器、TFT螢幕、RFID晶片、或太陽能電池。
就本發明之情況而言，無水的成份係那些含有少於200ppm之H2O者。導致溶劑之對應地低水含量的建立之對應的乾燥步驟係經那些熟諳此技術領域者所知。
該“大約”一詞意指所使用的數目之數值的加或減10%。因此，約50%意指於40%至60%之範圍中。
根據本發明，該“本質上由...所組成”一詞意指某些事物組成達該指定化合物或成份的80%、90%、95%、99%、或99.9%。如果該名詞意指該金屬氧化物層，該百分比係經了解為重量%(w/w%)。如果流體相或大氣為其特徵，該百分比規格意指體積百分比(vol.-%)。
藉由“由...所組成”係經意指包括、及受限於隨後不論什麼“由...所組成”之片語。如此，該“由...所組成”的片語指示所列出之元件係必需的或強制的，且無其他元件可為存在。
藉由“包含”一詞，其係經意指包括、但不限於隨後不論什麼“包含”之字詞。如此，“包含”一詞的使用指示所列出之元件係必需的或強制的，但其他元件係隨選的及可或不能存在。
在此中所說明性敘述之發明可在無任何元件或諸元件、限制或諸限制、未明確地在此中所揭示而適當地經實踐。如此，譬如，該“包含”、“包括”、“含有”等詞 將被可擴展地及無限制地讀取。另外，在此中所採用之名詞及表達已被使用當作敘述及不限制的名詞，且於此等名詞及表達之使用中沒有排除所顯示及敘述的特色或其部份之任何同意項的用意，但其係經認知各種修改為可能在所主張之發明的範圍內。如此，應了解雖然本發明已藉由較佳實施態樣及隨選之特色明確地經揭示，在此中所揭示而在其中具體化的發明之修改及變動可為藉由那些熟諳此技術領域者所常做，且此等修改及變動係經考慮為在本發明的範圍內。
本發明已在本文中寬廣地及一般性地敘述。落在該上位揭示內容內的較狹窄之種類及次屬群組的每一者亦形成本發明之部份。這包括該發明的一般(上位)敘述，具有由該種類移去任何標的物之但書或負面的限制，而不管是否該切離之題材係在本文中明確地陳述。
其他實施態樣係在以下申請專利範圍及非限制性範例內。
在此中所引用的所有文件係全部以引用的方式併入本文中。
實例
共面結構之薄膜係經使用，包含15奈米ITO的注入層/70奈米Al之源極汲極電極層/60奈米ITO的保護層、及10奈米InO之半導體層。
因此，基板(100)係經提供，且該閘極電極層 (Mo/Al/Mo或Ti/Al/Ti堆疊)藉由濺鍍沉積在其上面。後來，該閘極電極層(101)係藉由微影術及蝕刻來佈圖。然後，該閘極絕緣體層(SiOx)係藉由CVD經形成在該基板及該閘極電極層上。後來，15奈米ITO注入層(103)係藉由濺鍍經沉積在該閘極絕緣體層(102)上。於該下一步驟中，S/D電極層(70奈米Al)係藉由濺鍍所沉積。然後，60奈米ITO保護層(105)係藉由濺鍍經沉積在該S/D電極層(104)上。該注入層、S/D電極層、及保護層係在一步驟中藉由微影術及蝕刻所佈圖。後來，10奈米氧化銦半導體層係藉由濺鍍而沉積在其上面及藉由微影術及濕式蝕刻所佈圖。然後，該鈍化層(SiOx)係藉由CVD沉積在其上面。穿透孔係經微影術及乾式蝕刻所形成。於該下一步驟中，ITO像素電極層係藉由濺鍍所沉積及藉由微影術及濕式蝕刻製程所佈圖。
用於比較的實驗，類似TFT係經生產，除了沒有注入層係經形成以外。
該二TFT係關於其電子性質經分析。圖8顯示本發明之包括注入層的薄膜電晶體之持續電流及電子遷移率係比沒有該注入層遠較高。

Claims (51)

  1. 一種薄膜電晶體(TFT)，包含基板(100)，具有沉積且佈圖(patterned)在其上之閘極電極層(101)及沉積在該閘極電極層與該基板上的閘極絕緣體層(102)，其特徵在於該TFT另包含(i)載子注入層(103)，經配置在該閘極絕緣體層上方；(ii)源極/汲極(S/D)電極層(104)，經沉積在該載子注入層上；及(iii)半導體層(106)，其中該TFT係經佈圖，使得該半導體層直接接觸該閘極絕緣體層、該載子注入層及該S/D電極層，其中該半導體層(106)係經配置在該載子注入層(103)及該S/D電極層(104)上方。
  2. 如申請專利範圍第1項之TFT，其中該TFT係呈底部閘極及底部接觸組構。
  3. 如申請專利範圍第1或2項之TFT，其中該載子注入層(103)係經沉積在該閘極絕緣體層(102)上；該TFT另包含保護層(105)，其中該保護層係經沉積在該S/D電極層上；該TFT另包含保護層(105)，其中該保護層係經沉積在該S/D電極層上，且該半導體層(106)係經沉積及佈圖在該保護層上；該TFT另包含鈍化層(108)，其中該鈍化層係經沉積在該半導體層(106)上；或該TFT另包含功能化層(107)及鈍化層(108)，其中該功能化層係經沉積在該半導體層(106)上，且該鈍化層係經沉積在該功能化層上。
  4. 如申請專利範圍第1或2項之TFT，其中該半導體層(106)直接接觸a)該閘極絕緣體層(102)、b)該載子注入層(103)的側表面、及c)該S/D電極層(104)之側表面。
  5. 如申請專利範圍第4項之TFT，其中該半導體層(106)與該S/D電極層(104)的側表面之接觸發生在該半導體層(106)與該載子注入層(103)的側表面之接觸的上方。
  6. 如申請專利範圍第1或2項之TFT，其中該半導體層(106)不位於該S/D電極層(104)或該注入層(103)下方；該TFT包含保護層(105)，該半導體層(106)係與該保護層之基板避開表面接觸；該TFT包含保護層(105)，其中該保護層係經配置在S/D電極層(104)上方；該TFT另包含保護層(105)，其中該保護層係經配置在S/D電極層(104)上方，且其中該半導體層(106)由該閘極絕緣體層(102)延伸至該保護層上方；該TFT另包含像素電極；或該TFT包含一對注入層(103)，該對注入層係經水平地定位在該TFT內，且相對該基板(100)具有相等距離，及其中該二注入層係藉由該半導體層(106)彼此分開，及其中該TFT包含一對S/D電極層(104)，該對S/D電極層係經水平地定位在該TFT內，且相對該基板(100)具有相等距離，及其中該二S/D電極層(104)係藉由該半導體層(106)彼此分開，且其中該對S/D電極層(104)係經定位在該對注入層(103)上方並與該對注入層(103)直接接觸。
  7. 如申請專利範圍第1或2項之TFT，其中該S/D電極層(104)包含金屬；該S/D電極層(104)具有10奈米-1微米的厚度；該閘極電極層(101)包含金屬；該閘極電極層(101)具有50奈米-500奈米的厚度；該注入層(103)包含金屬氧化物導體；該注入層(103)具有1奈米-200奈米的厚度；該閘極絕緣體層(102)包含下列或由下列組成：金屬氧化物或金屬氮化物或過渡金屬氧化物或過渡金屬氮化物或聚合材料；該閘極絕緣體層(102)具有10奈米-3微米的厚度；該基板(100)包含玻璃、矽、二氧化矽、金屬氧化物、過渡金屬氧化物、元素金屬或聚合材料或無機及有機成分之混合物；該基板(100)隨選地具有50微米-0.7毫米的厚度；該半導體層(106)包含選自由銦、鎵、鋅、及錫氧化物所組成之群組的至少一金屬氧化物半導體；或該半導體層(106)具有1-100奈米的厚度。
  8. 如申請專利範圍第7項之TFT，其中該S/D電極層(104)包含金屬，其選自由Al、Cu、Ag及Nd所組成之群組或其疊層或合金；該S/D電極層(104)具有100-300奈米的厚度；該閘極電極層(101)包含金屬，其選自Al、Ti、Mo、Cu、Ag及Nd或其疊層或合金；該閘極電極層(101)具有80-400奈米的厚度；該注入層(103)具有10-150奈米的厚度；該閘極絕緣體層(102)包含下列或由下列組成：二氧化矽及/或氮化矽、氧化鋁、氧化鉿、或氧化鈦、或有機或無機聚合物；該閘極絕緣體層(102)具有50-1000奈米的厚度；該基板(100)包含玻璃、矽、二氧化矽、金屬氧化物、過渡金屬氧化物、元素金屬或選自由聚醯亞胺(PI)、聚對苯二甲酸乙二酯(PET)、聚甲基丙烯酸甲酯(PMMA)及聚碳酸酯所組成之群組的聚合材料，或聚矽氧氧化物(silicone oxide)及聚醯亞胺之混合物；或該半導體層(106)具有5-30奈米的厚度。
  9. 如申請專利範圍第8項之TFT，其中該S/D電極層(104)包含金屬，其選自由Al及Cu所組成之群組或其疊層或合金；該閘極電極層(101)具有100-350奈米的厚度；該注入層(103)具有20-100奈米的厚度；或該閘極絕緣體層(102)具有100-500奈米的厚度。
  10. 如申請專利範圍第9項之TFT，其中該閘極電極層(101)具有約300奈米的厚度；該注入層(103)具有30-90奈米的厚度；或該閘極絕緣體層(102)具有約300奈米的厚度。
  11. 如申請專利範圍第1或2項之TFT，其中該S/D電極層(104)包含金屬；該S/D電極層(104)具有10奈米-1微米的厚度；該閘極電極層(101)包含金屬；該閘極電極層(101)具有50奈米-500奈米的厚度；該注入層(103)包含金屬氧化物導體；該注入層(103)具有1奈米-200奈米的厚度；該閘極絕緣體層(102)包含下列或由下列組成：金屬氧化物或金屬氮化物或過渡金屬氧化物或過渡金屬氮化物或聚合材料；該閘極絕緣體層(102)具有10奈米-3微米的厚度；該基板(100)包含玻璃、矽、二氧化矽、金屬氧化物、過渡金屬氧化物、元素金屬或聚合材料或無機及有機成分之混合物；該基板(100)隨選地具有50微米-0.7毫米的厚度；該半導體層(106)包含選自由銦、鎵、鋅、及錫氧化物所組成之群組的至少一金屬氧化物半導體；及該半導體層(106)具有1-100奈米的厚度。
  12. 如申請專利範圍第11項之TFT，其中該S/D電極層(104)包含金屬，其選自由Al、Cu、Ag及Nd所組成之群組或其疊層或合金；該S/D電極層(104)具有100-300奈米的厚度；該閘極電極層(101)包含金屬，其選自Al、Ti、Mo、Cu、Ag及Nd或其疊層或合金；該閘極電極層(101)具有80-400奈米的厚度；該注入層(103)具有10-150奈米的厚度；該閘極絕緣體層(102)包含下列或由下列組成：二氧化矽及/或氮化矽、氧化鋁、氧化鉿、或氧化鈦、或有機或無機聚合物；該閘極絕緣體層(102)具有50-1000奈米的厚度；該基板(100)包含玻璃、矽、二氧化矽、金屬氧化物、過渡金屬氧化物、元素金屬或選自由聚醯亞胺(PI)、聚對苯二甲酸乙二酯(PET)、聚甲基丙烯酸甲酯(PMMA)及聚碳酸酯所組成之群組的聚合材料，或聚矽氧氧化物(silicone oxide)及聚醯亞胺之混合物；及該半導體層(106)具有5-30奈米的厚度。
  13. 如申請專利範圍第12項之TFT，其中該S/D電極層(104)包含金屬，其選自由Al及Cu所組成之群組或其疊層或合金；該閘極電極層(101)具有100-350奈米的厚度；該注入層(103)具有20-100奈米的厚度；及該閘極絕緣體層(102)具有100-500奈米的厚度。
  14. 如申請專利範圍第13項之TFT，其中該閘極電極層(101)具有約300奈米的厚度；該注入層(103)具有30-90奈米的厚度；及該閘極絕緣體層(102)具有約300奈米的厚度。
  15. 如申請專利範圍第1或2項之TFT，其中該S/D電極層(104)本質上由金屬所組成，該金屬選自由Al、Mo、Cu、Ag及Nd所組成的群組；該閘極電極層(101)本質上由金屬所組成，該金屬選自由Al、Mo、Cu及Nd所組成的群組；該注入層(103)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、及FTO所組成的群組；該半導體層(106)本質上由金屬氧化物半導體所組成，該金屬氧化物半導體選自由IGZO、ITZO、ITO、GZO、ZTO、IZO、IGO、AZO、AZTO、HIZO、GTZO、GTO、氧化錫(SnO2)、氧化鎵(Ga2O3)、氧化銦(In2O3)、及氧化鋅(ZnO)所組成的群組；或該半導體層(106)另包含氮、氟、氯、及/或矽。
  16. 如申請專利範圍第15項之TFT，其中該S/D電極層(104)本質上由金屬所組成，該金屬選自由Al及Cu所組成的群組；該閘極電極層(101)本質上由Mo/Al/Mo之疊層所組成；或該注入層(103)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、ATO、及FTO所組成的群組。
  17. 如申請專利範圍第16項之TFT，其中該注入層(103)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO及AZO所組成的群組。
  18. 如申請專利範圍第1或2項之TFT，其中該S/D電極層(104)本質上由金屬所組成，該金屬選自由Al、Mo、Cu、Ag及Nd所組成的群組；該閘極電極層(101)本質上由金屬所組成，該金屬選自由Al、Mo、Cu及Nd所組成的群組；該注入層(103)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、及FTO所組成的群組；該半導體層(106)本質上由金屬氧化物半導體所組成，該金屬氧化物半導體選自由IGZO、ITZO、ITO、GZO、ZTO、IZO、IGO、AZO、AZTO、HIZO、GTZO、GTO、氧化錫(SnO2)、氧化鎵(Ga2O3)、氧化銦(In2O3)、及氧化鋅(ZnO)所組成的群組；及該半導體層(106)另包含氮、氟、氯、及/或矽。
  19. 如申請專利範圍第18項之TFT，其中該S/D電極層(104)本質上由金屬所組成，該金屬選自由Al及Cu所組成的群組；該閘極電極層(101)本質上由Mo/Al/Mo之疊層所組成；及該注入層(103)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、ATO、及FTO所組成的群組。
  20. 如申請專利範圍第19項之TFT，其中該注入層(103)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO及AZO所組成的群組。
  21. 如申請專利範圍第1或2項之TFT，其中該TFT另包含像素電極；保護層(105)，包含金屬氧化物導體及/或金屬；該保護層(105)具有10奈米-500奈米的厚度；鈍化層(108)，包含SiOx或SiNx，x=0.1至3；或該保護層(105)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、及FTO所組成的群組。
  22. 如申請專利範圍第21項之TFT，其中該保護層(105)包含金屬氧化物導體及/或金屬，該金屬係選自由Mo、Ti、Ta、及Cr所組成之群組；該保護層(105)具有50-100奈米的厚度；該鈍化層(108)包含SiOx或SiNx，x=0.1至3；或該保護層(105)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、ATO、及FTO所組成的群組。
  23. 如申請專利範圍第22項之TFT，其中該保護層(105)包含金屬氧化物導體及/或金屬，該金屬較佳為選自由Mo及Ti所組成之群組；或該保護層(105)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO及AZO所組成的群組。
  24. 如申請專利範圍第1或2項之TFT，其中該TFT另包含像素電極；保護層(105)，包含金屬氧化物導體及/或金屬；該保護層(105)具有10奈米-500奈米的厚度；鈍化層(108)，包含SiOx或SiNx，x=0.1至3；及該保護層(105)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、及FTO所組成的群組。
  25. 如申請專利範圍第24項之TFT，其中該保護層(105)包含金屬氧化物導體及/或金屬，該金屬係選自由Mo、Ti、Ta、及Cr所組成之群組；該保護層(105)具有50-100奈米的厚度；該鈍化層(108)包含SiOx或SiNx，x=0.1至3；及該保護層(105)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、ATO、及FTO所組成的群組。
  26. 如申請專利範圍第25項之TFT，其中該保護層(105)包含金屬氧化物導體及/或金屬，該金屬較佳為選自由Mo及Ti所組成之群組；及該保護層(105)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO及AZO所組成的群組。
  27. 一種製造TFT之方法，包含以下步驟：提供基板(100)；在該基板(100)上沉積及佈圖閘極電極(101)；在該閘極電極(101)及該基板(100)上沉積閘極絕緣體層(102)；其特徵在於該方法另包含提供載子注入層(103)，其經配置在該閘極絕緣體層(102)上方；提供S/D電極層(104)，其經沉積在該載子注入層(103)上；及提供半導體層(106)，其中該TFT係經佈圖，使得該半導體層直接接觸該閘極絕緣體層(102)、該載子注入層(103)、及該S/D電極層(104)，其中該半導體層(106)係經配置在該載子注入層(103)及該S/D電極層(104)上方。
  28. 如申請專利範圍第27項之方法，其中該TFT係呈底部閘極及底部接觸組構。
  29. 如申請專利範圍第27或28項之方法，其中該載子注入層(103)的製備包含將該載子注入層(103)沉積在該閘極絕緣體層(102)上；該方法另包含提供保護層(105)，其中該保護層係經沉積在該S/D電極層上；該方法另包含提供保護層(105)，其中該保護層係經沉積在該S/D電極層上，且該半導體層(106)係經沉積及佈圖在該保護層上；該方法另包含提供鈍化層(108)，其中該鈍化層係經沉積在該半導體層(106)上；或該方法另包含提供功能化層(107)及鈍化層(108)，其中該功能化層係經沉積在該半導體層(106)上，且該鈍化層係經沉積在該功能化層上。
  30. 如申請專利範圍第27或28項之方法，其中該半導體層(106)係經提供，使得其直接接觸a)該閘極絕緣體層(102)、b)該載子注入層(103)的側表面、及c)該S/D電極層(104)之側表面。
  31. 如申請專利範圍第30項之方法，其中該半導體層(106)係經提供，使得該半導體層(106)與該S/D電極層(104)的側表面之接觸發生在該半導體層(106)與該載子注入層(103)的側表面之接觸的上方。
  32. 如申請專利範圍第27或28項之方法，其中該半導體層(106)係經提供，使得該半導體層(106)不位於該S/D電極層(104)或該注入層(103)下方；該半導體層(106)係經提供，使得該TFT包含保護層(105)，該半導體層(106)係與該保護層之基板避開表面接觸；該TFT包含保護層(105)，其中該保護層係經配置在S/D電極層(104)上方；該TFT另包含保護層(105)，其中該保護層係經配置在S/D電極層(104)上方，且其中該半導體層(106)係經提供，使得該半導體層(106)由該閘極絕緣體層(102)延伸至該保護層上方；該方法另包含提供穿透孔；或該方法另包含提供像素電極。
  33. 如申請專利範圍第27或28項之方法，其中該閘極電極的沉積及佈圖包含微影術及蝕刻製程；將該閘極絕緣體層沉積在該閘極電極及該基板上包含化學蒸氣沉積(CVD)；該載子注入層(103)的製備(provision)包含該載子注入層(103)之濺鍍；該S/D電極層(104)的沉積在該載子注入層(103)上包含該S/D電極層(104)之濺鍍；該TFT的佈圖包含該注入層(103)與S/D電極層(104)於一步驟中之微影術及蝕刻；該半導體層(106)的製備包含該半導體層經由濺鍍、旋轉塗覆、或狹縫式塗覆之沉積；該半導體層(106)的製備包含該半導體層經由微影術及蝕刻之佈圖；鈍化層(108)及/或功能化層(107)的沉積包含經由CVD塗覆；穿透孔係藉由微影術及蝕刻所形成；像素電極的製備包含藉由濺鍍沉積該像素電極；或該像素電極的製備包含藉由微影術及蝕刻佈圖該經沉積的像素電極。
  34. 如申請專利範圍第27或28項之方法，其中該閘極電極的沉積及佈圖包含微影術及蝕刻製程；將該閘極絕緣體層沉積在該閘極電極及該基板上包含化學蒸氣沉積(CVD)；該載子注入層(103)的製備(provision)包含該載子注入層(103)之濺鍍；該S/D電極層(104)的沉積在該載子注入層(103)上包含該S/D電極層(104)之濺鍍；該TFT的佈圖包含該注入層(103)與S/D電極層(104)於一步驟中之微影術及蝕刻；該半導體層(106)的製備包含該半導體層經由濺鍍、旋轉塗覆、或狹縫式塗覆之沉積；該半導體層(106)的製備包含該半導體層經由微影術及蝕刻之佈圖；鈍化層(108)及/或功能化層(107)的沉積包含經由CVD塗覆；穿透孔係藉由微影術及蝕刻所形成；像素電極的製備包含藉由濺鍍沉積該像素電極；及該像素電極的製備包含藉由微影術及蝕刻佈圖該經沉積的像素電極。
  35. 如申請專利範圍第27或28項之方法，其中該注入層(103)及該S/D電極層(104)的提供包含藉由微影術及蝕刻來佈圖該注入層(103)及S/D電極層(104)，導致一對注入層及一對S/D電極層之形成。
  36. 如申請專利範圍第35項之方法，其中該方法包含保護層(105)的製備，且該注入層(103)、該S/D電極層(104)、及該保護層(105)之提供包含藉由微影術及蝕刻來佈圖該注入層(103)、S/D電極層(104)、及保護層(105)，導致一對注入層、一對S/D電極層、及一對保護層(105)的形成。
  37. 如申請專利範圍第35項之方法，其中提供該半導體層(106)包含沉積該半導體層(106)，使得該對注入層係藉由該半導體層(106)彼此分開，且該對S/D電極層(104)係藉由該半導體層(106)彼此分開，及其中該對S/D電極層(104)係經定位在該對注入層(103)上方並與該對注入層(103)直接接觸；或提供該半導體層(106)包含沉積該半導體層(106)，使得該對注入層係藉由該半導體層(106)彼此分開，該對S/D電極層(104)係藉由該半導體層(106)彼此分開，且該對保護層(105)係藉由該半導體層(106)彼此分開，及其中該對保護層(105)係經定位在該對S/D電極層(104)上方並與該對S/D電極層(104)直接接觸，及該對S/D電極層(104)係經定位在該對注入層(103)上方並與該對注入層(103)直接接觸。
  38. 如申請專利範圍第35項之方法，其中該蝕刻製程係乾式或濕式蝕刻，以獲得該閘極電極層(101)、該對電極(104)、該對注入層(103)、及該對保護層(105)；獲得該半導體層(106)及該像素電極層的該蝕刻製程係濕式蝕刻；或形成該穿透孔的該蝕刻製程係乾式蝕刻。
  39. 如申請專利範圍第35項之方法，其中該蝕刻製程係乾式或濕式蝕刻，以獲得該閘極電極層(101)、該對電極(104)、該對注入層(103)、及該對保護層(105)；獲得該半導體層(106)及該像素電極層的該蝕刻製程係濕式蝕刻；及形成該穿透孔的該蝕刻製程係乾式蝕刻。
  40. 如申請專利範圍第35項之方法，其中該S/D電極層或該對S/D電極層(104)包含金屬；該S/D電極層或該對S/D電極層(104)具有1奈米-5微米之厚度；該閘極電極層(101)包含金屬；該閘極電極層(101)具有50奈米-500奈米的厚度；該注入層或該對注入層(103)包含金屬氧化物導體；該注入層或該對注入層(103)具有1奈米-200奈米的厚度；該閘極絕緣體層(102)包含下列或由下列組成：金屬或過渡金屬氧化物或聚合材料；該閘極絕緣體層(102)具有10奈米-3微米的厚度；該基板(100)包含玻璃、矽、二氧化矽、金屬氧化物、過渡金屬氧化物、元素金屬或聚合材料或無機及有機成分之混合物；該基板(100)隨選地具有50微米-0.7毫米的厚度；該半導體層(106)包含選自由銦、鎵、鋅、及錫氧化物所組成之群組的至少一金屬氧化物；該半導體層(106)具有1-100奈米的厚度；該保護層或該對保護層(105)包含金屬氧化物導體及/或金屬；或該保護層或該對保護層(105)具有10奈米-500奈米的厚度。
  41. 如申請專利範圍第40項之方法，其中該S/D電極層或該對S/D電極層(104)包含金屬，其選自由Al、Cu、Ag及Nd所組成之群組或其疊層或合金；該S/D電極層或該對S/D電極層(104)具有20-100奈米之厚度；該閘極電極層(101)包含金屬，其選自由Al、Ti、Mo、Cu、Ag及Nd所組成之群組或其疊層或合金；該閘極電極層(101)具有80-400奈米的厚度；該注入層或該對注入層(103)具有20-100奈米的厚度；該閘極絕緣體層(102)包含下列或由下列組成：二氧化矽及/或氮化矽、氧化鋁、氧化鉿、或氧化鈦、或有機或無機聚合物之聚合材料；該閘極絕緣體層(102)具有50-1000奈米的厚度；該基板(100)包含玻璃、矽、二氧化矽、金屬氧化物、過渡金屬氧化物、元素金屬或選自由聚醯亞胺(PI)、聚對苯二甲酸乙二酯(PET)、聚甲基丙烯酸甲酯(PMMA)、及聚碳酸酯所組成之群組的聚合材料，或聚矽氧氧化物及聚醯亞胺之混合物；該半導體層(106)具有5-30奈米的厚度；該保護層或該對保護層(105)包含金屬氧化物導體及/或金屬，該金屬較佳為選自由Mo、Ti、Ta及Cr所組成之群組；或該保護層或該對保護層(105)具有50-100奈米的厚度。
  42. 如申請專利範圍第41項之方法，其中該S/D電極層或該對S/D電極層(104)包含金屬，其選自由Al及Cu所組成之群組或其疊層或合金；該S/D電極層或該對S/D電極層(104)具有50-70奈米之厚度；該閘極電極層(101)具有100-350奈米的厚度；該閘極絕緣體層(102)具有100-500奈米的厚度；或該保護層或該對保護層(105)包含金屬氧化物導體及/或金屬，該金屬係選自由Mo及Ti所組成之群組。
  43. 如申請專利範圍第42項之方法，其中該S/D電極層或該對S/D電極層(104)具有約60奈米之厚度；該閘極電極層(101)具有約300奈米的厚度；或該閘極絕緣體層(102)具有約300奈米的厚度。
  44. 如申請專利範圍第35項之方法，其中該S/D電極層或該對S/D電極層(104)本質上由金屬所組成，該金屬係選自由Al、Cu、Ag及Nd所組成的群組；該閘極電極層(101)本質上由金屬所組成，該金屬選自由Al、Mo、Cu、Ti或Nd所組成的群組或其疊層或合金；該注入層或該對注入層(103)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、及FTO所組成的群組；該半導體層(106)本質上由金屬氧化物半導體所組成，該金屬氧化物半導體選自由IGZO、ITZO、ITO、GZO、ZTO、IZO、IGO、AZO、AZTO、HIZO、GTZO、GTO、氧化錫(SnO2)、氧化鎵(Ga2O3)、氧化銦(In2O3)、及氧化鋅(ZnO)所組成的群組；該半導體層(106)另包含氮、氟、氯、及/或矽；或該保護層或該對保護層(105)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、及FTO所組成的群組。
  45. 如申請專利範圍第44項之方法，其中該S/D電極層或該對S/D電極層(104)本質上由金屬所組成，該金屬選自由Al及Cu所組成的群組；該閘極電極層(101)本質上由Mo/Al/Mo或Ti/Al/Ti之疊層所組成；該注入層或該對注入層(103)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、ATO、及FTO所組成的群組；或該保護層或該對保護層(105)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、ATO、及FTO所組成的群組。
  46. 如申請專利範圍第45項之方法，其中該注入層或該對注入層(103)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO及AZO所組成的群組；或該保護層或該對保護層(105)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO及AZO所組成的群組。
  47. 如申請專利範圍第35項之方法，其中該S/D電極層或該對S/D電極層(104)本質上由金屬所組成，該金屬係選自由Al、Cu、Ag及Nd所組成的群組；該閘極電極層(101)本質上由金屬所組成，該金屬選自由Al、Mo、Cu、Ti或Nd所組成的群組或其疊層或合金；該注入層或該對注入層(103)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、及FTO所組成的群組；該半導體層(106)本質上由金屬氧化物半導體所組成，該金屬氧化物半導體選自由IGZO、ITZO、ITO、GZO、ZTO、IZO、IGO、AZO、AZTO、HIZO、GTZO、GTO、氧化錫(SnO2)、氧化鎵(Ga2O3)、氧化銦(In2O3)、及氧化鋅(ZnO)所組成的群組；該半導體層(106)另包含氮、氟、氯、及/或矽；及該保護層或該對保護層(105)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、GZO、ATO、ZTO、IZO、IGO、AZTO、HIZO、GTZO、GTO、及FTO所組成的群組。
  48. 如申請專利範圍第47項之方法，其中該S/D電極層或該對S/D電極層(104)本質上由金屬所組成，該金屬選自由Al及Cu所組成的群組；該閘極電極層(101)本質上由Mo/Al/Mo或Ti/Al/Ti之疊層所組成；該注入層或該對注入層(103)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、ATO、及FTO所組成的群組；及該保護層或該對保護層(105)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO、AZO、ATO、及FTO所組成的群組。
  49. 如申請專利範圍第48項之方法，其中該注入層或該對注入層(103)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO及AZO所組成的群組；及該保護層或該對保護層(105)本質上由金屬氧化物導體所組成，該金屬氧化物導體選自由ITO及AZO所組成的群組。
  50. 一種電子裝置，其包含如申請專利範圍第1-26項中任一項之TFT或由如申請專利範圍第27-49項中任一項的方法所獲得之TFT。
  51. 如申請專利範圍第50項之電子裝置，其中該裝置係用於顯示器、OLED、LCD、EPD、感測器、TFT螢幕、RFID晶片、或太陽能電池的主動矩陣後平面。
TW103139865A 2013-11-15 2014-11-17 低接觸電阻薄膜電晶體及製造彼之方法 TWI663736B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??13193037 2013-11-15
EP13193037.2A EP2874187B1 (en) 2013-11-15 2013-11-15 Low contact resistance thin film transistor

Publications (2)

Publication Number Publication Date
TW201535751A TW201535751A (zh) 2015-09-16
TWI663736B true TWI663736B (zh) 2019-06-21

Family

ID=49578217

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139865A TWI663736B (zh) 2013-11-15 2014-11-17 低接觸電阻薄膜電晶體及製造彼之方法

Country Status (8)

Country Link
US (1) US9647133B2 (zh)
EP (2) EP2874187B1 (zh)
JP (1) JP2017503336A (zh)
KR (1) KR102265835B1 (zh)
CN (1) CN105917471A (zh)
RU (1) RU2662945C1 (zh)
TW (1) TWI663736B (zh)
WO (1) WO2015071344A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704704B2 (en) * 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN106887436B (zh) * 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
US9793409B2 (en) * 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
KR101813963B1 (ko) 2016-07-07 2018-01-03 현대모비스 주식회사 Mdps 모터 및 모터 위치센서의 동기화 방법 및 장치
JP7008293B2 (ja) * 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
AT15574U3 (de) * 2017-05-11 2018-05-15 Plansee Se Flexibles Bauteil mit Schichtaufbau mit metallischer Lage
CN108346702A (zh) * 2017-09-30 2018-07-31 广东聚华印刷显示技术有限公司 薄膜晶体管及其有源层和应用
RU2669265C1 (ru) * 2017-11-07 2018-10-09 Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР) Способ увеличения управляющего напряжения на затворе GaN транзистора
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
KR102502646B1 (ko) 2018-06-27 2023-02-24 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR20200034889A (ko) * 2018-09-21 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2020114617A1 (en) * 2018-12-07 2020-06-11 Pixium Vision Sa Hermetic packaging of electronic components
KR102145387B1 (ko) * 2019-01-07 2020-08-18 한양대학교 산학협력단 박막 트랜지스터 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090140243A1 (en) * 2007-11-30 2009-06-04 Samsung Electronics Co., Ltd. Oxide semiconductor thin film transistors and fabrication methods thereof
US20100193782A1 (en) * 2009-02-05 2010-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US20130270566A1 (en) * 2010-06-17 2013-10-17 Sony Corporation Thin film transistor and display device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3183390B2 (ja) * 1995-09-05 2001-07-09 キヤノン株式会社 光電変換装置及びそれを用いた撮像装置
KR20070014579A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
KR101396939B1 (ko) * 2007-12-05 2014-05-20 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그 제조 방법
KR101455600B1 (ko) * 2007-12-21 2014-11-03 주식회사 동진쎄미켐 유기 박막 트랜지스터 및 그 제조방법
KR101622978B1 (ko) * 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
DE102009009337A1 (de) 2009-02-17 2010-08-19 Evonik Degussa Gmbh Verfahren zur Herstellung halbleitender Indiumoxid-Schichten, nach dem Verfahren hergestellte Indiumoxid-Schichten und deren Verwendung
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR20100096847A (ko) * 2009-02-25 2010-09-02 고려대학교 산학협력단 유기 박막 트랜지스터 및 그의 제조 방법
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US8338226B2 (en) 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101218090B1 (ko) * 2009-05-27 2013-01-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR101213708B1 (ko) 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR20120031026A (ko) * 2009-06-30 2012-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
DE102009028802B3 (de) 2009-08-21 2011-03-24 Evonik Degussa Gmbh Verfahren zur Herstellung Metalloxid-haltiger Schichten, nach dem Verfahren herstellbare Metalloxid-haltige Schicht und deren Verwendung
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8405085B2 (en) 2010-12-01 2013-03-26 Au Optronics Corporation Thin film transistor capable of reducing photo current leakage
CN102655165B (zh) 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
JP6004308B2 (ja) 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
TWI446545B (zh) * 2011-08-30 2014-07-21 Au Optronics Corp 顯示面板之薄膜電晶體及其製作方法
KR101841770B1 (ko) 2011-09-02 2018-03-26 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법
DE102011084145A1 (de) 2011-10-07 2013-04-11 Evonik Degussa Gmbh Verfahren zur Herstellung von hochperformanten und elektrisch stabilen, halbleitenden Metalloxidschichten, nach dem Verfahren hergestellte Schichten und deren Verwendung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090140243A1 (en) * 2007-11-30 2009-06-04 Samsung Electronics Co., Ltd. Oxide semiconductor thin film transistors and fabrication methods thereof
US20100193782A1 (en) * 2009-02-05 2010-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US20130270566A1 (en) * 2010-06-17 2013-10-17 Sony Corporation Thin film transistor and display device

Also Published As

Publication number Publication date
EP3069385A1 (en) 2016-09-21
KR20160086366A (ko) 2016-07-19
US20160284853A1 (en) 2016-09-29
KR102265835B1 (ko) 2021-06-16
RU2662945C1 (ru) 2018-07-31
EP2874187B1 (en) 2020-01-01
JP2017503336A (ja) 2017-01-26
TW201535751A (zh) 2015-09-16
RU2016121714A (ru) 2017-12-20
CN105917471A (zh) 2016-08-31
EP2874187A1 (en) 2015-05-20
US9647133B2 (en) 2017-05-09
WO2015071344A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
TWI663736B (zh) 低接觸電阻薄膜電晶體及製造彼之方法
Shi et al. Ultrafast electrochemical synthesis of defect‐free In2Se3 flakes for large‐area optoelectronics
JP6495979B2 (ja) 半導体装置
Everaerts et al. Printed indium gallium zinc oxide transistors. Self-assembled nanodielectric effects on low-temperature combustion growth and carrier mobility
WO2016179951A1 (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示面板
TWI613826B (zh) 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、影像感測器及ｘ線感測器
US7960289B2 (en) Etching method, pattern forming process, thin-film transistor fabrication process, and etching solution
US10186674B2 (en) Thin-film device having barrier film and manufacturing method thereof
KR101238823B1 (ko) 박막 트랜지스터 및 그의 제조 방법
TWI387109B (zh) 薄膜電晶體的製造方法
WO2018133344A1 (zh) 薄膜晶体管及其制备方法、显示面板和显示装置
WO2018209751A1 (zh) Tft基板的制作方法
JP2011077258A (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP6264015B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
Subramanian et al. 39.1: Invited Paper: Printed Inorganic Transistors Based on Transparent Oxides
KR101442392B1 (ko) 박막 트랜지스터 제조 방법
JP6286988B2 (ja) 薄膜トランジスタの製造方法
KR101652794B1 (ko) 산화물 반도체 형성용 조성물, 이를 이용한 잉크젯 프린팅 공정 및 상기 산화물 반도체 박막을 포함하는 전자 소자
JP2012074596A (ja) 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
JP2013207034A (ja) 薄膜トランジスタ、その製造方法及び画像表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees