KR101652794B1 - 산화물 반도체 형성용 조성물, 이를 이용한 잉크젯 프린팅 공정 및 상기 산화물 반도체 박막을 포함하는 전자 소자 - Google Patents

산화물 반도체 형성용 조성물, 이를 이용한 잉크젯 프린팅 공정 및 상기 산화물 반도체 박막을 포함하는 전자 소자 Download PDF

Info

Publication number
KR101652794B1
KR101652794B1 KR1020100139354A KR20100139354A KR101652794B1 KR 101652794 B1 KR101652794 B1 KR 101652794B1 KR 1020100139354 A KR1020100139354 A KR 1020100139354A KR 20100139354 A KR20100139354 A KR 20100139354A KR 101652794 B1 KR101652794 B1 KR 101652794B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
composition
thin film
compound
weight
Prior art date
Application number
KR1020100139354A
Other languages
English (en)
Other versions
KR20120077415A (ko
Inventor
박경배
류명관
이광희
선종백
배중현
정웅희
이상윤
김현재
Original Assignee
삼성전자주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 연세대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020100139354A priority Critical patent/KR101652794B1/ko
Publication of KR20120077415A publication Critical patent/KR20120077415A/ko
Application granted granted Critical
Publication of KR101652794B1 publication Critical patent/KR101652794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

금속 산화물 전구체; 졸 안정화제; 및 용매;를 포함하며, 상기 금속 산화물 전구체 1몰당 졸 안정화제를 2몰 이상 포함하는 산화물 반도체 형성용 조성물은 점도가 증가하여 잉크젯 프린팅이 가능며, 균일한 산화물 반도체 박막을 형성할 수 있다.

Description

산화물 반도체 형성용 조성물, 이를 이용한 잉크젯 프린팅 공정 및 상기 산화물 반도체 박막을 포함하는 전자 소자{Composition for forming oxide semiconductor, inkjet printing process using the same and electronic device including the oxide semiconductor thin film}
산화물 반도체 형성용 조성물, 이를 이용한 잉크젯 프린팅 공정 및 상기 산화물 반도체를 포함하는 전자 소자에 관한 것이다.
액정 표시 장치, 유기 발광 다이오드 등의 박막형 디스플레이에 대한 수요와 관심이 증가되면서, 최근 양질의 전자 소자를 얻기 위한 노력이 급증하고 있다. 그 동안 디스플레이 구동 소자로 실리콘이 가장 많이 사용되었으나, 최근 산화물 반도체의 등장으로 실리콘을 대체하고자 하는 연구가 진행되고 있다.
산화물 반도체는 새로운 박막트랜지스터 재료로서 에너지 밴드갭이 넓고 광투과도가 우수하여 박막트랜지스터에서 활성 영역의 채널층으로 이용하는데 큰 관심을 받고 있다.
또한, 기존의 실리콘이 가지고 있는 특성적인 단점인 균일도와 이동도 향상에 대해 미래의 재료로써 많은 연구가 진행되고 있으며, 이동도가 커서 최근 OLED의 백플레인(backplane)으로 이용되고 있다.
그러나, 우수한 전자 소자의 특성에도 불구하고, ZnO계 산화물 반도체 박막을 형성하기 위해 여전히 스퍼터링, 펄스 레이저 증착(PLD) 등의 고비용 진공 공정이 요구된다.
이러한 진공 공정을 이용한 산화물 반도체를 포함하는 전자 소자의 제작은 포토리소그래피의 공정을 진행하고, 이에 따른 에치(etch) 및 포토레지스트 스트립(photoresist strip;PR strip) 공정을 추가적으로 진행해야 하며, 이러한 광학적 패터닝 방법은 박막 트랜지스터의 특성을 저하시키고, 장기적인 신뢰성에 있어 문제가 될 수 있다.
또한 진공 증착 방법은 비결정 실리콘과 같이 넓은 영역대에 걸쳐서 균일한 특성을 얻을 수 없는바 제조공정이 협소한 영역에 제한될 수 있고, 제조설비의 교체 및 처리량(throughput)에 있어서도 문제가 될 수 있다.
따라서, 산화물 반도체 박막의 대량 생산이 가능하면서도, 제조 비용을 낮출 수 있는 기술이 요구된다.
본 발명의 일 측면은 결함없이 잉크젯 프린팅이 가능한 산화물 반도체 형성용 조성물을 제공하는 것이다.
본 발명의 다른 측면은 상기 조성물을 이용하는 잉크젯 프린팅 공정을 제공하는 것이다.
본 발명의 또다른 측면은 전기적 안정성 및 신뢰성이 개선된 전자 소자를 제공하는 것이다.
본 발명의 일 측면에 따라,
금속 산화물 전구체; 졸 안정화제; 및 용매;를 포함하며, 상기 금속 산화물 전구체 1몰당 졸 안정화제를 2몰 이상 포함하는 산화물 반도체 형성용 조성물이 제공된다.
상기 금속 산화물 전구체 1몰당 졸 안정화제를 2 내지 10몰 포함할 수 있다.
다른 일 측면에 따라,
상기 조성물을 포함하는 잉크를 기판 상에 소정의 패턴으로 인쇄하는 단계를 포함하는 잉크젯 프린팅 공정이 제공된다.
또 다른 측면에 따라,
상기 산화물 반도체 형성용 조성물을 사용하여 제조된 산화물 반도체 박막을 포함하는 전자 소자가 제공된다.
본 발명의 일 측면에 따른 산화물 반도체 형성용 조성물은 제조가 소정 함량의 졸 안정화제를 포함함에 의하여 잉크젯 프린팅 공정으로 결함 없는 산화물 반도체 박막이 형성되고, 상기 산화물 반도체 박막을 포함하는 전자 소자의 전기적 안정성 및 신뢰성이 개선될 수 있다.
도 1은 본 발명의 일 구현예에 따른 박막 트랜지스터의 개략도이다.
도 2는 본 발명의 일 구현예에 따른 박막 트랜지스터의 개략도이다.
도 3은 본 발명의 일 구현예에 따른 박막 트랜지스터의 개략도이다.
도 4는 실시예 2에서 제조된 박막 트랜지스터에 포함된 산화물 반도체 박막의 표면을 나타낸 SEM사진이다.
도 5는 비교예 1에서 제조된 박막 트랜지스터에 포함된 산화물 반도체 박막의 표면을 나타낸 SEM사진이다.
도 6은 실시예 8 및 비교예 2에서 제조된 박막 트랜지스터의 전류-전압 특성을 나타낸 그래프이다.
도 7은 실시예 8에서 제조된 박막 트랜지스터의 바이어스 인가 시간에 따른 I-V 특성을 나타낸 그래프이다.
이하, 본 발명의 예시적인 일 구현예에 따른 산화물 반도체 형성용 조성물, 이를 이용한 잉크젯 프린팅 공정 및 상기 산화물 반도체를 포함하는 전자 소자에 관하여 상세히 설명하기로 한다. 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 특허청구범위에 의해 정의될 뿐이다.
일 측면으로서, 금속 산화물 전구체, 졸 안정화제, 및 용매를 포함하며, 상기 금속 산화물 전구체 1몰당 졸 안정화제를 2몰 이상 포함하는 산화물 반도체 형성용 조성물이 제공된다.
상기 금속 산화물 전구체 1몰당 졸 안정화제를 예를 들어, 2 내지 10몰 포함할 수 있고, 예를 들어 2 내지 7 몰 포함할 수 있다.
상기 졸 안정화제가 조성물에 상기 금속 산화물 전구체 1몰당 상기 범위 내의 몰수비로 포함될 경우, 상기 금속 산화물의 분산성을 높일 수 있고, 상기 조성물로부터 산화물 반도체 박막이 균일하게 형성될 수 있다.
상기 금속 산화물 전구체가 아연 화합물, 인듐 화합물, 하프늄 화합물, 갈륨 화합물, 티타늄 화합물, 지르코늄 화합물 및 알루미늄 화합물로 이루어진 군으로부터 선택된 2종 이상을 포함할 수 있다.
상기 아연 화합물은, 예를 들어 아연 아세테이트, 아연 니트레이트, 아연 할라이드, 아연 시트레이트, 아연 (메타)아크릴레이트, 아연 아세틸아세토네이트, 아연 티오카바메이트, 아연 히드록시드, 아연 알콕시드, 아연 카보네이트, 아연 설포네이트, 아연 운데실레이트, 아연 포스페이트, 아연 보레이트 및 이들의 수화물에서 선택된 1종 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 인듐 화합물은, 예를 들어 인듐 아세테이트, 인듐 니트레이트, 인듐 할라이드, 인듐 시트레이트, 인듐 (메타)아크릴레이트, 인듐 아세틸아세토네이트, 인듐 티오카바메이트, 인듐 히드록시드, 인듐 알콕시드, 인듐 카보네이트, 인듐 설포네이트, 인듐 운데실레이트, 인듐 포스페이트, 인듐 보레이트 및 이들의 수화물에서 선택된 1종 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 하프늄 화합물은, 예를 들어 하프늄 아세테이트, 하프늄 니트레이트, 하프늄 할라이드, 하프늄 시트레이트, 하프늄 (메타)아크릴레이트, 하프늄 아세틸아세토네이트, 하프늄 티오카바메이트, 하프늄 히드록시드, 하프늄 알콕시드, 하프늄 카보네이트, 하프늄 설포네이트, 하프늄 운데실레이트, 하프늄 포스페이트, 하프늄 보레이트 및 이들의 수화물에서 선택된 1종 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 갈륨 화합물은, 예를 들어 갈륨 아세테이트, 갈륨 니트레이트, 갈륨 할라이드, 갈륨 시트레이트, 갈륨 (메타)아크릴레이트, 갈륨 아세틸아세토네이트, 갈륨 티오카바메이트, 갈륨 히드록시드, 갈륨 알콕시드, 갈륨 카보네이트, 갈륨 포스페이트, 갈륨 보레이트 및 이들의 수화물에서 선택된 1종 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 티타늄 화합물은, 예를 들어 티타늄 아세테이트, 티타늄 니트레이트, 티타늄 할라이드, 티타늄 시트레이트, 티타늄 (메타)아크릴레이트, 티타늄 아세틸아세토네이트, 티타늄 티오카바메이트, 티타늄 히드록시드, 티타늄 알콕시드, 티타늄 카보네이트, 티타늄 포스페이트, 티타늄 보레이트 및 이들의 수화물에서 선택된 1종 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 지르코늄 화합물은, 예를 들어 지르코늄 아세테이트, 지르코늄 니트레이트, 지르코늄 할라이드, 지르코늄 시트레이트, 지르코늄 (메타)아크릴레이트, 지르코늄 아세틸아세토네이트, 지르코늄 티오카바메이트, 지르코늄 히드록시드, 지르코늄 알콕시드, 지르코늄 카보네이트, 지르코늄 포스페이트, 지르코늄 보레이트 및 이들의 수화물에서 선택된 1종 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 알루미늄 화합물은, 예를 들어 알루미늄 아세테이트, 알루미늄 니트레이트, 알루미늄 할라이드, 알루미늄 시트레이트, 알루미늄 (메타)아크릴레이트, 알루미늄 아세틸아세토네이트, 알루미늄 티오카바메이트, 알루미늄 히드록시드, 알루미늄 알콕시드, 알루미늄 카보네이트, 알루미늄 포스페이트, 알루미늄 보레이트 및 이들의 수화물에서 선택된 1종 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 조성물에서 상기 금속 산화물 전구체의 함량은 예를 들어, 0.01M 내지 10M 일 수 있고, 예를 들어 0.05M 내지 10M 일 수 있으며, 예를 들어 0.1M 내지 10M 일 수 있다.
이에 따라 상기 조성물에서 상기 졸 안정화제의 함량은 예를 들어, 0.1M 내지 100M 일 수 있고, 예를 들어 0.5M 내지 100M일 수 있으며, 예를 들어 1M 내지 100M일 수 있다.
상기 범위 내의 함량을 갖는 금속 산화물 전구체 및 졸 안정화제가 포함된 조성물은 이로부터 잉크젯 프린팅 공정으로 산화물 반도체 박막이 형성될 때 커피 스테인 효과(coffee-stain effect)가 나타나지 않아 결함없는 균일한 산화물 반도체 박막을 제조할 수 있다.
상기 졸 안정화제가 알코올 아민 화합물, 케톤 화합물, 산 화합물 또는 이들의 조합을 포함할 수 있다.
예를 들어, 상기 알코올 아민 화합물이 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 모노이소프로필아민, N, N-메틸에탄올아민 및 아미노에틸 에탄올아민으로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있고, 예를 들어, 상기 알코올 아민 화합물이 모노에탄올아민, 디에탄올아민 및 트리에탄올아민으로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있다.
예를 들어, 상기 케톤 화합물이 아세틸아세톤, 아세틸아세토네이트 및 아세테이트로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있다.
예를 들어, 상기 산 화합물이 아세트산, HF, HI, 염산, 질산 및 황산으로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있다.
상기 알코올 아민 화합물의 함량이 상기 용매 100 중량부에 대해 0.05 내지 1.0중량부일 수 있고, 예를 들어, 0.05 내지 0.8 중량부일 수 있고, 예를 들어, 0.07 내지 0.6 중량부일 수 있다.
상기 산 화합물의 함량이 상기 용매 100 중량부에 대해 0.1 내지 1.5중량부일 수 있고, 예를 들어, 0.1 내지 1.3 중량부일 수 있고, 예를 들어 0.1 내지 1.2중량부일 수 있다.
상기 알코올 아민 화합물 및 산 화합물이 조성물에 상기 범위 내의 함량을 포함하는 경우, 점도를 조절하고 이를 증가시켜 산화물 반도체의 코팅성을 높일 수 있다. 따라서, 잉크젯 프린팅 공정으로 산화물 반도체 박막이 형성될 때, 뭉침 현상(agglomeration)이나 균열(crack) 현상이 없이 균일하게 코팅된 산화물 반도체 박막을 형성할 수 있다.
상기 용매는 메탄올, 에탄올, 프로판올, 이소프로판올, 2-메톡시에탄올, 2-에톡시에탄올, 2-프로폭시에탄올, 2-부톡시에탄올, 메틸셀로솔브, 에틸셀로솔브, 디에틸렌글리콜메틸에테르, 디에틸렌글리콜에틸에테르, 디프로필렌글리콜메틸에테르, 톨루엔, 크실렌, 헥산, 헵탄, 옥탄, 에틸아세테이트, 부틸아세테이트, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에틸에테르, 메틸메톡시프로피온산, 에틸락트산, 프로필렌글리콜메틸에테르아세테이트, 프로필렌글리콜메틸에테르, 프로필렌글리콜프로필에테르, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트, 디에틸렌슬리콜메틸아세테이트, 디에틸렌글리콜에틸아세테이트, 아세톤, 메틸이소부틸케톤, 시클로헥사논, 디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMAc), N-메틸-2-피롤리돈, γ-부티로락톤, 디에틸에테르, 에틸렌글리콜디메틸에테르, 디글라임, 테트라히드로푸란, 아세틸아세톤 및 아세토니트릴로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있으나, 이에 제한되는 것은 아니며, 당해 기술분야에서 통상적으로 사용되는 모든 용매가 가능하다.
상기 조성물의 pH가 1 내지 10일 수 있으며, 예를 들어 4 내지 7일 수 있다.
상기 조성물이 투명하고 균일하게 될 때까지 상기 알코올 아민 화합물 및 상기 산 화합물이 상기 조성물에 소량씩 첨가될 수 있다
상기 조성물의 pH가 상기 범위 내인 경우 용해도가 증가되어 산화물 반도체를 형성하기가 용이하다.
상기 조성물에 점증제를 추가적으로 포함할 수 있다. 예를 들어, 글리세롤 등을 포함할 수 있으나, 이에 제한되지 아니하며 당해 기술분야에서 사용될 수 있는 모든 점증제가 가능하다.
상기 점증제의 함량이 상기 용매 100중량부에 대해 예를 들어, 0.01 내지 0.2중량부일 수 있고, 예를 들어 0.02 내지 0.18중량부일 수 있다.
상기 점증제는 상기 조성물에 포함되어 점성을 늘려주기 때문에 산화물 반도체의 점도를 증가시킬 수 있는 바 산화물 반도체 박막의 표면이 보다 균일하게 형성될 수 있다.
상기 조성물이 100s-1의 전단 속도에서0.01 내지 10Pa·s의 점도를 가질 수 있다.
상기 범위 내의 점도를 가질 경우 잉크젯 프린팅 공정이 가능하며, 상기 잉크젯 프린팅 공정으로 제조된 상기 조성물을 포함하는 산화물 반도체 박막의 표면은 뭉침 현상이나 균열 현상 없이 균일하게 형성될 수 있다.
구체적으로, 산화물 반도체의 점도가 증가할수록 산화물 반도체 박막의 두께가 얇아지고, 굴절율이 증가할 수 있다.
즉, 산화물 반도체의 점도가 증가할수록 산화물 반도체 박막의 표면이 균일하며, 상기 산화물 반도체 박막이 더 치밀해질 수 있어 잉크젯 공정에 적합할 수 있다.
상기 조성물은 1 내지 24 시간 동안, 25 내지 100℃에서 스터링하고, 예를 들어 1 내지 240시간 동안 에이징하여 해당하는 하프늄-인듐-아연 산화물(HIZO), 인듐-아연 산화물(IZO), 갈륨-인듐-아연 산화물(GIZO), 인듐-티타늄 산화물(ITO), 지르코늄-인듐-아연 산화물(ZrIZO), 알루미늄-인듐-아연 산화물(AIZO)을 형성하게 된다.
다른 측면에 따른 잉크젯 프린팅 공정은, 상기 조성물을 포함하는 잉크를 기판 상에 소정의 패턴으로 인쇄하는 단계를 포함할 수 있다.
금속 산화물 전구체 1몰당 졸 안정화제를 2몰 이상 포함하는 산화물 반도체 형성용 조성물은 상술한 바와 같이 점도가 크기 때문에 상기 조성물을 포함하는 잉크를 사용한다면, 상기 잉크젯 프린팅 공정으로 기판 상에 따로 패터닝 작업 없이 소정의 패턴의 인쇄가 가능하다.
상기 기판으로는, 예를 들어 유리, 플라스틱, 실리콘 또는 합성 수지와 같은 절연성을 띠는 재질로 형성할 수 있으며, 예를 들어 유리 기판과 같은 투명 기판일 수 있다.
또한, 상기 기판 외에 후술하는 박막 트랜지스터의 게이트 절연층일 수 있다.
상기 잉크젯 프린팅 방법으로는 통상의 방법에 따르며, 예를 들어 잉크젯식 기록 헤드로부터 상술한 액상의 조성물을 토출하여 상기 기판 위에 액상의 조성물을 충전하는 방식을 취한다.
상기 잉크젯 프린팅 공정은 예를 들어, 연속 분사(continuous jet: CJ) 방식과 드롭-온-디맨드(drop-on-demand: DOD)방식일 수 있다.
상기 드롭-온-디맨드 방식으로는, 예를 들어 전기적 신호를 통하여 필요한 순간에만 잉크를 분사시킬 수 있으며, 예를 들어, 전기에 의하여 역학적으로 변형을 일으키는 압전판을 사용하여 압력을 발생시키는 압전(piezoelectric inkjet)방식 또는 열에 의해 발생하는 버블의 팽창에서 발생하는 압력을 이용하는 열전사(thermal inkjet) 방식일 수 있다.
다른 측면에 따른 전자 소자는, 상술한 산화물 반도체 형성용 조성물을 사용하여 제조된 산화물 반도체를 포함할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 전자 소자의 개략도이다. 도 1은 채널층의 표면이 에치 스토퍼(또는 식각 지지층)에 의해 보호되는 바텀 게이트 방식의 박막 트랜지스터를 나타낸다.
도 1을 참조하면, 기판(10) 상에 게이트 전극(20)과 이를 덮는 게이트 절연층(21)이 형성되어 있다. 게이트 절연층(21) 위에는 상기 게이트 전극(20)에 대응하는 채널층(22)이 형성되어 있다. 채널층(22)의 양측에 소오스 전극(24a) 및 드레인 전극(24b)이 형성되어 있다. 상기 채널층(22) 상에 상기 소오스 전극(24a) 및 드레인 전극(24b) 사이에 에치 스토퍼(23)가 형성되어 있다.
기판(10)은 형상, 구조, 크기 등에 대해서는 특별히 제한이 없고, 산화물 반도체 박막의 용도, 목적 등에 따라 적절히 선택할 수 있다. 예를 들어, 기판(10)은 투명하거나 불투명한 재료로서 실리콘, 유리 또는 플라스틱으로 형성된다.
게이트 전극(20)은 전압의 인가에 의해 소오스 전극(24a)과 드레인 전극(24b) 사이에 흐르는 전류를 제어한다. 게이트 전극(20)을 형성하는 재료로는, 예를 들어 Al, Mo, Cr, Ta, Ti, Au, Ag 등의 금속, Al-Nd, APC 등의 합금, 산화 주석, 산화 아연, 산화 인듐, 산화 인듐 주석(ITO), 산화 아연 인듐(IZO) 등의 금속 산화물 도전제, 폴리아닐린, 폴리티오펜, 폴리피롤 등의 유기 도전성 화합물 또는 이들 혼합물 등을 들 수 있다. 게이트 전극(20)의 두께는, 예를 들어 10nm 이상 1000nm 이하일 수 있다. 다만, 바텀 게이트 방식의 박막 트랜지스터의 경우에는, 게이트 전극(20)은 채널층(22)보다 하측에 형성되기 때문에 게이트 전극(20)은 채널층(22)과 함께 고온 영역에서 소성한다. 따라서, 소성의 온도 영역에서 내열성을 가지는 것이 필요하다.
게이트 절연층(21)은 재료로는, 예를 들어 비유전률이 높은 무기 화합물이나 유기 화합물을 들 수 있다. 상기 무기 화합물로는, 예를 들어 산화 규소, 질화 규소, 산화 게르마늄, 산화 알루미늄, 질화 알루미늄, 산화 이트륨, 산화 탄탈, 산화 하프늄, 산화 질화 규소, 산화 탄화 규소, 질화 탄화 규소, 산화 질화 탄화 규소, 산화 질화 게르마늄, 산화 탄화 게르마늄, 질화 탄화 게르마늄, 산화 질화 탄화 게르마늄, 산화 질화 알루미늄, 산화 탄화 알루미늄, 질화 탄화 알루미늄, 산화 질화 탄화 알루미늄이나 이들 혼합물을 들 수 있다. 상기 유기 화합물로는, 폴리이미드, 폴리아미드, 폴리에스테르, 폴리아크릴레이트, 광 라디칼 중합체, 광 카티온 중합체의 광 경화성 수지, 또는 아크릴로니트릴 성분을 함유하는 공중합체, 폴리비닐페놀, 폴리비닐알코올, 노볼락 수지 및 시아노에틸플루란 등을 들 수 있다. 또, 이들 폴리머 미립자에 무기 산화물을 피복한 입자도 들 수 있다. 상기 게이트 절연층(21)의 막두께로는 예를 들어 30nm 내지 3㎛일 수 있고, 예를 들어 50nm 내지 1㎛일 수 있다. 다만, 바텀 게이트 방식의 박막 트랜지스터의 경우에는, 게이트 절연층(21)은 채널층(22)보다 하측에 형성되기 때문에 게이트 절연층(21)은 채널층(22)과 함께 고온 영역에서 소성한다. 따라서, 소성의 온도 영역에서 내열성을 가지는 것이 필요하다.
게이트 절연층(21) 위에 상기 게이트 전극(20)에 대응하는 채널층(22)이 형성되어 있다. 상기 채널층(22)은 상술한 산화물 반도체 형성용 조성물을 사용하여 제조된 산화물 반도체로 되어 있다.
상기 산화물 반도체는 잉크젯 프린팅, 스핀 코팅, 슬릿 코팅, 분사(spray), 침지(dipping), 롤-투-롤(roll-to-roll) 및 나노 임프린트(nano imprint)의 제조방법으로 이루어진 군으로부터 선택된 하나 이상으로 형성될 수 있고, 예를 들어 잉크젯 프린팅의 제조방법으로 형성될 수 있다.
상기 잉크젯 프린팅 방법으로는 통상의 방법에 따르며, 예를 들어 잉크젯식 기록 헤드로부터 상술한 액상의 조성물을 토출하여 후술하는 소오스 전극(24a) 및 드레인 전극(24b)의 노출된 단부에 접하도록 게이트 절연층(21) 위에 액상의 조성물을 충전한다. 이 때, 액상의 조성물을 충전하는 양은 최종적으로 필요한 채널층(22)의 두께에 비하여 많아야 한다. 이는 액상의 조성물을 충전할 때, 상기 조성물을 가열하여 용매성분을 제거하여야 되기 때문이다.
상기 잉크젯 프린팅의 방법은 코팅 후 상기 산화물 반도체 박막에 대한 패터닝(patterning)이 따로 필요치 않아서 공정 비용을 줄일 수 있다.
잉크젯 프린팅 방법으로 산화물 반도체 박막이 형성될 경우, 조성물의 점도를 증가시켜 뭉침현상이나 균열 현상 및 커피 스테인 효과가 없는 산화물 반도체 박막이 형성된 박막 트랜지스터의 제작이 가능하다.
소오스 전극(24a) 및 드레인 전극(24b)은, 도전성 재료이면 특별히 한정되지 않고, 예를 들어 백금, 금, 은, 니켈, 크롬, 구리, 철, 주석, 안티몬납, 탄탈, 인듐, 알루미늄, 아연, 마그네슘, 몰리브덴, 이들 금속의 합금, 산화 인듐 주석(ITO), 산화 아연 인듐(IZO) 등의 도전성 금속 산화물, 도핑 등으로 도전율을 향상시킨 무기 및 유기 반도체(실리콘 단결정, 폴리실리콘, 비정질 실리콘, 게르마늄, 그라파이트, 폴리아세틸렌, 폴리파라페닐렌, 폴리티오펜, 폴리피롤, 폴리아닐린, 폴리티에닐렌비닐렌, 폴리파라페닐렌비닐렌 등), 이들 재료의 복합체 등을 들 수 있으며, 상기 재료 중에서도 채널층(22)과의 접촉면에 있어 전기 저항이 적은 것일 수 있다.
상기 소오스 전극(24a) 및 상기 드레인 전극(24b)의 두께는, 예를 들어 10nm 이상 1㎛이하일 수 있고, 예를 들어 30nm 이상 500nm이하일 수 있고, 예를 들어 50nm 이상 200nm이하일 수 있다.
상기 채널층(22), 소오스 전극(24a) 및 드레인 전극(24b) 위에는 두터운 패시베이션층(25)이 형성되어 있다. 패시베이션층(25)은 예를 들어, 산소가 풍부한 물질로 형성될 수 있으며, 예를 들어 실리콘 산화물 또는 실리콘 질화물로 형성될 수 있다. 즉, 패시베이션층(25)은 불완전하거나 유리된 다량의 산소를 함유할 수 있다. 이러한 패시베이션층(25)은, 예를 들어 저온 PECVD(Plasma Enhanced Chemical Vapor Deposition)법에 의해 형성될 수 있다.
도시하지는 않았으나, 채널층(20)과 소오스 전극(24a) 및 채널층(20)과 드레인 전극(24b) 사이에 각각 오믹 콘택층이 더 구비될 수 있다. 상기 오믹 콘택층은 채널층(22)보다 산소 함량이 적은 전도성 산화물층일 수 있다.
상기 채널층(22) 상에 상기 소오스 전극(24a) 및 드레인 전극(24b) 사이에 에치 스토퍼(23)는 상기 패시베이션층(25)과 같은 물질로 형성되며, 예를 들어 실리콘 산화물 또는 실리콘 질화물로 형성될 수 있다.
도 2 및 도 3은 에치 스토퍼가 없는 바텀 게이트 방식의 박막 트랜지스터를 나타낸다. 에치 스토퍼가 있는 점을 제외하고는, 도 1과 동일한 박막트랜지스터의 구조를 나타낸다.
상기 전자 소자는 박막 트랜지스터, 액정 표시 장치, 유기 발광 표시 장치 및 전기 영동 표시 장치로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
이하 본 발명의 실시예 및 비교예를 기재한다. 그러나 하기 실시예는 본 발명의 일 실시예일뿐 본 발명이 하기 실시예에 한정되는 것은 아니다.
[실시예]
제조실시예 1: 산화물 반도체 형성용 조성물의 제조
0.3M의 하프늄 클로라이드, 0.3M의 인듐 나이트레이트 및 0.3M의 아연 아세테이트의 금속 산화물 전구체 및 0.6M의 졸 안정화제를 용매에 넣고 혼합하여 산화물 반도체 형성용 조성물을 형성하였다. 이 때 용매는 2-메톡시에탄올을 사용하였다. 졸 안정화제는 모노에탄올아민 및 아세트산을 사용하였고, 상기 모노에탄올아민은 상기 용매 100중량부에 대해 0.15중량부이었고, 상기 아세트산은 상기 용매 100중량부에 대해 0.3중량부이었다.
제조실시예 2: 산화물 반도체 형성용 조성물의 제조
0.9M의 졸 안정화제를 용매에 넣고 혼합하여 산화물 반도체 형성용 조성물을 형성하였고, 상기 모노에탄올아민은 상기 용매 100중량부에 대해 0.225중량부이었고, 상기 아세트산은 상기 용매 100중량부에 대해 0.45중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
제조실시예 3: 산화물 반도체 형성용 조성물의 제조
1.2M의 졸 안정화제를 용매에 넣고 혼합하여 산화물 반도체 형성용 조성물을 형성하였고, 상기 모노에탄올아민은 상기 용매 100중량부에 대해 0.3중량부이었고, 상기 아세트산은 상기 용매 100중량부에 대해 0.6중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
제조실시예 4: 산화물 반도체 형성용 조성물의 제조
1.5M의 졸 안정화제를 용매에 넣고 혼합하여 산화물 반도체 형성용 조성물을 형성하였고, 상기 모노에탄올아민은 상기 용매 100중량부에 대해 0.375중량부이었고, 상기 아세트산은 상기 용매 100중량부에 대해 0.75중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
제조실시예 5: 산화물 반도체 형성용 조성물의 제조
1.8M의 졸 안정화제를 용매에 넣고 혼합하여 산화물 반도체 형성용 조성물을 형성하였고, 상기 모노에탄올아민은 상기 용매 100중량부에 대해 0.45중량부이었고, 상기 아세트산은 상기 용매 100중량부에 대해 0.9중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
제조실시예 6: 산화물 반도체 형성용 조성물의 제조
2.1M의 졸 안정화제를 용매에 넣고 혼합하여 산화물 반도체 형성용 조성물을 형성하였고, 상기 모노에탄올아민은 상기 용매 100중량부에 대해 0.525중량부이었고, 상기 아세트산은 상기 용매 100중량부에 대해 1중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
제조실시예 7: 산화물 반도체 형성용 조성물의 제조
0.3M의 인듐 나이트레이트 및 0.3M의 아연 아세테이트의 금속 산화물 전구체 및 0.6M의 졸 안정화제를 용매에 넣고 혼합하여 산화물 반도체 형성용 조성물을 형성하였고, 상기 모노에탄올아민은 상기 용매 100중량부에 대해 0.15중량부이었고, 상기 아세트산은 상기 용매 100중량부에 대해 0.3중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
제조실시예 8: 산화물 반도체 형성용 조성물의 제조
0.3M의 인듐 나이트레이트 및 0.3M의 아연 아세테이트의 금속 산화물 전구체 및 0.9M의 졸 안정화제를 용매에 넣고 혼합하여 산화물 반도체 형성용 조성물을 형성하였고, 상기 모노에탄올아민은 상기 용매 100중량부에 대해 0.225중량부이었고, 상기 아세트산은 상기 용매 100중량부에 대해 0.45중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
제조실시예 9: 산화물 반도체 형성용 조성물의 제조
0.3M의 인듐 나이트레이트 및 0.3M의 아연 아세테이트의 금속 산화물 전구체 및 1.2M의 졸 안정화제를 용매에 넣고 혼합하여 산화물 반도체 형성용 조성물을 형성하였고, 상기 모노에탄올아민은 상기 용매 100중량부에 대해 0.3중량부이었고, 상기 아세트산은 상기 용매 100중량부에 대해 0.6중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
제조실시예 10: 산화물 반도체 형성용 조성물의 제조
0.3M의 인듐 나이트레이트 및 0.3M의 아연 아세테이트의 금속 산화물 전구체 및 1.5M의 졸 안정화제를 용매에 넣고 혼합하여 산화물 반도체 형성용 조성물을 형성하였고, 상기 모노에탄올아민은 상기 용매 100중량부에 대해 0.375중량부이었고, 상기 아세트산은 상기 용매 100중량부에 대해 0.75중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
제조실시예 11: 산화물 반도체 형성용 조성물의 제조
0.3M의 인듐 나이트레이트 및 0.3M의 아연 아세테이트의 금속 산화물 전구체 및 1.8M의 졸 안정화제를 용매에 넣고 혼합하여 산화물 반도체 형성용 조성물을 형성하였고, 상기 모노에탄올아민은 상기 용매 100중량부에 대해 0.45중량부이었고, 상기 아세트산은 상기 용매 100중량부에 대해 0.9중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
제조실시예 12: 산화물 반도체 형성용 조성물의 제조
0.3M의 인듐 나이트레이트 및 0.3M의 아연 아세테이트의 금속 산화물 전구체 및 2.1M의 졸 안정화제를 용매에 넣고 혼합하여 산화물 반도체 형성용 조성물을 형성하였고, 상기 모노에탄올아민은 상기 용매 100중량부에 대해 0.525중량부이었고, 상기 아세트산은 상기 용매 100중량부에 대해 1중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
제조실시예 13: 산화물 반도체 형성용 조성물의 제조
0.15M의 글리세롤을 상기 산화물 반도체 형성용 조성물에 추가로 혼합하였고, 이 때 용매 100중량부에 대해 0.025중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
제조실시예 14: 산화물 반도체 형성용 조성물의 제조
0.3M의 글리세롤을 상기 산화물 반도체 형성용 조성물에 추가로 혼합하였고, 이 때 용매 100중량부에 대해 0.05중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
제조실시예 15: 산화물 반도체 형성용 조성물의 제조
0.45M의 글리세롤을 상기 산화물 반도체 형성용 조성물에 추가로 혼합하였고, 이 때 용매 100중량부에 대해 0.075중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
제조실시예 16: 산화물 반도체 형성용 조성물의 제조
0.9M의 글리세롤을 상기 산화물 반도체 형성용 조성물에 추가로 혼합하였고, 이 때 용매 100중량부에 대해 0.15중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
비교 제조실시예 1: 산화물 반도체 형성용 조성물의 제조
0.3M의 졸 안정화제를 용매에 넣고 혼합하여 산화물 반도체 형성용 조성물을 형성하였고, 상기 모노에탄올아민은 상기 용매 100중량부에 대해 0.075중량부이었고, 상기 아세트산은 상기 용매 100중량부에 대해 0.15중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
비교 제조실시예 2: 산화물 반도체 형성용 조성물의 제조
0.3M의 인듐 나이트레이트 및 0.3M의 아연 아세테이트의 금속 산화물 전구체 및 0.3M의 졸 안정화제를 용매에 넣고 혼합하여 산화물 반도체 형성용 조성물을 형성하였고, 상기 모노에탄올아민은 상기 용매 100중량부에 대해 0.075중량부이었고, 상기 아세트산은 상기 용매 100중량부에 대해 0.15중량부인 것을 제외하고는, 제조실시예 1과 동일하게 수행하여 산화물 반도체 형성용 조성물을 제조하였다.
(박막 트랜지스터의 제조)
실시예 1: 박막 트랜지스터의 제조
유리 기판 위에 Mo을 약 2000Å 적층하고 사진 식각하여 소정 모양의 게이트를 형성하였다. 이어서 질화 규소를 화학 기상 증착 방법으로 약 4000Å 적층하여 게이트 절연막을 형성하였다. 상기 게이트 절연막 위에 제조실시예 1에서 제조된 조성물을 핫 플레이트에서 70℃에서 1 시간 교반한 후 24 시간 동안 에이징하여 형성된 졸(sol) 형태의 하프늄 인듐 아연 산화물을 DIMATIX사의 잉크젯 프린터를 사용하여 0.015㎛두께로 인쇄한 후 약 450℃에서 약 180분간 건조시켜 산화물 반도체 박막의 채널층을 형성하였다. 상기 채널층 위에 PECVD방법으로 SiO2층을 사용하여 에지 스토퍼를 형성하였다. 이어 Mo을 약 2000Å 적층하고 사진 식각하여 소오스 전극 및 드레인 전극을 형성하였다.
실시예 2: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 2에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
실시예 3: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 3에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
실시예 4: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 4에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
실시예 5: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 5에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
실시예 6: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 6에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
실시예 7: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 7에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
실시예 8: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 8에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
실시예 9: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 9에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
실시예 10: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 10에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
실시예 11: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 11에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
실시예 12: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 12에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
실시예 13: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 13에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
실시예 14: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 14에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
실시예 15: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 15에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
실시예 16: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 제조실시예 16에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
비교예 1: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 비교 제조실시예 1에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
비교예 2: 박막 트랜지스터의 제조
상기 게이트 절연막 위에 상기 비교 제조실시예 2에서 제조된 산화물 반도체 형성용 조성물을 사용하여 산화물 반도체 박막의 채널층을 형성한 것을 제외하고는, 실시예 1과 동일하게 수행하여 박막 트랜지스터를 형성하였다.
(박막 트랜지스터의 특성 평가)
평가예 1: 산화물 반도체의 표면 결함 평가
주사 전자 현미경( Scanning Electron Microscope ; SEM ) 사진
주사 전자 현미경을 이용하여 실시예 2 및 비교예 1에 따른 박막 트랜지스터 제조시에 잉크젯 방식으로 인쇄된 산화물 반도체 박막 표면의 사진 촬영을 하였다. 그 결과를 도 4 및 도 5에 나타내었다.
도 4를 참조하면, 실시예 2의 경우 기공 사이즈가 작고, 반도체 박막 표면이 균일함을 나타내고 있다. 반면, 도 5를 참조하면, 비교예 1의 경우 기공 사이즈가 크고, 반도체 박막 표면이 균일하지 않음을 나타내고 있다.
평가예 2: 박막 트랜지스터의 성능 평가 1
박막 트랜지스터의 이동도 및 문턱 전압 평가
실시예 8 및 비교예 2에 따른 박막 트랜지스터의 이동도 및 문턱 전압을 평가하였고, 그 결과를 도 6 및 표 1에 나타내었다.
구분 전하 이동도(cm2/Vs) 문턱 전압(Vth)
실시예 8 0.5 1.2
비교예 2 0.0001 11.13
상기 도 6 및 표 1을 참조하면, 실시예 8에 따른 박막 트랜지스터가 향상된 전하 이동도 및 감소된 문턱 전압을 나타내는 것을 확인할 수 있다.
평가예 3: 박막 트랜지스터의 성능 평가 2
박막 트랜지스터의 바이어스 인가 시간에 따른 I-V 특성 평가
60℃의 온도에서 게이트 전극과 소오스 전극 사이에 네가티브 바이어스 전압(DC -20V)을 인가하고, 실시예 8에 따른 박막 트랜지스터의 바이어스 인가 시간에 따른 Vth값의 변화를 평가하여, 그 결과를 도 7에 나타내었다.
도 7을 참조하면, 네가티브 바이어스 전압의 인가 시간이 0~6시간 범위에서 문턱 전압값의 변화가 0.66V정도로서 미미하여, 박막 트랜지스터 소자의 전기적 신뢰성 및 안정성이 향상되었다.
상술한 실시예에서는 바텀 게이트 방식의 박막 트랜지스터에 대해서만 예시적으로 설명하였지만, 이에 한정되지 않고, 탑 게이트 방식의 박막 트랜지스터 등 어떠한 구조의 박막 트랜지스터에도 동일하게 적용할 수 있다.
또한 상술한 실시예에서는 산화물 반도체를 박막 트랜지스터에 적용하는 것을 예시적으로 설명하였지만, 이에 한정되지 않고 산화물 반도체가 필요한 어떠한 전자 소자에도 동일하게 적용할 수 있다.
이상을 통해 본 발명의 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
10: 기판, 20: 게이트 전극, 21: 게이트 절연층, 22: 채널층, 23: 에치 스토퍼, 24a: 소오스 전극, 24b: 드레인 전극, 25: 패시베이션층

Claims (18)

  1. 금속 산화물 전구체;
    졸 안정화제; 및
    용매;를 포함하며,
    상기 금속 산화물 전구체 1몰당 졸 안정화제를 2몰 내지 10몰 포함하고,
    상기 졸 안정화제가 알코올 아민 화합물 및 산 화합물의 조합을 포함하며,
    상기 알코올 아민 화합물의 함량이 상기 용매 100 중량부에 대해 0.05 내지 1.0 중량부이고,
    상기 산 화합물의 함량이 상기 용매 100 중량부에 대해 0.1 내지 1.5 중량부인 산화물 반도체 형성용 조성물.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 금속 산화물 전구체가 아연 화합물, 인듐 화합물, 하프늄 화합물, 갈륨 화합물, 티타늄 화합물, 지르코늄 화합물 및 알루미늄 화합물로 이루어진 군으로부터 선택된 2종 이상을 포함하는 산화물 반도체 형성용 조성물.
  4. 제 1 항에 있어서,
    상기 금속 산화물 전구체의 함량이 0.01M 내지 10M 인 산화물 반도체 형성용 조성물.
  5. 제 1 항에 있어서,
    상기 졸 안정화제가 케톤 화합물을 더 포함하는 산화물 반도체 형성용 조성물.
  6. 제 1 항에 있어서,
    상기 알코올 아민 화합물이 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 모노이소프로필아민, N, N-메틸에탄올아민 및 아미노에틸 에탄올아민으로 이루어진 군으로부터 선택된 1종 이상을 포함하는 산화물 반도체 형성용 조성물.
  7. 제 5 항에 있어서,
    상기 케톤 화합물이 아세틸아세톤, 아세틸아세톤네이트 및 아세테이트로 이루어진 군으로부터 선택된 1종 이상을 포함하는 산화물 반도체 형성용 조성물.
  8. 제 1 항에 있어서,
    상기 산 화합물이 아세트산, HF, HI, 염산, 질산 및 황산으로 이루어진 군으로부터 선택된 1종 이상을 포함하는 산화물 반도체 형성용 조성물.
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서,
    상기 조성물의 pH가 1 내지 10인 산화물 반도체 형성용 조성물.
  12. 제 1 항에 있어서,
    상기 조성물이 점증제를 추가적으로 포함하는 산화물 반도체 형성용 조성물.
  13. 제 12 항에 있어서,
    상기 점증제의 함량이 상기 용매 100중량부에 대해 0.01 내지 0.2 중량부인 산화물 반도체 형성용 조성물.
  14. 제 1 항에 있어서,
    상기 조성물이 100 s-1의 전단 속도에서 0.01 내지 10Pa·s의 점도를 갖는 산화물 반도체 형성용 조성물.
  15. 제 1 항, 제 3 항 내지 제 8 항, 및 제 11 항 내지 제 14 항 중 어느 한 항에 따른 조성물을 포함하는 잉크를 기판 상에 소정의 패턴으로 인쇄하는 단계를 포함하는 잉크젯 프린팅 공정.
  16. 제 1 항, 제 3 항 내지 제 8 항, 및 제 11 항 내지 제 14항 중 어느 한 항에 따른 산화물 반도체 형성용 조성물을 사용하여 제조된 산화물 반도체 박막을 포함하는 전자 소자.
  17. 제 16 항에 있어서,
    상기 산화물 반도체 박막이 잉크젯 프린팅, 스핀 코팅, 슬릿 코팅, 분사, 침지, 롤-투-롤(roll-to-roll) 또는 나노 임프린트의 방법으로 형성된 전자 소자.
  18. 제 16항에 있어서,
    상기 전자 소자가 박막 트랜지스터, 액정 표시 장치, 유기 발광 표시 장치 및 전기 영동 표시 장치로 이루어진 군으로부터 선택된 하나 이상인 전자 소자.
KR1020100139354A 2010-12-30 2010-12-30 산화물 반도체 형성용 조성물, 이를 이용한 잉크젯 프린팅 공정 및 상기 산화물 반도체 박막을 포함하는 전자 소자 KR101652794B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100139354A KR101652794B1 (ko) 2010-12-30 2010-12-30 산화물 반도체 형성용 조성물, 이를 이용한 잉크젯 프린팅 공정 및 상기 산화물 반도체 박막을 포함하는 전자 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100139354A KR101652794B1 (ko) 2010-12-30 2010-12-30 산화물 반도체 형성용 조성물, 이를 이용한 잉크젯 프린팅 공정 및 상기 산화물 반도체 박막을 포함하는 전자 소자

Publications (2)

Publication Number Publication Date
KR20120077415A KR20120077415A (ko) 2012-07-10
KR101652794B1 true KR101652794B1 (ko) 2016-09-01

Family

ID=46710906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139354A KR101652794B1 (ko) 2010-12-30 2010-12-30 산화물 반도체 형성용 조성물, 이를 이용한 잉크젯 프린팅 공정 및 상기 산화물 반도체 박막을 포함하는 전자 소자

Country Status (1)

Country Link
KR (1) KR101652794B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101352246B1 (ko) * 2007-07-31 2014-01-17 삼성전자주식회사 산화아연 박막의 제조방법
KR100965434B1 (ko) * 2008-01-29 2010-06-24 한국과학기술연구원 졸-겔 및 광경화 반응에 의해 광경화 투명고분자 내에금속산화물 나노입자를 포함하는 게이트 절연층을 이용한유기박막 트랜지스터 및 그의 제조방법

Also Published As

Publication number Publication date
KR20120077415A (ko) 2012-07-10

Similar Documents

Publication Publication Date Title
KR101634482B1 (ko) 박막 트랜지스터의 제조 방법
CN101110359B (zh) 导电部件制造方法
KR102265835B1 (ko) 저 접촉 저항 박막 트랜지스터
EP1892753B1 (en) Printed non-volatile memory and manufacturing method thereof
US8030644B2 (en) Organic insulator composition, organic insulating film having the same, organic thin film transistor having the same and electronic device having the same and methods of forming the same
US8153267B2 (en) Composition and organic insulator prepared using the same
TWI483292B (zh) 用於形成金屬氧化物薄膜的塗佈液，金屬氧化物薄膜，場效電晶體以及用於製造該場效電晶體的方法
JP5864875B2 (ja) 薄膜トランジスタ及びその製造方法並びにそれを含む表示装置
CN102082170A (zh) 非晶态氧化物半导体材料、场效应晶体管和显示装置
WO2016115824A1 (zh) 薄膜晶体管、阵列基板及其制作方法
KR20070113893A (ko) 유기 절연막 조성물 및 이를 이용하는 이중 두께를 갖는유기 절연막의 제조방법
JP2010147206A (ja) 薄膜トランジスタ、及びその製造方法
JP6179930B2 (ja) 半導体膜の製造方法、半導体膜及び電界効果トランジスタ
KR20110106225A (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 표시장치
KR101652794B1 (ko) 산화물 반도체 형성용 조성물, 이를 이용한 잉크젯 프린팅 공정 및 상기 산화물 반도체 박막을 포함하는 전자 소자
JP2010118445A (ja) 薄膜トランジスタ及びその製造方法
KR102082995B1 (ko) 산화물 반도체 형성용 용액 조성물, 산화물 반도체 및 상기 산화물 반도체를 포함하는 전자 소자
WO2009119968A1 (en) Oxide semiconductor thin film and fabrication method thereof
KR20090047863A (ko) 반도체액 조성물 및 그의 제조 방법
KR101043854B1 (ko) 투명 박막 트랜지스터 및 그 제조 방법
KR101715083B1 (ko) 폴리실라잔 화합물을 포함하는 박막 트랜지스터 게이트 절연막 및 이를 포함하는 박막 트랜지스터
KR101420289B1 (ko) 반도체 소자 및 그 제조 방법
CN101009223A (zh) 介电层以及形成此介电层之组合物及方法
JP2010016175A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant