KR20090047863A - 반도체액 조성물 및 그의 제조 방법 - Google Patents

반도체액 조성물 및 그의 제조 방법 Download PDF

Info

Publication number
KR20090047863A
KR20090047863A KR1020070113933A KR20070113933A KR20090047863A KR 20090047863 A KR20090047863 A KR 20090047863A KR 1020070113933 A KR1020070113933 A KR 1020070113933A KR 20070113933 A KR20070113933 A KR 20070113933A KR 20090047863 A KR20090047863 A KR 20090047863A
Authority
KR
South Korea
Prior art keywords
sol
acetate
solution
semiconductor
stirring
Prior art date
Application number
KR1020070113933A
Other languages
English (en)
Other versions
KR101407298B1 (ko
Inventor
박성기
문주호
이슬
채기성
Original Assignee
엘지디스플레이 주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사, 연세대학교 산학협력단 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070113933A priority Critical patent/KR101407298B1/ko
Publication of KR20090047863A publication Critical patent/KR20090047863A/ko
Application granted granted Critical
Publication of KR101407298B1 publication Critical patent/KR101407298B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/20—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances liquids, e.g. oils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명은 박막 트랜지스터의 반도체액을 용액 공정을 통해 형성하여 제조하기 용이하고, 대기 중 성능 안정성과 우수한 반도체 물성 발현이 가능한 반도체액 조성물 및 그의 제조 방법에 관한 것이다.
본 발명에 따른 반도체액 조성물은 적어도 하나 이상의 금속 아세테이트와 졸 안정화제를 포함하는 것을 특징으로 한다.
반도체액, 금속 아세테이트, 용액 공정

Description

반도체액 조성물 및 그의 제조 방법{COMPOUND OF SEMICONDUCTOR CONDUCTOR AND MANUFACTURING METHOD THEREOF}
본 발명은 박막 트랜지스터의 반도체액을 용액 공정을 통해 형성하여 제조하기 용이하고, 대기 중 성능 안정성과 우수한 반도체 물성 발현이 가능한 반도체액 조성물 및 그의 제조 방법에 관한 것이다.
최근 액정 표시 장치(LCD), 유기 발광 다이오드(OLED) 등의 박막형 디스플레이에 대한 수요와 관심이 증가되고 있다. 현재 FPD의 성능 향상과 가격 경쟁력 강화를 위한 연구가 활발히 진행되고 있으며, 휘거나, 구부리더라도 물성의 저하 없이 사용 가능한 차세대 플렉시블 디스플레이 구현을 위한 연구가 진해되고 있다. 하지만 현재 사용되고 있는 미세 패턴 제작기술인 광학적 패터닝(Photolithograph) 방법의 경우 진공 증착 후에 노광-식각 공정을 거치게 되고, 이때 고가의 진공 장비가 필요하기 때문에 디스플레이 제작 원가를 상승시키는 원인이 되고 있으며, 또한 패턴 구현이 기존의 딱딱한 기판으로만 국한되어 차세대 플렉시블 디스플레이 소자에 적용하기에 한계가 있다. 광학적 패터닝법의 대안으로 Soft Lighography와 Nano Imprinting, Ink-jet Printing, Direct Laser Writing, Dip-pen Nano- lighography 등이 있으며, 이들은 고가의 진공장비가 소요되지 않기 때문에 비용 절감에 따른 제품 가격 경쟁력 창출에 효과적이다.
이러한 차세대 정보 전자 및 디스플레이를 구성하는 주요 소자 중의 하나가 박막트랜지스터이다. 이는 일종의 스위치 역할을 하는 기본 단위 소자로 모든 정보/ 전자 및 디스플레이 소자/부품에 핵심이 된다. 현재 박막 트랜지스터의 반도체로써 널리 쓰이는 다결정 실리콘은 물성과 함께 수명과 성능 안정성에서 장점을 가지고 있지만 막을 형성하기 위해서서는 진공 증착과 레이저 Annealing 공정이 필요하며 이때 쓰이는 고가의 장비가 디스플레이 제작 원가를 상승시키는 원인이 되고 있기 때문에 용액 공정을 통해서 고성능의 반도체 막을 형성하기 위한 반도체성 용액소재 개발이 절실하게 요구되고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터의 반도체액을 용액 공정을 통해 형성하여 제조하기 용이하고, 대기 중 성능 안정성과 우수한 반도체 물성 발현이 가능한 반도체액 조성물 및 그의 제조 방법에 관한 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체액 조성물은 적어도 하나 이상의 금속 아세테이트와 졸 안정화제를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체액 조성물의 제조 방법은 혼합 유기 용매에 금속 아세테이트를 용해하고 교반하는 단계와; 상기 혼합 유기 용매 및 금속 아세테이트가 혼합된 용액에 아연 아세테이트(Zinc acetate dihydrate)를 용해하고 교반하여 졸-겔 용액을 제조하는 단계와; 상기 졸-겔 용액을 1차 열교반하며, 졸-겔 용액에 포함된 금속 아세테이트와 아연 아세테이트(Zinc acetate dihydrate) 용액 내 용해도를 향상시키는 산(Acid)을 첨가하는 단계와; 상기 졸-겔 용액의 부피를 검사하는 단계와; 상기 졸-겔 용액에 졸-겔 용액의 안정성을 확보하는 졸 안정화제를 첨가하는 단계와; 상기 졸 안정화제가 첨가된 상기 졸-겔 용액을 교반하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 용액 조성물 및 이를 이용한 박막 트랜지스터의 제조 방법은 ZTO 반도체액을 이용하여 박막 트랜지스터를 형성한다. 여기서, ZTO 반도체액은 대기 안정성 및 반도체 물성이 우수한 산화물 반도체이며, 우수한 이동도를 갖는다. 또한, ZTO 반도체액은 용액 공정으로 형성함으로써 저비용으로 형성하여 용이하게 제조할 수 있다.
이에 따라, 차세대 디스플레이, 전자태그(Radio Frequency Identification : RFID), 수동 부품, 전자회로기판, 센서 등 다양한 정보 전자 부품 및 디스플레이 산업분야에 저비용으로 이용가능하다.
이하, 본 발명의 바람직한 실시 예들을 도 1 내지 도 9를 참조하여 상세하게 설명하기로 한다.
박막 트랜지스터는 게이트 라인(102)에 공급되는 스캔 신호에 응답하여 데이터 라인(104)에 공급되는 화소 신호가 화소 전극에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터는 게이트 전극(106), 소스 전극(108), 드레인 전극(110), 반도체막(116)을 구비한다.
게이트 전극(106)은 게이트 라인(102)으로부터의 스캔 신호가 공급되도록 게이트 라인(102)과 접속된다. 소스 전극(108)은 데이터 라인(104)으로부터의 화소 신호가 공급되도록 데이터 라인(104)과 접속된다. 드레인 전극(110)은 반도체막(116)의 채널부를 사이에 두고 소스 전극(108)과 마주하도록 형성되어 데이터 라인(104)으로부터의 화소 신호를 화소 전극(122)에 공급한다. 반도체막(116)은 게이트 절연막(112)을 사이에 두고 게이트 전극(106)과 중첩되어 소스 및 드레인 전극(108,110) 사이의 채널부를 형성한다. 이러한 반도체막(116)은 공정상 소스 및 드레인 전극(108,110) 뿐만 아니라 데이터 라인(104)과 중첩되게 형성된다.
한편, 본원 발명의 반도체막(116)은 무기 산화물 반도체를 사용하며, 예로 들어 ZTO(Zinc Tin Oxide; 이하, ZTO)를 사용한다. 무기 산화물 반도체는 밴드갭이 충분히 넓기 때문에 투명하고 이로 인해서 투명 트랜지스터의 채널물질로 사용될 수 있다. 또한, 전이 금속으로 이루어진 산화물 반도체의 경우에는 비정질 상태에서도 결정성을 지닐 때보다 이동도가 크게 감소하지 않는다. 다시 말하여, 무기 산화물 반도체의 경우 화학결합의 종류가 이온 결합에 가까우며, 전도대가 P오비탈이 아닌 ns 오비탈로 이루져있어서 전도대가 등방성을 가지고 있기 때문에 원자의 배열이 규칙적으로 이루어져 있지 않더라도 금속-산소-금속의 연결이 이루질 수 있다. 이와 같이 전이 금속을 이용한 산화물 반도체는 이동도가 결정성에 영향을 크게 받지 않으므로 저온 공정으로도 대기 중에 안정한 소자 성능 발현이 가능하다.
그리고, 본원 발명의 무기 산화물 반도체는 이동도 및 성능 안정성이 우수하다. 무기 산화물 반도체를 형성하기 위해 진공 증착 및 고온 열처리가 필요하였지만, 본원 발명의 무기 산화물 반도체는 용액 공정을 통해 형성되어 제조하기 용이하며 대기 중 성능 안정성이 우수하다.
도 2는 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법을 나타낸 순서도이며, 도 3a 내지 도 3e는 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도이다.
도 3a를 참조하면, 하부 기판(101) 상에 게이트 라인(미도시) 및 게이트 전 극(102)을 포함하는 게이트 금속 패턴이 형성된다.(S2 단계)
구체적으로, 하부 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 게이트 금속층으로는 몰리브덴(Mo), 티탄(Ti), 구리(Cu), 알루미늄 네오듐(AlNd), 알루미늄(Al), 크롬(Cr), Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, 상기 금속을 이용하여 이중층 이상이 적층된 구조로 이용된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인, 게이트 전극(102)을 포함하는 게이트 금속 패턴이 형성된다.
도 3b를 참조하면, 게이트 금속 패턴이 형성된 하부 기판(101) 상에 게이트 절연막(106)이 형성된다. 게이트 절연막(106)으로는 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질로 형성된다.(S4 단계)
도 3c를 참조하면, 게이트 절연막(106)이 형성된 하부 기판(101) 상에 ZTO 반도체액을 도포하고 스핀 코팅하여 ZTO 반도체막(116)을 형성한다.(S6 단계) ZTO 반도체액을 형성하는 방법은 아래에서 설명하기로 한다.
구체적으로, ZTO 반도체액을 도포하기 전에 게이트 절연막(106)이 형성된 하부 기판(101)을 피라나 용액(Sulfur Acid : Hydroperoxide = 4 : 1)에서 5분간 초음파 처리를 통하여 세척하고, DI-Water에서 같은 방법으로 세척한다. 세척이 끝난 기판(101)은 적외선 램프(IR-Lamp)로 30분간 건조하여 수분을 제거한다. ZTO 반도체액을 500rpm에서 3초, 400rpm에서 17초간 스핀 코팅하여 ZTO 반도체막(114)을 형성한다. ZTO 반도체액을 스핀코팅한 300℃의 핫플레이트에서 10분간 프리베 이킹한다.
도 3d를 참조하면, 하부 기판(101) 상에 형성된 ZTO 반도체막(116)을 열처리한다.(S8 단계)
구체적으로, 하부 기판(101) 상에 형성된 ZTO 반도체막(116)을 500℃ 공기분위기에서 예로 들어 4시간동안 열처리한다.
한편, 500℃ 공기 분위기에서 4시간 동안 열처리를 할 수 있으며, 다른 실시 예의 열처리 방법으로 아래와 같이 할 수 있다. 하부 기판(101) 상에 도포된 ZTO 반도체액을 우선 300℃ 공기 분위기에서 베이킹하고, 500℃ 공기 분위기에서 프리어닐링 한 뒤, 300℃ 수소 혹은 질소 분위기에서 1분간 최종 어닐링하는 열처리 방법을 할 수 있다. 하부 기판(101) 상에 ZTO 반도체액을 도포하고 스핀 코팅하여 ZTO 반도체막을 형성하여 300℃, 400℃, 500℃, 600℃에서 열처리하게 될 경우 도 5와 같이 결정성이 나타나고 있다. 이는, 도 5는 ZTO 반도체막을 300℃, 400℃, 500℃, 600℃로 각각 열처리한 뒤 XRD를 분석한 결과이다.
도 3e를 참조하면, 반도체막(116) 상에 데이터 라인, 소스 전극(108) 및 드레인 전극(110)을 포함하는 데이터 금속 패턴을 형성된다.(S10 단계) 이러한 반도체 패턴(116)과 데이터 금속 패턴은 슬릿 마스크 또는 하프 톤(Half Tone)를 이용한 하나의 마스크 공정으로 형성된다.
도 4는 본 발명의 실시 예에 따른 ZTO 반도체액을 형성하는 용액 공정 방법의 순서도이다.
ZTO 반도체액은 아연과 주석의 금속 아세테이트, 유기 용매, 졸 안정화제를 이용한 용액 공정으로 통해 형성된 것이다. 이때, ZTO 반도체액은 (ZnO)x(SnO2)1-x 와 같은 화학식을 가지며, X는 0<X<1의 범위를 가진다.
한편, ZTO 반도체액은 아연 아세테이트(Zinc acetate dihydrate)의 몰수를 100으로 할때, 주석 아세테이트(Tin acetate)의 몰수를 11~100으로 한다. 또한, ZTO 반도체액은 아연 아세테이트(Zinc acetate dihydrate)와 주석 아세테이트(Tin acetate)의 각각의 함량을 조절하여 형성한다. 예로 들어, ZTO 반도체액은 아연 아세테이트(Zinc acetate dihydrate)를 4.5g~10g의 함량을 주입할 수 있으며, 주석 아세테이트(Tin acetate)을 0g~4.5g의 함량을 주입할 수 있다.
ZTO 반도체액은 (ZnO)0.7(SnO2)0. 3 의 화학식을 가지는 ZTO 반도체액의 용액 공정을 예로 들어 설명하기로 한다. 여기서, (ZnO)0.7(SnO2)0. 3 의 화학식을 가지는 ZTO 반도체액을 형성하기 위해 아연 아세테이트(Zinc acetate dihydrate)는 예로 들어 5.88g을 주입하며 주석 아세테이트(Tin acetate)는 예로 들어 4.03g를 주입한다.
먼저, 주석 아세테이트(Tin acetate)를 에탄올아민(Ethanolamine) 및 2-메톡시에탄올(2-Methoxyethanol)의 혼합 유기 용매에 용해 및 교반한다.(S12 단계)
이때, 금속 아세테이트는 주석 아세테이트(Sn(CH3COO)4)를 사용했지만, 이밖에 갈륨 아세테이트(Ga(CH3COO)3), 인듐 아세테이트(In(CH3COO)3), 지르코늄 아세테이트(ZrO(CH3COO)2) 등의 금속 아세테이트를 사용할 수 있다.
구체적으로, 혼합 유기 용매는 10~40ml의 에탄올아민(Ethanolamine)과, 1ml~ 5ml의 2-메톡시에탄올(2-Methoxyethanol)을 혼합하여 1~20분간 교반시킨다. 바람직하게 혼합 유기 용매는 31 ml의 에탄올아민(Ethanolamine)과, 2ml의 2-메톡시에탄올(2-Methoxyethanol)을 혼합하여 5분간 교반시킨다. 이때, 혼합 유기 용매는 주석 아세테이트(Tin acetate)와 아연 아세테이트(Zinc acetate dihydrate)의 용해도가 낮기 때문에 원하는 농도의 전구체 용액을 형성하기 위해 사용하게 된다. 다시 말하여, 에탄올아민(Ethanolamine)은 고농도의 금속 아세테이트를 용액 내에 용해하는 과정에서 용해도를 높여주는 역할을 한다. 에탄올아민(Ethanolamine)의 함량은 아연 아세테이트(Zinc acetate dihydrate) 및 주석 아세테이트(Tin acetate)를 합한 함량을 100으로 했을때 20~100 중량부를 가진다. 즉, 아연 아세테이트(Zinc acetate dihydrate) 및 주석 아세테이트(Tin acetate)를 합한 함량이 9.91g일 경우, 에탄올아민(Ethanolamine)의 함량은 1.982g ~ 9.91g의 범위를 갖는 중량을 주입할 수 있다. 이러한, 혼합 유기 용매에 주석 아세테이트(Tin acetate)를 예로 들어 4.03g 투입하여 완전히 녹아 무색의 투명한 액체가 될때까지 5~15분간 교반시키며, 바람직하게는 10분간 교반시킨다.
다음, 혼합 유기 용매 및 주석 아세테이트(Tin acetate)가 혼합된 용액에 아연 아세테이트(Zinc acetate dihydrate)를 용해하고 교반하여 주석 아세테이트(Tin acetate)와 아연 아세테이트(Zinc acetate dihydrate)를 출발 물질로 하여 졸-겔 용액을 제조한다.(S14 단계)
이후, 주석과 아연이 포함된 졸-겔 용액을 1차 열교반하며, 주석 아세테이 트(Tin acetate)와 아연 아세테이트(Zinc acetate dihydrate) 용액 내 용해도를 향상시키기 위해 산(Acid)을 첨가한다.(S16 단계)
구체적으로, 졸-겔 용액은 주석 아세테이트(Tin acetate)과 아연 아세테이트(Zinc acetate dihydrate)가 완전히 녹으면서 무색의 투명한 액체가 되도록 온도가 예로 들어 60℃인 핫플레이트에서 10분간 1차 열교반시키고, 산(Acid)을 예로 들어 5ml 주입한다. 이때, 핫플레이트의 온도가 60℃를 예로 들었지만, 핫플레이트 온도는 30℃~90℃로 조절할 수 있으며, 핫플레이트의 온도나 졸-겔 용액의 상태에 따라 핫플레이트의 열교반 시간을 1분~15분로 조절할 수 있다.
그리고, 산은 아세트산(Acetic acid)을 사용할 수 있다. 아세트산(Acetic acid)의 함량은 아연 아세테이트(Zinc acetate dihydrate) 및 주석 아세테이트(Tin acetate)를 합한 함량을 100으로 했을때 5~15 중량부를 주입할 수 있으며, 바람직하게는 10 중량부로 주입할 수 있다.
졸-겔 용액을 1차 열교반 및 산을 첨가한 후, 졸-겔 용액의 부피를 검사한다.(S18 단계) 검사결과 용액의 부피가 사용자가 원하는 결과치가 아닐 경우, 졸-겔 용액을 2차 열교반하며, 2-메톡시에탄올(2-Methoxyethanol)을 주입한다.(S20 단계) 여기서, 2차 열교반은 1차 열교반과 동일한 온도로 핫플레이트 온도를 60℃인 상태를 유지시키면서 5분간 더 교반시켜줌과 아울러 용액의 부피를 맞추기 위해 추가로 2-메톡시에탄올(2-Methoxyethanol)을 1ml~6ml을 주입하며, 바람직하게는 4.1ml 주입한다. 검사결과 용액의 부피가 사용자가 원하는 결과치일 경우, 2차 열교반 및 2-메톡시에탄올(2-Methoxyethanol)을 주입하는 단계없이 바로 다음 단계인 졸 안정화제를 주입한다.(S22 단계)
다음, 용액의 부피 검사 결과에 따라 용액에 졸 안정화제를 첨가하여 졸-겔 용액의 안정성을 확보한다.(S22 단계)
구체적으로, 용액에 졸 안정화제인 1ml~5ml의 포름아미드(Formamide)를 첨가하며, 바람직하게는 3ml의 포름아미드(Formamide)를 첨가한다. 포름아미드(Formamide)의 함량은 아연 아세테이트(Zinc acetate dihydrate) 및 주석 아세테이트(Tin acetate)를 합한 함량을 100으로 했을때 3~9 중량부를 주입할 수 있으며, 바람직하게는 6 중량부로 주입할 수 있다. 졸 안정화제로 포름아미드(Formamide)를 첨가함으로써 전구체 용액이 오랜 기간 안정하게 유지될 수 있고, 증발이 어렵고 막 내에 잔류하여 소자 물성에 악영향을 줄 우려가 있는 기존 졸 안정화제인 에탄올아민(Ethanolamine)의 함량을 최소화 할 수 있는 조성물을 제공할 수 있다.
마지막으로, 졸-겔 용액을 10~20 시간 교반하여(S24 단계) (ZnO)0.7(SnO2)0. 3 의 화학식을 가지는 ZTO 반도체액을 완성한다.(S26 단계)
한편, 이와 같이 S12 단계 내지 S26 단계의 용액 공정을 통해 형성된 ZTO 반도체액은 도 6에 도시된 바와 같이 점도가 13.7~ 13.8mPa-s로 일정하게 나타내고 있으며, ZTO 반도체액을 열분석할 경우 도 7과 같이 나타나게 된다.
(ZnO)0.7(SnO2)0. 3 의 화학식을 가지는 ZTO 반도체액 이외에 본 발명에 따른 제2 실시 예로 Undoped Pure ZnO 반도체액을 형성하기 위해 주석 아세테이트(Tin acetate)는 주입하지 않고 아연 아세테이트(Zinc acetate dihydrate)는 예로 들어 8.40g을 주입한다. 이에 따라, 주석 아세테이트(Tin acetate)와 아연 아세테이트(Zinc acetate dihydrate)의 함량을 위와 같이 조절하여 주입하고 위에서 설명한 S12 단계 내지 S26 단계의 용액 공정을 통해 Undoped Pure ZnO 반도체액을 형성한다.
본 발명에 따른 제3 실시 예로 (ZnO)0.9(SnO2)0. 1 의 화학식을 가지는 ZTO 반도체액을 형성하기 위해 주석 아세테이트(Tin acetate)는 예로 들어 1.34g을 주입하며, 아연 아세테이트(Zinc acetate dihydrate)는 예로 들어 7.56g을 주입한다. 이에 따라, 주석 아세테이트(Tin acetate)와 아연 아세테이트(Zinc acetate dihydrate)의 함량을 위와 같이 조절하여 주입하고 제1 실시 예와 동일하게 S12 단계 내지 S26 단계의 용액 공정을 통해 (ZnO)0.9(SnO2)0. 1 의 화학식을 가지는 ZTO 반도체액을 형성한다.
본 발명에 따른 제4 실시 예로 (ZnO)0.8(SnO2)0. 2 의 화학식을 가지는 ZTO 반도체액을 형성하기 위해 주석 아세테이트(Tin acetate)는 예로 들어 2.69g을 주입하며, 아연 아세테이트(Zinc acetate dihydrate)는 예로 들어 6.72g을 주입한다. 이에 따라, 주석 아세테이트(Tin acetate)와 아연 아세테이트(Zinc acetate dihydrate)의 함량을 위와 같이 조절하여 주입하고 제1 실시 예와 동일하게 S12 단계 내지 S26 단계의 용액 공정을 통해 (ZnO)0.8(SnO2)0. 2 의 화학식을 가지는 ZTO 반도체액을 형성한다.
도 8a 및 도 8b는 본 발명의 제1 내지 제4 실시 예에 따라 형성한 반도체 박 막의 소자 물성 측정 결과를 도시한 그래프이고, 도 9는 제1 내지 제4 예에 따라 형성된 박막의 표면 및 단면도에 대해 주사전자 현미경(FE-SEM) 사진이다. 도 9에서 (a)의 사진은 제2 실시 예에 따라 형성된 박막의 표면이고, (b)의 사진은 제3 실시 예에 따라 형성된 박막의 표면이고, (c)의 사진은 제1 및 제4 실시 예에 따라 형성된 박막의 표면을 나타내고 있다.
제1 내지 제4 실시 예의 ZTO 반도체액을 이용하여 형성된 박막 트랜지스터의 전압-전류(V-I) 특성곡선은 X축 방향으로 박막 트랜지스터의 게이트 온 전압(VG)을 나타내고, 그 전압에 따른 박막 트랜지스터의 드레인 전류(Id)는 Y축 방향으로 나타낸다.
제1 내지 제4 실시 예에 따라 형성된 ZTO 반도체액을 도포하고 스핀코팅을 통해 제작된 ZTO 반도체막을 이용하여 박막 트랜지스터를 형성했다. 이때, 박막 트랜지스터를 형성하기 위해 반도체막의 소스 및 드레인 전극을 형성한 뒤, 이를 300℃의 수소 분위기에서 1분간 열처리한다. 또한, 반도체막의 채널 폭(W)은 5000㎛, 채널 길이(L)는 50㎛으로 형성하며, 채널 폭/채널 길이(W/L)의 ratio는 100으로 한다. 한편, ZTO 반도체액을 도포하고 스핀코팅으로 형성된 ZTO 반도체막을 500℃에서 열처리한다.
도 9을 참조하면, Sn 0%를 표시하고 있는 그래프는 Undoped Pure ZnO 반도체액을 사용하여 형성된 박막 트랜지스터의 전압-전류(V-I) 특성곡선이며, Sn 10%를표시하고 있는 그래프는 (ZnO)0.9(SnO2)0. 1 의 화학식을 가지는 ZTO 반도체액을 사용 하여 형성된 박막 트랜지스터의 전압-전류(V-I) 특성곡선이며, Sn 20%를 표시하고 있는 그래프는 (ZnO)0.8(SnO2)0. 2 의 화학식을 가지는 ZTO 반도체액을 사용하여 형성된 박막 트랜지스터의 전압-전류(V-I) 특성곡선이며, Sn 30%를 표시하고 있는 그래프는 (ZnO)0.7(SnO2)0. 3 의 화학식을 가지는 ZTO 반도체액을 사용하여 형성된 박막 트랜지스터의 전압-전류(V-I) 특성곡선이다. 이때, 제1 실시 예의 ZTO 반도체액을 사용하여 형성된 박막 트랜지스터는 0.5㎠/Vs의 빠른 이동도, 게이트 전압이 3V으로 작은 전압에서도 스위칭이 가능하며, 점멸비가 104 를 가질 수 있다.
이와 같이 본원 발명의 제1 내지 제4 실시 예에 따른 ZTO 반도체액을 사용하여 형성된 박막 트랜지스터는 도 9와 같은 각각에 따른 박막 트랜지스터의 전압-전류의 특성 곡선을 가진다. 따라서, 아연 아세테이트(Zinc acetate dihydrate)과 주석 아세테이트(Tin acetate)의 조성비를 다르게 주입하는 용액 공정으로 사용자가 원하는 박막 트랜지스터의 전압-전의 특성 곡선을 갖는 박막 트랜지스터를 용이하게 형성할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 본 발명의 실시 예에 따른 박막 트랜지스터를 나타낸 단면도이다.
도 2는 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법을 나타낸 순서도이다.
도 3a 내지 도 3e는 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 실시 예에 따른 ZTO 반도체액을 형성하는 용액 공정 방법의 순서도이다.
도 5는 ZTO 반도체막을 300℃, 400℃, 500℃, 600℃로 각각 열처리한 뒤 XRD를 분석한 결과를 나타낸 그래프이다.
도 6은 본 발명의 제1 실시 예에 따른 ZTO 반도체액의 점도를 나타낸 그래프이다.
도 7은 본 발명의 제1 실시 예에 따른 ZTO 반도체액의 열분석 결과이다.
도 8a 및 도 8b는 본 발명의 제1 내지 제4 실시 예에 따라 형성한 반도체 박막의 소자 물성 측정 결과를 도시한 그래프이다.
도 9는 제1 내지 제4 예에 따라 형성된 박막의 표면 및 단면도에 대해 주사전자 현미경(FE-SEM) 사진이다.
<도면의 주용 부분에 대한 부호 설명>
101 : 하부 기판 102 : 게이트 전극
106 : 게이트 절연막 108 : 소스 전극
110 : 드레인 전극 116 : 반도체막

Claims (12)

  1. 적어도 하나 이상의 금속 아세테이트와 졸 안정화제를 포함하는 것을 특징으로 하는 반도체액 조성물.
  2. 제1항에 있어서,
    상기 금속 아세테이트는 0.5 ~ 1mol/L로 고농도이며,
    상기 금속 아세테이트는 주성분 또는 보조성분으로 이루어지며, 주성분으로는 아연 아세테이트(Zinc acetate dihydrate)이며, 보조 성분으로는 주석(Sn), 인듐(In), 지르코늄(Zr), 갈륨(Ga) 원소로 이루지는 금속 아세테이트들 중 어느 하나의 금속 아세테이트 또는 상기 금속들로 이루어진 금속 아세테이트들을 혼합하여 형성하는 것을 특징으로 하는 반도체액 조성물.
  3. 제1항에 있어서
    상기 졸 안정화제는 아세트산(Acetic acid) 및 포름아미드(Formamide)이며. 상기 아세트산(Acetic acid)은 반도체액 조성물의 전체 용액의 100 중량부를 기준으로 5~15 중량부이며, 상기 포름아미드(Formamide)는 반도체액 조성물의 전체 용액의 100 중량부를 기준으로 3 ~ 9 중량부인 것을 특징으로 하는 반도체액 조성물.
  4. 제1항에 있어서,
    상기 용액 조성물을 기판 상에 도포한 후 적어도 한 번의 열처리 공정을 통해 반도체막으로 형성하며, 상기 반도체막은 박막 트랜지스터의 반도체막으로 이루어지는 것을 특징으로 하는 반도체액 조성물.
  5. 제4항에 있어서,
    상기 열처리 공정은 먼저 200℃ ~ 400℃ 공기 분위기에서 베이킹하고, 400℃ ~ 600℃ 공기 분위기에서 프리어닐링 한 뒤, 200℃ ~ 400℃ 수소 또는 질소 분위기에서 1분~5분간 최종 어닐링하는 것을 특징으로 하는 반도체액 조성물.
  6. 제1항에 있어서,
    상기 적어도 하나 이상의 금속 아세테이트는 아연 아세테이트와 주석 아세테이트로 이루어지며, 상기 아연 아세테이트와 주선 아세테이트의 몰 비율은 아연의 몰수를 100으로 할 때 주석 아세테이트가 11~100몰 인것을 특징으로 하는 반도체액 조성물.
  7. 혼합 유기 용매에 금속 아세테이트를 용해하고 교반하는 단계와;
    상기 혼합 유기 용매 및 금속 아세테이트가 혼합된 용액에 아연 아세테이트(Zinc acetate dihydrate)를 용해하고 교반하여 졸-겔 용액을 제조하는 단계와;
    상기 졸-겔 용액을 1차 열교반하며, 졸-겔 용액에 포함된 금속 아세테이트와 아연 아세테이트(Zinc acetate dihydrate) 용액 내 용해도를 향상시키는 산(Acid) 을 첨가하는 단계와;
    상기 졸-겔 용액의 부피를 검사하는 단계와;
    상기 졸-겔 용액에 졸-겔 용액의 안정성을 확보하는 졸 안정화제를 첨가하는 단계와;
    상기 졸 안정화제가 첨가된 상기 졸-겔 용액을 교반하는 단계를 포함하는 것을 특징으로 하는 반도체액 조성물의 제조 방법.
  8. 제7항에 있어서,
    상기 금속 아세테이트는 주석 아세테이트(Sn(CH3COO)4), 갈륨 아세테이트(Ga(CH3COO)3), 인듐 아세테이트(In(CH3COO)3), 지르코늄 아세테이트(ZrO(CH3COO)2)인 것을 특징으로 하는 반도체액 조성물의 제조 방법.
  9. 제7항에 있어서,
    상기 혼합 유기 용매는 에탄올아민(Ethanolamine) 및 2-메톡시에탄올(2-Methoxyethanol)이고, 상기 졸 안정화제는 포름아미드(Formamide)인 것을 특징으로 하는 반도체액 조성물의 제조 방법.
  10. 제7항에 있어서,
    상기 졸-겔 용액을 1차 열교반하며, 졸-겔 용액에 포함된 금속 아세테이트와 아연 아세테이트(Zinc acetate dihydrate) 용액 내 용해도를 향상시키는 산(Acid)을 첨가하는 단계는
    상기 졸-겔 용액을 온도가 30℃~90℃ 핫플레이트에서 1분~15분간 1차 열교반을 하며, 상기 산(Acid)은 아세트산(Acetic acid)를 사용하는 것을 특징으로 하는 반도체액 조성물의 제조 방법.
  11. 제10항에 있어서,
    상기 졸-겔 용액의 부피를 검사하는 단계에서 졸-겔 용액의 부피 검사 결과에 따라 1차 열교반 및 산 주입 단계 다음 단계로 2차 열교반 및 2-메톡시에탄올(2-Methoxyethanol)을 첨가하여 사용자가 원하는 졸-겔 용액의 부피로 조절하는 단계를 추가하며,
    상기 2차 열교반은 상기 1차 열교반의 핫플레이트와 동일한 온도로 1분~10분간하는 것을 특징으로 하는 반도체액 조성물의 제조 방법.
  12. 제7항에 있어서,
    상기 졸 안정화제가 첨가된 상기 졸-겔 용액을 교반하는 단계에서 교반 시간은 10시간~ 20시간을 교반하는 것을 특징으로 하는 반도체액 조성물의 제조 방법.
KR1020070113933A 2007-11-08 2007-11-08 반도체액 조성물 및 그의 제조 방법 KR101407298B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070113933A KR101407298B1 (ko) 2007-11-08 2007-11-08 반도체액 조성물 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113933A KR101407298B1 (ko) 2007-11-08 2007-11-08 반도체액 조성물 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090047863A true KR20090047863A (ko) 2009-05-13
KR101407298B1 KR101407298B1 (ko) 2014-06-13

Family

ID=40857145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113933A KR101407298B1 (ko) 2007-11-08 2007-11-08 반도체액 조성물 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101407298B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110010435A (ko) * 2009-07-24 2011-02-01 삼성전자주식회사 산화물 반도체 제조용 용액
KR101294313B1 (ko) * 2013-04-05 2013-08-07 주식회사 한택 적외선램프를 이용한 건조기와 이를 이용한 검사모듈
KR101447638B1 (ko) * 2010-08-26 2014-10-07 연세대학교 산학협력단 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179242A (ja) 2001-12-12 2003-06-27 National Institute Of Advanced Industrial & Technology 金属酸化物半導体薄膜及びその製法
KR100514346B1 (ko) * 2003-02-28 2005-09-13 한국과학기술연구원 투광성 전도막, 전도성 보호층의 조성물 및 그 제조방법
KR100593888B1 (ko) * 2003-11-24 2006-06-30 삼성전기주식회사 고용량 적층 세라믹 콘덴서의 유전체 박층 형성용하이브리드 졸 제조방법 및 이로부터 제조된 하이브리드 졸
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110010435A (ko) * 2009-07-24 2011-02-01 삼성전자주식회사 산화물 반도체 제조용 용액
KR101447638B1 (ko) * 2010-08-26 2014-10-07 연세대학교 산학협력단 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
KR101294313B1 (ko) * 2013-04-05 2013-08-07 주식회사 한택 적외선램프를 이용한 건조기와 이를 이용한 검사모듈

Also Published As

Publication number Publication date
KR101407298B1 (ko) 2014-06-13

Similar Documents

Publication Publication Date Title
CN102082170B (zh) 非晶态氧化物半导体材料、场效应晶体管和显示装置
US7768042B2 (en) Thin film transistor including titanium oxides as active layer and method of manufacturing the same
US7745267B2 (en) Method of fabricating active layer of thin film transistor
US10032923B2 (en) Metal oxide thin film, method for manufacturing the same, and solution for metal oxide thin film
US8536570B2 (en) Composition for oxide thin film, preparation method of the composition, methods for forming the oxide thin film using the composition, and electronic device using the composition
US20120037897A1 (en) Thin film transistor and method for manufacturing thin film transistor
US10461100B2 (en) Display device having a different type of oxide semiconductor transistor
CN103688364A (zh) 场效晶体管的制造方法及场效晶体管、显示装置、图像传感器及x射线传感器
US20120313096A1 (en) Oxide semiconductor composition and preparation method thereof, method of forming oxide semiconductor thin film, method of fabricating electronic device and electronic device fabricated thereby
US11843057B2 (en) Oxide semiconductor transistor having dual gate structure and method of fabricating the same
CN103608906A (zh) 非晶质氧化物薄膜的制造方法及薄膜晶体管
JP2011108739A (ja) 薄膜トランジスタ基板、その製造方法及び画像表示装置
Wang et al. Low power flexible organic thin film transistors with amorphous Ba0. 7Sr0. 3TiO3 gate dielectric grown by pulsed laser deposition at low temperature
CN101154588A (zh) 介电薄膜用组合物、使用其的金属氧化物介电薄膜及制法
WO2018076960A1 (en) Semiconductor thin-film and manufacturing method thereof, thin-film transistor, and display apparatus
KR101859621B1 (ko) 펨토 세컨드 레이저 프리어닐링을 이용한 산화물 트랜지스터 및 그 제조 방법
Ryu et al. Solution‐processed oxide semiconductors for low‐cost and high‐performance thin‐film transistors and fabrication of organic light‐emitting‐diode displays
KR101407298B1 (ko) 반도체액 조성물 및 그의 제조 방법
KR100960808B1 (ko) 산화물 반도체 박막 및 그 제조 방법
KR102376258B1 (ko) 산화물 반도체 박막
KR20200084653A (ko) CuI 채널층을 구비한 박막 트랜지스터 및 그 제조 방법
KR101820167B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR102082995B1 (ko) 산화물 반도체 형성용 용액 조성물, 산화물 반도체 및 상기 산화물 반도체를 포함하는 전자 소자
KR101801845B1 (ko) 산화물 반도체 제조 방법
KR20180106198A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 6