TWI659464B - Substrate processing method and memory medium - Google Patents

Substrate processing method and memory medium Download PDF

Info

Publication number
TWI659464B
TWI659464B TW105119433A TW105119433A TWI659464B TW I659464 B TWI659464 B TW I659464B TW 105119433 A TW105119433 A TW 105119433A TW 105119433 A TW105119433 A TW 105119433A TW I659464 B TWI659464 B TW I659464B
Authority
TW
Taiwan
Prior art keywords
substrate
processing
wafer
insulating layer
lower layer
Prior art date
Application number
TW105119433A
Other languages
English (en)
Other versions
TW201724234A (zh
Inventor
田中啓一
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201724234A publication Critical patent/TW201724234A/zh
Application granted granted Critical
Publication of TWI659464B publication Critical patent/TWI659464B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

抑制因旋轉之基板的表面與流體的摩擦而引起之基板的帶電。
去除存在於基板(W)之周緣部之表面絕緣層(例如熱氧化膜)的至少一部分，使導電性高於形成表面絕緣層之材料的下層(例如矽晶圓)露出。其後，一面藉由基板保持具來保持基板並使其旋轉，一面對基板進行處理。基板保持具中之至少與下層接觸的部位，係藉由導電性材料所形成。在基板處理工程中，產生於基板之表面絕緣層的電荷經由下層及基板保持具逃逸。

Description

基板處理方法及記憶媒體
本發明，係關於抑制因旋轉之基板的表面與流體的摩擦而引起之基板之帶電的技術。
在半導體裝置的製造中，係對半導體晶圓等的基板供給處理液，藉此，進行溼蝕刻、洗淨處理、塗佈膜形成處理等的各種液處理。在一面使基板旋轉，一面對基板供給處理液並對基板施予液處理時、使供給有處理液後的基板甩掉乾燥時等，因位於基板表面上的液體與基板表面之間的摩擦或基板表面與周圍氛圍之間的摩擦，可在基板表面產生摩擦帶電。當基板之表面電位因帶電而變高時，亦存在有發生形成於基板之元件之靜電破壞的情形。
在沖洗處理時，為了防止元件之靜電破壞，而已知使用使碳酸氣體或氨溶解於純水以具有導電性者來作為例如沖洗液。但是，酸性或鹼性的沖洗液，係依不同情形，存在有對構成元件之膜造成損傷的可能性。又，該方法，係無法充分地防止於甩乾處理時可能產生之因基板表面與周圍氛圍之間的摩擦而引起的帶電。
亦已知如下述者：以導電性構件形成旋轉夾盤之基板保持構件，使因摩擦而產生於基板表面的電荷經由導電性構件逃逸(參閱例如專利文獻1)。但是，該方法，係在基板表面的全體被絕緣性(介電性)材料覆蓋時，無法獲得充分的除電效果。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2003-092343號公報
本發明，係提供一種可抑制因旋轉之基板的表面與流體的摩擦而引起之基板之帶電的技術者。
根據本發明之一實施形態，提供一種基板處理方法，其特徵係，具備有：一工程，準備具有藉由絕緣性材料所形成之表面絕緣層的基板；底層露出工程，去除存在於前述基板之周緣部之前述表面絕緣層的至少一部分，使導電性高於形成前述表面絕緣層之材料的下層露出；及基板處理工程，一面藉由基板保持具來保持前述基板之前述下層露出的部分並使其旋轉，一面對前述基板進行處理，前述基板保持具之中的至少與前述下層接觸的部 位，係藉由導電性材料所形成，在前述基板處理工程中，使產生於前述基板之表面絕緣層的電荷經由前述下層及前述基板保持具逃逸。
又，根據本發明之其他實施形態，提供一種記憶媒體，其特徵係，記錄有程式，該程式，係在被用以控制基板液處理系統之動作的電腦所執行時，使前述電腦控制前述基板液處理系統而執行上述基板處理方法。
根據本發明之又另一實施形態，提供一種基板處理裝置，其特徵係，具備有：第1處理部，執行底層露出工程，該底層露出工程，係從具有藉由絕緣性材料所形成之表面絕緣層的基板，去除存在於前述基板之周緣部之前述表面絕緣層的至少一部分，使導電性高於形成前述表面絕緣層之材料的下層露出；及第2處理部，一面藉由基板保持具來保持前述基板之前述下層露出的部分並使其旋轉，一面對前述基板進行處理，前述第2處理部之前述基板保持具之中的至少與前述下層接觸的部位，係藉由導電性材料所形成，且構成為可使產生於前述基板之表面絕緣層的電荷經由前述下層及前述基板保持具逃逸。
根據本發明，可藉由事先去除表面絕緣層的方式，使產生於基板的電荷效率良好地經由基板保持具逃逸。
W‧‧‧基板(晶圓)、下層
SIL‧‧‧表面絕緣層
31、31B2‧‧‧基板保持具
16A‧‧‧第1處理部(斜角蝕刻單元)
16B‧‧‧第2處理部(藥液洗淨單元)
16C‧‧‧單一之處理部(處理單元)
[圖1]表示用以執行本發明之一實施形態之基板處理方法之基板處理系統之概略構成的圖。
[圖2]表示包含於上述基板處理系統之處理單元之概略構成的圖。
[圖3]表示使用來執行基板處理方法之斜角蝕刻單元之概略構成的圖。
[圖4]表示使用來執行基板處理方法之藥液洗淨單元之概略構成的圖。
[圖5]表示保持構件之一形態的概略面圖。
[圖6]表示保持構件之其他形態的概略面圖。
[圖7]表示實驗1之結果的圖表。
[圖8]表示實驗2之結果的圖表。
[圖9]表示確認ArF光阻之帶電傾向之實驗之結果的圖表。
[圖10]表示確認KrF光阻之帶電傾向之實驗之結果的圖表。
[圖11]表示整合了斜角蝕刻單元與藥液洗淨單元之單一之處理單元之概略構成的圖，且表示正執行藥液洗淨之狀態的圖。
[圖12]表示整合了斜角蝕刻單元與藥液洗淨單元之單一之處理單元之概略構成的圖，且表示正執行斜角蝕刻之狀態的圖。
圖1，係表示本實施形態之基板處理系統之概略構成的圖。以下，係為了明確位置關係，而規定彼此正交的X軸、Y軸及Z軸，並將Z軸正方向設成為垂直向上方向。
如圖1所示，基板處理系統1，係具備有搬入搬出站2與處理站3。搬入搬出站2與處理站3，係鄰接設置。
搬入搬出站2，係具備有載體載置部11與搬送部12。在載體載置部11，係載置有以水平狀態收容複數片基板(在本實施形態中為半導體晶圓(以下稱晶圓W))的複數個載體C。
搬送部12，係鄰接設置於載體載置部11，在內部具備有基板搬送裝置13與收授部14。基板搬送裝置13，係具備有保持晶圓W的晶圓保持機構。又，基板搬送裝置13，係可朝向水平方向及垂直方向移動及以垂直軸為中心旋轉，並使用晶圓保持機構，在載體C與收授部14之間進行晶圓W之搬送。
處理站3，係鄰接設置於搬送部12。處理站3，係具備有搬送部15與複數個處理單元16。複數個處理單元16，係並排設置於搬送部15的兩側。
搬送部15，係在內部具備有基板搬送裝置17。基板搬送裝置17，係具備有保持晶圓W的晶圓保持 機構。又，基板搬送裝置17，係可朝向水平方向及垂直方向移動及以垂直軸為中心旋轉，並使用晶圓保持機構，在收授部14與處理單元16之間進行晶圓W之搬送。
處理單元16，係對藉由基板搬送裝置17所搬送的晶圓W進行預定之基板處理。
又，基板處理系統1，係具備有控制裝置4。控制裝置4，係例如電腦，具備有控制部18與記憶部19。在記憶部19，係儲存有控制在基板處理系統1所執行之各種處理的程式。控制部18，係藉由讀出並執行記憶於記憶部19之程式的方式，控制基板處理系統1的動作。
另外，該程式，係亦可為記錄於可藉由電腦讀取的記憶媒體者，且亦可為從該記憶媒體安裝於控制裝置4的記憶部19者。作為可藉由電腦讀取之記憶媒體，係有例如硬碟(HD)、軟碟片(FD)、光碟(CD)、磁光碟(MO)、記憶卡等。
如上述般所構成的基板處理系統1，係首先，搬入搬出站2之基板搬送裝置13從載置於載體載置部11的載體C取出晶圓W，並將取出的晶圓W載置於收授部14。載置於收授部14的晶圓W，係藉由處理站3的基板搬送裝置17，從收授部14被取出，而搬入至處理單元16。
搬入至處理單元16的晶圓W，係在藉由處理單元16進行處理後，藉由基板搬送裝置17，從處理單元 16被搬出，而載置於收授部14。而且，載置於收授部14之處理完畢的晶圓W，係藉由基板搬送裝置13返回到載體載置部11的載體C。
如圖2所示，處理單元16，係具備有腔室20、基板保持機構30、處理流體供給部40及回收罩杯50。
腔室20，係收容有基板保持機構30、處理流體供給部40及回收罩杯50。在腔室20的頂部，係設置有FFU(Fan Filter Unit)21。FFU21，係在腔室20內形成降流。
基板保持機構30，係具備有保持部31、支柱部32及驅動部33。保持部31，係水平地保持晶圓W。支柱部32，係延伸於垂直方向的構件，基端部，係藉由驅動部33可旋轉地支撐，在前端部水平地支撐保持部31。驅動部33，係使支柱部32繞著垂直軸周圍旋轉。該基板保持機構30，係藉由使用驅動部33來使支柱部32旋轉的方式，使支撐於支柱部32的保持部31旋轉，藉此，使保持於保持部31的晶圓W旋轉。
處理流體供給部40，係對晶圓W供給處理流體。處理流體供給部40，係連接於處理流體供給源70。
回收罩杯50，係配置為包圍保持部31，以捕捉因保持部31之旋轉而從晶圓W飛散的處理液。在回收罩杯50的底部，係形成有排液口51，由回收罩杯50所捕捉的處理液，係從該排液口51被排出至處理單元16的 外部。又，在回收罩杯50的底部，係形成有將從FFU21所供給之氣體排出至處理單元16之外部的排氣口52。
在基板處理系統1的複數個處理單元16，係可包含有斜角蝕刻單元16A(參閱圖3)與藥液洗淨單元16B(參閱圖4)。
斜角蝕刻單元16A，係對晶圓W的周緣部供給斜角蝕刻用之藥液，藉此，進行將形成於包含有晶圓W之斜角部之周緣部的膜(本實施形態，係後述的表面絕緣層)去除的斜角蝕刻處理。
如圖3所示，斜角蝕刻單元16A，係具有：真空夾頭31A，作為圖2之與保持部31相對應的構成要素，吸附保持晶圓W的下面(背面)中央部；及至少1個藥液噴嘴(40A1，40A2)，作為圖2之與處理流體供給部40相對應的構成要素，對晶圓W的斜角部供給斜角蝕刻用之藥液。如圖3所示的實施形態，係在晶圓上面(元件形成面即表面)的周緣部與晶圓下面(未形成有元件的背面)的周緣部，分別設置有供給藥液的2個藥液噴嘴40A1，40A2。
斜角蝕刻單元16A，係作為圖2之與處理流體供給部40相對應的構成要素，可更具備有：沖洗噴嘴(未圖示)，對比來自各藥液噴嘴40A1，40A2的藥液朝晶圓W之著液位置更往半徑方向內側的位置供給沖洗液；及噴嘴(未圖示)，對比來自該沖洗噴嘴的沖洗液之著液位置更往半徑方向內側的位置供給乾燥用氣體例如氮 氣。
上述之部分以外之斜角蝕刻單元16A的構成，係與如圖2所示者相同。由於像這樣的斜角蝕刻單元16A，係對於該領域具有通常知識者為周知，因此，在本說明書中，係省略詳細說明。
藥液洗淨單元16B，係藉由對晶圓W之上面供給藥液的方式，進行將附著於基板上面之不要的物質(不要的金屬、氧化膜、污染物質等)去除的藥液洗淨處理。藥液洗淨處理所使用的藥液，雖係例示有SPM(H2SO4+H2O2)、DHF(HF+H2O)、SC-1(NH4OH+H2O2+H2O)、SC-2(HCl+H2O2+H2O)等，但並不限定於該些者。
如圖4所示，藥液洗淨單元16B，係作為圖2之與保持部31相對應的構成要素，具有：保持機構31B，構成為與晶圓W的周緣部接觸，保持基板。保持機構31B，係具有：底板31B1；及複數個保持構件31B2，設置於底板31B1的周緣部分。保持構件31B2，係與晶圓W的周緣部接觸，保持晶圓W。
藥液洗淨單元16B，係作為圖2之與處理流體供給部40相對應的構成要素，更具備有：藥液噴嘴40B1，對晶圓W之上面供給上述的藥液；沖洗噴嘴40B2，對晶圓W之上面供給沖洗液；及溶劑噴嘴40B3，對晶圓W之上面供給IPA(異丙醇)等的乾燥輔助溶劑。藥液洗淨單元16B，係作為圖2之與處理流體供給部40 相對應的構成要素，具有：至少1個背面噴嘴40B，對晶圓W之下面供給處理流體(例如沖洗液、乾燥用氣體)等。背面噴嘴40B4，係可藉由延伸於軸線方向之流體通路的上端開口，提供支柱部(旋轉軸)32內部。
詳細後述，藉由斜角蝕刻單元16A，在晶圓W的斜角部或端面，使具有相對高電導性之材料的層(以下稱為「導電層」)露出。保持構件31B2中之至少與導電層接觸的部分，係藉由導電性材料所形成。導電性材料，係不會因與晶圓的接觸進行磨耗而產生微粒，且可藉由不會被在處理單元所使用之處理液腐蝕而使污染物質溶出的材料，例如玻璃狀碳來形成。亦可僅在保持構件31B2的表面部，藉由塗佈等設置導電性材料。
在保持構件31B2與底板31B1之間，係確保電性導通，在保持部31(底板31B1)與支柱部32之間，係確保電性導通。斜角蝕刻單元16A的支柱部32，係接地，從晶圓W移動至保持構件31B2的電荷可經由支柱部32脫離。使電荷從支柱部32逃逸的路徑，係任意，例如亦可使電荷經由驅動部33逃逸。
其次，說明關於藉由基板處理系統1所進行之一連串的處理。
首先，將晶圓W的全體或晶圓W的廣泛範圍被由作為最上層(最表面層)的絕緣性材料所構成之層(以下，稱為「表面絕緣層」)覆蓋之處理對象的晶圓W搬入至斜角蝕刻單元16A。斜角蝕刻單元16A，係去除位 於斜角部的表面絕緣層，並使位於其下方之由導電性材料所構成的層(以下，稱為「導電層」)露出。
表面絕緣層之去除圖案，係可因應晶圓W與保持構件31B2的接觸位置來決定。亦即，至少只要去除存在有晶圓周緣部中之與保持構件31B2接觸的可能性之區域的表面絕緣層即可。
具體而言，係例如如圖4及圖5所示，為作為保持構件31B2之把持爪從側方推壓晶圓W的形式者，若把持爪在晶圓之端面(亦被稱為apex的部位)內的接觸點Cp與晶圓W接觸，則只要去除該接觸點Cp之附近區域的表面絕緣層即可。例如在圖5中，如陰影線所示，亦可使表面絕緣層SIL殘留。亦即，亦可不完全去除前斜角、後斜角(傾斜面)上的表面絕緣層。
另外，作為如圖5所示之保持構件31B2的把持爪，係可沿著設置於底板31B1之支銷34的周圍轉動。在支銷34的周圍設置有未圖示的彈簧，以將把持爪按壓於晶圓W的方式彈壓。把持爪所致之晶圓保持的解放，係藉由未圖示的按壓構件，如箭頭35所示，藉由推壓把持爪的方式來進行。
又，例如如圖6所示，晶圓W僅被載置於作為保持構件31B2的支撐銷上，若支撐銷在後斜角部內的接觸點Cp與晶圓W接觸，則只要去除該接觸點Cp之附近區域(後斜角)的表面絕緣層即可。亦即，亦可不去除晶圓W之上面側的表面絕緣層。例如在圖6中，如陰影 線所示，亦可使表面絕緣層SIL殘留。另外，在該情況下，亦可在斜角蝕刻單元16A不設置藥液噴嘴40A1(參閱圖3)。
如上述，在將因應保持構件31B2的保持形式所決定之區域內的表面絕緣層去除後，對晶圓W之周緣部進行沖洗處理及乾燥處理。其後，晶圓W，係從斜角蝕刻單元16A被搬送至藥液洗淨單元16B。
使搬入至藥液洗淨單元16B的晶圓W沿垂直軸周圍旋轉，且在該狀態下，對晶圓W的上面(元件形成面即表面)供給洗淨用藥液，藉此，進行藥液洗淨工程。其後，使晶圓W持續旋轉，對晶圓W的上面供給純水(DIW)，藉此，進行沖洗工程。其後，使晶圓W持續旋轉，對晶圓W的上面供給IPA，藉此，進行將殘留於晶圓W之上面的DIW置換成IPA的置換工程。其後，使晶圓持續旋轉(較佳，係增大旋轉速度)，藉此，進行使晶圓W乾燥的乾燥工程。
由於SPM、DHF、SC-1、SC-2等的藥液，係具有比較高的導電性，因此，在藥液洗淨工程時，晶圓W不會帶電。但是，其後，存在有如下述之可能性：在沖洗工程時，係因作用於從晶圓W之上面之中央部流向周緣部的DIW與晶圓W的上面之間的摩擦力，使晶圓W帶電，在置換工程時，亦因作用於IPA與晶圓W表面之間的摩擦力，使晶圓W帶電，又，在乾燥工程時，係因作用於晶圓W周圍氛圍與晶圓W表面之間的摩擦力，使晶 圓W帶電。
又，在進行從背面噴嘴40B4對旋轉的晶圓W下面吐出DIW之工程(通常，係與藥液洗淨工程、沖洗工程並行地進行)時，係晶圓W之元件形成面即上面會因感應充電而變得容易帶有正電荷。從防止元件受到靜電放電之損傷的觀點來看，像這樣之正電荷的帶電，係特別不佳的現象。
但是，本實施形態，係在執行藥液洗淨單元16B之一連串的處理工程之前，藉由斜角蝕刻單元16A，去除位於晶圓W上之與保持構件31B2接觸之部位的表面絕緣層，使導電層露出。因此，即便晶圓W因摩擦而產生電荷，亦在大量累積電荷之前，電荷會經由與導電層電性接觸的保持構件31B2而從晶圓W被去除。因此，可防止產生所累積之電荷的放電所致之晶圓W上的元件受到靜電放電之損傷。
[實施例1]
其次，根據具體的實施例，說明關於上述實施形態的效果。
[實驗1]
首先，說明關於針對晶圓周邊濕度及晶圓表面之疏水性與晶圓之帶電的關係進行確認的實驗結果。作為試料，準備了如下述二種類的晶圓，分別為：藉由熱氧化處理， 在表面形成有熱氧化膜(THOX)的矽晶圓(具有親水性表面的晶圓W)；及對具有該親水性表面之晶圓W，施予使用了HMDS(六甲基二矽烷)的疏水化處理者(具有疏水性表面的晶圓W)。該試料，係由作為表面絕緣層的THOX與其下層的導電層即矽晶圓本身之2層所構成的層積構造之最單純的模型。
對具有上述之親水性表面之晶圓W與具有疏水性表面之晶圓W的各晶圓，進行以下的處理。首先，將晶圓W搬入至具有與上述之藥液洗淨單元16B相同之構成的處理單元內，藉由具有前述之保持構件31B2的基板保持機構30來使其保持。一面以1000rpm來使晶圓W旋轉，一面從背面噴嘴40B4對晶圓W的下面中央部持續供給氮氣，每10秒進行晶圓W之上面之表面電位的測定。表面電位，係使用Quantox XP(KLA-Tencor公司之製品)來進行測定。在晶圓W的上面，係未供給處理液。如前述，該處理，係容易在晶圓W的上面產生感應充電。
藥液洗淨單元16B之腔室20內的濕度，係設成為2個水準，分別為與無塵室之通常濕度同水準的40%及超低濕度即1%或2.5%。超低濕度，係藉由從FFU21對腔室20內供給CDA(清淨乾空氣)的方式來加以實現。濕度之測定，係藉由設置於回收罩杯50(參閱圖2)之上部開口部附近的濕度計(未圖示)來進行測定。處理前之晶圓W的表面電位，係0.2V。
將實驗1之結果表示於圖7的圖表。在圖7的圖表中，縱軸為晶圓W的表面電位(V)，橫軸為晶圓W的旋轉時間，於每運轉時間，從左依序分別表示「濕度40%(HUM40%)、無疏水化處理(w/oHMDS)」、「濕度2.5%(HUM2.5%)、無疏水化處理(w/oHMDS)」、「濕度1.0%(HUM1.00%)、無疏水化處理(w/oHMDS)」、「濕度40%(HUM40%)、有疏水化處理(wHMDS)」之各條件下的表面電位。
如圖7的圖表所示，具有親水性表面的晶圓W，係除了旋轉時間30秒時以外，在所有的旋轉時間下，晶圓W之周邊濕度較高者其表面電位高。亦即，與對於防靜電而言，高濕度氛圍為有利的一般理論相反地，在晶圓W旋轉時，係具有高濕度氛圍者容易帶電的實驗結果。又，在具有親水性表面的晶圓W處於容易帶電之傾向的濕度40%氛圍中，對具有疏水性表面晶圓W進行相同處理後，表面電位，係以相當低的水準進行推移。
關於上述之實驗例1的結果，發明者，係有如下述般的想法。在腔室內的濕度比較高時(40%時)，係伴隨著晶圓W的旋轉，飄散在腔室內的水分與附著於晶圓表面的水分會相互干擾(產生摩擦)，而變得容易生成電荷。另一方面，在腔室內的濕度較低時，係飄散在腔室內的水分與附著於晶圓表面的水分幾乎不存在，因此，難以生成電荷。又，由於在晶圓W的表面為疏水性時，係即便腔室內的濕度比較高，水分亦難以附著於晶圓W 的表面，因此，即便存在有飄散在腔室內的水分，亦難以生成電荷。
[實驗2]
在上述實驗1中，在最容易產生帶電之「腔室20內濕度40%，晶圓之表面為親水性(無疏水化處理)」的情況下，進行如下述之試驗：確認關於與晶圓W之保持構件31B2的接觸部之表面絕緣層之去除的效果。除了將表面絕緣層去除、將晶圓的旋轉數設成為1000rpm及1500rpm的二個水準以外，實驗條件，係與實驗1相同。
將實驗2之結果表示於圖8的圖表。在圖8的圖表中，縱軸為晶圓W的表面電位(V)，橫軸為晶圓W的旋轉時間，於每運轉時間，從左依序分別表示「濕度40%、無去除絕緣層(w/oBC)、旋轉數1000rpm(與實驗1的結果相同)」、「有去除絕緣層(wBC)、旋轉數1000rpm」、「有去除絕緣層(wBC)、旋轉數1500rpm」之各條件下之表面電位的時間變化。由圖8的圖表可知，在去除了表面絕緣層時，係無關於旋轉數、旋轉時間，晶圓W之上面的表面電位都穩定在非常低的水準。
由上述之實驗例2的結果可知，藉由去除表面絕緣層的方式，可經由下層之導電層及保持構件31B2，從晶圓W去除產生於晶圓W之上面之絕緣層的電荷。因此，可防止電荷累積於晶圓。
另外，上述實驗1，2，雖係以最容易產生帶 電的條件進行，但藉由去除表面絕緣層的方式，即便在預期有晶圓W之帶電的其他條件下，亦可期待相同的帶電抑制效果。例如，在對前述之晶圓W的上面進行DIW沖洗工程及溶劑置換工程和甩掉乾燥工程時，雖亦預期有晶圓W之帶電，但在實施該些工程時，亦可期待上述之表面絕緣層的去除所致之帶電抑制效果。
另外，據認為在晶圓W之上面的DIW沖洗工程及溶劑置換工程中，在晶圓W之周圍的濕度為1%以下時，或基板之表面狀態是與純水的接觸角為90°以上時，期望更進一步之帶電抑制效果。
圖9及圖10，係表示如下述之試驗之結果的圖表：針對藉由熱氧化處理而在表面形成有熱氧化膜(THOX)的矽晶圓，進一步在熱氧化膜(THOX)上形成光阻膜，調查晶圓W之表面的帶電傾向。除了將晶圓W之周圍的濕度(處理單元內的濕度)設成為45%該點、將晶圓的旋轉數設成為1000rpm及2500rpm的二個水準以外，實驗條件，係與上述實驗2相同。
圖9，係表示光阻膜由ArF光阻(水之表面接觸角約90度)所構成時的結果；圖10，係表示光阻膜由KrF光阻(水之表面接觸角約60度)所構成時的結果。圖9、圖10之圖表的解讀方式，係與圖7、圖8相同。但是，所謂「control」，係指將晶圓W安裝於保持構件31B2後。從該試驗結果可知，接觸角大(疏水性高)之ArF光阻者會比接觸角小(疏水性低)之KrF光阻更難以 帶電。該結果，雖係對表面的熱氧化膜進行HMDS所致之疏水化處理者，但與比未進行疏水化處理更難以帶電之實驗1的結果相匹配。
另外，在上述說明中，表面絕緣層雖係無機材料即熱氧化膜(SiO2)，但並不限定於此，若為有機材料(例如光阻、光阻上之反射防止膜等)時，亦對去除上述之晶圓周緣部的表面絕緣層是有用的。例如，在進行一面使晶圓旋轉，一面對表面形成有光阻之中疏水性稍低之KrF光阻(純水之接觸角為約60度)的膜之晶圓供給DIW的DIW沖洗工程時，或於高濕度氛圍下，對像這樣的晶圓進行甩掉乾燥工程時，係存在有使晶圓W帶電的可能性。像這樣的情況，亦在實施可產生上述帶電的工程之前，去除光阻膜之一部分，事先使下層之較高導電性的層露出，並在使該露出的層接觸於導電性之保持構件31B2的狀態下進行處理，藉此，可防止晶圓W之帶電。亦即，構成表面絕緣層與導電性高於形成表面絕緣層之材料之下層的材料，係可任意組合。
在上述實施形態中，導電性高於形成表面絕緣層之材料的下層雖係矽晶圓本身，但並不限定於此，下層，係亦可為藉由任意之成膜製程所形成的膜。
在上述實施形態中，雖係藉由一面使晶圓W旋轉，一面對晶圓W之周緣部供給可溶解絕緣層之藥液(熱氧化膜(SiO2)時，係氫氟酸；光阻時，係光阻用之溶劑)的濕式製程來進行表面絕緣層之去除，但並不限定 於此。絕緣層之去除，係可使用半導體製造的技術領域中用於去除不要之表面層之習知的任意方法，例如乾蝕刻、雷射加工、機械性研磨。
在上述實施形態中，絕緣層去除處理與其後之晶圓的處理(洗淨處理等)雖係以設置於一個殼體內之各別的處理單元來執行，但並不限定於此，亦可藉由設置於半導體裝置製造工廠之不同場所之各別的處理單元來進行。在該情況下，上述之一連串的處理，係亦可於控制設置於半導體裝置製造工廠之多數個處理裝置之主電腦的控制下進行。在該情況下，亦可藉由主電腦，加以實現與具備有前述之控制部18與記憶部19之控制裝置4相同的控制功能。
又，亦可在單一之處理單元執行底層露出工程與其後之晶圓的處理。圖11及圖12，表示可執行像這樣之處理之處理單元16C的概略構成。圖11及圖12的處理單元16C，係具備有基板保持機構31C，該基板保持機構31C，係具備有機械性把持機構及真空吸附機構兩者。該保持機構31C，係與如圖4所示的保持機構31B相同地，具有底板31B1’、保持構件31B2’、支柱部32’及驅動部33’。在基板保持機構31C之底板31B1’的中央部，係形成有凹部36，在該凹部36中，收容有與如圖3所示之真空夾頭31A大致相同構成的真空夾頭31A’。從真空夾頭31A’延伸於下方的支柱部32”，係收容於空洞的內部，該空洞，係延伸於形成在從底板31B1’延伸於下方之支柱 部32’內的垂直方向。支柱部32’與支柱部32”，雖係可於垂直方向相對移動，但非相對旋轉地連接。可藉由驅動部33’，使支柱部32’與支柱部32”兩者旋轉。支柱部32”，係可藉由未圖示的升降機構進行升降。
如圖12所示，在使保持晶圓W之真空夾頭31A’上升的狀態下，晶圓W便旋轉，從被保持於移動至晶圓W周緣部附近之噴嘴夾持器42的噴嘴40A1’、40A2’，對晶圓W的周緣部供給用以進行底層露出工程(斜角蝕刻等)所需的處理流體(藥液、沖洗液、乾燥用氣體)。底層露出工程結束後，真空夾頭31A’便下降，其次，保持構件31B2’保持晶圓W，其次，真空夾頭31A’釋放晶圓W，其次，真空夾頭31A’進一步下降而收納於凹部36(圖11)。在該狀態下，晶圓W便旋轉，從移動至晶圓W中央部之上方的噴嘴40’，對晶圓W供給用以進行晶圓W之液處理(例如洗淨處理、蝕刻處理等)所需的處理流體。像這樣藉由使用整合了斜角蝕刻單元16A與藥液洗淨單元16B之單一之處理單元的方式，可實現工程數的減少、搬送時間的減少等。
成為上述處理之對象的基板，係不限定於半導體晶圓，亦可為玻璃基板、陶瓷基板等其他種類的基板。

Claims (9)

  1. 一種基板處理方法，其特徵係，具備有：一工程，準備具有藉由絕緣性材料所形成之表面絕緣層的基板；底層露出工程，去除存在於前述基板之周緣部之前述表面絕緣層的至少一部分且可能與基板保持具接觸的區域，使導電性高於形成前述表面絕緣層之材料的下層露出；藉由前述基板保持具來保持前述基板之前述下層露出的部分之工程；及基板處理工程，一面藉由前述基板保持具來使前述基板旋轉，一面對前述基板進行處理，前述基板保持具之中的至少與前述下層接觸的部位，係藉由導電性材料所形成，在前述基板處理工程中，使產生於前述基板之表面絕緣層的電荷經由前述下層及前述基板保持具逃逸。
  2. 如申請專利範圍第1項之基板處理方法，其中，前述基板處理工程，係包含有：液處理工程，對旋轉之前述基板的中心部供給處理液，並對前述基板施予液處理；或乾燥工程，藉由使前述基板旋轉的方式，從前述基板甩掉並去除已供給至前述基板的處理液。
  3. 如申請專利範圍第1項之基板處理方法，其中，前述基板處理工程，係包含有：乾燥工程，藉由使前述基板旋轉的方式，從前述基板甩掉並去除已供給至前述基板的處理液，前述絕緣性材料為親水性材料。
  4. 如申請專利範圍第1項之基板處理方法，其中，前述底層露出工程，係藉由如下述方式來進行：一面使前述基板旋轉，一面僅對前述基板之周緣部供給可溶解前述絕緣性材料的藥液。
  5. 一種記憶媒體，其特徵係，記錄有程式，該程式，係在被用以控制基板液處理系統之動作的電腦所執行時，使前述電腦控制前述基板液處理系統而執行如申請專利範圍第1~4項中任一項之基板處理方法。
  6. 一種基板處理裝置，其特徵係，具備有：第1處理部，執行底層露出工程，該底層露出工程，係從具有藉由絕緣性材料所形成之表面絕緣層的基板，去除存在於前述基板之周緣部之前述表面絕緣層的至少一部分，使導電性高於形成前述表面絕緣層之材料的下層露出；及第2處理部，一面藉由基板保持具來保持前述基板之前述下層露出的部分並使其旋轉，一面對前述基板進行處理，前述第2處理部之前述基板保持具之中的至少與前述下層接觸的部位，係藉由導電性材料所形成，且構成為可使產生於前述基板之表面絕緣層的電荷經由前述下層及前述基板保持具逃逸。
  7. 如申請專利範圍第6項之基板處理裝置，其中，在前述底層露出工程中，使前述基板之端面的下層露出，前述基板保持具，係具有：把持爪，與前述基板的前述端面接觸。
  8. 如申請專利範圍第6項之基板處理裝置，其中，在前述底層露出工程中，使前述基板之背面之傾斜面的下層露出，前述基板保持具，係具有：支撐構件，在前述基板之前述傾斜面上的接觸點，與前述基板接觸。
  9. 如申請專利範圍第6~7項中任一項之基板處理裝置，其中，整合前述第1處理部及前述第2處理部，以形成單一的處理部。
TW105119433A 2015-07-02 2016-06-21 Substrate processing method and memory medium TWI659464B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015133662A JP6502198B2 (ja) 2015-07-02 2015-07-02 基板処理方法および記憶媒体
JP2015-133662 2015-07-02

Publications (2)

Publication Number Publication Date
TW201724234A TW201724234A (zh) 2017-07-01
TWI659464B true TWI659464B (zh) 2019-05-11

Family

ID=57684426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119433A TWI659464B (zh) 2015-07-02 2016-06-21 Substrate processing method and memory medium

Country Status (4)

Country Link
US (1) US10002754B2 (zh)
JP (1) JP6502198B2 (zh)
KR (1) KR102573015B1 (zh)
TW (1) TWI659464B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6541492B2 (ja) * 2015-07-29 2019-07-10 東京エレクトロン株式会社 液処理方法および液処理装置
US10658221B2 (en) 2017-11-14 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer cleaning apparatus and method for cleaning semiconductor wafer
EP3858961A1 (en) 2020-01-28 2021-08-04 The Procter & Gamble Company Cleaning product
KR102547860B1 (ko) * 2020-08-10 2023-06-23 세메스 주식회사 기판 지지 부재 및 이를 구비하는 기판 처리 장치 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092343A (ja) * 2001-09-17 2003-03-28 Dainippon Screen Mfg Co Ltd 基板保持機構、ならびにそれを用いた基板処理装置および基板処理方法
US7410885B2 (en) * 2005-07-29 2008-08-12 Advanced Micro Devices, Inc. Method of reducing contamination by removing an interlayer dielectric from the substrate edge

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340548A (ja) * 2004-05-28 2005-12-08 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP5157075B2 (ja) * 2006-03-27 2013-03-06 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
JP5327144B2 (ja) * 2010-06-16 2013-10-30 東京エレクトロン株式会社 処理装置及び処理方法
JP6289241B2 (ja) * 2013-06-20 2018-03-07 東京エレクトロン株式会社 液処理方法、液処理装置及び記憶媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092343A (ja) * 2001-09-17 2003-03-28 Dainippon Screen Mfg Co Ltd 基板保持機構、ならびにそれを用いた基板処理装置および基板処理方法
US7410885B2 (en) * 2005-07-29 2008-08-12 Advanced Micro Devices, Inc. Method of reducing contamination by removing an interlayer dielectric from the substrate edge

Also Published As

Publication number Publication date
KR20170004876A (ko) 2017-01-11
JP2017017221A (ja) 2017-01-19
JP6502198B2 (ja) 2019-04-17
US10002754B2 (en) 2018-06-19
US20170004993A1 (en) 2017-01-05
TW201724234A (zh) 2017-07-01
KR102573015B1 (ko) 2023-08-31

Similar Documents

Publication Publication Date Title
US10998183B2 (en) Substrate cleaning apparatus, substrate cleaning system, substrate cleaning method and memory medium
JP5977727B2 (ja) 基板洗浄方法、基板洗浄システムおよび記憶媒体
JP6000822B2 (ja) 基板洗浄方法および基板洗浄システム
US9799538B2 (en) Substrate cleaning system
CN107437517B (zh) 基板清洗方法、基板清洗系统以及存储介质
KR102605399B1 (ko) 기판 처리 방법 및 기판 처리 장치
TWI659464B (zh) Substrate processing method and memory medium
JP6992131B2 (ja) 基板洗浄装置、基板処理装置、基板洗浄方法および基板処理方法
JP6279037B2 (ja) 基板洗浄方法および基板洗浄システム
TW201841212A (zh) 基板處理裝置、基板處理方法及電腦可讀取之記錄媒體
JP2014140085A (ja) 基板洗浄システム、基板洗浄方法および記憶媒体
JP6603487B2 (ja) 基板処理装置および基板処理方法
TW201811453A (zh) 基板洗淨裝置及具備其之基板處理裝置
JP6831889B2 (ja) 基板処理装置および基板処理方法
JP7437154B2 (ja) 基板処理装置、および、基板処理方法
JP6571253B2 (ja) 基板処理方法および基板処理装置
TWI808006B (zh) 基板乾燥裝置、基板處理裝置及基板乾燥方法
JP7262594B2 (ja) 塗布、現像装置
TWI830205B (zh) 基板處理方法以及基板處理裝置
TWI830265B (zh) 基板處理方法以及基板處理裝置
JP2004072120A (ja) 現像方法及び現像装置及び液処理方法及び液処理装置
JP2024018422A (ja) 基板洗浄装置、および、基板洗浄方法
KR20220059998A (ko) 기판 처리 장치
JP2023156015A (ja) 基板洗浄装置及び基板処理方法
JP2017112239A (ja) 基板処理方法、基板処理システム、基板処理装置、及び基板処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体