KR20170004876A - 기판 처리 방법, 기판 처리 장치 및 기억 매체 - Google Patents

기판 처리 방법, 기판 처리 장치 및 기억 매체 Download PDF

Info

Publication number
KR20170004876A
KR20170004876A KR1020160081656A KR20160081656A KR20170004876A KR 20170004876 A KR20170004876 A KR 20170004876A KR 1020160081656 A KR1020160081656 A KR 1020160081656A KR 20160081656 A KR20160081656 A KR 20160081656A KR 20170004876 A KR20170004876 A KR 20170004876A
Authority
KR
South Korea
Prior art keywords
substrate
wafer
processing
lower layer
insulating layer
Prior art date
Application number
KR1020160081656A
Other languages
English (en)
Other versions
KR102573015B1 (ko
Inventor
케이이치 타나카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170004876A publication Critical patent/KR20170004876A/ko
Application granted granted Critical
Publication of KR102573015B1 publication Critical patent/KR102573015B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

회전하는 기판의 표면과 유체와의 마찰에 기인한 기판의 대전을 억제한다. 기판(W)의 주연부에 존재하는 표면 절연층(예를 들면 열 산화막) 중 적어도 일부를 제거하여, 표면 절연층을 형성하는 재료보다 도전성이 높은 하층(예를 들면 실리콘 웨이퍼)을 노출시킨다. 이 후, 기판 유지구에 의해 기판을 유지하여 회전시키면서, 기판에 대하여 처리를 행한다. 기판 유지구 중 적어도 하층과 접촉하는 부위는 도전성 재료에 의해 형성되어 있다. 기판 처리 공정에 있어서, 기판의 표면 절연층에 발생한 전하가 하층 및 기판 유지구를 개재하여 방출된다.

Description

기판 처리 방법, 기판 처리 장치 및 기억 매체 {SUBSTRATE PROCESSING METHOD, SUBSTRATE PROCESSING APPARATUS AND RECORDING MEDIUM}
본 발명은 회전하는 기판의 표면과 유체와의 마찰에 기인한 기판의 대전을 억제하는 기술에 관한 것이다.
반도체 장치의 제조에 있어서는, 반도체 웨이퍼 등의 기판에 대하여 처리액을 공급함으로써, 웨트 에칭, 세정 처리, 도포막 형성 처리 등의 다양한 액 처리가 행해진다. 기판을 회전시키면서 기판에 처리액을 공급하여 기판에 액 처리를 실시할 때, 처리액이 공급된 후의 기판을 털어내기 건조시킬 때 등에, 기판 표면 상에 있는 액체와 기판 표면 간의 마찰 혹은 기판 표면과 주위 분위기 간의 마찰에 의해, 기판 표면에 마찰 대전이 발생할 수 있다. 대전에 의해 기판의 표면 전위가 높아지면, 기판에 형성된 디바이스의 정전 파괴가 발생하는 경우도 있다.
린스 처리 시 디바이스의 정전 파괴를 방지하기 위하여, 예를 들면 린스액으로서, 순수에 탄산 가스 또는 암모니아를 용해시킴으로써 도전성을 갖게 한 것을 이용하는 것이 알려져 있다. 그러나, 산성 또는 알칼리성의 린스액은, 경우에 따라서는 디바이스를 구성하는 막에 데미지를 줄 가능성이 있다. 또한 이 방법에서는, 털어내기 건조 시 발생할 수 있는 기판 표면과 주위 분위기 간의 마찰에 기인하는 대전을 충분히 방지할 수는 없다.
스핀 척의 기판 유지 부재를 도전성 부재로 형성하고, 마찰에 의해 기판 표면에 발생한 전하를, 도전성 부재를 개재하여 방출시키는 것도 알려져 있다(예를 들면 특허 문헌 1을 참조). 그러나 이 방법에서는, 기판 표면의 전체가 절연성(유전성) 재료에 의해 덮여 있는 것과 같은 경우에는 충분한 제전 효과가 얻어지지 않는다.
일본특허공개공보 2003-092343호
본 발명은 회전하는 기판의 표면과 유체와의 마찰에 기인한 기판의 대전을 억제할 수 있는 기술을 제공하는 것이다.
본 발명의 일실시 형태에 따르면, 절연성 재료에 의해 형성된 표면 절연층을 가지는 기판을 준비하는 공정과, 상기 기판의 주연부에 존재하는 상기 표면 절연층 중 적어도 일부를 제거하여, 상기 표면 절연층을 형성하는 재료보다 도전성이 높은 하층을 노출시키는 하지 노출 공정과, 기판 유지구에 의해 상기 기판의 상기 하층이 노출된 부분을 유지하여 회전시키면서, 상기 기판에 대하여 처리를 행하는 기판 처리 공정을 구비하고, 상기 기판 유지구 중 적어도 상기 하층과 접촉하는 부위는 도전성 재료에 의해 형성되어 있고, 상기 기판 처리 공정에 있어서, 상기 기판의 표면 절연층에 발생한 전하를 상기 하층 및 상기 기판 유지구를 개재하여 방출하는 기판 처리 방법이 제공된다.
또한 본 발명의 다른 실시 형태에 따르면, 기판 액 처리 시스템의 동작을 제어하기 위한 컴퓨터에 의해 실행되었을 때, 상기 컴퓨터가 상기 기판 액 처리 시스템을 제어하여 상기의 기판 처리 방법을 실행시키는 프로그램이 기록된 기억 매체가 제공된다.
본 발명의 또 다른 실시 형태에 따르면, 절연성 재료에 의해 형성된 표면 절연층을 가지는 기판으로부터, 상기 기판의 주연부에 존재하는 상기 표면 절연층 중 적어도 일부를 제거하여, 상기 표면 절연층을 형성하는 재료보다 도전성이 높은 하층을 노출시키는 하지 노출 공정을 실행하는 제 1 처리부와, 기판 유지구에 의해 상기 기판의 상기 하층이 노출된 부분을 유지하여 회전시키면서, 상기 기판에 대하여 처리를 행하는 제 2 처리부를 구비하고, 상기 제 2 처리부의 상기 기판 유지구 중 적어도 상기 하층과 접촉하는 부위는 도전성 재료에 의해 형성되어 있고, 상기 기판의 표면 절연층에 발생한 전하를 상기 하층 및 상기 기판 유지구를 개재하여 방출할 수 있도록 구성되어 있는 기판 처리 장치가 제공된다.
본 발명에 따르면, 표면 절연층을 제거해 둠으로써, 기판에 발생한 전하를 기판 유지구를 개재하여 효율 좋게 방출할 수 있다.
도 1은 본 발명의 일실시 형태에 따른 기판 처리 방법을 실행하기 위한 기판 처리 시스템의 개략 구성을 나타내는 도이다.
도 2는 상기 기판 처리 시스템에 포함되는 처리 유닛의 개략 구성을 나타내는 도이다.
도 3은 기판 처리 방법의 실행에 이용하는 베벨 에칭 유닛의 개략 구성을 나타내는 도이다.
도 4는 기판 처리 방법의 실행에 이용하는 약액 세정 유닛의 개략 구성을 나타내는 도이다.
도 5는 유지 부재의 일 형태를 나타내는 개략면도이다.
도 6은 유지 부재의 다른 형태를 나타내는 개략면도이다.
도 7은 실험 1의 결과를 나타내는 그래프이다.
도 8은 실험 2의 결과를 나타내는 그래프이다.
도 9는 ArF 레지스트의 대전 경향을 확인하는 실험의 결과를 나타내는 그래프이다.
도 10은 KrF 레지스트의 대전 경향을 확인하는 실험의 결과를 나타내는 그래프이다.
도 11은 베벨 에칭 유닛과 약액 세정 유닛을 통합한 단일의 처리 유닛의 개략 구성을 나타내는 도이며, 약액 세정을 실행하고 있는 상태를 나타내는 도이다.
도 12는 베벨 에칭 유닛과 약액 세정 유닛을 통합한 단일의 처리 유닛의 개략 구성을 나타내는 도이며, 베벨 에칭을 실행하고 있는 상태를 나타내는 도이다.
도 1은 본 실시 형태에 따른 기판 처리 시스템의 개략 구성을 나타내는 도면이다. 이하에서는, 위치 관계를 명확하게 하기 위하여, 서로 직교하는 X축, Y축 및 Z축을 규정하고, Z축 정방향을 연직 상향 방향으로 한다.
도 1에 나타내는 바와 같이, 기판 처리 시스템(1)은 반입반출 스테이션(2)과 처리 스테이션(3)을 구비한다. 반입반출 스테이션(2)과 처리 스테이션(3)은 인접하여 마련된다.
반입반출 스테이션(2)은 캐리어 배치부(11)와 반송부(12)를 구비한다. 캐리어 배치부(11)에는 복수 매의 기판, 본 실시 형태에서는 반도체 웨이퍼(이하 웨이퍼(W))를 수평 상태로 수용하는 복수의 캐리어(C)가 배치된다.
반송부(12)는 캐리어 배치부(11)에 인접하여 마련되고, 내부에 기판 반송 장치(13)와 전달부(14)를 구비한다. 기판 반송 장치(13)는 웨이퍼(W)를 유지하는 웨이퍼 유지 기구를 구비한다. 또한, 기판 반송 장치(13)는 수평 방향 및 연직 방향으로의 이동 및 연직축을 중심으로 하는 선회가 가능하고, 웨이퍼 유지 기구를 이용하여 캐리어(C)와 전달부(14) 사이에서 웨이퍼(W)의 반송을 행한다.
처리 스테이션(3)은 반송부(12)에 인접하여 마련된다. 처리 스테이션(3)은 반송부(15)와 복수의 처리 유닛(16)을 구비한다. 복수의 처리 유닛(16)은 반송부(15)의 양측에 배열되어 마련된다.
반송부(15)는 내부에 기판 반송 장치(17)를 구비한다. 기판 반송 장치(17)는 웨이퍼(W)를 유지하는 웨이퍼 유지 기구를 구비한다. 또한, 기판 반송 장치(17)는 수평 방향 및 연직 방향으로의 이동 및 연직축을 중심으로 하는 선회가 가능하고, 웨이퍼 유지 기구를 이용하여 전달부(14)와 처리 유닛(16) 사이에서 웨이퍼(W)의 반송을 행한다.
처리 유닛(16)은, 기판 반송 장치(17)에 의해 반송되는 웨이퍼(W)에 대하여 정해진 기판 처리를 행한다.
또한, 기판 처리 시스템(1)은 제어 장치(4)를 구비한다. 제어 장치(4)는 예를 들면 컴퓨터이며, 제어부(18)와 기억부(19)를 구비한다. 기억부(19)에는 기판 처리 시스템(1)에 있어서 실행되는 각종 처리를 제어하는 프로그램이 저장된다. 제어부(18)는 기억부(19)에 기억된 프로그램을 읽어내어 실행함으로써 기판 처리 시스템(1)의 동작을 제어한다.
또한, 이러한 프로그램은 컴퓨터에 의해 판독 가능한 기억 매체에 기록되어 있던 것으로서, 그 기억 매체로부터 제어 장치(4)의 기억부(19)에 인스톨된 것이어도 좋다. 컴퓨터에 의해 판독 가능한 기억 매체로서는, 예를 들면 하드 디스크(HD), 플렉시블 디스크(FD), 컴팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등이 있다.
상기한 바와 같이 구성된 기판 처리 시스템(1)에서는, 우선 반입반출 스테이션(2)의 기판 반송 장치(13)가, 캐리어 배치부(11)에 배치된 캐리어(C)로부터 웨이퍼(W)를 취출하고, 취출된 웨이퍼(W)를 전달부(14)에 배치한다. 전달부(14)에 배치된 웨이퍼(W)는, 처리 스테이션(3)의 기판 반송 장치(17)에 의해 전달부(14)로부터 취출되어, 처리 유닛(16)에 반입된다.
처리 유닛(16)에 반입된 웨이퍼(W)는 처리 유닛(16)에 의해 처리된 후, 기판 반송 장치(17)에 의해 처리 유닛(16)으로부터 반출되어, 전달부(14)에 배치된다. 그리고, 전달부(14)에 배치된 처리가 끝난 웨이퍼(W)는 기판 반송 장치(13)에 의해 캐리어 배치부(11)의 캐리어(C)에 복귀된다.
도 2에 나타내는 바와 같이, 처리 유닛(16)은 챔버(20)와 기판 유지 기구(30)와 처리 유체 공급부(40)와 회수컵(50)을 구비한다.
챔버(20)는 기판 유지 기구(30)와 처리 유체 공급부(40)와 회수컵(50)을 수용한다. 챔버(20)의 천장부에는 FFU(Fan Filter Unit)(21)가 마련된다. FFU(21)는 챔버(20) 내에 다운 플로우를 형성한다.
기판 유지 기구(30)는 유지부(31)와 지주부(32)와 구동부(33)를 구비한다. 유지부(31)는 웨이퍼(W)를 수평으로 유지한다. 지주부(32)는 연직 방향으로 연장되는 부재이며, 기단부가 구동부(33)에 의해 회전 가능하게 지지되고, 선단부에 있어서 유지부(31)를 수평으로 지지한다. 구동부(33)는 지주부(32)를 연직축 둘레로 회전시킨다. 이러한 기판 유지 기구(30)는 구동부(33)를 이용하여 지주부(32)를 회전시킴으로써 지주부(32)에 지지된 유지부(31)를 회전시키고, 이에 의해, 유지부(31)에 유지된 웨이퍼(W)를 회전시킨다.
처리 유체 공급부(40)는 웨이퍼(W)에 대하여 처리 유체를 공급한다. 처리 유체 공급부(40)는 처리 유체 공급원(70)에 접속된다.
회수컵(50)은 유지부(31)를 둘러싸도록 배치되고, 유지부(31)의 회전에 의해 웨이퍼(W)로부터 비산하는 처리액을 포집한다. 회수컵(50)의 바닥부에는 배액부(51)가 형성되어 있고, 회수컵(50)에 의해 포집된 처리액은 이러한 배액부(51)로부터 처리 유닛(16)의 외부에 배출된다. 또한, 회수컵(50)의 바닥부에는 FFU(21)로부터 공급되는 기체를 처리 유닛(16)의 외부에 배출하는 배기구(52)가 형성된다.
기판 처리 시스템(1)의 복수의 처리 유닛(16)에는 베벨 에칭 유닛(16A)(도 3 참조)과 약액 세정 유닛(16B)(도 4 참조)을 포함시킬 수 있다.
베벨 에칭 유닛(16A)은 웨이퍼(W)의 주연부에 베벨 에칭용의 약액을 공급함으로써, 웨이퍼(W)의 베벨부를 포함하는 주연부에 형성된 막(본 실시 형태에서는 후술하는 표면 절연층)을 제거하는 베벨 에칭 처리를 행한다.
도 3에 나타내는 바와 같이, 베벨 에칭 유닛(16A)은, 도 2의 유지부(31)에 대응하는 구성 요소로서, 웨이퍼(W)의 하면(이면) 중앙부를 흡착 유지하는 진공 척(31A)과, 도 2의 처리 유체 공급부(40)에 대응하는 구성 요소로서, 웨이퍼(W)의 베벨부에 베벨 에칭용의 약액을 공급하는 적어도 하나의 약액 노즐(40A1, 40A2)을 가진다. 도 3에 나타내는 실시 형태에서는, 웨이퍼 상면(디바이스 형성면인 표면)의 주연부와 웨이퍼 하면(디바이스가 형성되지 않은 이면)의 주연부에 각각 약액을 공급하는 두 개의 약액 노즐(40A1, 40A2)이 마련되어 있다.
베벨 에칭 유닛(16A)은 도 2의 처리 유체 공급부(40)에 대응하는 구성 요소로서, 또한 각 약액 노즐(40A1, 40A2)로부터의 약액의 웨이퍼(W)에의 착액 위치보다 반경 방향 내측의 위치에 린스액을 공급하는 린스 노즐(도시하지 않음)과, 이 린스 노즐로부터의 린스액의 착액 위치보다 반경 방향 내측의 위치에 건조용 가스 예를 들면 질소 가스를 공급하는 노즐(도시하지 않음)을 구비할 수 있다.
상술한 부분 이외의 베벨 에칭 유닛(16A)의 구성은 도 2에 나타낸 것과 동일하다. 이러한 베벨 에칭 유닛(16A)은 당업자에 있어서 주지이므로, 본 명세서에서는 상세한 설명을 생략한다.
약액 세정 유닛(16B)은, 웨이퍼(W)의 상면에 약액을 공급함으로써, 기판 상면에 부착된 불필요한 물질(불필요한 금속, 산화막, 오염 물질 등)을 제거하는 약액 세정 처리를 행한다. 약액 세정 처리에 이용되는 약액은 SPM(H2SO4 ＋ H2O2), DHF(HF ＋ H2O), SC-1(NH4OH ＋ H2O2 ＋ H2O), SC-2(HCl ＋ H2O2 ＋ H2O) 등이 예시되는데, 이들에 한정되는 것은 아니다.
도 4에 나타내는 바와 같이, 약액 세정 유닛(16B)은, 도 2의 유지부(31)에 대응하는 구성 요소로서, 웨이퍼(W)의 주연부와 접촉하여 기판을 유지하도록 구성된 유지 기구(31B)를 가지고 있다. 유지 기구(31B)는 베이스 플레이트(31B1)와, 베이스 플레이트(31B1)의 주연 부분에 마련된 복수의 유지 부재(31B2)를 가지고 있다. 유지 부재(31B2)는 웨이퍼(W)의 주연부와 접촉하여 웨이퍼(W)를 유지한다.
약액 세정 유닛(16B)은 또한, 도 2의 처리 유체 공급부(40)에 대응하는 구성 요소로서, 상기의 약액을 웨이퍼(W)의 상면에 공급하는 약액 노즐(40B1)과, 린스액을 웨이퍼(W)의 상면에 공급하는 린스 노즐(40B2)과, IPA(이소프로필 알코올) 등의 건조 보조 용제를 웨이퍼(W)의 상면에 공급하는 용제 노즐(40B3)을 구비하고 있다. 약액 세정 유닛(16B)은, 도 2의 처리 유체 공급부(40)에 대응하는 구성 요소로서, 웨이퍼(W)의 하면에 처리 유체(예를 들면 린스액, 건조용 가스) 등을 공급하는 적어도 하나의 이면 노즐(40B4)을 가지고 있다. 이면 노즐(40B4)은 지주부(회전축)(32) 내부를 축선 방향으로 연장되는 유체 통로의 상단 개구에 의해 마련될 수 있다.
상세는 후술하는데, 베벨 에칭 유닛(16A)에 의해, 웨이퍼(W)의 베벨부 또는 단면에는 비교적 전기 전도성이 높은 재료의 층(이하 '도전층'이라고 함)이 노출된다. 유지 부재(31B2) 중 적어도 도전층과 접촉하는 부분은 도전성 재료에 의해 형성되어 있다. 도전성 재료는 웨이퍼와의 접촉에 의해 마모되어 파티클을 발생시키는 경우가 없고, 또한 처리 유닛에서 사용되는 처리액에 의해 침지되어 오염 물질을 용출시키는 경우가 없는 재료, 예를 들면 글라스 형상 카본에 의해 형성할 수 있다. 유지 부재(31B2)의 표면부에만 코팅 등에 의해 도전성 재료를 마련해도 된다.
유지 부재(31B2)와 베이스 플레이트(31B1)의 사이에는 전기적 도통이 확보되어 있고, 유지 기구(31B)(베이스 플레이트(31B1))와 지주부(32)의 사이에는 전기적 도통이 확보되어 있다. 약액 세정 유닛(16B)의 지주부(32)는 접지되어 있고, 웨이퍼(W)로부터 유지 부재(31B2)로 이동한 전하가 지주부(32)를 개재하여 방출될 수 있도록 되어 있다. 지주부(32)로부터 전하를 방출하는 경로는 임의이며, 예를 들면 구동부(33)를 개재하여 전하를 방출해도 된다.
이어서, 기판 처리 시스템(1)에 의해 행해지는 일련의 처리에 대하여 설명한다.
먼저, 웨이퍼(W)의 전체 또는 웨이퍼(W)의 넓은 범위가, 최상층(최표면층)으로서의 절연성 재료로 이루어지는 층(이하, '표면 절연층'이라고 함)에 의해 덮여 있는 처리 대상의 웨이퍼(W)를, 베벨 에칭 유닛(16A)으로 반입한다. 베벨 에칭 유닛(16A)에서는, 베벨부에 있는 표면 절연층을 제거하고, 그 아래에 있는, 도전성 재료로 이루어지는 층(이하, '도전층'이라고 함)을 노출시킨다.
표면 절연층의 제거 패턴은, 웨이퍼(W)와 유지 부재(31B2)의 접촉 위치에 따라 결정할 수 있다. 즉, 적어도, 웨이퍼 주연부 중 유지 부재(31B2)와 접촉할 가능성이 있는 영역의 표면 절연층이 제거되어 있으면 된다.
구체적으로, 예를 들면 도 4 및 도 5에 나타내는 바와 같이, 유지 부재(31B2)로서의 파지 클로가 웨이퍼(W)를 측방으로부터 누르는 형식의 것이며, 파지 클로가 웨이퍼의 단면(apex라고도 불리는 부위) 내의 접촉점(Cp)에서 웨이퍼(W)와 접촉한다면, 당해 접촉점(Cp)의 근방 영역의 표면 절연층이 제거되어 있으면 된다. 예를 들면 도 5 중에서 해칭으로 나타나는 바와 같이 표면 절연층(SIL)을 남겨도 된다. 즉, 프런트 베벨, 백 베벨(경사면) 상의 표면 절연층은 완전히 제거되어 있지 않아도 된다.
또한, 도 5에 나타내는 유지 부재(31B2)로서의 파지 클로는, 베이스 플레이트(31B1)에 마련된 핀(34)의 둘레로 회동 가능하다. 핀(34)의 주위에 파지 클로를 웨이퍼(W)에 누르도록 힘을 가하는 도시하지 않은 스프링이 마련되어 있다. 파지 클로에 의한 웨이퍼 유지의 해방은, 도시하지 않은 압압 부재에 의해 화살표(35)로 나타내는 바와 같이 파지 클로를 누름으로써 행해진다.
또한 예를 들면 도 6에 나타내는 바와 같이, 웨이퍼(W)가 유지 부재(31B2)로서의 지지 핀 상에 단순히 배치되고, 지지 핀이 백 베벨부 내의 접촉점(Cp)에서 웨이퍼(W)와 접촉한다면, 당해 접촉점(Cp)의 근방 영역(백 베벨)의 표면 절연층이 제거 되어 있으면 된다. 즉, 웨이퍼(W)의 상면측의 표면 절연층은 제거되어 있지 않아도 된다. 예를 들면 도 6 중에서 해칭으로 나타나는 바와 같이 표면 절연층(SIL)을 남겨도 된다. 또한 이 경우, 베벨 에칭 유닛(16A)에 약액 노즐(40A1)(도 3 참조)을 마련하지 않아도 된다.
상술한 바와 같이, 유지 부재(31B2)의 유지 형식에 따라 결정된 영역 내의 표면 절연층을 제거한 후, 웨이퍼(W)의 주연부에 대한 린스 처리 및 건조 처리가 행해진다. 이 후, 웨이퍼(W)는 베벨 에칭 유닛(16A)으로부터 약액 세정 유닛(16B)으로 반송된다.
약액 세정 유닛(16B)으로 반입된 웨이퍼(W)를 연직 축선 둘레로 회전시키고, 이 상태에서 웨이퍼(W)의 상면(디바이스 형성면인 표면)에 세정용 약액을 공급함으로써 약액 세정 공정이 행해진다. 이 후, 웨이퍼(W)를 계속 회전시킨 채로 웨이퍼(W)의 상면에 순수(DIW)를 공급함으로써, 린스 공정이 행해진다. 이 후, 웨이퍼(W)를 계속 회전시킨 채로, 웨이퍼(W)의 상면에 IPA를 공급함으로써, 웨이퍼(W)의 상면에 잔류하는 DIW를 IPA로 치환하는 치환 공정이 행해진다. 이 후, 웨이퍼를 계속 회전시킴으로써(바람직하게는 회전 속도를 증가시켜), 웨이퍼(W)를 건조시키는 건조 공정이 행해진다.
SPM, DHF, SC-1, SC-2 등의 약액은 비교적 높은 도전성을 가지고 있기 때문에, 약액 세정 공정 시에 웨이퍼(W)가 대전되지 않는다. 그러나 이 후, 린스 공정 시에 있어서는 웨이퍼(W)의 상면의 중앙부로부터 주연부를 향해 흐르는 DIW와 웨이퍼(W)의 상면 간에 작용하는 마찰력에 의해 웨이퍼(W)에 대전이 발생하고, 치환 공정 시에 있어서도 IPA와 웨이퍼(W) 표면 간에 작용하는 마찰력에 의해 웨이퍼(W)에 대전이 발생한다. 또한 건조 공정 시에는 웨이퍼(W) 주위 분위기와 웨이퍼(W) 표면과의 사이에 작용하는 마찰력에 의해 웨이퍼(W)에 대전이 발생할 가능성이 있다.
또한, 이면 노즐(40B4)로부터 회전하는 웨이퍼(W) 하면으로 DIW를 토출하는 공정(통상은 약액 세정 공정, 린스 공정과 병행하여 행해짐)을 행하고 있는 경우에는, 웨이퍼(W)의 디바이스 형성면인 상면이, 유도 대전에 의해 양의 전하가 대전되기 쉽게 된다. 이러한 양의 전하의 대전은, 디바이스의 정전 파괴 방지의 관점으로부터는 특히 바람직하지 않다.
그러나 본 실시 형태에 있어서는, 약액 세정 유닛(16B)에 있어서의 일련의 처리 공정을 실행하기 전에, 베벨 에칭 유닛(16A)에 의해, 웨이퍼(W) 상의 유지 부재(31B2)와 접촉하는 부위에 있는 표면 절연층을 제거하여, 도전층을 노출시키고 있다. 이 때문에, 마찰에 의해 웨이퍼(W)에 전하가 발생해도, 그것이 대량으로 축적되기 전에, 도전층과 전기적으로 접촉하는 유지 부재(31B2)를 개재하여 전하가 웨이퍼(W)로부터 제거된다. 이 때문에, 축적된 전하의 방전에 의한 웨이퍼(W) 상의 디바이스의 정전 파괴가 발생하는 것을 방지할 수 있다.
<실험예 1>
이어서, 구체적 실험예에 기초하여 상기 실시 형태의 효과에 대하여 설명한다.
[실험 1]
먼저, 웨이퍼 주변 습도 및 웨이퍼 표면의 소수성과 웨이퍼의 대전과의 관계에 대하여 확인한 실험 결과에 대하여 설명한다. 시료로서, 열 산화 처리에 의해 표면에 열 산화막(THOX)을 형성한 실리콘 웨이퍼(친수성 표면을 가지는 웨이퍼(W))와, 이 친수성 표면을 가지는 웨이퍼(W)에 대하여 HMDS(헥사메틸디실라잔)를 이용한 소수화 처리를 실시한 것(소수성 표면을 가지는 웨이퍼(W))의 두 종류의 웨이퍼를 준비했다. 이 시료는, 표면 절연층으로서의 THOX와, 그 하층의 도전층인 실리콘 웨이퍼 자체의 2 층으로 이루어지는 적층 구조의 가장 단순한 모델이다.
상기의 친수성 표면을 가지는 웨이퍼(W)와 소수성 표면을 가지는 웨이퍼(W)의 각각에 대하여 이하의 처리를 행했다. 먼저, 웨이퍼(W)를, 상술한 약액 세정 유닛(16B)과 동일한 구성을 가지는 처리 유닛 내로 반입하고, 전술한 유지 부재(31B2)를 가지는 기판 유지 기구(30)에 의해 유지시켰다. 웨이퍼(W)를 1000 rpm으로 회전시키면서, 이면 노즐(40B4)로부터 웨이퍼(W)의 하면 중앙부에 질소 가스를 계속 공급하고, 웨이퍼(W)의 상면의 표면 전위의 측정을 10 초마다 행했다. 표면 전위는 Quantox XP(KLA-Tencor사의 제품)를 이용하여 측정했다. 웨이퍼(W)의 상면에는 처리액은 공급하고 있지 않다. 전술한 바와 같이, 이 처리에서는 웨이퍼(W)의 상면에 유도 대전이 발생하기 쉽다.
약액 세정 유닛(16B)의 챔버(20) 내의 습도는, 클린룸의 통상 습도와 동일 수준인 40 %와, 초저 습도인 1 % 또는 2.5 %의 2 수준으로 했다. 초저 습도는 FFU(21)으로부터 CDA(클린 드라이 에어)를 챔버(20) 내에 공급함으로써 실현했다. 습도의 측정은 회수 컵(50)(도 2 참조)의 상부 개구부 근방에 마련한 습도계(도시하지 않음)에 의해 측정했다. 처리 전에 있어서의 웨이퍼(W)의 표면 전위는 0.2 V였다.
도 7의 그래프에 실험 1의 결과를 나타낸다. 도 7의 그래프에 있어서, 종축은 웨이퍼(W)의 표면 전위(V), 횡축은 웨이퍼(W)의 회전 시간이며, 회전 시간마다, 좌측으로부터 차례로 '습도 40 %(HUM 40 %), 소수화 처리 없음(w/o HMDS)', '습도 2.5 %(HUM 2.5 %), 소수화 처리 없음(w/o HMDS)', '습도 1.0 %(HUM 1.00 %), 소수화 처리 없음(w/o HMDS)', '습도 40 %(HUM 40 %), 소수화 처리 있음(w HMDS)'의 각 조건에서의 표면 전위를 각각 나타내고 있다.
도 7의 그래프에 나타내는 바와 같이, 친수성 표면을 가지는 웨이퍼(W)는, 회전 시간 30 초인 때를 제외하고, 모든 회전 시간에서 웨이퍼(W)의 주변 습도가 높은 편이 표면 전위가 높았다. 즉, 대전 방지에는 고습도 분위기가 유리하다고 하는 일반론과는 반대로, 웨이퍼(W)가 회전하고 있는 경우에는 고습도 분위기인 편이 대전되기 쉽다고 하는 실험 결과였다. 또한, 친수성 표면을 가지는 웨이퍼(W)가 대전되기 쉬운 경향에 있었던 습도 40 % 분위기에 있어서, 소수성 표면을 가지는 웨이퍼(W)에 대하여 동일한 처리를 행한 바, 표면 전위는 상당히 낮은 수준으로 추이하고 있었다.
상기의 실험 1의 결과에 대하여 발명자는 이하의 같이 상정하고 있다. 챔버 내의 습도가 비교적 높을 때(40 %일 때)에는, 웨이퍼(W)의 회전에 수반하여, 챔버 내를 떠도는 수분과, 웨이퍼 표면에 부착되어 있는 수분이 서로 간섭하여(마찰이 발생하여), 전하가 생성되기 쉽게 되어 있다. 한편, 챔버 내의 습도가 낮은 경우에는, 챔버 내를 떠도는 수분 및 웨이퍼 표면에 부착되어 있는 수분이 거의 없고, 이 때문에 전하가 생성되기 어렵게 되어 있다. 또한, 웨이퍼(W)의 표면이 소수성인 경우에는, 챔버 내의 습도가 비교적 높아도, 웨이퍼(W)의 표면에 수분이 부착되기 어렵기 때문에, 챔버 내를 감도는 수분이 있었다 하더라도, 전하가 생성되기 어렵게 되어 있다.
[실험 2]
상기 실험 1에 있어서 대전이 가장 발생하기 쉬웠던 '챔버(20) 내 습도 40 %, 웨이퍼의 표면이 친수성(소수화 처리 없음)'의 경우에 있어서, 웨이퍼(W)의 유지 부재(31B2)와의 접촉부의 표면 절연층의 제거의 효과에 대하여 확인하는 시험을 행했다. 표면 절연층을 제거한 것, 웨이퍼의 회전수를 1000 rpm 및 1500 rpm의 2 수준으로 한 것을 제외하고, 실험 조건은 실험 1과 동일하다.
도 8의 그래프에 실험 2의 결과를 나타낸다. 도 8의 그래프에 있어서, 종축은 웨이퍼(W)의 표면 전위(V), 횡축은 웨이퍼(W)의 회전 시간이며, 회전 시간마다, 좌측으로부터 차례로 '습도 40%, 절연층 제거 없음(w/o BC), 회전수 1000 rpm(실험 1의 결과와 동일함)', '절연층 제거 있음(w BC), 회전수 1000 rpm', '절연층 제거 있음(w BC), 회전수 1500 rpm'의 각 조건에서의 표면 전위의 시간 변화를 각각 가리키고 있다. 도 8의 그래프로부터 명백한 바와 같이, 표면 절연층을 제거한 경우에는, 회전수, 회전 시간에 관계없이, 웨이퍼(W)의 상면의 표면 전위가 매우 낮은 레벨로 안정되어 있었다.
상기의 실험 2의 결과로부터 명백한 바와 같이, 표면 절연층을 제거함으로써, 웨이퍼(W)의 상면의 절연층에 발생한 전하를 하층의 도전층 및 유지 부재(31B2)를 개재하여 웨이퍼(W)로부터 제거하는 것이 가능해진다. 이 때문에, 전하가 웨이퍼에 축적 되는 것을 방지할 수 있다.
또한 상기 실험 1, 2는, 대전이 가장 발생하기 쉬운 조건에서 행했지만, 표면 절연층을 제거함으로써, 웨이퍼(W)의 대전이 예상되는 그 외의 조건 하에서도 동일한 대전 억제 효과를 기대할 수 있다. 예를 들면, 전술한 웨이퍼(W)의 상면에 대한 DIW 린스 공정 및 용제 치환 공정, 그리고 털어내기 건조 공정 시에도 웨이퍼(W)의 대전이 예상되는데, 이들 공정을 실시할 때에도, 상술한 표면 절연층의 제거에 의한 대전 억제 효과를 기대할 수 있다.
또한 웨이퍼(W)의 상면의 DIW 린스 공정 및 용제 치환 공정에 있어서, 웨이퍼(W)의 주위의 습도가 1 % 이하인 경우, 혹은 기판의 표면 상태가 순수와의 접촉각이 90˚ 이상인 경우에는, 대전 억제 효과가 더 기대된다고 상정된다.
도 9 및 도 10은 열 산화 처리에 의해 표면에 열 산화막(THOX)을 형성한 실리콘 웨이퍼에 대하여, 열 산화막(THOX) 상에 레지스트막을 더 형성하고, 웨이퍼(W)의 표면의 대전 경향을 조사하는 시험의 결과를 나타내는 그래프이다. 웨이퍼(W)의 주위의 습도(처리 유닛 내의 습도)를 45 %로 한 점, 웨이퍼의 회전수를 1000 rpm 및 2500 rpm의 2 수준으로 한 것을 제외하고, 실험 조건은 상기 실험 2와 동일하다.
도 9는 레지스트막이 ArF 레지스트(물의 표면 접촉각이 약 90 도)로 이루어지는 경우, 도 10은 레지스트막이 KrF 레지스트(물의 표면 접촉각이 약 60 도)로 이루어지는 경우의 결과를 나타내고 있다. 도 9, 도 10의 그래프를 보는 방법은 도 7, 도 8과 동일하다. 단, 'control'이라고 하는 것은, 웨이퍼(W)를 유지 부재(31B2)에 세팅한 직후이다. 이 시험 결과로부터, 접촉각이 큰(소수성이 높은) ArF 레지스트가, 접촉각 이 작은(소수성의 낮은) KrF 레지스트보다 대전되기 어려운 것을 알 수 있다. 이 결과는, 표면의 열 산화막에 HMDS에 의한 소수화 처리를 행한 것이, 소수화 처리를 행하지 않은 것보다 대전되기 어렵다고 하는 실험 1의 결과와 정합하고 있다.
또한 상기 설명에서는, 표면 절연층이 무기 재료인 열 산화막(SiO2)이었지만 이에 한정되지 않고, 유기 재료(예를 들면 레지스트, 레지스트 상의 반사 방지막 등)인 경우에도, 상술한 웨이퍼 주연부의 표면 절연층을 제거하는 것은 유익하다. 예를 들면, 레지스트 중, 소수성이 약간 낮은 KrF 레지스트(순수의 접촉각이 약 60 도)의 막이 표면에 형성되어 있는 웨이퍼에 웨이퍼를 회전시키면서 DIW를 공급하는 DIW 린스 공정을 행한 경우, 혹은 이러한 웨이퍼에 대하여 고습도 분위기 하에서 털어내기 건조 공정을 행한 경우에는, 웨이퍼에 대전이 발생할 가능성이 있다. 이러한 경우에도, 상기 대전이 발생할 수 있는 공정을 실시하기 전에 레지스트막의 일부를 제거하여 하층의 보다 도전성이 높은 층을 노출시켜 두고, 이 노출시킨 층을 도전성의 유지 부재(31B2)에 접촉시킨 상태에서 처리를 행함으로써, 웨이퍼(W)의 대전을 방지할 수 있다. 즉, 표면 절연층과 표면 절연층을 형성하는 재료보다 도전성이 높은 하층을 구성하는 재료의 조합은 임의이다.
상기 실시 형태에서는, 표면 절연층을 형성하는 재료보다 도전성이 높은 하층이 실리콘 웨이퍼 자체였지만, 이에 한정되지 않고, 하층은, 임의의 성막 프로세스에 의해 형성된 막이어도 된다.
상기 실시 형태에서는, 표면 절연층의 제거를, 웨이퍼(W)를 회전시키면서 웨이퍼(W)의 주연부에 절연층을 용해할 수 있는 약액(열 산화막(SiO2)의 경우는 불산, 레지스트의 경우는 레지스트용의 용제)을 공급하는 웨트 프로세스에 의해 행했지만, 이에 한정되지 않는다. 절연층의 제거는, 반도체 제조의 기술 분야에서 불필요한 표면층을 제거하기 위하여 이용되고 있는 공지의 임의의 방법, 예를 들면 드라이 에칭, 레이저-가공, 기계 연마를 이용할 수 있다.
상기 실시 형태에서는, 하지 노출 공정과, 그 후의 웨이퍼의 처리(세정 처리 등)가 하나의 하우징 내에 마련된 각각 별도의 처리 유닛에서 실행되었지만, 이에 한정되는 것이 아니고, 반도체 장치 제조 공장의 상이한 장소에 마련된 각각 별도의 처리 유닛에 의해 행해도 된다. 이 경우, 상술한 일련의 처리는, 반도체 장치 제조 공장에 마련된 다수의 처리 장치를 제어하는 호스트 컴퓨터의 제어 하에서 행해도 된다. 이 경우, 호스트 컴퓨터에 의해, 전술한 제어부(18)와 기억부(19)를 구비한 제어 장치(4)와 동일한 제어 기능을 실현해도 된다.
또한, 하지 노출 공정과, 그 후의 웨이퍼의 처리를 단일의 처리 유닛에서 실행해도 된다. 이러한 처리를 실행할 수 있는 처리 유닛(16C)의 개략 구성이 도 11 및 도 12에 나타나 있다. 도 11 및 도 12의 처리 유닛(16C)은, 기계적 파지 기구 및 진공 흡착 기구의 양방을 구비하는 유지 기구(31C)를 구비한다. 이 유지 기구(31C)는, 도 4에 나타낸 유지 기구(31B)와 마찬가지로, 베이스 플레이트(31B1')와 유지 부재(31B2')와 지주부(32')와 구동부(33')를 가지고 있다. 유지 기구(31C)의 베이스 플레이트(31B1')의 중앙부에는 오목부(36)가 형성되고, 이 오목부(36) 내에, 도 3에 나타낸 진공 척(31A)과 대략 동일한 구성의 진공 척(31A')이 수용되어 있다. 진공 척(31A')으로부터 하방으로 연장되는 지주부(32”)는, 베이스 플레이트(31B1')로부터 하방으로 연장되는 지주부(32') 내에 형성된 연직 방향으로 연장되는 공동의 내부에 수용되어 있다. 지주부(32')와 지주부(32”)는 연직 방향으로 상대 이동 가능하지만, 상대 회전 불가능하게 연결되어 있다. 지주부(32') 및 지주부(32”)의 양방을 구동부(33')에 의해 회전시키는 것이 가능하다. 지주부(32”)는 도시하지 않은 승강 기구에 의해 승강할 수 있다.
도 12에 나타내는 바와 같이, 웨이퍼(W)를 유지하는 진공 척(31A')을 상승시킨 상태에서 웨이퍼(W)가 회전하고, 웨이퍼(W) 주연부 근방으로 이동해 온 노즐 홀더(42)에 유지된 노즐(40A1’, 40A2')로부터 하지 노출 공정(베벨 에칭 등)을 행하기 위하여 필요한 처리 유체(약액, 린스액, 건조용 가스)가 웨이퍼(W)의 주연부로 공급된다. 하지 노출 공정의 종료 후, 진공 척(31A')이 하강하고, 이어서 유지 부재(31B2')가 웨이퍼(W)를 유지하고, 이어서 진공 척(31A')이 웨이퍼(W)를 놓아주고, 이어서 진공 척(31A')이 더 하강하여 오목부(36) 내에 들어간다(도 11). 이 상태에서, 웨이퍼(W)가 회전하고, 웨이퍼(W) 중앙부의 상방으로 이동해 온 노즐(40')로부터 웨이퍼(W)의 액 처리(예를 들면 세정 처리, 에칭 처리 등)를 행하기 위하여 필요한 처리 유체가 웨이퍼(W)로 공급된다. 이와 같이 베벨 에칭 유닛(16A)과 약액 세정 유닛(16B)을 통합한 단일의 처리 유닛을 이용함으로써, 공정 수의 삭감, 반송 시간의 삭감 등을 실현할 수 있다.
상술한 처리의 대상이 되는 기판은 반도체 웨이퍼에 한정되는 것은 아니며, 글라스 기판, 세라믹 기판 등의 다른 종류의 기판이어도 된다.
W : 기판(웨이퍼), 하층
SIL : 표면 절연층
31, 31B2 : 기판 유지구
16A : 제 1 처리부(베벨 에칭 유닛)
16B : 제 2 처리부(약액 세정 유닛)
16C : 단일의 처리부(처리 유닛)

Claims (9)

  1. 절연성 재료에 의해 형성된 표면 절연층을 가지는 기판을 준비하는 공정과,
    상기 기판의 주연부에 존재하는 상기 표면 절연층 중 적어도 일부를 제거하여, 상기 표면 절연층을 형성하는 재료보다 도전성이 높은 하층을 노출시키는 하지 노출 공정과,
    기판 유지구에 의해 상기 기판의 상기 하층이 노출된 부분을 유지하여 회전시키면서, 상기 기판에 대하여 처리를 행하는 기판 처리 공정
    을 구비하고,
    상기 기판 유지구 중 적어도 상기 하층과 접촉하는 부위는 도전성 재료에 의해 형성되어 있고, 상기 기판 처리 공정에 있어서, 상기 기판의 표면 절연층에 발생한 전하를 상기 하층 및 상기 기판 유지구를 개재하여 방출하는 기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 기판 처리 공정은, 회전하는 상기 기판의 중심부에 처리액을 공급하여 상기 기판에 액 처리를 실시하는 액 처리 공정, 또는, 상기 기판에 이미 공급된 처리액을 상기 기판을 회전시킴으로써 상기 기판으로부터 털어내기 제거하는 건조 공정을 포함하는 기판 처리 방법.
  3. 제 1 항에 있어서,
    상기 기판 처리 공정은, 상기 기판에 이미 공급된 처리액을 상기 기판을 회전시킴으로써 상기 기판으로부터 털어내기 제거하는 건조 공정을 포함하고, 상기 절연성 재료가 친수성 재료인 기판 처리 방법.
  4. 제 1 항에 있어서,
    상기 하지 노출 공정은, 상기 기판을 회전시키면서 상기 기판의 주연부에만 상기 절연성 재료를 용해할 수 있는 약액을 공급함으로써 행해지는 기판 처리 방법.
  5. 기판 액 처리 시스템의 동작을 제어하기 위한 컴퓨터에 의해 실행되었을 때, 상기 컴퓨터가 상기 기판 액 처리 시스템을 제어하여 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 기판 처리 방법을 실행시키는 프로그램이 기록된 기억 매체.
  6. 절연성 재료에 의해 형성된 표면 절연층을 가지는 기판으로부터, 상기 기판의 주연부에 존재하는 상기 표면 절연층 중 적어도 일부를 제거하여, 상기 표면 절연층을 형성하는 재료보다 도전성이 높은 하층을 노출시키는 하지 노출 공정을 실행하는 제 1 처리부와,
    기판 유지구에 의해 상기 기판의 상기 하층이 노출된 부분을 유지하여 회전시키면서, 상기 기판에 대하여 처리를 행하는 제 2 처리부를 구비하고,
    상기 제 2 처리부의 상기 기판 유지구 중 적어도 상기 하층과 접촉하는 부위는 도전성 재료에 의해 형성되어 있고, 상기 기판의 표면 절연층에 발생한 전하를 상기 하층 및 상기 기판 유지구를 개재하여 방출할 수 있도록 구성되어 있는 기판 처리 장치.
  7. 제 6 항에 있어서,
    상기 하지 노출 공정에서 상기 기판의 단면의 하층이 노출되고, 상기 기판 유지구는, 상기 기판의 상기 단면과 접촉하는 파지 클로를 가지고 있는 기판 처리 장치.
  8. 제 6 항에 있어서,
    상기 하지 노출 공정에서 상기 기판의 이면의 경사면의 하층이 노출되고, 상기 기판 유지구는, 상기 기판의 상기 경사면 상의 접촉점에서 상기 기판과 접촉하는 지지 부재를 가지고 있는 기판 처리 장치.
  9. 제 6 항 또는 제 7 항에 있어서,
    상기 제 1 처리부 및 상기 제 2 처리부가 통합되어 단일의 처리부를 이루는 기판 처리 장치.
KR1020160081656A 2015-07-02 2016-06-29 기판 처리 방법, 기판 처리 장치 및 기억 매체 KR102573015B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-133662 2015-07-02
JP2015133662A JP6502198B2 (ja) 2015-07-02 2015-07-02 基板処理方法および記憶媒体

Publications (2)

Publication Number Publication Date
KR20170004876A true KR20170004876A (ko) 2017-01-11
KR102573015B1 KR102573015B1 (ko) 2023-08-31

Family

ID=57684426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160081656A KR102573015B1 (ko) 2015-07-02 2016-06-29 기판 처리 방법, 기판 처리 장치 및 기억 매체

Country Status (4)

Country Link
US (1) US10002754B2 (ko)
JP (1) JP6502198B2 (ko)
KR (1) KR102573015B1 (ko)
TW (1) TWI659464B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6541492B2 (ja) * 2015-07-29 2019-07-10 東京エレクトロン株式会社 液処理方法および液処理装置
US10658221B2 (en) 2017-11-14 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer cleaning apparatus and method for cleaning semiconductor wafer
EP3858961A1 (en) 2020-01-28 2021-08-04 The Procter & Gamble Company Cleaning product
KR102547860B1 (ko) * 2020-08-10 2023-06-23 세메스 주식회사 기판 지지 부재 및 이를 구비하는 기판 처리 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092343A (ja) 2001-09-17 2003-03-28 Dainippon Screen Mfg Co Ltd 基板保持機構、ならびにそれを用いた基板処理装置および基板処理方法
KR20070096976A (ko) * 2006-03-27 2007-10-02 가부시키가이샤 사무코 Ｓｉｍｏｘ 웨이퍼 제조 방법
KR20140147716A (ko) * 2013-06-20 2014-12-30 도쿄엘렉트론가부시키가이샤 액 처리 방법, 액 처리 장치 및 기억 매체

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340548A (ja) * 2004-05-28 2005-12-08 Renesas Technology Corp 半導体装置の製造方法および半導体装置
DE102005035728B3 (de) * 2005-07-29 2007-03-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand
JP5327144B2 (ja) * 2010-06-16 2013-10-30 東京エレクトロン株式会社 処理装置及び処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092343A (ja) 2001-09-17 2003-03-28 Dainippon Screen Mfg Co Ltd 基板保持機構、ならびにそれを用いた基板処理装置および基板処理方法
KR20070096976A (ko) * 2006-03-27 2007-10-02 가부시키가이샤 사무코 Ｓｉｍｏｘ 웨이퍼 제조 방법
KR20140147716A (ko) * 2013-06-20 2014-12-30 도쿄엘렉트론가부시키가이샤 액 처리 방법, 액 처리 장치 및 기억 매체

Also Published As

Publication number Publication date
TWI659464B (zh) 2019-05-11
JP2017017221A (ja) 2017-01-19
JP6502198B2 (ja) 2019-04-17
US10002754B2 (en) 2018-06-19
US20170004993A1 (en) 2017-01-05
TW201724234A (zh) 2017-07-01
KR102573015B1 (ko) 2023-08-31

Similar Documents

Publication Publication Date Title
JP6057334B2 (ja) 基板処理装置
JP6419053B2 (ja) 基板処理方法および基板処理装置
CN107026109B (zh) 基板清洗装置及方法、基板处理装置及方法
KR102573015B1 (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
KR20030097868A (ko) 표면장력 감소공정을 실시한 기판 준비장치 및 방법
US11024519B2 (en) Substrate processing apparatus, substrate processing method and computer readable recording medium
JP6992131B2 (ja) 基板洗浄装置、基板処理装置、基板洗浄方法および基板処理方法
US11551941B2 (en) Substrate cleaning method
JP7281868B2 (ja) 基板処理方法および基板処理装置
JP7324043B2 (ja) 基板処理装置
JP7144975B2 (ja) 基板処理方法および基板処理装置
CN112309912A (zh) 具有防污染功能的基板干燥装置
JP2021118276A (ja) 基板処理装置
KR102582493B1 (ko) 세정 장치 및 기판 처리 장치
JP6571253B2 (ja) 基板処理方法および基板処理装置
US20230005762A1 (en) Substrate drying device and substrate drying method
WO2020039849A1 (ja) 基板処理方法および基板処理装置
JP2023156015A (ja) 基板洗浄装置及び基板処理方法
JP2024050440A (ja) リフトピンの洗浄方法および基板処理装置
JP2021136422A (ja) 基板処理装置
KR20080057087A (ko) 웨이퍼 습식 세정 장비 및 이를 이용한 습식 세정 방법
JP2017112239A (ja) 基板処理方法、基板処理システム、基板処理装置、及び基板処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
KR20050103327A (ko) 웨이퍼 이송 유닛 및 이를 포함하는 스핀 스크러버

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant