TWI658755B

TWI658755B - 電路板組件與儲存裝置

Info

Publication number: TWI658755B
Application number: TW107107761A
Authority: TW
Inventors: 李均鋒; 鄭明仁
Original assignee: 群聯電子股份有限公司
Priority date: 2018-03-07
Filing date: 2018-03-07
Publication date: 2019-05-01
Also published as: TW201940017A; US10667412B2; US20190281710A1

Abstract

一種電路板組件，包括電路板以及連接器。電路板具有板體、至少一電性導通孔與至少一接墊，其中接墊與電性導通孔配置於電路板，電性導通孔位於接墊的範圍內，且電性導通孔貫穿接墊。連接器具有至少一接腳，其中連接器組裝於電路板，接腳銲接於接墊，且接腳遮蔽位於接墊範圍內的電性導通孔。另揭露一種儲存裝置。

Description

電路板組件與儲存裝置

本發明是有關於一種電路板組件與儲存裝置。

隨著電路板(Printed circuit board,PCB)及電子元件製作技術的進步，電路板及電子元件的設計也隨之朝向小尺寸的方向設計，以符合現行電子產品微小化的需求。但是，電路板尺寸的降低，卻也同時意味著電路板的佈局設計及其與電子元件之間的組裝搭配益加困難。

一般而言，在電路板的佈局設計中，通常會利用符合電子元件(包括連接器)尺寸的接墊配置以將電子元件耦接(例如銲接)至印刷電路板而與電路板的佈線層進行電性導通。同時，電路板自身也會通過貫孔的存在，而作為不同層的佈線層與接墊或電子元件之間的導通結構。但，在現有的電路板結構中，為了避免銲接時的相互影響，貫孔與接墊之間仍必須維持一定的安全距離，作為防止因兩者過近而導致銲接材流入貫孔的情形發生。

但如上述，隨著電路板的尺寸降低，電路板可能面臨到不具有足夠的結構面積而使貫孔與接墊無法保持上述安全距離。如此一來，如何兼具上述安全距離以及產品微小化的需求，實為相關技術人員所需思考解決的課題。

本發明提供一種呈現薄形結構的電路板組件與儲存裝置，同時符合電路板組件所需的銲接需求。

本發明的電路板組件，包括電路板以及連接器。電路板具有板體、至少一電性導通孔與至少一接墊。電性導通孔位於接墊的範圍內，且電性導通孔貫穿接墊。連接器具有至少一接腳。連接器組裝於電路板，接腳銲接於接墊，且接腳遮蔽位於接墊範圍內的電性導通孔。

本發明的儲存裝置，包括電路板、連接器、記憶體模組以及控制電路模組。電路板具有板體、至少一電性導通孔與至少一接墊。電性導通孔位於接墊的範圍內，且電性導通孔貫穿接墊。連接器具有至少一接腳。連接器組裝於電路板，接腳銲接於接墊，且接腳遮蔽位於接墊範圍內的電性導通孔。記憶體模組與控制電路模組分別配置於電路板，記憶體模組、控制電路模組與連接器通過電路板的電路與接墊而彼此電性連接。

基於上述，在本發明的上述實施例中，電路板組件與應用其的儲存裝置，其藉由在電路板上形成接墊與電性導通孔，且使電性導通孔位於接墊的範圍之內，而後當連接器組裝至電路板時，再使連接器的接腳遮蔽於前述接墊範圍內的電性導通孔。如此一來，在銲接過程中，電性導通孔將因接腳的覆蓋遮蔽而得以避免銲接材流入，同時讓電性導通孔位於接墊範圍內的配置手段還能進一步地提高電路板表面積的利用率，而使其不再受限。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧儲存裝置

110、210‧‧‧電路板

111‧‧‧銲接材

112、212‧‧‧板體

114‧‧‧電性導通孔

116、216‧‧‧接墊

118‧‧‧佈線層

120、220‧‧‧連接器

122、222a、222b、222c‧‧‧接腳

130‧‧‧記憶體模組

140‧‧‧控制電路模組

A1、A3‧‧‧第一接墊組

A2、A4‧‧‧第二接墊組

B1‧‧‧第一接腳組

B2‧‧‧第二接腳組

P1、P2‧‧‧電路板組件

S1、S4‧‧‧第一表面

S2、S5‧‧‧第二表面

S3‧‧‧第三表面

ST‧‧‧段差

圖1是依據本發明一實施例的儲存裝置的示意圖。

圖2是圖1的儲存裝置的爆炸圖。

圖3是圖2的電路板的局部俯視圖。

圖4是圖1的電路板組件的局部剖視圖。

圖5與圖6分別是另外實施例的電路板組件的局部剖視圖。

圖7是依據本發明另一實施例的儲存裝置的示意圖。

圖8是圖7的電路板的局部俯視圖。

圖1是依據本發明一實施例的儲存裝置的示意圖。圖2是圖1的儲存裝置的爆炸圖。請同時參考圖1與圖2，在本實施例中，儲存裝置100例如是隨身碟、記憶卡或固態硬碟(Solid State Drive,SSD)等的可複寫式非揮發性記憶體儲存裝置，且不限於此，其包括電路板110、連接器120、記憶體模組130以及控制電路模組140，其中電路板110與連接器120形成本實施例的電路板組件P1，以此與記憶體模組130、控制電路模組140或其他未示的電子元件搭配以形成不同功能的電子裝置。

在此，電路板110例如是具有多層佈線層的多層電路板，其包括板體112、電性導通孔114以及接墊116，電性導通孔114配置於板體112，用以電性導通板體112中不同層或其表面的佈線層，後續會有進一步說明。接墊116配置在板體112的表面，用以提供連接器120、記憶體模組130以及控制電路模組140銲接處並與前述配置於板體112的佈線層電性導通。如此一來，連接器120、記憶體模組130以及控制電路模組140便能藉由接墊116與電路板110的佈線層所形成的電路而達到彼此電性連接的狀態。

惟，本實施例不限定記憶體模組130以及控制電路模組140與電路板110的佈線層之間的電性導通手段，其根據現有電子元件封裝、組裝技術以及需求條件不同而異。以下將針對連接器120與電路板110之間的組裝關係予以細述。

圖3是圖2的電路板的局部俯視圖。請同時參考圖2與圖3，在本實施例中，電路板110的板體112具有彼此相異但互相平行的第一表面S1、第二表面S2與第三表面S3，也就是當圖2以右側視視角觀視板體112時，第二表面S2在上、第三表面S3在下且第一表面S1在第二表面S2與第三表面S3之間。接墊116實質上會配置在上述三個表面，但如前述，在此僅針對電路板110 與連接器120相關者進行描述，因此其餘部分的接墊便不予繪示，且也能從現有技術中得知。

詳細而言，為了讓電路板組件P1符合輕薄的使用需求，本實施例的電路板110的局部採下沉式結構，如圖2所示，第一表面S1低於第二表面S2，並搭配以連接器120的多個接腳122。在此，接墊116隨著第一表面S1與第二表面S2而區分為第一接墊組A1與第二接墊組A2，而連接器120的接腳122也隨之對應區分為第一接腳組B1與第二接腳組B2，因此能藉由將第一接腳組B1銲接於第一接墊組A1，及第二接腳組B2銲接於第二接墊組A2，而完成將連接器120組裝至電路板110。在此，對連接器120而言，在沿著其組裝至電路板110的路徑上，第一接墊組A1相對於連接器120的距離小於第二接墊組A2相對於連接器120的距離。因此，如圖2所示的局部放大圖，連接器120的第二接腳組B2是呈直線延伸而得以銲接至第二接墊組A2，而第一接腳組B1則配合板體112的第一表面S1呈下沉而呈彎折延伸的Z字形，且在前述組裝路徑上，第二接腳組B2的接腳長度大於第一接腳組B1的接腳長度。

再者，電路板110的電性導通孔114分別配置於第一表面S1的接墊116(即，第一接墊組A1)處，且用以連接第一表面S1與第三表面S3。在此須說明的是，正如前述第一表面S1相對於第二表面S2是呈下沉結構，也就是板體112在第一表面S1與第二表面S2之間存在段差(step)ST，且此段差ST環設於第一表面S1的三側緣，而使板體112從俯視視角觀之是在欲組裝連接器120處呈凹口，如圖3所示。進一步地說，由於在板體112在第一表面S1並無額外的板面足以配置電性導通孔，也就是如圖2與圖3所示，在第一接墊組A1中，位於首位或位於末位的接墊(圖3所示第一接墊組A1的最左側接墊與最右側接墊)，其在結構上實質緊鄰於所述段差ST，代表著第一表面S1於配置完第一接墊組A1後，便無額外且足夠的面積用以配置電性導通孔。反過來說，板體112的第二表面S2具有足夠的面積，因此便無需在接墊116的範圍內設置電性導通孔。

基於上述，本實施例藉由將電性導通孔114配置於第一接墊組A1的接墊中，而得以完成讓電路板110的不同佈線層與第一表面S1或第三表面S3的接墊116也能藉由電性導通孔114完成電性導通的效果。如前所述，當電路板在具備足夠的結構面積的前提下，並不會使電性導通孔設置於接墊範圍內。但，也如本實施例所述，本實施例的第一表面S1為了達到輕薄效果，因此需以下沉輪廓以降低電路板組件110的整體厚度，因此需藉由將電性導通孔114設置於第一接墊組A1的接墊範圍內。在此，電路板組件P1還須隨之搭配的是，讓連接器120用以與第一接墊組A1銲接的第一接腳組B1，能夠達到遮蔽位於接墊範圍內的電性導通孔114。如此一來，便能順利地進行銲接動作，而無須擔心銲接材流入電性導通孔114內。

請再參考圖3，在此舉例以進一步敘述接腳122與接墊 116的對應關係。在本實施例中，接腳122於圖3所示尺寸為0.25mm×0.6mm(=0.15mm²)，而接墊116的尺寸為0.5mm×1.5mm(=0.75mm²)，因此明顯得知，接腳122覆蓋於接墊116面積的七分之一。

圖4是圖1的電路板組件的局部剖視圖。請同時參考圖3與圖4，如前所述，電路板110是具有多層佈線層118的多層電路板，因此藉由電性導通孔114而得以電性導通不同佈線層118，更甚者，如圖4的電性導通孔114是貫穿板體112的貫孔(當然，在其他實施例中，電性導通孔也可以是局部貫穿板體112的盲孔)。同時，如圖1與圖2所示，當連接器120組裝至電路板110時，第一接腳組B1的接腳122覆蓋於第一接墊組A1的接墊116上，且因此覆蓋(遮蔽)接墊116範圍內的電性導通孔114，而後再以銲接材111將接腳122與接墊116銲接在一起，且因接腳122已遮蔽電性導通孔114的緣故，銲接材111便不會流入電性導通孔114中。換句話說，當連接器120以其接腳122遮蔽電性導通孔114後，電路板組件100於外觀上便不會看到電性導通孔114的存在。更重要的是，在銲接過程因接腳122的遮擋，銲接材111便能以固定量銲接接腳122與接墊116，而不用擔心吃錫不良造成的外觀不一的情形，因此，本實施例的電路板組件P1仍能符合IPC-610 Class 1/2/3的檢驗標準。

圖5與圖6分別是另外實施例的電路板組件的局部剖視圖。在此提供另一銲接方式，請先參考圖5，電路板110在進行銲接前，同時也是在連接器120的接腳122疊置於接墊116上之前，先行以少許銲接材111塗佈於接墊116的表面，由於銲接材的表面張力與黏滯性的影響，因此會填塞於電性導通孔114鄰近於板體112的第一表面S1處，藉以對電性導通孔114提供阻塞效果。之後，在以銲接材111對接腳122與接墊116進行銲接動作，並藉由壓力使接腳122將其與接墊116之間的銲接材111擠出，而仍保留阻塞於電性導通孔114之開口處的銲接材。接著，請參考圖6，另一方式則不提供上述壓力，亦即讓接腳122與接墊116之間仍存有銲接材111，並因此達到覆蓋於電性導通孔114的狀態。

在另一未繪示的實施例中，前述預先填塞電性導通孔114的動作，也可以在電路板的製作過程中，於塗佈絕緣印刷油墨的製程中一併完成，也就是藉由絕緣印刷油墨阻塞電性導通孔，而同樣在銲接製程之前達到填塞貫孔的效果。

圖7是依據本發明另一實施例的儲存裝置的示意圖。圖8是圖7的電路板的局部俯視圖。請同時參考圖7與圖8，在電路板組件P2中，與前述實施例相同的是，其包括電路板210與連接器220，且接墊216同樣區分為第一接墊組A3與第二接墊組A4，而電性導通孔114仍位於靠近連接器220的第一接墊組A3的範圍內。換句話說，配置有電性導通孔114的接墊216(即第一接墊組A3)相對於連接器220的距離，小於未配置有電性導通孔114的接墊216(即第二接墊組A4)相對於連接器220的距離。也就是說，配置有電性導通孔114的第一接墊組A3實質上是位於板體 212的結構邊緣，也就是圖7與圖8所示的凹口邊緣，而未配置有電性導通孔114的第二接墊組A4則相對地遠離前述板體212的結構邊緣。

此外，與前述實施例不同的是，第一接墊組A3與第二接墊組A4是位於同一個第一表面S4，且第一表面S4與第二表面S5是板體212的相對兩表面。此即用以使接墊216能與連接器220的接腳相對應，如圖7所示，連接器220具有接腳222a、222b與222c，其中接腳222c長度較接腳222a、222b短，而用以與第一接墊組A3銲接以遮蔽電性導通孔114，而接腳222a、222b雖呈現高、低差異，但其在板體212的正投影長度相同，以使接腳222a、222b能與第二接墊組A4銲接。同時，接腳222a、222b與222c的末端座落於同一平面，以與前述第一接墊組A3與第二接墊組A4是位於第一表面S4而相對應。

綜上所述，在本發明的上述實施例中，電路板組件與應用其的儲存裝置，其藉由在電路板上形成接墊與貫孔，且使貫孔位於接墊的範圍之內，而後當連接器組裝至電路板時，再使連接器的接腳遮蔽於前述接墊範圍內的貫孔。如此一來，在銲接過程中，貫孔將因接腳的覆蓋遮蔽而得以避免銲接材流入，同時讓貫孔位於接墊範圍內的配置手段還能進一步地提高電路板表面積的利用率，而使其不再受限。

進一步地說，為了使儲存裝置達到薄形化的需求，因此在電路板組件中，電路板與連接器之間的組裝關係需對應地調整，因此本發明藉由在電路板欲組裝連接器的局部區域形成下沈結構，也就是形成高、低不同的表面，並將需與連接器銲接的接墊分別配置於所述高低不同的表面。同時，連接器的接腳也對應地分為高、低不同的雙排接腳，而據以能順利銲接至不同表面上的接墊。惟，此舉在電路板形成下沈結構的表面，會面臨不具足夠的表面積以設置貫孔的情形，因此，本發明在下沈結構的表面上配置貫孔與接墊時，是將貫孔分別設置於接墊的範圍內，並讓連接器組裝至電路板時，接墊得以覆蓋遮蔽住這些貫孔。

據此，本發明的電路板組件與儲存裝置便能因前述結構配置而兼具薄形化外觀以及符合銲接製程所需之規範。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims

一種電路板組件，包括：一電路板，具有一板體、至少一電性導通孔與至少一接墊，其中該接墊與該電性導通孔配置於該電路板，該電性導通孔位於該接墊的範圍內，且該電性導通孔貫穿該接墊；以及一連接器，具有至少一接腳，其中該連接器組裝於該電路板，該接腳銲接於該接墊，且該接腳遮蔽位於該接墊範圍內的該電性導通孔。
如申請專利範圍第1項所述的電路板結構，其中該電路板是具有多層佈線層的多層式電路板，不同層的佈線層通過該電性導通孔而相互電性導通。
如申請專利範圍第1項所述的電路板結構，其中該電性導通孔是貫穿該板體的貫孔。
如申請專利範圍第1項所述的電路板結構，其中該電性導通孔鄰近該板體表面處填塞有銲接材。
如申請專利範圍第1項所述的電路板結構，其中該接腳與該接墊之間存有銲接材，覆蓋於該電性導通孔。
如申請專利範圍第1項所述的電路板結構，其中該電路板具有多個接墊與多個電性導通孔，該些電性導通孔位於部分該些接墊，配置有該些電性導通孔的該些接墊相對於該連接器的距離，小於未配置有該些電性導通孔的該些接墊相對於該連接器的距離。
如申請專利範圍第6項所述的電路板結構，其中配置有該些電性導通孔的該些接墊鄰近該板體的邊緣，而未配置有該些電性導通孔的該些接墊遠離該板體的邊緣。
如申請專利範圍第6項所述的電路板結構，其中該板體具有彼此相異但平行的一第一表面與一第二表面，而該電路板具有多個接墊，分別配置在該第一表面上與該第二表面上，該連接器具有多個接腳分別銲接於該第一表面上的該些接墊以及該第二表面上的該些接墊，且配置有該些電性導通孔的該些接墊位在該第一表面上。
如申請專利範圍第8項所述的電路板結構，其中該板體還具有一第三表面，相對於該第二表面，該第一表面、該第二表面與該第三表面相互平行，且該第一表面位於該第二表面與該第三表面之間，該電性導通孔連接該第一表面與該第三表面。
如申請專利範圍第8項所述的電路板結構，其中該板體在該第一表面與該第二表面之間存在段差（step），且所述段差環於該第一表面的三側緣。
如申請專利範圍第10項所述的電路板結構，其中在該第一表面上的該些接墊中，位於首位或位於末位的該接墊緊鄰於該段差。
如申請專利範圍第6項所述的電路板結構，其中該些接墊位於該板體的同一表面。
如申請專利範圍第1項所述的電路板結構，其中該接腳覆蓋該接墊面積的七分之一。
一種儲存裝置，包括：一電路板，具有一板體、至少一電性導通孔與至少一接墊，其中該接墊與該電性導通孔配置於該電路板，該電性導通孔位於該接墊的範圍內，且該電性導通孔貫穿該接墊；一連接器，具有至少一接腳，其中該連接器組裝於該電路板，該接腳銲接於該接墊，且該接腳遮蔽位於該接墊範圍內的該電性導通孔；以及一記憶體模組與一控制電路模組，配置於該電路板，該記憶體模組、該控制電路模組與該連接器通過該電路板的電路與該接墊而彼此電性連接。
如申請專利範圍的14項所述的的儲存裝置，其中該電路板是具有多層佈線層的多層式電路板，不同層的佈線層通過該電性導通孔而相互電性導通。
如申請專利範圍的14項所述的的儲存裝置，其中該電性導通孔是貫穿該板體的貫孔。
如申請專利範圍第14項所述的儲存裝置，其中該貫孔鄰近該板體表面處填塞有銲接材。
如申請專利範圍第14項所述的儲存裝置，其中該接腳與該接墊之間存有銲接材，覆蓋於該電性導通孔。
如申請專利範圍第14項所述的儲存裝置，其中該電路板具有多個接墊與多個電性導通孔，該些電性導通孔位於部分該些接墊，配置有該些電性導通孔的該些接墊相對於該連接器的距離，小於未配置有該些電性導通孔的該些接墊相對於該連接器的距離。
如申請專利範圍第19項所述的儲存裝置，其中配置有該些電性導通孔的該些接墊鄰近該板體的邊緣，而未配置有該些電性導通孔的該些接墊遠離該板體的邊緣。
如申請專利範圍第19項所述的儲存裝置，其中該板體具有彼此相異但平行的一第一表面與一第二表面，而該電路板具有多個接墊，分別配置在該第一表面上與該第二表面上，該連接器具有多個接腳分別銲接於該第一表面上的該些接墊以及該第二表面上的該些接墊，且配置有該些電性導通孔的該些接墊位在該第一表面上。
如申請專利範圍第21項所述的儲存裝置，其中該板體還具有一第三表面，相對於該第二表面，該第一表面、該第二表面與該第三表面相互平行，且該第一表面位於該第二表面與該第三表面之間，該電性導通孔連接該第一表面與該第三表面。
如申請專利範圍第21項所述的儲存裝置，其中該板體在該第一表面與該第二表面之間存在段差，且所述段差環於該第一表面的三側緣。
如申請專利範圍第23項所述的儲存裝置，其中在該第一表面上的該些接墊中，位於首位或位於末位的該接墊緊鄰於該段差。
如申請專利範圍第19項所述的儲存裝置，其中該些接墊位於該板體的同一表面。
如申請專利範圍第14項所述的儲存裝置，其中該接腳覆蓋該接墊面積的七分之一。