JP2006332083A - 回路基板構造 - Google Patents

Abstract

【課題】 小型で、モジュール設計によって仕様変更が容易な回路基板構造を提供する。
【解決手段】 複数の回路基板１，２，３，４，５を積層した回路基板構造は、下層の回路基板１，２の表面に複数の表面電極１２，２０が設けられ、上層の回路基板２，４の裏面に表面電極１２，２０に対応する複数の裏面電極が設けられ、表面電極１２，２０と対応する裏面電極とをそれぞれハンダまたは導電性接着剤Ｐで接着する。
【選択図】図２

Description

本発明は、回路基板構造に関する。

従来の電気製品は、例えば特許文献１に記載されているように、マザーボード上のコネクタに特定の処理機能を実現するドーターボード（モジュール）を接続しており、ドーターボードを交換することで異なる仕様を実現可能なモジュール設計が採用されている。このようなモジュール設計によれば、異なるマザーボード上に同じドーターボードを実装することも可能であり、多様なバリエーションを容易に設計することができる。
特開２００２−３６８４５６号公報

しかしながら、小型の家電製品や情報機器などでは、複数の基板を収容することが難しく、１つの回路基板上にチップ（電子部品）などの構成要素を全て実装している。このため、チップのピン配置（ＢＧＡタイプのチップではパッド電極配置）が異なる電子部品を用いるように仕様変更するには回路基板全体を設計変更する必要があるという問題があった。また、コネクタ形状などの外部インターフェイスを変更するためにも、回路基板全体の設計変更が必要であった。

そこで、前記問題点に鑑みて、本発明は、小型で、モジュール設計によって仕様変更が容易な回路基板構造を提供すること課題とする。

前記課題を解決するために、本発明による回路基板構造は、複数の回路基板を積層した回路基板構造であって、下層の前記回路基板の表面に複数の表面電極が設けられ、上層の前記回路基板の裏面に前記表面電極に対向する複数の裏面電極が設けられ、前記表面電極と対向する前記裏面電極とをそれぞれハンダまたは導電性接着剤で接着したものとする。

この構成によれば、複数の回路基板を直接重ね合わせるので、１枚の回路基板に比べて僅かに厚みが増加するだけで大きさが変わらない。このため、各回路基板をモジュール化して、それぞれの回路基板を個別に設計変更可能にすることが可能である。

また、本発明の回路基板構造において、前記表面電極および前記裏面電極の少なくともいずれかが、前記下層または前記上層の回路基板から突出するスペーサ電極であれば、前記上層の回路基板の裏面や前記下層の回路基板の裏面に、電子部品を搭載することができる。これによって、電子部品を多層に配置して回路を高集積化することができ、基板の小型化に資する。

また、前記スペーサ電極は、前記下層または前記上層の回路基板のプリント回路の一部を露出したランドに導電性の部材を接着することで、容易に設けることができる。

また、本発明の回路基板構造において、前記表面電極と前記裏面電極のいずれか一方が部分的に突出する突部を有し、他方が前記突部と嵌合する嵌合部を有していれば、前記上層の回路基板と前記下層の回路基板とを容易に位置決めできる。

また、前記嵌合部が設けられた前記表面電極または前記裏面電極が前記下層または前記上層の回路基板のプリント回路の一部を露出したランドであれば、前記嵌合部は、前記ランドを貫通し前記回路基板の基材に設けた穴として容易に形成できる。

また、本発明の回路基板構造において、前記上層の回路基板の直下の前記下層の回路基板上に電子部品を配置すれば、回路の高集積化が可能である。そのために、前記電子部品は、前記下層の回路基板の表面に設けた凹部に配置してもよい。

また、本発明の回路基板構造を、３枚以上の前記回路基板を積層したものにすれば、回路のモジュールの一部を独立したサブモジュールとして構成でき、設計変更がより簡単でフレキシブルに行える。

また、本発明の回路基板構造において、少なくともいずれかの前記回路基板上に、複数の前記回路基板が並列して積層されていれば、並列した独立モジュールを有する階層構造の回路が構成できる。

また、本発明の回路基板構造において、最下層の前記回路基板を、フレキシブル回路基板とし、コネクタに挿入される端子部を設ければ、外部との接続および製品内への組み込みが容易になる。

また、本発明の回路基板構造において、最下層の前記回路基板には、電子部品を直接実装しないようにすれば、外部とのインターフェイスの変更が容易に行える。

以上のように、本発明によれば、複数の回路基板を直接接着し合うことで積層したので、回路全体を大型化することなくモジュール化して設計でき、各回路基板毎に独立して設計変更ができる。

これより、本発明の実施形態について図面を参照しながら説明する。
図１は、本発明の第１実施形態の積層回路基板であり、デジタルカメラの画像処理回路が構成されている。本実施形態の積層回路基板は、ポリイミド製フィルムに多層の印刷回路をプリントした回路基板であるフレキシブル基板１と、フレキシブル基板１の上に積層された、エポキシ樹脂製の基材に印刷回路を設けた主回路基板２および電源回路基板３と、主回路基板２の上に積層された、エポキシ樹脂製の基材に印刷回路を設けた信号処理回路基板４およびメモリ回路基板５とからなっている。

図２に、本実施形態の積層回路基板の分解斜視図を示す。最下層のフレキシブル基板１は、外部の回路に設けたフレキシブル基板コネクタに挿入可能な端子部６，７，８が設けられており、端子部６は電源部および制御部に接続され、端子部７は表示部に接続され、端子部８は撮像部に接続される。また、フレキシブル基板１は、表面に印刷回路の一部が露出したランドによって、一次電源表面電極９、二次電源出力表面電極１０、二次電源入力表面電極１１、Ｉ／Ｏ表面電極１２が設けられている。また、フレキシブル基板１には、印刷回路によって、一次電源表面電極９を端子部６に接続する一次電源ライン１３と、二次電源出力表面電極１０と二次電源入力表面電極１１とを接続する二次電源ライン１４と、Ｉ／Ｏ表面電極１２の一部をそれぞれ端子部６，７，８に接続する信号ライン１５，１６，１７とが設けられている。

主回路基板２は、表側が部分的に凹んだ凹部１８が設けられ、凹部１８の中に電子部品１９が実装されている。凹部１８の周囲には、印刷回路の一部を露出したランドからなる信号表面電極２０が配列されている。また、主回路基板２には、グリッド状に配置されたランドであるメモリ表面電極２１が設けられている。また、図３に示すように、主回路基板２の裏面には、印刷回路を露出してなるランドによって、それぞれ、二次電源入力表面電極１１およびＩ／Ｏ表面電極１２に対向する二次電源入力裏面電極２２およびＩ／Ｏ裏面電極２３が設けられている。

図２および図３に示すように、電源回路基板３は、一次電源表面電極９に対向し、表裏を貫通する一次電源電極２４と、二次電源表面電極１０に対向し、表裏を貫通する二次電源電極２５とが設けられ、表面に、一次電源電極２４から入力される電流を変成して、二次電源裏面電極２５から出力して二次電源ライン１４を介して主回路基板２に供給する電流を生成するためのＩＣ２６が搭載されている。

信号処理回路基板４は、表面に、画像信号処理ＩＣ（特定用途用ＩＣ）２７と、画像信号処理ＩＣ２７が画像信号の処理のために使用するＤＲＡＭ（メモリ）２８とが搭載されている。また、信号処理回路基板４の裏面には、印刷回路を露出したランドによって、主回路基板２の信号表面電極２０に対向する信号裏面電極２９が設けられている。

メモリ回路基板５は、表面に、撮像回路から受け取った画像データや画像信号処理ＩＣ２７が処理した画像データなどを記憶するメモリ３０が搭載され、裏面に、印刷回路を露出したランドによって、主回路基板２のメモリ表面電極２１に対向するメモリ裏面電極３１が設けられている。

次に、図４に、本実施形態の積層回路基板の断面を示す。フレキシブル基板１のＩ／Ｏ表面電極１２と対向する主回路基板２のＩ／Ｏ裏面電極２３とは、それぞれ導電性接着剤Ｐで互いに貼り合わされており、同様に、主回路基板２の信号表面電極２０と対向する信号処理回路基板４の信号裏面電極２９とはそれぞれ導電性接着剤Ｐで互いに貼り合わされている。また、図示しないが、主回路基板２のメモリ表面電極２１と対向するメモリ回路基板５のメモリ裏面電極３１ともそれぞれ導電性接着剤Ｐで互いに貼り合わされている。

主回路基板２は、例えば、エポキシ樹脂の基材３２上にプリントした印刷回路３３の上に、さらにエポキシ樹脂の基材３４を積層してその上に印刷回路３５が形成されており、印刷回路３３と印刷回路３５とはスルーホールで接続されている。印刷回路３５は、多層配線されており、最上層が表面に露出して信号表面電極２０（およびメモリ表面電極２１）を形成している。また、主回路基板２のＩ／Ｏ裏面電極２３も、それぞれスルーホール３６で印刷回路３３または印刷回路３５に接続されている。凹部１８は、積層する前に基材３４に予め設けておいた貫通穴によって設けられ、電子部品１９は、底面の電極パッド３７を印刷回路３３に導電性接着剤Ｐで接着することで実装されている。

信号処理回路基板４は、信号裏面電極２９が表面に多層配線した印刷回路３８にスルーホール３９で接続され、印刷回路３８を露出して設けたランド４０に画像信号処理ＩＣ２７底面の電極パッド４１が導電性接着剤Ｐによって固定されている。本実施形態において導電性接着剤Ｐは、その全てまたは一部をハンダに代えてもよい。

続いて、以上の構成からなる積層回路基板の特徴を説明する。
本実施形態において、各回路基板１，２，３，４，５は、直接積層されて接し合う上下の回路基板（１に対して２、２に対して１，３、３に対して２，４、４に対して３，５、５に対して４）にのみ電気的に接続されている。このため、下層の回路基板から上層の回路基板を見たとき、例えば、フレキシブル基板１から主回路基板２を、或いは、主回路基板２から信号処理回路基板４を見たときに、下層の回路基板からの入力に対して一義的に定められる出力を返す閉じた回路を構成するモジュールとして扱うことができる。このため、下層の回路基板を設計変更する際に、表面電極の配置さえ変更しなければ、上層の回路基板の回路の内容を考慮することなく下層の回路基板を設計することができる。逆に、上層の回路基板を設計変更しても、裏面電極の配置さえ変更しなければ、下層の回路を設計変更する必要がない。つまり、各回路基板１，２，３，４，５はモジュール化されており、それぞれ独立して設計変更が可能である。

例えば、メモリ３０の容量を変えるためにピン配列の異なるメモリを搭載しようとする場合にも、メモリ裏面電極３１の配列が変わらないようにメモリ回路基板５を設計変更するだけで、他の回路基板１，２，３，４は変更を要しない。

フレキシブル基板１は、回路を構成する電子部品が実装されておらず、電源回路器基板３と主回路基板２とを、および、電源回路器基板３や主回路基板２を外部と接続するための電路を提供する機能のみを果たす。よって、本実施形態の積層回路基板と、表示部や撮像部などの外部の回路との位置関係を変更した場合、フレキシブル基板１だけを設計変更すればよい。また、フレキシブル基板１は可撓性を有しているので、本実施形態の積層回路基板はデジタルカメラに組み込む作業や、他の構成要素と接続する作業が容易である。

本実施形態では、フレキシブル基板１上に、主回路基板２および電源回路基板３を、回路基板２上に信号処理回路基板４およびメモリ回路基板５を並列して積層した３層の積層構造を有している。つまり、主回路基板２はフレキシブル基板１上でひとつのモジュールを構成し、信号処理回路基板４およびメモリ回路基板５はモジュール内に並列したサブモジューを構成している。このように、回路基板を並列化および多層化することで、モジュールを細分化して、設計をより多くの設計者で分担できるとともに、それぞれのモジュールの機能をより容易に検査できるようになる。これにより、回路基板をより短時間に開発することが可能である。

また、本実施形態では、主回路基板２の凹部１８を封止するように信号処理回路基板４を積層したので、電子部品１８と画像信号処理ＩＣ２７とが重なり合うように配置されている。このため、１枚の基板上に同じ回路を構成する場合に比べて表面積が小さく集積度の高い回路が構成されている。

さらに、図５に、主回路基板２の代案として、主回路基板４２に電極枠４３を積層する例を示す。主回路基板４２は、凹部１８のない平坦なエポキシ樹脂の基材に印刷回路を設けた回路基板であり、表面に電子部品１９が実装され、主回路基板２と同じ配列のメモリ表面電極２１と、電子部品１９を囲むように信号表面電極２０と同じ配列の中継表面電極４４とが設けられている。電極枠４３は、枠状のエポキシ樹脂製の基材の表面に信号表面電極２０と同じ配列の枠表面電極４５と、裏面に、中継表面電極４４に対応し、それぞれ枠表面電極４５とスルーホールで接続した中継裏面電極（不図示）とを設けたものである。

この構成によれば、電極枠４３の厚みで電子部品１９を配置する空間を創設するので、主回路基板４２の構造が簡単で製造が容易である。また、電極枠４３も簡単な工程で製造可能である。

図６に、さらなる主回路基板２の代案である主回路基板４６を示す。主回路基板４６は、図５の主回路電極４２の中継表面電極４４を主回路基板４６表面から突出させたもの、例えば、直径１ｍｍで高さ２．５ｍｍ程度の円錐台形のスペーサ電極４７に置き換えたものである。これは、スペーサ電極４７の高さによって、信号処理回路基板４を電子部品１９と干渉せずに直接積層可能にしている。このスペーサ電極４７を簡単に形成する方法として、図５の主回路電極４２の中継表面電極４４に、導電性の部材を導電性接着剤Ｐで固定する方法がある。

図４において、各表面電極１２，２０および各裏面電極２３，３２は、分かりやすいように各回路基板１、２，４から突出して描かれているが、実際は、ほとんど高さを有しておらず、逆にレジスト膜を開口して設けるために僅かに凹んでいる場合もある。このため、導電性接着剤Ｐの量や各基板１，２，４同士の圧接状態によっては、導電性接着剤Ｐが、各表面電極１２，２０と各裏面電極２３，３２との間からはみ出し、隣接する電極１２，２０，２３，３２同士を短絡させる危険性がある。よって、上層の基板の直下に電子部品を実装しない場合でも、直径０．３〜０．５ｍｍで高さが０．１〜１ｍｍ程度のスペーサ電極４７を使用することで、電極からはみ出した導電性接着剤の逃げを提供し、短絡を防止できる。

図７に、スペーサ電極４７を用いた、積層基板の第２実施形態を示す。本実施形態では、主回路基板４８の凹部４９にパッケージのない電子部品５０を配置し、主回路基板４８の表面に設けたランド５１と電子部品５０の上部の電極パッド５２とを接続するワイヤ５３をボンディングした後、凹部４９に封止剤５４を流し込んである。そして、主回路基板４８上にスペーサ電極４７を介して、画像信号処理ＩＣ２７が搭載された信号処理回路基板４を積層している。本実施形態は、封止剤５４で電子部品５０を保護するので、ベアチップ実装に適する。

図８に、スペーサ電極４７の代案のスペーサ電極５５を示す。スペーサ電極５５は、第１回路基板５６のランドである表面電極５７と第２回路基板５８のランドである裏面電極５９とを接続している。スペーサ電極５５は、表面電極５７側の端面中央部が突出した突出部６０を有しており、突出部６０は、表面電極５７を貫通して第１回路基板５６の基材に設けた穴である嵌合部６１に嵌合している。裏面電極５９は、スルーホール６２で第２回路基板５８の表面に設けた印刷回路６３に接続している。

この構成によれば、突出部６０を嵌合部６１に嵌合することでスペーサ電極５５を第１回路基板５６に対して位置決めできる。このため、第１回路基板５６上にスペーサ電極５５を配置して導電性接着剤Ｐが硬化する前に、さらに第２回路基板５８を積層してもスペーサ電極５５の位置がずれることがなく、スペーサ電極５５を第１回路基板５６に固定する導電性接着剤Ｐの熱硬化（ハンダのリフロー）と、スペーサ電極５５を第２回路基板５８に固定する導電性接着剤Ｐの熱硬化（ハンダのリフロー）とを１度の工程で行うことができる。

図９に、さらなる代案として、スペーサ電極６４を示す。スペーサ電極６４は、両端面に突出部６５，６６を有しており、第１回路基板６７の表面電極６８を貫通して設けた嵌合部６９、および、第２回路基板７０の裏面電極７１を貫通して設けた嵌合部７２にそれぞれ嵌合している。裏面電極７１を第２回路基板７０の表面の印刷回路７３に接続するスルーホール７４は、第２回路基板６９にも嵌合部７２を設けたので、スペーサ電極６４の直上からずらして設けられている。

このスペーサ電極６４を使用すれば、第１回路基板６７、スペーサ電極６４および第２回路基板７０の互いの位置が正確に定められる。このため、第１回路基板６７の上にスペーサ電極６４を配置し、第２回路基板７０を積層してから、導電性接着剤Ｐが硬化するまでの間、第１回路基板６７に対して第２回路基板７０を圧接するだけで、第１回路基板６７と第２回路基板７０との相対位置が適切に保たれる。

本発明の第１実施形態の積層回路基板の斜視図。 図１の積層回路基板の分解斜視図。 図１の上層の回路基板の下方からの分解斜視図。 図１の積層回路基板の部分断面図。 図１の主回路基板の代案の分解斜視図。 図１の主回路基板のさらなる代案の分解斜視図。 本発明の第２実施形態の積層回路基板の部分断面図。 図６のスペーサ電極の代案の使用形態を示す断面図。 図６のスペーサ電極のさらなる代案の使用形態を示す断面図。

符号の説明

１ フレキシブル基板（最下層の回路基板）
２ 主回路基板
３ 電源回路基板
４ 信号処理回路基板
５ メモリ回路基板
６ 端子部
７ 端子部
８ 端子部
１１ 二次電源入力表面電極
１２ Ｉ／Ｏ表面電極
１９ 電子部品
２０ 信号表面電極
２１ メモリ表面電極
２２ 二次電源入力裏面電極
２３ Ｉ／Ｏ裏面電極
２７ 電子部品
２９ 信号裏面電極
３１ メモリ裏面電極

Claims (12)

1. 複数の回路基板を積層した回路基板構造であって、
   下層の前記回路基板の表面に複数の表面電極が設けられ、
   上層の前記回路基板の裏面に前記表面電極に対向する複数の裏面電極が設けられ、
   前記表面電極と対向する前記裏面電極とをそれぞれハンダまたは導電性接着剤で接着したことを特徴とする回路基板構造。
2. 前記表面電極および前記裏面電極の少なくともいずれかは、前記下層または前記上層の回路基板から突出するスペーサ電極であることを特徴とする請求項１に記載の回路基板構造。
3. 前記スペーサ電極は、前記下層または前記上層の回路基板のプリント回路の一部を露出したランドに接着されていることを特徴とする請求項２に記載の回路基板構造。
4. 前記表面電極と前記裏面電極のいずれか一方は部分的に突出する突部を有し、他方は前記突部と嵌合する嵌合部を有することを特徴とする請求項１から３のいずれかに記載の回路基板構造。
5. 前記嵌合部が設けられた前記表面電極または前記裏面電極は、前記下層または前記上層の回路基板のプリント回路の一部を露出したランドであり、前記嵌合部は、前記ランドを貫通し前記回路基板の基材に設けた穴であることを特徴とする請求項４に記載の回路基板構造。
6. 前記上層の回路基板の直下の前記下層の回路基板上に電子部品を配置したことを特徴とする請求項１から５のいずれかに記載の回路基板構造。
7. 前記電子部品は、前記下層の回路基板の表面に設けた凹部に配置したことを特徴とする請求項６に記載の回路基板構造。
8. ３枚以上の前記回路基板が積層されてなることを特徴とする請求項１から７のいずれかに記載の回路基板構造。
9. 少なくともいずれかの前記回路基板上に、複数の前記回路基板が並列して積層されていることを特徴とする請求項１から８のいずれかに記載の回路基板構造。
10. 最下層の前記回路基板を除く前記回路基板は、直接積層された前記回路基板にのみ電気的に接続されることを特徴とする請求項１から９のいずれかに記載の回路基板構造。
11. 最下層の前記回路基板は、フレキシブル回路基板であり、コネクタに挿入される端子部を有することを特徴とする請求項１から１０のいずれかに記載の回路基板構造。
12. 最下層の前記回路基板には、電子部品が直接実装されないことを特徴とする請求項１から１１のいずれかに記載の回路基板構造。

Images