TWI651789B - 用於對疊對誤差之前饋和反饋校正之統計疊對誤差預測、根本原因分析及程序控制 - Google Patents

用於對疊對誤差之前饋和反饋校正之統計疊對誤差預測、根本原因分析及程序控制 Download PDF

Info

Publication number
TWI651789B
TWI651789B TW104107302A TW104107302A TWI651789B TW I651789 B TWI651789 B TW I651789B TW 104107302 A TW104107302 A TW 104107302A TW 104107302 A TW104107302 A TW 104107302A TW I651789 B TWI651789 B TW I651789B
Authority
TW
Taiwan
Prior art keywords
error
profiles
wafer
training
wafers
Prior art date
Application number
TW104107302A
Other languages
English (en)
Other versions
TW201539602A (zh
Inventor
常煒
克里許南 瑞歐
約瑟夫 古提爾茲
雷蒙 歐拉法瑞亞
克萊格 馬克奈頓
艾米爾 亞瑟迪更
普萊薩納 迪吉
傑迪 辛哈
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW201539602A publication Critical patent/TW201539602A/zh
Application granted granted Critical
Publication of TWI651789B publication Critical patent/TWI651789B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70591—Testing optical components
    • G03F7/706—Aberration measurement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/706833—Sampling plan selection or optimisation, e.g. select or optimise the number, order or locations of measurements taken per die, workpiece, lot or batch
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706837—Data analysis, e.g. filtering, weighting, flyer removal, fingerprints or root cause analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Geometry (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Computational Linguistics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明揭示一種收集資料且訓練、驗證且部署統計模型以使用經圖案化晶圓幾何結構資料及其他相關資訊來預測疊對誤差之方法，該方法包含：選擇一訓練晶圓組；以多個微影步驟進行量測且計算幾何結構差異；將複數個預測模型應用至該等訓練晶圓幾何結構差異且比較所預測之疊對與該訓練晶圓組上的該經量測疊對。識別最準確之預測模型且將結果前饋至微影掃描器工具，該微影掃描器工具可在晶圓掃描及曝光程序期間校正此等效應且減少疊對誤差。

Description

用於對疊對誤差之前饋和反饋校正之統計疊對誤差預測、根本原因分析及程序控制 優先權
本申請案根據35 U.S.C.§ 119(e)主張2014年3月6日提出申請之序列號為61/949,022之美國臨時申請案之權利，該案以引用的方式併入本文中。
本發明一般而言係關於半導體晶圓製造且更特定言之係關於製造中的誤差識別及校正方法。
在將一晶圓發送至一微影掃描器中以供曝光之前，其大體上經歷特定程序，包含沈積、蝕刻、化學機械拋光(CMP)等等。在曝光之後使用諸如TWINSCAN、Archer 500或一些其他適當裝置的工具來量測疊對誤差。
微影疊對及臨界尺寸均勻性(CDU)係半導體製造中可對積體電路效能及晶圓良率產生負面影響的臨界參數。掃描及曝光操作期間由微影掃描器工具、遮罩或標線及程序所引發之晶圓幾何結構改變或其他相似源可造成疊對誤差。隨著邏輯及記憶體裝置尺寸收縮，疊對誤差消耗臨界層之總疊對預算的一極大部分。已作出極大努力來識別且最 小化疊對誤差之系統源。
最小化系統疊對誤差之一種方法係使用高解析度的晶圓幾何結構量測來識別且監視晶圓製造程序且識別幾何結構改變，可將該等幾何結構改變前饋至掃描器以抵抗掃描及曝光操作期間晶圓幾何結構改變(連同其他可校正因數一起)的影響。
已使用分析力學模型、數值有限元素模型及其他此等方法進行疊對預測。然而，此等方法遭受物理程序之高複雜性。此外，此等方法影響其等試圖模型化之晶圓幾何結構且不可用以一致地預測可靠的掃描器校正以抵抗傳入晶圓幾何結構改變。
因此，若存在適用於一致地預測一個一致晶圓製造程序中之疊對誤差且將適當校正應用至隨後之晶圓製造的一方法及設備，則將係有利的。
因此，本發明係關於一種用於一致地預測一個一致晶圓製造程序中之疊對誤差且將適當校正應用至隨後之晶圓製造的新穎方法及設備。
在至少一項實施例中，一疊對預測系統藉由以下操作準確地預測校正：在微影程序之前及之後基於對晶圓的量測而判定晶圓幾何結構改變；應用複數個預測模型且比較預測模型與實際疊對誤差以判定哪個預測模型產生最準確之結果。所識別之預測模型接著用以在隨後之晶圓製造中預測同批次晶圓之疊對誤差。在另一實施例中，一驗證晶圓用以查證所識別之預測模型。
將瞭解，上述一般描述及下列詳細描述兩者僅係例示性及說明性且不限制所主張的本發明。併入于說明書中且組成說明書之一部分的隨附圖式繪示本發明之一實施例，且與一般描述一起用以說明原理。
100‧‧‧處理器
102‧‧‧記憶體
104‧‧‧資料儲存裝置
106‧‧‧相機
108‧‧‧晶圓/經掃描晶圓
300‧‧‧實際疊對誤差型樣
302‧‧‧疊對誤差型樣
304‧‧‧疊對誤差型樣
400‧‧‧輸入變數X1
402‧‧‧輸入變數X2
404‧‧‧輸入變數X3
406‧‧‧輸入變數X4
408‧‧‧神經元H1
410‧‧‧神經元HN1
412‧‧‧疊對輸出單元Y
藉由參考隨附圖式，熟習此項技術者可更好地理解本發明之眾多優點，其中：圖1展示用於實施本發明之至少一項實施例之一微影電腦系統的一方塊圖；圖2展示用於一半導體晶圓製造程序中之誤差預測之一方法的一流程圖；圖3展示根據本發明之至少一項實施例之一誤差預測程序的一例示性輸出；圖4展示根據本發明之至少一項實施例之一神經網路的一方塊圖。
現將詳細參考所揭示之標的物，該標的物在隨附圖式中經繪示。本發明之範疇僅受申請專利範圍限制；涵蓋眾多替代、修改及等效物。為達清晰之目的，未詳細描述在技術領域中已知與實施例相關之技術材料以避免不必要地模糊描述。
參考圖1，展示用於實施本發明之至少一項實施例之一微影電腦系統的一方塊圖。在本發明之至少一項實施例中，用於在一晶圓製造程序中掃描晶圓且判定疊對誤差之一預測模型的一電腦系統包含一處理器100、連接至處理器100之用於儲存且執行電腦可執行程式碼之記憶體102及用於掃描一晶圓108幾何結構且用於在一疊對曝光程序之後分析一晶圓108中的疊對誤差之一相機106或其他晶圓掃描裝置。電腦系統亦可包含連接至處理器100之一資料儲存裝置104，該資料儲存裝置用於儲存預測模型及將此等預測模型應用至一經掃描晶圓108幾何結構的結果。
參考圖2，展示用於一半導體晶圓製造程序中之誤差預測之一方 法的一流程圖。在本發明之至少一項實施例中，自藉由相同或實質上相似之製造程序產生或在該製造程序期間產生之一批次生產晶圓214選擇一或多個訓練晶圓200。在至少一項實施例中，藉由相同製造程序產生或在該製造程序期間產生之該批次晶圓亦旨在用於相同掃描及曝光疊對處理程序。
可採用一動態智慧型取樣策略來選擇訓練晶圓。使用一經圖案化晶圓幾何結構計量工具針對訓練晶圓獲得經圖案化晶圓幾何結構參數(諸如晶圓形狀及幾何結構)202。訓練晶圓亦可經歷同質性測試。若訓練晶圓表現為異質(例如歸因於賦予一單一批次中之晶圓不同的程序圖徵之一多室程序工具之不同室)，則可應用統計群聚技術(諸如K均值及高斯(Gaussian)混合模型)以將訓練晶圓分離成數個同質群組。同質性對於判定一可複製預測模型而言係關鍵的。
一預測模型化引擎運行進階預測模型，包含但不限於神經網路、隨機森林、提升回歸樹、支援向量機及廣義線性模型。彼等模型採用大數目個程序相依變數(包含大量高空間解析度之晶圓幾何結構參數)作為輸入變數，諸如但不限於晶圓平坦度、厚度、形狀及其等之第一或較高階導數、形狀之差異(程序後減去程序前)、形狀殘差(二階移除後)及其他相關程序資訊(諸如但不限於晶片佈局、膜堆疊厚度及其他性質、微影掃描器設定等等)。不同統計模型在函數空間上具有不同之假設及限制。
來自統計模型之預測結果幫助工程師理解各個程序因數在下游掃描及曝光操作處對疊對誤差的貢獻及該等程序因數之間的相關性。預測模型之擬合參數可觸發對晶圓幾何結構改變與疊對誤差之間之關係的進一步調查。
對一或多個訓練晶圓執行一疊對程序且針對實際疊對誤差分析一或多個訓練晶圓204。所量測之微影疊對誤差用以發展複雜的高度 非線性關係或旨在最小化疊對誤差之預測模型。接著即時比較實際疊對誤差與基於預測模型所預測之疊對誤差以產生最緊密地匹配實際疊對誤差的一候選預測模型206。藉由所預測之疊對誤差與實際疊對誤差之間的皮爾森(Pearson)相關來量測預測準確性。具有最佳預測準確性之模型將被當作候選模型。
本發明之預測方法係一特定晶圓座標處之對應於晶圓座標處之一疊對誤差的點對點幾何結構資訊。統計預測模型允許靈活實驗。可逐漸增加訓練晶圓之數目及訓練晶圓上之樣本位置的數目直至達到可靠預測效能為止。在訓練階段，識別所關注之晶圓幾何結構及程序特性。可快速地測試基於彼等特性之不同取樣策略以收斂至就準確性及可靠性而言為最佳之預測效能。最佳取樣可界定其中需要量測晶圓幾何結構改變之點的最小數目且因此減少循環時間且增加工具生生產率。
一旦判定一候選模型，即自生產晶圓214選擇一或多個驗證晶圓212且針對驗證晶圓使用一經圖案化晶圓幾何結構計量工具來獲得經圖案化晶圓幾何結構參數202。對一或多個驗證晶圓執行一疊對程序且針對實際疊對誤差分析一或多個驗證晶圓210。候選模型預測疊對誤差且比較該等疊對誤差與驗證晶圓之實際疊對誤差。若預測準確性滿足基於疊對預算及其他考量之特定臨限值，則將候選模型視為有效207且準備好部署該候選模型208以預測與訓練及驗證晶圓共用相似處理條件之其他生產晶圓的疊對誤差。
一旦驗證候選模型207，即藉助一經圖案化晶圓幾何結構計量工具來掃描剩餘之生產晶圓216 218以判定晶圓幾何結構參數220。基於晶圓幾何結構參數及所部署之預測模型208，系統預測剩餘生產晶圓之一疊對誤差222且調整微影掃描器以校正所預測的疊對誤差224。點對點預測對於所預測之疊對而言係至關重要的，應用調整224且因此 減少曝光之前饋後的實際疊對誤差。
根據本發明之方法可允許一微影生產程序搶先校正疊對誤差，無需密集處理各個別晶圓。
參考圖3，展示根據本發明之至少一項實施例之一誤差預測程序的一例示性輸出。當前線性回歸預測方法預測實質上不同於一實際疊對誤差型樣300之一疊對誤差型樣302。相比之下，使用進階預測模型的根據本發明之方法產生與實際疊對誤差型樣300較緊密相關之一疊對誤差型樣304。在此例示性實施例中，進階預測模型利用神經網路。
參考圖4，展示根據本發明之至少一項實施例之一神經網路的一方塊圖。在至少一項實施例中，一神經網路包括複數個輸入變數X1 400、X2 402、X3 404、X4 406，諸如IPD、形狀、斜率等等。傳遞線性組合作為對隱藏層中之神經元H1 408的一刺激。嵌入於各神經元中之一激勵函數抽象地表示神經元中之動作電位的生物放電率。一共同使用之激勵函數係S型函數，其中O j 為來自神經元H j 之輸出。所預測之疊對輸出單元Y 412係來自隱藏層中之全部神經元H1 408...HN1 410的結果之集合。在至少一項實施例中，疊對輸出單元由界定。疊對輸出單元Y 412及輸入變數400、402、404、406可展現高度非線性結構。
一神經網路中之數學結構亦可暗示輸出如何視特定輸入表現。假設一神經網路具有兩個輸入變數(例如X1 400及X2 402)且在隱藏層中具有二個神經元408及410的一神經網路，則參考第一輸入變數X1 400所得之輸出Y 412之第一導數由以下界定：
結果係一個三模式曲線，暗示該疊對對三個區域中之輸入變數 X1 400敏感。工程師可判定哪些條件與一特定幾何結構中之疊對誤差最為相關且一疊對如何對幾何結構參數作出反應。
在一項實施例中，藉由統計套裝軟體中之一處理程序判定一預測模型中之各輸入變數的相對重要性。經由一敏感度分析，基於可歸因於各變數之所預測之疊對的方差之減小將輸入變數排名。一預測分數可由以下界定：
此係被賦予特定變數值X i 之所預測的疊對之預期方差與所預測的疊對之非條件方差的比率。一旦判定各變數之相對重要性，工程師即可修改生產程序或進一步調查其他變數影響疊對之原因。
在一真實世界生產系統中，晶圓可由於晶圓幾何結構之非均勻變化及程序變化而具有不均勻的特性，諸如膜應力及較高階的平面內位移。因此，輸入變數(諸如晶圓幾何結構)與輸出(諸如疊對)之間之相關性可展現迴旋非線性度。在該情況下，模型化非線性相關之一預測模型可改良預測準確性。神經網路可因此對線性回歸改良預測準確性。
可採用根據本發明之至少一項實施例之方法來研究晶圓幾何結構改變與疊對誤差之間的一關係，且識別影響微影疊對及微影臨界尺寸均勻性之主要幾何分量。
根據本發明之至少一項實施例之方法可用以識別疊對誤差的一根本原因。使用本文中所描述的預測模型程序可考量全部程序相關之參數(諸如晶圓平坦度、厚度、形狀)及彼等參數之第一或更高階導數、形狀之差異及形狀殘差。一些適當變數選擇演算法(諸如ElasticNet、前向逐步回歸或最小角度回歸)可在預測模型選擇程序中系統地排除非關鍵或有雜訊參數且收斂至疊對誤差之更有影響的源。 可將相似方法應用至其他相關程序參數，諸如晶片佈局、膜堆疊厚度及其他膜堆疊性質、微影掃描器設定(包含平移、旋轉、放大、正交、晶圓傾斜等等)。
根據本發明之至少一項實施例之方法可揭示可用以監視程序偏離的程序變化。群聚技術可將晶圓分離成不同群組。假設一穩定生產程序導致各群組內之疊對映射相似，則工程師可藉由監視各群組之特性來識別一程序偏離。
根據本發明之實施例之系統可利用統計預測模型，該等模型除具有經改良疊對校正預測能力外，亦可識別晶圓製造單元程序(諸如包含標線效應的掃描及曝光、化學機械拋光、快速熱處理)及貢獻于疊對誤差之其他半導體程序的影響。
相信，藉由本發明之實施例之上述描述，將理解本發明及其隨之而來的優點，且將明白在不偏離本發明之範疇及精神或不犧牲其之全部材料優點的情況下，可對其組件之形式、結構及配置做出各種改變。本文之形式在經描述之前僅係其之一說明性實施例，隨附申請專利範圍旨在涵蓋且包含此等改變。

Claims (41)

  1. 一種電腦系統，其包括：一處理器；記憶體，其連接至該處理器；及電腦可執行程式碼，其經組態以在該處理器上執行，其中該電腦可執行程式碼將該處理器組態以：接收對應於一或多個訓練晶圓之一或多個誤差相關(error correlated)參數之一或多個訓練晶圓輪廓，此等誤差相關參數包括一晶圓形狀、一晶圓平坦度、一晶片佈局、一膜堆疊厚度、及一微影掃描器設定之至少一者；將複數個疊對誤差預測模型應用至該等訓練晶圓輪廓以產生對應之所預測的疊對誤差輪廓；接收一或多個訓練晶圓誤差輪廓；比較該等訓練晶圓誤差輪廓與該複數個所預測之疊對誤差輪廓以自該複數個疊對誤差預測模型判定一最擬合之疊對誤差預測模型；及基於該最擬合之疊對誤差預測模型而判定對一微影疊對程序之一校正。
  2. 如請求項1之電腦系統，其中該電腦可執行程式碼進一步將該處理器組態以：接收對應於一或多個驗證晶圓之一或多個誤差相關參數之一或多個驗證晶圓輪廓；將該最擬合之疊對誤差預測模型應用至該等驗證晶圓輪廓以產生一或多個所預測之有效疊對誤差輪廓；接收一或多個驗證晶圓誤差輪廓；比較該等驗證晶圓誤差輪廓與該等所預測之有效疊對誤差輪廓；判定該等驗證晶圓誤差輪廓與該等所預測之有效疊對誤差輪廓相差不超過某一臨限值的一量。
  3. 如請求項1之電腦系統，其中該電腦可執行程式碼進一步將該處理器組態以將該校正應用至一或多個生產晶圓的隨後微影疊對程序。
  4. 如請求項1之電腦系統，其中應用該複數個疊對誤差預測模型包括：基於該一或多個誤差相關參數而執行一神經網路。
  5. 如請求項1之電腦系統，其中應用該複數個疊對誤差預測模型包括：對該一或多個誤差相關參數執行一隨機森林演算法。
  6. 如請求項1之電腦系統，其中該電腦可執行程式碼進一步將該處理器組態以：判定該等訓練晶圓輪廓表示同質誤差相關參數；及將該等訓練晶圓輪廓組織成同質誤差相關參數。
  7. 如請求項1之電腦系統，其中該電腦可執行程式碼進一步將該處理器組態以：分析該一或多個訓練晶圓輪廓以判定負責一疊對誤差之一主要幾何結構參數。
  8. 一種計量系統，其包括：一處理器；一晶圓掃描裝置，其連接至該處理器；記憶體，其連接至該處理器；及電腦可執行程式碼，其經組態以在該處理器上執行，其中該電腦可執行程式碼將該處理器組態以：掃描一或多個訓練晶圓以判定該等訓練晶圓之一或多個誤差相關參數，此等誤差相關參數包括一晶圓形狀、一晶圓平坦度、一晶片佈局、一膜堆疊厚度、及一微影掃描器設定之至少一者；產生對應於一或多個訓練晶圓之該一或多個誤差相關參數之一或多個訓練晶圓輪廓；將複數個疊對誤差預測模型應用至該等訓練晶圓輪廓以產生對應之所預測的疊對誤差輪廓；掃描該一或多個訓練晶圓以判定一或多個訓練晶圓誤差輪廓；比較該等訓練晶圓誤差輪廓與該複數個所預測之疊對誤差輪廓以自該複數個疊對誤差預測模型判定一最擬合之疊對誤差預測模型；及基於該最擬合之疊對誤差預測模型而判定對一微影疊對程序之一校正。
  9. 如請求項8之計量系統，其中該電腦可執行程式碼進一步將該處理器組態以：掃描一或多個驗證晶圓以判定對應於一或多個驗證晶圓之一或多個誤差相關參數之一或多個驗證晶圓輪廓；將該最擬合之疊對誤差預測模型應用至該等驗證晶圓輪廓以產生一或多個所預測之有效疊對誤差輪廓；掃描一或多個驗證晶圓以判定一或多個驗證晶圓誤差輪廓；比較該等驗證晶圓誤差輪廓與該等所預測之有效疊對誤差輪廓；判定該等驗證晶圓誤差輪廓與該等所預測之有效疊對誤差輪廓相差不超過某一臨限值的一量。
  10. 如請求項8之計量系統，其進一步包括連接至該處理器之一微影疊對曝光裝置，其中該電腦可執行程式碼進一步將該處理器組態以在一或多個生產晶圓的隨後微影疊對程序期間將該校正應用至該微影疊對曝光裝置。
  11. 如請求項8之計量系統，其中應用該複數個疊對誤差預測模型包括：基於該一或多個誤差相關參數而執行一神經網路。
  12. 如請求項8之計量系統，其中應用該複數個疊對誤差預測模型包括：對該一或多個誤差相關參數執行一隨機森林演算法。
  13. 如請求項8之計量系統，其中該電腦可執行程式碼進一步將該處理器組態以：判定該等訓練晶圓輪廓表示同質誤差相關參數；及將該等訓練晶圓輪廓組織成同質誤差相關參數。
  14. 如請求項8之計量系統，其中該電腦可執行程式碼進一步將該處理器組態以：分析該一或多個訓練晶圓輪廓以判定負責一疊對誤差之一主要幾何結構參數。
  15. 一種用於補償疊對誤差之方法，其包括：掃描一或多個訓練晶圓以判定該等訓練晶圓之一或多個誤差相關參數；產生對應於一或多個訓練晶圓之該一或多個誤差相關參數之一或多個訓練晶圓輪廓，此等誤差相關參數包括一晶圓形狀、一晶圓平坦度、一晶片佈局、一膜堆疊厚度、及一微影掃描器設定之至少一者；以一電腦處理器將複數個疊對誤差預測模型應用至該等訓練晶圓輪廓以產生對應之所預測的疊對誤差輪廓；掃描該一或多個訓練晶圓以判定一或多個訓練晶圓誤差輪廓；以一電腦處理器比較該等訓練晶圓誤差輪廓與該複數個所預測之疊對誤差輪廓以自該複數個疊對誤差預測模型判定一最擬合之疊對誤差預測模型；及以一電腦處理器基於該最擬合之疊對誤差預測模型而判定對一微影疊對程序之一校正。
  16. 如請求項15之方法，其進一步包括：掃描一或多個驗證晶圓以判定對應於一或多個驗證晶圓之一或多個誤差相關參數之一或多個驗證晶圓輪廓；將該最擬合之疊對誤差預測模型應用至該等驗證晶圓輪廓以產生一或多個所預測之有效疊對誤差輪廓；掃描一或多個驗證晶圓以判定一或多個驗證晶圓誤差輪廓；比較該等驗證晶圓誤差輪廓與該等所預測之有效疊對誤差輪廓；判定該等驗證晶圓誤差輪廓與該等所預測之有效疊對誤差輪廓相差不超過某一臨限值的一量。
  17. 如請求項15之方法，其中應用該複數個疊對誤差預測模型包括：基於該一或多個誤差相關參數而執行一神經網路。
  18. 如請求項15之方法，其中應用該複數個疊對誤差預測模型包括：對該一或多個誤差相關參數執行一隨機森林演算法。
  19. 如請求項15之方法，其進一步包括：判定該等訓練晶圓輪廓表示同質誤差相關參數；及將該等訓練晶圓輪廓組織成同質誤差相關參數。
  20. 如請求項15之方法，其進一步包括：分析該一或多個訓練晶圓輪廓以判定負責一疊對誤差之一主要誤差相關參數。
  21. 一種用於補償疊對誤差之系統，其包括：一處理器；記憶體，其連接至該處理器；及電腦可執行程式碼，其儲存於該記憶體中且經組態以在該處理器上執行，其中該電腦可執行程式碼將該處理器組態以：接收對應於一或多個訓練晶圓之一或多個誤差相關參數之一或多個訓練晶圓輪廓，其中該一或多個誤差相關參數包括一晶圓幾何結構參數、一程序參數、或一微影掃描器參數之至少一者；將複數個疊對誤差預測模型應用至該等訓練晶圓輪廓以產生對應之所預測的疊對誤差輪廓；接收一或多個訓練晶圓誤差輪廓；比較該等訓練晶圓誤差輪廓與該複數個所預測之疊對誤差輪廓以自該複數個疊對誤差預測模型判定一最擬合之疊對誤差預測模型；及基於該最擬合之疊對誤差預測模型而判定對一微影疊對程序之一校正。
  22. 如請求項21之系統，其中該電腦可執行程式碼進一步將該處理器組態以：接收對應於一或多個驗證晶圓之一或多個誤差相關參數之一或多個驗證晶圓輪廓；將該最擬合之疊對誤差預測模型應用至該等驗證晶圓輪廓以產生一或多個所預測之有效疊對誤差輪廓；接收一或多個驗證晶圓誤差輪廓；比較該等驗證晶圓誤差輪廓與該等所預測之有效疊對誤差輪廓；判定該等驗證晶圓誤差輪廓與該等所預測之有效疊對誤差輪廓相差不超過某一臨限值的一量。
  23. 如請求項21之系統，其中該電腦可執行程式碼進一步將該處理器組態以將該校正應用至一或多個生產晶圓的隨後微影疊對程序。
  24. 如請求項21之系統，其中應用該複數個疊對誤差預測模型包括基於該一或多個誤差校正參數而執行一神經網路。
  25. 如請求項21之系統，其中應用該複數個疊對誤差預測模型包括：對該一或多個誤差校正參數執行一隨機森林演算法。
  26. 如請求項21之系統，其中該電腦可執行程式碼進一步將該處理器組態以：判定該等訓練晶圓輪廓表示同質誤差相關參數；及將該等訓練晶圓輪廓組織成同質誤差相關參數。
  27. 如請求項21之系統，其中該電腦可執行程式碼進一步將該處理器組態以分析該一或多個訓練晶圓輪廓以判定負責一疊對誤差之一主要幾何結構參數。
  28. 一種計量系統，其包括：一處理器；一晶圓掃描裝置，其連接至該處理器；記憶體，其連接至該處理器；及電腦可執行程式碼，其經組態以在該處理器上執行，其中該電腦可執行程式碼將該處理器組態以：掃描一或多個訓練晶圓以判定該等訓練晶圓之一或多個誤差相關參數，其中該一或多個誤差相關參數包括一晶圓幾何結構參數、一程序參數、或一微影掃描器參數之至少一者；產生對應於一或多個訓練晶圓之該一或多個誤差相關參數之一或多個訓練晶圓輪廓；將複數個疊對誤差預測模型應用至該等訓練晶圓輪廓以產生對應之所預測的疊對誤差輪廓；掃描該一或多個訓練晶圓以判定一或多個訓練晶圓誤差輪廓；比較該等訓練晶圓誤差輪廓與該複數個所預測之疊對誤差輪廓以自該複數個疊對誤差預測模型判定一最擬合之疊對誤差預測模型；及基於該最擬合之疊對誤差預測模型而判定對一微影疊對程序之一校正。
  29. 如請求項28之計量系統，其中該電腦可執行程式碼進一步將該處理器組態以：掃描一或多個驗證晶圓以判定對應於一或多個驗證晶圓之一或多個誤差校正參數之一或多個驗證晶圓輪廓；將該最擬合之疊對誤差預測模型應用至該等驗證晶圓輪廓以產生一或多個所預測之有效疊對誤差輪廓；掃描一或多個驗證晶圓以判定一或多個驗證晶圓誤差輪廓；比較該等驗證晶圓誤差輪廓與該等所預測之有效疊對誤差輪廓；判定該等驗證晶圓誤差輪廓與該等所預測之有效疊對誤差輪廓相差不超過某一臨限值的一量。
  30. 如請求項28之計量系統，其進一步包括連接至該處理器之一微影疊對曝光裝置，其中該電腦可執行程式碼進一步將該處理器組態以在一或多個生產晶圓的一隨後微影疊對程序期間將該校正應用至該微影疊對曝光裝置。
  31. 如請求項28之計量系統，其中應用該複數個疊對誤差預測模型包括基於該一或多個誤差相關參數而執行一神經網路。
  32. 如請求項28之計量系統，其中應用該複數個疊對誤差預測模型包括：對該一或多個誤差相關參數執行一隨機森林演算法。
  33. 如請求項28之計量系統，其中該電腦可執行程式碼進一步將該處理器組態以：判定該等訓練晶圓輪廓表示同質誤差相關參數；及將該等訓練晶圓輪廓組織成同質誤差相關參數。
  34. 如請求項28之計量系統，其中該電腦可執行程式碼進一步將該處理器組態以：分析該一或多個訓練晶圓輪廓以判定負責一疊對誤差之一主要幾何結構參數。
  35. 一種用於補償疊對誤差之方法，其包括：掃描一或多個訓練晶圓以判定該等訓練晶圓之一或多個誤差相關參數；產生對應於一或多個訓練晶圓之該一或多個誤差相關參數之一或多個訓練晶圓輪廓，其中該一或多個誤差相關參數包括一晶圓幾何結構參數、一程序參數、或一微影掃描器參數之至少一者；以一電腦處理器將複數個疊對誤差預測模型應用至該等訓練晶圓輪廓以產生對應之所預測的疊對誤差輪廓；掃描該一或多個訓練晶圓以判定一或多個訓練晶圓誤差輪廓；以一電腦處理器比較該等訓練晶圓誤差輪廓與該複數個所預測之疊對誤差輪廓以自該複數個疊對誤差預測模型判定一最擬合之疊對誤差預測模型；及以一電腦處理器基於該最擬合之疊對誤差預測模型而判定對一微影疊對程序之一校正。
  36. 如請求項35之方法，其進一步包括：掃描一或多個驗證晶圓以判定對應於一或多個驗證晶圓之一或多個誤差相關參數之一或多個驗證晶圓輪廓；將該最擬合之疊對誤差預測模型應用至該等驗證晶圓輪廓以產生一或多個所預測之有效疊對誤差輪廓；掃描一或多個驗證晶圓以判定一或多個驗證晶圓誤差輪廓；比較該等驗證晶圓誤差輪廓與該等所預測之有效疊對誤差輪廓；判定該等驗證晶圓誤差輪廓與該等所預測之有效疊對誤差輪廓相差不超過某一臨限值的一量。
  37. 如請求項35之方法，其中應用該複數個疊對誤差預測模型包括基於該一或多個誤差相關參數而執行一神經網路。
  38. 如請求項35之方法，其中應用該複數個疊對誤差預測模型包括：對該一或多個誤差相關參數執行一隨機森林演算法。
  39. 如請求項35之方法，其進一步包括：判定該等訓練晶圓輪廓表示同質誤差相關參數；及將該等訓練晶圓輪廓組織成同質誤差相關參數。
  40. 如請求項35之方法，其進一步包括：分析該一或多個訓練晶圓輪廓以判定負責一疊對誤差之一主要幾何結構參數。
  41. 一種用於補償疊對誤差之方法，其包括：接收對應於一或多個訓練晶圓之一或多個誤差相關參數之一或多個訓練晶圓輪廓，此等一或多個誤差相關參數包括一晶圓形狀、一晶圓平坦度、一晶片佈局、一膜堆疊厚度、及一微影掃描器設定之至少一者；將複數個疊對誤差預測模型應用至該等訓練晶圓輪廓以產生對應之所預測的疊對誤差輪廓；接收一或多個訓練晶圓誤差輪廓；比較該等訓練晶圓誤差輪廓與該複數個所預測之疊對誤差輪廓以自該複數個疊對誤差預測模型判定一最擬合之疊對誤差預測模型；及基於該最擬合之疊對誤差預測模型而判定對一微影疊對程序之一校正。
TW104107302A 2014-03-06 2015-03-06 用於對疊對誤差之前饋和反饋校正之統計疊對誤差預測、根本原因分析及程序控制 TWI651789B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461949022P 2014-03-06 2014-03-06
US61/949,022 2014-03-06
US14/220,665 US9087176B1 (en) 2014-03-06 2014-03-20 Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control
US14/220,665 2014-03-20

Publications (2)

Publication Number Publication Date
TW201539602A TW201539602A (zh) 2015-10-16
TWI651789B true TWI651789B (zh) 2019-02-21

Family

ID=53540163

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107302A TWI651789B (zh) 2014-03-06 2015-03-06 用於對疊對誤差之前饋和反饋校正之統計疊對誤差預測、根本原因分析及程序控制

Country Status (6)

Country Link
US (2) US9087176B1 (zh)
EP (1) EP3114705B1 (zh)
JP (1) JP6490094B2 (zh)
KR (1) KR102179988B1 (zh)
TW (1) TWI651789B (zh)
WO (1) WO2015134709A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5960198B2 (ja) 2013-07-02 2016-08-02 キヤノン株式会社 パターン形成方法、リソグラフィ装置、リソグラフィシステムおよび物品製造方法
US10379447B2 (en) * 2013-07-10 2019-08-13 Qoniac Gmbh Method and apparatus for simulation of lithography overlay
US11366397B2 (en) 2013-07-10 2022-06-21 Qoniac Gmbh Method and apparatus for simulation of lithography overlay
US10576603B2 (en) * 2014-04-22 2020-03-03 Kla-Tencor Corporation Patterned wafer geometry measurements for semiconductor process controls
EP3117454B1 (en) * 2014-06-24 2020-06-03 Kla-Tencor Corporation Patterned wafer geometry measurements for semiconductor process controls
US10430719B2 (en) 2014-11-25 2019-10-01 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes
KR102521159B1 (ko) 2014-11-25 2023-04-13 피디에프 솔루션즈, 인코포레이티드 반도체 제조 공정을 위한 개선된 공정 제어 기술
US10036964B2 (en) 2015-02-15 2018-07-31 Kla-Tencor Corporation Prediction based chucking and lithography control optimization
US10024654B2 (en) 2015-04-06 2018-07-17 Kla-Tencor Corporation Method and system for determining in-plane distortions in a substrate
US9779202B2 (en) 2015-06-22 2017-10-03 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
US9916965B2 (en) * 2015-12-31 2018-03-13 Kla-Tencor Corp. Hybrid inspectors
CN108700823B (zh) * 2016-02-22 2020-11-27 Asml荷兰有限公司 对量测数据的贡献的分离
CN108713166B (zh) * 2016-03-11 2021-03-09 Asml荷兰有限公司 计算用于控制制造工艺的校正的方法、计量设备、器件制造方法和建模方法
US10068323B2 (en) * 2016-04-10 2018-09-04 Kla-Tencor Corporation Aware system, method and computer program product for detecting overlay-related defects in multi-patterned fabricated devices
SE544800C2 (en) * 2016-06-02 2022-11-22 Universal Instruments Corp Semiconductor die offset compensation variation
US10475712B2 (en) 2016-09-30 2019-11-12 Kla-Tencor Corporation System and method for process-induced distortion prediction during wafer deposition
KR102555175B1 (ko) 2016-10-21 2023-07-12 에이에스엠엘 네델란즈 비.브이. 패터닝 프로세스용 보정 결정 방법
US10409171B2 (en) * 2017-01-25 2019-09-10 Kla-Tencor Corporation Overlay control with non-zero offset prediction
KR102432667B1 (ko) 2017-05-15 2022-08-17 삼성전자주식회사 오버레이 보정방법 및 제어 시스템
US11029673B2 (en) 2017-06-13 2021-06-08 Pdf Solutions, Inc. Generating robust machine learning predictions for semiconductor manufacturing processes
US11022642B2 (en) 2017-08-25 2021-06-01 Pdf Solutions, Inc. Semiconductor yield prediction
WO2019129485A1 (en) * 2017-12-29 2019-07-04 Asml Netherlands B.V. Method and device for determining adjustments to sensitivity parameters
US11029359B2 (en) 2018-03-09 2021-06-08 Pdf Solutions, Inc. Failure detection and classsification using sensor data and/or measurement data
US11775714B2 (en) 2018-03-09 2023-10-03 Pdf Solutions, Inc. Rational decision-making tool for semiconductor processes
CN110365503B (zh) * 2018-03-26 2022-08-19 华为技术有限公司 一种指标确定方法及其相关设备
US10777470B2 (en) 2018-03-27 2020-09-15 Pdf Solutions, Inc. Selective inclusion/exclusion of semiconductor chips in accelerated failure tests
US11454949B2 (en) * 2018-03-28 2022-09-27 Kla Corporation Auto-correlation of wafer characterization data and generation of composite wafer metrics during semiconductor device fabrication
DE102018207880A1 (de) * 2018-05-18 2019-11-21 Carl Zeiss Smt Gmbh Verfahren und Vorrichtung zum Bewerten einer unbekannten Auswirkung von Defekten eines Elements eines Photolithographieprozesses
CN108897219B (zh) * 2018-07-11 2021-02-09 杭州电子科技大学 一种化工不确定工业过程约束预测控制方法
US11094053B2 (en) * 2018-10-08 2021-08-17 Kla Corporation Deep learning based adaptive regions of interest for critical dimension measurements of semiconductor substrates
EP3974906A1 (en) 2018-11-07 2022-03-30 ASML Netherlands B.V. Determining a correction to a process
US10990019B2 (en) * 2019-04-09 2021-04-27 Kla Corporation Stochastic reticle defect dispositioning
KR20210007275A (ko) 2019-07-10 2021-01-20 삼성전자주식회사 오버레이 보정 방법, 및 그 보정 방법을 기초로 한 포토리소그라피 방법, 반도체 소자 제조방법 및 스캐너 시스템
CN110470263A (zh) * 2019-08-02 2019-11-19 天津大学 一种基于梯度提升树的回转体测量系统误差补偿方法
US11954615B2 (en) 2019-10-16 2024-04-09 International Business Machines Corporation Model management for non-stationary systems
JP7545278B2 (ja) 2020-09-25 2024-09-04 キヤノン株式会社 サンプルショット領域のセットを決定する方法、計測値を得る方法、情報処理装置、リソグラフィ装置、プログラム、および物品製造方法
CN112257337B (zh) * 2020-10-14 2022-09-16 上海工程技术大学 一种gmdh神经网络的晶圆cmp材料去除率预测方法
US11288115B1 (en) 2020-11-05 2022-03-29 International Business Machines Corporation Error analysis of a predictive model
US11829077B2 (en) * 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11669079B2 (en) * 2021-07-12 2023-06-06 Tokyo Electron Limited Tool health monitoring and classifications with virtual metrology and incoming wafer monitoring enhancements
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
CN113591395B (zh) * 2021-08-11 2024-01-30 重庆大学 热误差预测模型建模方法及基于霾-边缘-雾-云计算的智能热误差控制系统框架
JP2023053800A (ja) * 2021-10-01 2023-04-13 キヤノン株式会社 基板上の複数のショット領域の配列を求める方法、露光方法、露光装置、物品の製造方法、プログラム及び情報処理装置
TWI790795B (zh) * 2021-10-29 2023-01-21 財團法人資訊工業策進會 模型校正方法、模型校正系統及非暫態電腦可讀取媒體
CN114999182B (zh) * 2022-05-25 2023-07-04 中国人民解放军国防科技大学 基于lstm回馈机制的车流量预测方法、装置及设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090063378A1 (en) * 2007-08-31 2009-03-05 Kla-Tencor Technologies Corporation Apparatus and methods for predicting a semiconductor parameter across an area of a wafer
WO2013178404A2 (en) * 2012-05-29 2013-12-05 Asml Netherlands B.V. A method to determine the usefulness of alignment marks to correct overlay, and a combination of a lithographic apparatus and an overlay measurement system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US8017411B2 (en) * 2002-12-18 2011-09-13 GlobalFoundries, Inc. Dynamic adaptive sampling rate for model prediction
US7042552B1 (en) * 2004-11-17 2006-05-09 Asml Netherlands B.V. Alignment strategy optimization method
US7525638B2 (en) * 2005-03-23 2009-04-28 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US8136068B2 (en) * 2008-09-30 2012-03-13 Cadence Design Systems, Inc. Methods, systems, and computer program products for implementing compact manufacturing models in electronic design automation
US8260449B2 (en) * 2008-11-06 2012-09-04 Micron Technology, Inc. Photolithography systems and associated methods of overlay error correction
TWI417942B (zh) * 2009-12-17 2013-12-01 Ind Tech Res Inst 二維陣列疊對圖樣組之設計方法、疊對誤差量測方法及其量測系統
DE102011078927B4 (de) * 2010-07-12 2019-01-31 Carl Zeiss Sms Ltd. Verfahren zum Korrigieren von Fehlern einer photolithographischen Maske
KR101815975B1 (ko) * 2011-07-27 2018-01-09 삼성전자주식회사 객체 자세 검색 장치 및 방법
US10295993B2 (en) * 2011-09-01 2019-05-21 Kla-Tencor Corporation Method and system for detecting and correcting problematic advanced process control parameters
US9354526B2 (en) 2011-10-11 2016-05-31 Kla-Tencor Corporation Overlay and semiconductor process control using a wafer geometry metric

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090063378A1 (en) * 2007-08-31 2009-03-05 Kla-Tencor Technologies Corporation Apparatus and methods for predicting a semiconductor parameter across an area of a wafer
WO2013178404A2 (en) * 2012-05-29 2013-12-05 Asml Netherlands B.V. A method to determine the usefulness of alignment marks to correct overlay, and a combination of a lithographic apparatus and an overlay measurement system

Also Published As

Publication number Publication date
EP3114705A4 (en) 2017-11-08
EP3114705A1 (en) 2017-01-11
JP6490094B2 (ja) 2019-03-27
KR102179988B1 (ko) 2020-11-17
TW201539602A (zh) 2015-10-16
EP3114705B1 (en) 2022-11-23
US9087176B1 (en) 2015-07-21
WO2015134709A1 (en) 2015-09-11
JP2017514294A (ja) 2017-06-01
US20170017162A1 (en) 2017-01-19
US10545412B2 (en) 2020-01-28
KR20160130243A (ko) 2016-11-10

Similar Documents

Publication Publication Date Title
TWI651789B (zh) 用於對疊對誤差之前饋和反饋校正之統計疊對誤差預測、根本原因分析及程序控制
KR102336390B1 (ko) 제품 유닛의 다중-스테이지 처리를 위한 장치 최적화
KR102521159B1 (ko) 반도체 제조 공정을 위한 개선된 공정 제어 기술
TWI817134B (zh) 判定圖案化製程之校正之方法、元件製造方法、用於微影裝置之控制系統及微影裝置
JP6785993B2 (ja) プロセスフィンガープリントのセットを維持する方法
EP3279737A1 (en) Diagnostic system for an industrial process
JP6893549B2 (ja) 高次元変数選択モデルを使用した重要なパラメータの決定システム
TW201617978A (zh) 基於預測模型化之聚焦誤差預測
JP2009075110A (ja) プロセスパラメータを分散に関連づける分散関数を用いた構造のプロファイルパラメータの決定
CN113168116A (zh) 用于确定影响半导体制造过程中的产率的根本原因的方法
US11372338B2 (en) Method for evaluating control strategies in a semiconductor manufacturing process
US20230066599A1 (en) Method and Apparatus for Reconstructing the Position of Semiconductor Components on a Wafer
KR20100016095A (ko) 인라인 리소그래피 및 에칭 시스템
US10008422B2 (en) Method for assessing the usability of an exposed and developed semiconductor wafer
US10699971B2 (en) Method for processing of a further layer on a semiconductor wafer
US10481592B2 (en) Selecting manufacturing settings based on historical data from manufacturing tools