JP7660100B2 - 人工ニューラルネットワークによって予測される故障モードに基づくレチクル強化技術レシピの適用 - Google Patents

人工ニューラルネットワークによって予測される故障モードに基づくレチクル強化技術レシピの適用 Download PDF

Info

Publication number
JP7660100B2
JP7660100B2 JP2022509586A JP2022509586A JP7660100B2 JP 7660100 B2 JP7660100 B2 JP 7660100B2 JP 2022509586 A JP2022509586 A JP 2022509586A JP 2022509586 A JP2022509586 A JP 2022509586A JP 7660100 B2 JP7660100 B2 JP 7660100B2
Authority
JP
Japan
Prior art keywords
ret
failure
recipe
design
failure mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022509586A
Other languages
English (en)
Other versions
JP2022544585A (ja
Inventor
ロバート エム ラグ
ジェイ エイ ヒセロテ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of JP2022544585A publication Critical patent/JP2022544585A/ja
Application granted granted Critical
Publication of JP7660100B2 publication Critical patent/JP7660100B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/0499—Feedforward networks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/09—Supervised learning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Geometry (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computational Linguistics (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

関連出願
本出願は、事実上、内容の全体が参照により本明細書に組み込まれている、２０１９年８月１６日に出願した米国特許仮出願第６２／８８７，７２８号の利益を主張するものである。
本開示は、一般に、集積回路（ＩＣ）設計に関する。より具体的には、本開示は、人工ニューラルネットワークによって予測される故障モードに基づいてレチクル強化技術（ｒｅｔｉｃｌｅ ｅｎｈａｎｃｅｍｅｎｔ ｔｅｃｈｎｉｑｕｅ，ＲＥＴ）レシピを適用することに関する。
加工技術の進歩、および計算およびストレージに対するほとんど無限の欲求が、ＩＣ設計のサイズと複雑度の急速な増大を促進してきた。これらの進歩は、単一のチップ上に数千万のデバイスを集積することを可能にする半導体設計技術および半導体製造技術の向上に帰せられ得る。
本明細書において説明される一部の実施形態は、設計意図が製造されるときに生じることが予期される故障のセットを識別すること、および故障のセットの中の各故障の故障モードおよび位置を記録することによって設計意図のセットの中の各設計意図に関する訓練データを収集することが可能な方法および装置を特徴とする。一部の実施形態において、設計意図は、ウェハ上に印刷されることが所望される形状を指定してよく、すなわち、設計意図は、ＲＥＴを使用して実行される変更を含まない可能性がある。一部の実施形態において、訓練データは、リソグラフィ検証を使用してマスクレイアウトにおける故障モードを識別すること、故障モードの発生を解決すべくＲＥＴレシピを調整すること、および調整されたＲＥＴレシピをマスクレイアウトに適用することを含む反復ループを実行することによって収集されてよい。次に、実施形態は、訓練中に使用された設計意図とは異なる所与の設計意図に関する故障の故障モードおよび位置を予測すべく、機械学習モデル、例えば、人工ニューラルネットワークを訓練するように訓練データを使用してよい。
一部の実施形態において、監督された学習が、設計意図が入力として提供されてよく、かつ故障モードおよび位置が所望される出力として提供されてよい人工ニューラルネットワークを訓練すべく使用されてよい。
一部の実施形態において、各故障モードに関して別個の設計層が、故障モードに属する故障の位置に印を付けるべく作成されてよく、故障の各位置は、その故障の位置の付近で設計層にポリゴンを配置することによって印が付けられてよい。これらの実施形態において、調整されたＲＥＴレシピは、故障モードに対応する設計層におけるポリゴン内にあるマスクレイアウト内の区域に適用されてよい。
一部の実施形態は、設計意図において生じることが予期される故障の故障モードおよび位置を予測すべく訓練された人工ニューラルネットワークを使用してよい。次に、各予測される故障に関して、実施形態は、その故障の故障モードに基づいてＲＥＴレシピを選択してよく、選択されたＲＥＴレシピを、故障の位置に周囲の区域に適用してよい。
本開示は、後段で与えられる詳細な説明、および添付の図に基づいて理解され得る。図は、例示を目的としており、本開示の範囲を限定することはない。さらに、図は、必ずしも一律の縮尺に従って描かれてはいない。
本明細書において説明される一部の実施形態による故障モードを解決すべく設計意図における故障モード、およびＲＥＴレシピを決定するための工程を示す図である。 本明細書において説明される一部の実施形態によるリソグラフィ検証を実行するための工程を示す図である。 本明細書において説明される一部の実施形態によるマスクレイアウト内で故障モード位置にどのように印が付けられ得るかを示す図である。 本明細書において説明される一部の実施形態による故障モードを予測すべく人工ニューラルネットワークを訓練するための工程を示す図である。 本明細書において説明される一部の実施形態によるＲＥＴレシピをマスクレイアウトに選択的に適用すべく人工ニューラルネットワークを使用するための工程を示す図である。 本明細書において説明される一部の実施形態によるＩＣ設計および製造フローを示すフローチャートである。 本明細書において説明される一部の実施形態による、マシンに、本明細書において説明される方法のうちの任意の１つまたは複数を実行させるために、命令のセットが内部で実行されてよいコンピュータシステムの例示的なマシンを示す図である。
半導体製造技術は、ウェハ上に設計意図を移すべく多数の物理工程および／または化学工程を使用してよい。本開示において、「設計意図」という術語は、例えば、フォトリソグラフィを使用することによってウェハ上に印刷されることが所望される形状を指す。「マスクレイアウト」という用語は、設計意図を印刷すべくフォトリソグラフィにおいて使用されるフォトリソグラフィマスク上の形状を指す。半導体製造中に生じる物理現象および／または化学現象に起因して、設計意図は、設計意図がマスクレイアウトにおいてそのまま、すなわち、まったく変更なしに使用される場合、所望されるとおりに印刷されないことがある。
ＲＥＴレシピが、変更されたマスクレイアウトを獲得すべく設計意図を変更されるのに使用されてよく、変更されたマスクレイアウトが、次に、フォトリソグラフィにおいて使用されてよい。ＲＥＴレシピによって加えられる変更は、印刷されるパターンが設計意図から逸れることを生じさせる物理効果または化学効果を補償してよい。具体的には、変更されたマスクレイアウトを包含するマスクレイアウトがフォトリソグラフィにおいて使用されるとき、ウェハ上の印刷された形状は、設計意図の容認できる許容差範囲内にあってよい。
ＲＥＴの実施例は、規則ベースのＲＥＴ、工程モデルベースのＲＥＴ、および逆イメージングベースのＲＥＴ（逆リソグラフィ技術またはＩＬＴとしても知られる）を含むが、これには限定されない。各タイプのＲＥＴに関して、使用される計算リソースの量（例えば、ＲＥＴによって使用されるランタイム、メモリ、および／または計算パワーの量）ともたらされる結果の品質の間に異なるトレードオフポイントが存在する可能性がある（例えば、結果の品質が、製造問題が解決される程度に対応する可能性がある）。具体的には、より高い品質の結果が所望される場合（例えば、すべての製造問題が解消されることが所望される場合）、大量の計算リソースが使用される可能性がある（例えば、ＲＥＴに適用すべきランタイムが長い可能性がある）。
本開示において、「ＲＥＴレシピ」という術語は、ＲＥＴ技術、またはＲＥＴ技術のシーケンスを指すことが可能であり、ここで、各ＲＥＴ技術は、使用される計算リソースの量ともたらされる結果の品質の間で特定のトレードオフポイントに設定される。「ＲＥＴレシピを調整すること」という句は、使用されている１つまたは複数のＲＥＴのタイプを変えること、および／または使用される計算リソースの量ともたらされる結果の品質の間で１つまたは複数のＲＥＴのトレードオフポイントを変更することを指すことが可能である。
マスクレイアウト全体を加工するのに非常に高い品質の結果をもたらすＲＥＴレシピを使用することは、実際的でない大量の計算リソースを使用する可能性がある。他方、マスクレイアウト全体に関して少量の計算リソースを使用するＲＥＴレシピを使用することは、劣悪な品質の結果をもたらし得る。単一の製造問題が、ＩＣチップの完全な故障をもたらす可能性があることに留意されたい。いずれの区域がいずれのタイプの製造問題を被りやすいかが分かっていない場合、計算費用の高いＲＥＴ技術が、マスクレイアウト全体に関して使用される結果となる可能性があり、このことが、ＲＥＴに費やされる時間を大幅に増加させ得る。
本開示において説明される実施形態は、マスクレイアウト内で生じることが予期される製造問題のタイプおよび位置を予測すべく、機械学習、例えば、人工ニューラルネットワークを使用することができる。さらに、製造問題の各タイプに関して、実施形態は、製造問題を解決することが予期される適切なＲＥＴレシピを決定してよい。次に、設計意図を所与として、実施形態は、設計意図において生じることが予期される製造問題のタイプおよび位置を予測すべく、訓練された機械学習モデル、例えば、訓練された人工ニューラルネットワークを使用してよい。予測される製造問題の各タイプに関して、実施形態は、予測される製造問題が生じることが予期される位置で適切なＲＥＴレシピ（前もって決定された）を選択的に適用することができる。
本明細書において開示される実施形態の利点は、大量の計算リソースを使用することなしに、高品質のマスクレイアウト（例えば、製造問題をまったく有さないことが予期されるマスクレイアウト）を製造することができる工程を含むが、これには限定されない。
図１は、本明細書において説明される一部の実施形態による設計意図における故障モード、およびその故障モードを解決すべきＲＥＴレシピを決定するための工程を示す。設計意図１０２が、ウェハ上に印刷されることが所望される形状を含んでよい。図１において、設計意図１０２は、２つのポリゴンを有して示されるが、通常、設計意図１０２は、多数のポリゴン（例えば、数千万のポリゴン）を有してよい。設計意図１０２は、実際のＩＣチップの設計であってよい。しかし、設計意図１０２はまた、人工ニューラルネットワークを訓練するために作成された設計であってもよい。具体的には、設計意図１０２は、単位セルのランダムな配置を含んでよく、さらに／あるいはランダムなパターンおよび／またはプログラムされたパターンを含んでよい。
ＲＥＴレシピ１０４が、セリフ（ｓｅｒｉｆ）１０８および支援フィーチャ（ａｓｓｉｓｔ ｆｅａｔｕｒｅ）１１０などの、１つまたは複数の変更を含んでよいマスクレイアウト１０６を獲得すべく設計意図１０２に適用されてよい。一部の実施形態において、ＲＥＴレシピ１０４は、妥当な品質の結果をもたらし、かつ妥当なランタイムを有するように選択されてよい。具体的には、ＲＥＴレシピ１０４は、公称工程条件を考慮してよく、少数の調整反復を有してよい。少なくとも一部の製造問題は、ＲＥＴレシピ１０４が設計意図１０２に適用された後、存在することが予期されることが可能である。リソグラフィ検証（ステップ１１２）が、マスクレイアウト１０６がウェハ上に高い忠実度で設計意図１０２を印刷することが予期されるか否かを決定すべく実行されることが可能である。非限定的な実施例として、シノプシス社（Ｓｙｎｏｐｓｙｓ）のＰｒｏｔｅｕｓ Ｌｉｔｈｏｇｒａｐｈｙ Ｒｕｌｅ Ｃｈｅｃｋ（登録商標）（ＰＬＲＣ）などのリソグラフィ検証ツールが、リソグラフィ検証を実行すべく使用されてよい。
図２は、本明細書において説明される一部の実施形態によるリソグラフィ検証を実行するための工程を示す。工程モデル２０２が、所与の半導体製造技術をモデル化すべく開発されてよく、製造中に生じる物理工程の効果および／または化学工程の効果をシミュレートすべく使用されてよい。マスクレイアウトを所与として、工程モデル２０２は、ウェハ上に印刷されることが予期される予測されるパターン２０４を生成してよい。工程モデル２０２に対する入力として提供されるマスクレイアウトは、ＲＥＴ変更を含んでも、含まなくてもよい。例えば、マスクレイアウト１０６は、設計意図１０２に１つまたは複数のＲＥＴを適用することによって生成されていることが可能な、セリフ１０８および支援フィーチャ１１０などのＲＥＴ変更を含む。工程モデル２０２は、マスクレイアウト１０６に基づいて予測されるパターン２０４を生成してよい。次に、故障モードが、予測されるパターン２０４を設計意図１０２と比較することによってステップ２０６において識別されてよい。
図１を参照すると、リソグラフィ検証（ステップ１１２）が、故障モード１１４を生成することができ、各故障モードは、設計意図とウェハ上に印刷されることが予期される形状の間の１つまたは複数の相違に対応する。許容差限度外の各相違が、故障として識別されてよい。故障のセットを生じさせる一般的な原因が、故障モードとして識別されてよい。
各故障モードに関して、ＲＥＴレシピが、故障モードを解決すべく調整されてよい（ステップ１１６）。言い換えると、ＲＥＴレシピは、ＲＥＴレシピによって行われる変更が設計意図とウェハ上に印刷されることが予期される形状の間の特定のタイプの相違を修正するように調整されてよい。次に、調整されたＲＥＴレシピが、マスクレイアウト１２０を獲得すべく現行のマスクレイアウトに適用されることが可能であり（ステップ１１８）、マスクレイアウト１２０は、反復の次回において現行のマスクレイアウトとなる。調整されたＲＥＴレシピは、マスクレイアウト全体にわたってではなく、相違の周囲の区域内で適用されてよいことに留意されたい。また、ステップ１１８に入力として提供されるマスクレイアウトは、ＲＥＴ処理の先行する回によって行われた変更を含んでよいことにも留意されたい。
一部の実施形態において、故障モードの位置は、故障モードの位置の付近にポリゴンを配置することによって印が付けられてよい。具体的には、ポリゴンは、故障モードがポリゴンの境界内にあるように配置されてよく、ポリゴンは、故障モード位置の工程範囲内にある形状を含んでよい。一部の実施形態において、ポリゴンは、出力マスクの一部ではなくてもよいが、特定の故障モードが識別されている位置を追跡するのに使用されてよい新たな層の上に配置されてよい。ＲＥＴレシピが調整されるとき、新たな層上のポリゴン内の区域は、調整が故障モードを解決するかどうかを決定するのに使用されてよい。
一部の実施形態において、製造問題を別々の層に分類することを可能にしてよい、多数の新たな層が生成されてよい。例えば、リソグラフィ検証が、劣悪なプロセスウインドウの領域、および公称補正が容認できる値に収束していない区域を識別してよい。このシナリオにおいて、ＲＥＴレシピは、これら２つのタイプの故障を扱うべく異なるように調整されてよい。具体的には、劣悪なプロセスウインドウを有する区域に関して、ＲＥＴレシピは、プロセスウインドウを増大させるべく最適化費用関数において追加の項を含めることによって調整されてよい。劣悪な収束を有する区域に関して、ＲＥＴレシピは、公称補正許容差を満たすべく最適化ステップの数を増加させることによって調整されてよい。
図３は、本明細書において説明される一部の実施形態によりマスクレイアウト内で故障モード位置にどのように印が付けられ得るかを示す。図１に示される工程が、マスクレイアウト区域３００内で故障モードを識別するのに使用され得る。図３において、各印影付きの長方形が、製造問題の位置に対応する。故障モードは、製造問題のタイプに対応する。例えば、製造問題位置３０２－１と製造問題位置３０２－２が、同一の故障モードに対応する。同様に、製造問題位置３０４－１と製造問題位置３０４－２が、製造問題位置３０２－１と製造問題位置３０２－２に対応する故障モードとは異なる同一の故障モードに対応する。最後に、製造問題位置３０６－１と製造問題位置３０６－２が、その他２つの故障モードとは異なる第３の故障モードに対応する。各故障モードは、その故障モードに関連する製造問題を解決することが予期されるＲＥＴレシピ調整に対応してよい。それ故、位置３０２－１および３０２－２における製造問題を解決するＲＥＴレシピ調整が開発されてよい。２つの故障モードに印を付けるべく配置されたポリゴンは、互いに重なり合うことが可能であり、例えば、故障モード位置３０４－２と故障モード位置３０６－２が、互いに重なり合う（図３に示される特定の実施例において、位置３０４－２におけるポリゴンと位置３０６－２におけるポリゴンは、異なる設計層上にあることが可能であるが、一般に、同一の層上のポリゴンは、互いに重なり合ってもよい）。
一部の実施形態において、各故障モードには、別個の設計層が割り当てられてよく、各故障モードに対応する問題位置は、それぞれの設計層に含められてよい。それ故、製造問題３０２－１および３０２－２に対応する第１の故障モードに第１の設計層が割り当てられる場合、第１の設計層は、製造問題位置３０２－１および３０２－２だけを含んでよい。図３に示されるその他の製造問題位置（すなわち、３０４－１、３０４－２、３０６－１、および３０６－２）は、それらの製造問題位置のそれぞれの設計層に含められてよい。これらの実施形態において、所与の故障モードに対応するＲＥＴレシピ調整は、その故障モードに対応する設計層において指定されるすべての製造問題位置に適用されてよい。
図１を参照すると、工程は、次に、マスクレイアウト１２０がウェハ上に設計意図１０２を印刷することが予期されるか否かを決定すべくリソグラフィ検証（ステップ１１２）を実行してよい。解決されないままの故障モードがある場合、または調整されたＲＥＴレシピが適用されたときに新たな故障モードが生じさせられた場合、ステップ１１４、１１６、１１８、１２０、および１１２が、再び実行されてよい。
具体的には、ステップ１１２、１１４、１１６、１１８、および１２０を含むループは、すべての故障モードが考慮され、所定の許容差レベル内で解決されるまで、１回または複数回、実行されてよい。ループの反復の各回の間、マスクレイアウトの製造しやすさは、故障が調整されたＲＥＴレシピによって修正されるにつれ、向上することが可能である。しかし、故障の位置は、人工ニューラルネットワーク訓練目的で保持される。次々の反復の回で、新たな問題位置が発見されることが可能である。これらの新たな問題は、それまでに識別された問題を修正することの副次的効果として導入されることがある。新たな問題の数は、反復の各回で急速に小さくなることが予期され、ループの数回の反復だけしか、マスクレイアウト内のすべての製造問題を識別して、修正するのに必要とされないことが可能である。
前段で説明されるとおり、図１に示される工程は、設計意図１０２における故障モード１１４を識別してよい。各故障モードは、マスクレイアウトの現行のバージョンが使用される場合、マスクレイアウトの特定の位置で生じることが予期される製造問題のタイプに対応することが可能である。リソグラフィ検証１１２によって識別される各故障モードに関して、また、図１に示される工程は、ＲＥＴレシピ調整、製造問題位置の周囲の区域に適用されたとき、故障モードに関連する製造問題を部分的に、または完全に解決する、対応するＲＥＴレシピ調整を生成してもよい。
ＲＥＴ、故障モード、および故障モードを解決することができるＲＥＴレシピの一部の非限定的な実施例について、次に説明される。規則ベースのＲＥＴが、行われるべき変更を決定すべく規則のセットを使用してよい。マスクレイアウト内で特定のパターンを検出すると、規則ベースのＲＥＴは、そのパターンに特定の変更を適用してよい。例えば、規則ベースのＲＥＴは、マスクレイアウト内の線－終端パターンのセットを識別してよく、線－終端短縮またはコーナラウンディング（ｃｏｒｎｅｒ ｒｏｕｎｄｉｎｇ）、あるいはその両方によってもたらされる製造問題を低減すべく、または防止すべく各線－終端パターンにハマーヘッドセリフを追加してよい。使用される計算リソースの量ともたらされる結果の品質の間の異なるトレードオフポイントが、使用される規則の複雑度および数に基づいて存在することが可能である。具体的には、大量の複雑な規則が、比較的高い品質の結果をもたらすことがあるが、大量の計算リソースを使用する可能性がある。逆に、少数の単純な規則が、比較的低い品質の結果をもたらすことがあるが、少量の計算リソースを使用することが可能である。
工程モデルベースのＲＥＴは、印刷されることが予期される形状を予測して、予測されるパターンと設計意図の間の相違を補正するようにマスクレイアウト上で摂動を反復して実行すべく工程モデルを使用する。工程モデルベースのＲＥＴは、ときとして、光近接効果補正（ＯＰＣ）と呼ばれる。また、工程モデルベースのＲＥＴは、製造問題、例えば、小さいプロセスウインドウまたは浅い焦点深度によってもたらされる製造問題を解決すべく支援フィーチャを配置することも可能である。工程モデルの精度、および反復の回数に基づいて、使用される計算リソースの量ともたらされる結果の品質の間で異なるトレードオフポイントが存在することが可能である。具体的には、精度の高い工程モデルを使用すること、および多くの回数の反復を使用することが、比較的高い品質の結果をもたらすことがあるが、大量の計算リソースを使用する可能性がある。逆に、それほど精度が高くない高速の工程モデルを使用すること、および少ない回数の反復を使用することが、比較的より低い品質の結果をもたらすことがあるが、少量の計算リソースを使用することが可能である。
逆イメージングベースのＲＥＴは、工程モデルを反転することに基づく。例えば、マスクレイアウトを印刷することは、以下のとおり、すなわち、
ｚ（ｘ，ｙ）＝Ｔ｛ｍ（ｘ，ｙ）｝
として表現されることが可能であり、ここでＴ｛．｝は、工程モデル（例えば、我々がイメージング工程をモデル化している場合、ホプキンズイメージングモデル）であり、ｍ（ｘ，ｙ）は、入力マスクレイアウトであり、ｚ（ｘ，ｙ）は、印刷されるパターンである。ｚ*（ｘ，ｙ）を設計意図とする。逆イメージング問題の目標は、もたらされる印刷されたパターンＴ｛ｍ（ｘ，ｙ）｝が設計意図ｚ*（ｘ，ｙ）に類似するようにマスクレイアウトｍ（ｘ，ｙ）を推定することである。具体的には、設計意図に対する印刷されたパターンの類似度は、その２つのパターンの間の距離メトリックを使用して測定されることが可能である。
一部の実施形態は、逆イメージング問題を、設計意図と印刷されたパターンの間の差を示す費用関数に関する最適化問題として定式化してよい。具体的には、一部の実施形態において、費用関数ｆは、以下のとおりであってよい。すなわち、
Figure 0007660100000001
目的は、印刷されたパターンと設計意図の間の距離のＬ2ノルムを最小化するマスクレイアウトｍ（ｘ，ｙ）を推定することである。所望される目標に依存して、式（１）における費用関数は、イメージログスロープ最大化（ｉｍａｇｅ ｌｏｇ－ｓｌｏｐｅ ｍａｘｉｍｉｚａｔｉｏｎ）、支援フィーチャ印刷適性コンプライアンス、外形忠実度のための光近接効果補正、より良好なプロセスウインドウのための焦点感度最小化、その他のようなさらなる目的を含むべく増強されることも可能である。言い換えると、本明細書において説明される実施形態は、式（１）に示される費用関数を使用することに限定されない。一部の実施形態は、逆イメージング問題を解決すべくピクセルベースのパラメータ設定を使用してよい。式（１）に示される費用関数は、勾配下降法、共役勾配法、準ニュートン法、その他のような標準の最適化技術を使用して最適化されることが可能である。
使用される費用関数、および／または最適化中に使用される反復の回数に基づいて、使用される計算リソースの量ともたらされる結果の品質の間の異なるトレードオフポイントが存在することが可能である。具体的には、多数の非線形項を有する複雑な費用関数、および多数回の最適化反復を使用することが、より高い品質の結果をもたらすことがあるが、大量の計算リソースを使用する可能性がある。逆に、比較的単純な費用関数、および少数回の最適化反復を使用することが、低い品質の結果をもたらすことがあるが、少量の計算リソースを使用する可能性がある。
故障モードは、印刷された線の幅（すなわち、限界寸法）と設計意図における線の幅の間の差が許容差しきい値より大きいときに生じることがある。ＲＥＴレシピは、印刷された線の幅が設計意図における線の幅と実質的に等しくなるように設計意図における線の幅を変更してよい（例えば、規則ベースのＲＥＴが、設計意図における線の幅を大きくしてよい）。
別の故障モードが、線－終端において過度の短縮が生じたときに生じることがある。ＲＥＴレシピが、この製造問題を解決すべく線－終端に１つまたは複数のセリフを追加してよい（例えば、工程モデルベースのＲＥＴレシピが、線－終端を反復的に摂動させてよく、代替として、逆イメージングベースのＲＥＴが、製造問題を解決する変更を含む線－終端形状を決定してよい）。
さらに別の故障モードが、パターンが、小さいプロセスウインドウおよび／または浅い焦点深度を有するときに生じることがあり、例えば、パターンは、公称焦点条件で満足の行くように印刷されることが可能であるが、リソグラフィイメージングシステムの焦点がわずかに合っていないとき、深刻な製造問題を見せる可能性がある（例えば、線－終端短縮）。ＲＥＴレシピが、焦点深度を増加させるべくパターン付近に１つまたは複数の支援フィーチャを追加してよい（例えば、工程モデルベースのＲＥＴレシピが、焦点深度を増加させるべく異なる支援フィーチャ構成を反復して試みてよく、代替として、費用関数において焦点深度項を含む逆イメージングベースのＲＥＴレシピが、焦点深度を増加させるべく１つまたは複数の支援フィーチャを配置してよい）。
図４は、本明細書において説明される一部の実施形態による、故障モードを予測すべく人工ニューラルネットワークを訓練するための工程を示す。工程は、設計意図のセットの中の各設計意図に関して、設計意図が製造されるときに生じることが予期される故障のセットを識別すること、および故障のセットの中の各故障の故障モードおよび位置を記録することによって訓練データを収集することから始まってよい（ステップ４０２）。例えば、故障モードは、図１に示される工程を使用することによって決定され得る。
次に、工程は、設計意図のセットの中の設計意図とは異なる所与の設計意図に関して故障の故障モードおよび位置を予測するように機械学習モデル、例えば、人工ニューラルネットワークを訓練すべく訓練データを使用してよい（ステップ４０４）。人工ニューラルネットワークに対する入力は、設計意図、すなわち、まったくＲＥＴ変更なしにウェハ上に印刷されることが所望される形状であることが可能である。
人工ニューラルネットワークは、設計意図が（まったくＲＥＴ変更なしに）人工ニューラルネットワークに入力として提供されてよく、故障モードのセット、および故障モードの位置（例えば、図１に示される工程を使用することによって決定された）が所望される出力として提供されてよい、監督された学習を使用して訓練されることが可能である。
一部の実施形態において、人工ニューラルネットワークは、入力層と、出力層と、１つまたは複数の隠された層とを含んでよい。設計意図は、ラスタライズされてよく、すなわち、２次元ピクセルマップに変換されてよい。各ピクセルは、入力層におけるノードに対応してよい。ピクセルの値は、０と１の間の浮動小数点数であってよく、ここで、０は、透明な区域に対応してよく、１は、不透明な区域に対応してよく、０と１の間の数は、ピクセル内の透明な区域／不透明な区域のパーセンテージに対応してよい。出力層は、ノードのセットを含んでよく、ここで、各ノードは、位置と故障モードの特定の組合せに対応してよい。監督された学習中、入力層ノードに、設計意図のラスタライズされた表現に基づく値が割り当てられてよく、出力層ノードに、予期される製造問題の位置および故障モードに基づく値が割り当てられてよい。次に、逆伝播技術が人工ニューラルネットワークにおける結合重みを調整すべく使用されてよい。人工ニューラルネットワークが訓練された後、人工ニューラルネットワークは、ＲＥＴレシピを設計意図に選択的に適用するために使用されてよい。
図５は、本明細書において説明される一部の実施形態による、ＲＥＴレシピをマスクレイアウトに選択的に適用すべく人工ニューラルネットワークを使用するための工程を示す。工程は、リソグラフィ工程を使用して設計意図が印刷されるときに生じることが予期される故障の故障モードおよび位置を予測すべく、訓練された機械学習モデル、例えば、訓練された人工ニューラルネットワークを使用することから始まってよい（ステップ５０２）。次に、各予測される故障に関して、工程は、故障の故障モードに基づいてＲＥＴレシピを選択してよく、選択されたＲＥＴレシピを、故障の位置の周囲の区域に適用してよい（ステップ５０４）。
図６は、本明細書において説明される一部の実施形態による、集積回路の設計、検証、および製作のための例示的なフロー６００を示す。ＥＤＡ工程６１２（頭字語「ＥＤＡ」は、「Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ａｕｔｏｍａｔｉｏｎ」を指す）が、集積回路を表現する設計データおよび設計命令を変換し、検証するのに使用されることが可能である。これらの工程の各々は、多数のモジュールまたは多数の動作として構造化され、使用可能にされ得る。
フロー６００が、ＥＤＡ工程６１２を使用することによって変換され、検証された情報である、設計者によって供給される情報を用いた製品アイディア６１０の作成から開始することができる。設計が最終化されたとき、設計は、テープアウトされ６３４、これは、集積回路のためのアートワーク（例えば、形状パターン）がマスクセットを製造すべく製作施設に送られる時点であり、設計は、次に、集積回路を製造すべく使用される。テープアウトの後、半導体ダイが製作され６３６、製造されたＩＣチップ６４０をもたらすべくパッケージングおよび組立て６３８が実行される。
回路構造または電子構造のための仕様は、低レベルトランジスタ材料レイアウトから高レベル記述言語までの範囲にわたることがある。ＶＨＤＬ、Ｖｅｒｉｌｏｇ、ＳｙｓｔｅｍＶｅｒｉｌｏｇ、ＳｙｓｔｅｍＣ、ＭｙＨＤＬ、またはＯｐｅｎＶｅｒａなどのハードウェア記述言語（「ＨＤＬ」）を使用する高レベルの抽象化が、回路およびシステムを設計すべく使用されてよい。ＨＤＬ記述は、論理レベルレジスタ転送レベル（「ＲＴＬ」）記述、ゲートレベル記述、レイアウトレベル記述、またはマスクレベル記述に変換されることが可能である。より抽象性の低い記述である、それぞれのより低い抽象化レベルは、設計記述にさらなる詳細を加える。より抽象性の低い記述である、より低いレベルの抽象化は、コンピュータによって生成されること、設計ライブラリから導き出されること、または別の設計自動化工程によって作成されることが可能である。より詳細な記述を指定するためのより低いレベルの抽象化言語における仕様言語の例が、ＳＰＩＣＥ（「Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ」を表す）である。各レベルの抽象化における記述は、その層の対応するツール（例えば、形式検証ツール）によって使用されるのに充分である詳細を包含する。
システム設計６１４中、製造されるべき集積回路の機能が、指定される。設計は、電力消費、パフォーマンス、区域（物理的区域、および／またはコードの行数）、および費用の低減、その他などの所望される特徴のために最適化されてよい。設計を異なるタイプのモジュールまたは構成要素に区分化することが、この段階で行われ得る。
論理設計および機能検証６１６中、回路におけるモジュールまたは構成要素が、１つまたは複数の記述言語において指定され、仕様が、機能的精度に関して検査される。例えば、回路の構成要素が、設計されている回路またはシステムの仕様の要件と合致する出力を生成することが検証されてよい。機能検証は、テストベンチジェネレータ、静的ＨＤＬチェッカ、および形式ベリファイアなどのシミュレータおよびその他のプログラムを使用してよい。一部の実施形態において、「エミュレータ」または「プロトタイピングシステム」と呼ばれる構成要素の特殊なシステムが、機能検証を迅速化すべく使用される。
試験のための統合および設計６１８の間に、ＨＤＬコードが、ネットリストに変換される。一部の実施形態において、ネットリストは、グラフ構造の端部が、回路の構成要素を表現し、グラフ構造のノードが、それらの構成要素がどのように互いに接続されるかを表現する、グラフ構造であってよい。ＨＤＬコードとネットリストはともに、集積回路が、製造されたとき、指定された設計によって実行されることを検証すべくＥＤＡ製品によって使用され得る階層型製造品である。ネットリストは、目標半導体製造技術のために最適化されることが可能である。さらに、完成した集積回路が、その集積回路が仕様の要件を満たすことを検証すべく試験されてよい。
ネットリスト検証６２０中、ネットリストが、タイミング制約に対するコンプライアンス、およびＨＤＬコードとの対応に関して検査される。設計計画６２２中、集積回路に関する全体的なフロアプランが構築され、タイミングおよびトップレベルルーティングに関して解析される。
レイアウト中、または物理的実装６２４中、物理的配置（トランジスタまたはキャパシタなどの回路構成要素の位置付け）およびルーティング（多数の導体による回路構成要素の接続）が行われ、特定の論理関数を使用可能にすべくライブラリからのセルの選択が実行されることが可能である。本明細書において使用される「セル」という術語は、ブール論理関数（例えば、ＡＮＤ、ＯＲ、ＮＯＴ、ＸＯＲ）またはストレージ関数（フリップフロップもしくはラッチなどの）を提供するトランジスタ、他の構成要素、および相互接続のセットを指定してよい。本明細書において使用される回路「ブロック」は、２つ以上のセルを指すことがある。セルと回路ブロックはともに、モジュールまたは構成要素とも呼ばれることが可能であり、物理構造としても、シミュレーションにおいてもともに使用可能にされる。サイズなどのパラメータが、選択されたセルに関して指定され（「標準のセル」に基づいて）、ＥＤＡ製品によって使用されるようにデータベースにおいてアクセス可能にされる。
解析および抽出６２６中、回路機能が、レイアウトレベルで検証され、このことが、レイアウト設計の改良を可能にする。物理検証６２８中、レイアウト設計が、ＤＲＣ制約、電気制約、リソグラフィ制約などの製造制約が正しいこと、および回路機能がＨＤＬ設計仕様と合致することを確実にすべく検査される。解像度強化６３０中、レイアウトの形状が、回路設計がどのように製造されるかを改良すべく変換される。
テープアウト中、リソグラフィマスクの製造のために使用されるべきデータが作成される（適宜、リソグラフィ強化が適用された後）。マスクデータ準備６３２中、完成した集積回路を製造するのに使用されるリソグラフィマスクを製造すべく「テープアウト」データが使用される。
コンピュータシステム（図７におけるコンピュータシステム７００などの）のストレージサブシステムが、本明細書において説明されるＥＤＡ製品、ならびにライブラリのためのセルの開発のため、およびライブラリを使用する物理設計および論理設計のために使用される製品のうちのいくつか、またはすべてによって使用されるプログラムおよびデータ構造を記憶すべく使用されてよい。
図７は、マシンに本明細書において説明される方法のうちの任意の１つまたは複数が実行させるための命令のセットがその内部で実行されてよい、コンピュータシステム７００の例示的なマシンを示す。代替の実装形態において、マシンは、ＬＡＮ、イントラネット、エクストラネット、および／またはインターネットにおいて他のマシンに接続されて（例えば、ネットワーク化されて）よい。マシンは、クライアント－サーバネットワーク環境におけるサーバマシンまたはクライアントマシンの資格で動作してよく、ピアツーピア（もしくは分散型）ネットワーク環境におけるピアマシンとして動作してよく、あるいはクラウドコンピューティングインフラストラクチャもしくはクラウドコンピューティング環境においてサーバマシンまたはクライアントマシンとして動作してよい。
マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、携帯情報端末（ＰＤＡ）、セルラ電話、ウェブ機器、サーバ、ネットワークルータ、スイッチもしくはブリッジ、あるいはマシンによって行われるべきアクションを指定する命令のセット（順次の、またはそれ以外の）を実行することができる任意のマシンであってよい。さらに、単一のマシンが示されるが、「マシン」という術語は、本明細書において説明される方法のうちの任意の１つまたは複数を実行すべく命令のセット（または多数のセット）を個々に、または一緒になって実行するマシンの任意の集まりを含むようにも解釈されるべきである。
コンピュータシステム７００の実施例は、バス７３０経由で互いに通信する処理デバイス７０２、メインメモリ７０４（例えば、読取り専用メモリ（ＲＯＭ）、フラッシュメモリ、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）などのダイナミックランダムアクセスメモリ（ＤＲＡＭ））、スタティックメモリ７０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）、その他）、およびデータストレージデバイス７１８を含む。
処理デバイス７０２は、マイクロプロセッサ、中央処理装置、またはそれに類するものなどの１つまたは複数のプロセッサを表す。より詳細には、処理デバイスは、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、またはその他の命令セットを実装するプロセッサ、あるいは命令セットの組合せを実装するプロセッサであってよい。また、処理デバイス７０２は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタルシグナルプロセッサ（ＤＳＰ）、ネットワークプロセッサ、またはそれに類するものなどの１つまたは複数の専用処理デバイスであってもよい。処理デバイス７０２は、本明細書において説明される動作およびステップを実行するための命令７２６を実行するように構成されてよい。
コンピュータシステム７００は、ネットワーク７２０を介して通信すべくネットワークインタフェースデバイス７０８をさらに含んでよい。また、コンピュータシステム７００は、ビデオディスプレイユニット７１０（例えば、液晶ディスプレイ（ＬＣＤ）または陰極線管（ＣＲＴ））、英数字入力デバイス７１２（例えば、キーボード）、カーソル制御デバイス７１４（例えば、マウス）、グラフィクス処理装置７２２、信号生成デバイス７１６（例えば、スピーカ）、グラフィクス処理装置７２２、ビデオ処理装置７２８、およびオーディオ処理装置７３２を含んでもよい。
データストレージデバイス７１８は、本明細書において説明される方法または機能のうちの任意の１つまたは複数を実体化する１つまたは複数の命令のセット７２６またはソフトウェアが記憶された機械可読記憶媒体７２４（非一過性のコンピュータ可読媒体としても知られる）を含んでよい。命令７２６は、メインメモリ７０４内に完全に、もしくは少なくとも部分的に存在してもよく、さらに／またはコンピュータシステム７００による命令７２６の実行中に処理デバイス７０２に存在してもよく、メインメモリ７０４と処理デバイス７０２もまた、機械可読記憶媒体を構成する。
一部の実装形態において、命令７２６は、本開示に対応する機能を実装する命令を含む。機械可読記憶媒体７２４は、単一の媒体であるように例示的な実装形態に示されるが、「機械可読記憶媒体」という術語は、命令の１つまたは複数のセットを記憶する単一の媒体または多数の媒体（例えば、集中型データベースもしくは分散型データベース、さらに／または関連付けられたキャッシュおよびサーバ）を含むものと解釈されなければならない。また、「機械可読記憶媒体」という術語は、機械によって実行されて、機械および処理デバイス７０２に本開示の方法のうちの任意の１つまたは複数を実行させるように命令のセットを記憶すること、または符号化することができる任意の媒体を含むものとも解釈されなければならない。したがって、「機械可読記憶媒体」という術語は、ソリッドステートメモリ、光媒体、および磁気媒体を含むが、これには限定されないものと解釈されなければならない。
前述の詳細な説明のいくつかの部分は、コンピュータメモリ内のデータビットに対する操作のアルゴリズムおよび記号表現の点で提示されてきた。これらのアルゴリズム上の説明および表現は、データ処理技術分野の業者によって、自らの作業の実質を他の同業者に最も効果的に伝えるべく使用される手法である。アルゴリズムは、所望する結果につながる動作のシーケンスであってよい。動作は、物理量の物理的操作を要求するものである。そのような量は、記憶されること、組み合わされること、比較されること、およびそれ以外で操作されることが可能な電気信号または磁気信号の形態をとってよい。そのような信号は、ビット、値、要素、記号、文字、項、または数と呼ばれること、あるいはそれに類するように呼ばれることがある。
しかし、これら、および類似する術語のすべては、適切な物理用に関連付けられるべきであり、これらの量に適用される便利なラベルに過ぎないことに留意されたい。そうでないことが特に明記されない限り、本開示から明白なとおり、本説明全体にわたって、いくつかの術語は、コンピュータシステムのレジスタ内、およびメモリ内の物理（電子的）量として表されるデータを操作して、コンピュータシステムメモリ内、もしくはコンピュータシステムレジスタ内、または他のそのような情報ストレージデバイス内の物理量として同様に表される他のデータに変換するコンピュータシステムまたは類似した電子コンピューティングデバイスのアクションおよびプロセスを指すものと理解されたい。
また、本開示は、本明細書における動作を実行するための装置にも関する。この装置は、意図される目的のために特別に構築されてよく、またはこの装置は、コンピュータに記憶されたコンピュータプログラムによって選択的に活性化される、または再構成されるコンピュータを含んでよい。そのようなコンピュータプログラムは、コンピュータシステムバスにそれぞれが結合された、フロッピディスク、光ディスク、ＣＤ－ＲＯＭ、および光磁気ディスクを含む任意のタイプのディスク、読取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気カードもしくは光カード、あるいは電子命令を記憶するのに適した任意のタイプの媒体などの、ただし、それには限定されないコンピュータ可読記憶媒体に記憶されてよい。
本明細書において提示されるアルゴリズムおよび表示は、いずれの特定のコンピュータまたは他の装置にも本来的に関係付けられていない。他の様々なシステムが、本明細書における教示によるプログラムと一緒に使用されてよく、あるいは方法を実行すべくより特化した装置を構築することが好都合であると判明する可能性がある。さらに、本開示は、いずれの特定のプログラミング言語を参照して説明がなされるわけでもない。様々なプログラミング言語が、本明細書において説明される開示の教示を実装すべく使用されてよいことを理解されたい。
本開示による工程を実行すべくコンピュータシステム（または他の電子デバイス）をプログラムするのに使用されてよい命令が記憶されている機械可読媒体を含んでよい、コンピュータプログラム製品またはソフトウェアとして提供されてよい。機械可読媒体は、機械（例えば、コンピュータ）によって読取り可能な形態で情報を記憶するための任意の機構を含む。例えば、機械可読（例えば、コンピュータ可読）媒体は、読取り専用メモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス、その他などの機械（例えば、コンピュータ）可読記憶媒体を含む。
以上の開示において、本開示の実装形態が、本開示の特定の例示的な実装形態を参照して説明されてきた。添付の特許請求の範囲に記載される本開示の実装形態のより広い趣旨および範囲を逸脱することなく、それらの実装形態に様々な変更が行われてよいことが明白であろう。本開示が、一部の要素について単数形で述べる場合、複数の要素が図に示されることが可能であり、似通った要素には、似通った符号でラベルが付けられる。したがって、本開示および図面は、限定する意味ではなく、例示する意味で考慮されるものとする。

Claims (17)

  1. 設計意図のセットの中の各設計意図に関する訓練データを、前記設計意図が製造されるときに生じることが予期される故障のセットを識別すること、および前記設計意図を工程モデルによって予期されるパターンと比較することに基づいて決定される、故障の前記セットの中の各故障の故障モードおよび位置を記録することによって収集することであって、前記故障モードに属する故障の位置に印を付けるべく各故障モードに関して別個の設計層が作成される、収集すること、および
    プロセッサにより、設計意図の前記セットの中の前記設計意図とは異なる第１の設計意図に関する故障の故障モードおよび位置を予測するようにニューラルネットワークを訓練すべく前記訓練データを使用すること
    を含む方法。
  2. 前記第１の設計意図が、ウェハ上に印刷されることが所望される形状を指定する、請求項１に記載の方法。
  3. 前記ニューラルネットワークを訓練すべく前記訓練データを前記使用することが、監督された学習を使用することを含み、設計意図が、入力として提供され、故障モードおよび位置が、所望される出力として提供される、請求項１に記載の方法。
  4. 前記訓練データを収集することが、
    リソグラフィ検証を使用してマスクレイアウト内の故障モードを識別すること、
    前記故障モードの発生を解決すべくレチクル強化技術（ＲＥＴ）レシピを調整すること、および
    前記調整されたＲＥＴレシピを前記マスクレイアウトに適用することを含む、請求項１に記載の方法。
  5. 故障の各位置に、前記故障の前記位置の付近で前記設計層にポリゴンを配置することによって印が付けられる、請求項４に記載の方法。
  6. 前記調整されたＲＥＴレシピを前記マスクレイアウトに前記適用することが、前記調整されたＲＥＴレシピを、前記故障モードに対応する前記設計層におけるポリゴン内の区域に適用することを含む、請求項５に記載の方法。
  7. 設計意図において生じることが予期される故障の故障モードおよび位置を識別すべく前記訓練されたニューラルネットワークを使用すること、ならびに
    各故障に関して、前記故障の前記故障モードに基づいてＲＥＴレシピを選択すること、および
    前記選択されたＲＥＴレシピを、前記故障の前記位置の周囲の区域に適用すること
    を含む請求項１に記載の方法。
  8. プロセッサによって実行されたとき、前記プロセッサに、
    リソグラフィ工程を使用して設計意図が印刷されるときに生じることが予期される故障の故障モードおよび位置を予測すべく訓練されたニューラルネットワークを使用することであって、前記ニューラルネットワークを訓練することは、前記故障モードに属する故障の位置に印を付けるべく各故障モードに関して別個の設計層を作成することを含む、使用すること、ならびに
    各故障に関して、前記故障の前記故障モードに基づいてレチクル強化技術（ＲＥＴ）レシピを選択すること、および
    前記選択されたＲＥＴレシピを、前記故障の前記位置の周囲の区域に適用することをさせる命令を記憶している非一過性の記憶媒体。
  9. 前記プロセッサによって実行されたとき、前記プロセッサに、
    訓練データを収集することであって、前記訓練データが、リソグラフィ検証ツールを使用して識別される故障のセットの中の各故障の故障モードおよび位置を含む、収集すること、および
    所与の設計意図に関する故障の故障モードおよび位置を予測するよう、訓練されていないニューラルネットワークを訓練すべく前記訓練データを使用することをさせる命令を含む請求項８に記載の非一過性の記憶媒体。
  10. 前記訓練データを前記収集することが、
    前記リソグラフィ検証ツールを使用してマスクレイアウト内の故障モードを識別すること、
    前記故障モードの発生を解決すべくレチクル強化技術（ＲＥＴ）レシピを調整すること、および
    前記調整されたＲＥＴレシピを前記マスクレイアウトに適用することを備える、請求項９に記載の非一過性の記憶媒体。
  11. 故障の各位置に、前記故障の前記位置の付近で前記設計層にポリゴンを配置することによって印が付けられる、請求項１０に記載の非一過性の記憶媒体。
  12. 前記調整されたＲＥＴレシピを前記マスクレイアウトに前記適用することが、前記調整されたＲＥＴレシピを、前記故障モードに対応する前記設計層におけるポリゴン内の区域に適用することを含む、請求項１１に記載の非一過性の記憶媒体。
  13. 命令を記憶するメモリと、
    前記メモリに結合されて、前記命令を実行すべきプロセッサと
    を備える装置であって、
    前記命令が実行されたとき、前記プロセッサに、
    訓練データを収集することであって、前記訓練データが、リソグラフィ検証ツールを使用して識別される故障の故障モードおよび位置を含み、前記故障モードに属する故障の位置に印を付けるべく各故障モードに関して別個の設計層が作成される、収集すること、
    前記訓練データを使用して、訓練されていない機械学習モデルを訓練することによって訓練された機械学習モデルを獲得すること、
    設計意図において生じることが予期される故障の故障モードおよび位置を予測すべく前記訓練された機械学習モデルを使用すること、ならびに
    各予測される故障に関して、
    前記故障の故障モードに基づいてレチクル強化技術（ＲＥＴ）レシピを選択すること、および
    前記選択されたＲＥＴレシピを、前記故障の前記位置の周囲の区域に適用することをさせる、装置。
  14. 前記訓練データを前記収集することが、
    前記リソグラフィ検証ツールを使用してマスクレイアウト内の故障モードを識別すること、
    前記故障モードの発生を解決すべくレチクル強化技術（ＲＥＴ）レシピを調整すること、および
    前記調整されたＲＥＴレシピを前記マスクレイアウトに適用することを備える、請求項１３に記載の装置。
  15. 前記訓練されていない機械学習モデルを前記訓練することが、監督された学習を使用することを含み、設計意図が、入力として提供され、故障の故障モードおよび位置が、所望される出力として提供される、請求項１４に記載の装置。
  16. 故障の各位置に、前記故障の前記位置の付近で前記設計層にポリゴンを配置することによって印が付けられる、請求項１５に記載の装置。
  17. 前記調整されたＲＥＴレシピを前記マスクレイアウトに前記適用することが、前記調整されたＲＥＴレシピを、前記故障モードに対応する前記設計層におけるポリゴン内の区域に適用することを含む、請求項１６に記載の装置。
JP2022509586A 2019-08-16 2020-08-03 人工ニューラルネットワークによって予測される故障モードに基づくレチクル強化技術レシピの適用 Active JP7660100B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962887728P 2019-08-16 2019-08-16
US62/887,728 2019-08-16
PCT/US2020/044772 WO2021034495A1 (en) 2019-08-16 2020-08-03 Applying reticle enhancement technique recipes based on failure modes predicted by an artificial neural network

Publications (2)

Publication Number Publication Date
JP2022544585A JP2022544585A (ja) 2022-10-19
JP7660100B2 true JP7660100B2 (ja) 2025-04-10

Family

ID=72088410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022509586A Active JP7660100B2 (ja) 2019-08-16 2020-08-03 人工ニューラルネットワークによって予測される故障モードに基づくレチクル強化技術レシピの適用

Country Status (6)

Country Link
US (1) US11126782B2 (ja)
JP (1) JP7660100B2 (ja)
KR (1) KR102922615B1 (ja)
CN (1) CN114222993B (ja)
TW (1) TWI859296B (ja)
WO (1) WO2021034495A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220083811A (ko) * 2019-10-23 2022-06-20 램 리써치 코포레이션 반도체 제작을 위한 레시피의 결정 (determination)
CN113034424A (zh) * 2019-12-24 2021-06-25 中强光电股份有限公司 模型训练方法与电子装置
US12372864B2 (en) 2020-10-22 2025-07-29 D2S, Inc. Methods and systems to determine shapes for semiconductor or flat panel display fabrication
KR20240023167A (ko) 2021-07-23 2024-02-20 디2에스, 인코포레이티드 반도체 또는 플랫 패널 디스플레이 제조를 위한 기생들을 결정하기 위한 방법들 및 시스템들
US12411405B2 (en) * 2021-09-29 2025-09-09 Siemens Industry Software Inc. Optical proximity correction based on combining inverse lithography technology with pattern classification
JP7723376B2 (ja) * 2021-11-28 2025-08-14 ディー・ツー・エス・インコーポレイテッド 集積回路（ｉｃ）設計レイアウトを編集するための方法
US20230169246A1 (en) 2021-11-28 2023-06-01 D2S, Inc. Interactive compaction tool for electronic design automation
US12475283B2 (en) 2022-01-19 2025-11-18 D2S, Inc. Generating and display an animation of a predicted overlap shape in an IC design
US20230274068A1 (en) 2022-02-23 2023-08-31 D2S, Inc. Performing non-preferred direction detailed routing followed by preferred direction global and detailed routing
EP4361903A1 (en) * 2022-10-25 2024-05-01 ASML Netherlands B.V. Failure mode identification
US12236380B2 (en) * 2022-12-27 2025-02-25 ValGenesis, Inc. Risk based lifecycle management systems

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004840A (ja) 2006-06-23 2008-01-10 Hitachi High-Technologies Corp 欠陥検査システム及び欠陥検査方法
JP2008052221A (ja) 2006-08-28 2008-03-06 Toshiba Corp パターン生成方法及びプログラム
JP2008268265A (ja) 2007-04-16 2008-11-06 Fujitsu Microelectronics Ltd 検証方法及び検証装置
JP2013238606A (ja) 2005-11-18 2013-11-28 Kla-Encor Corp 検査データと組み合わせて設計データを使用するための方法及びシステム
JP2017514294A (ja) 2014-03-06 2017-06-01 ケーエルエー−テンカー コーポレイション オーバーレイエラーのフィードフォワードおよびフィードバック修正、根本原因分析および工程の制御の統計的オーバーレイエラーの予測
WO2019048506A1 (en) 2017-09-08 2019-03-14 Asml Netherlands B.V. METHODS OF LEARNING OPTICAL CORRECTION OF PROXIMITY ERROR ASSISTED BY AUTOMATIC APPRENTICESHIP
CN109859207A (zh) 2019-03-06 2019-06-07 华南理工大学 一种高密度柔性基板的缺陷检测方法
JP2019114116A (ja) 2017-12-25 2019-07-11 オムロン株式会社 データ生成装置、データ生成方法及びデータ生成プログラム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925525A (en) * 1989-06-07 1999-07-20 Affymetrix, Inc. Method of identifying nucleotide differences
US6466314B1 (en) * 1998-09-17 2002-10-15 Applied Materials, Inc. Reticle design inspection system
US6836560B2 (en) * 2000-11-13 2004-12-28 Kla - Tencor Technologies Corporation Advanced phase shift inspection method
US20050240895A1 (en) * 2004-04-20 2005-10-27 Smith Adlai H Method of emulation of lithographic projection tools
JP5479328B2 (ja) * 2007-06-04 2014-04-23 エーエスエムエル ネザーランズ ビー．ブイ． モデルベースのリソグラフィ誘導レイアウト設計を実行するための方法
US8832621B1 (en) * 2011-11-28 2014-09-09 Cadence Design Systems, Inc. Topology design using squish patterns
CN104900556A (zh) * 2015-04-30 2015-09-09 上海华力微电子有限公司 一种在线监控栅氧化层完整性的方法
CN105139893B (zh) * 2015-09-27 2018-10-16 上海华力微电子有限公司 一种存储器测试装置及一种存储器芯片测试方法
US10339249B2 (en) * 2016-03-29 2019-07-02 Synopsys, Inc. Using color pattern assigned to shapes for custom layout of integrated circuit (IC) designs
US10877381B2 (en) * 2016-10-21 2020-12-29 Asml Netherlands B.V. Methods of determining corrections for a patterning process
US10402524B2 (en) * 2017-05-08 2019-09-03 Globalfoundries Inc. Prediction of process-sensitive geometries with machine learning
CN111279268B (zh) * 2017-10-26 2022-04-01 Asml荷兰有限公司 确定所关注的参数的值的方法、清除包含关于所关注的参数的信息的信号的方法
EP3489756A1 (en) * 2017-11-23 2019-05-29 ASML Netherlands B.V. Method and apparatus to determine a patterning process parameter
CN111788589A (zh) * 2018-02-23 2020-10-16 Asml荷兰有限公司 训练用于计算光刻术的机器学习模型的方法
CN108519550B (zh) * 2018-03-28 2020-06-23 上海华岭集成电路技术股份有限公司 集成电路晶圆测试优化方法
US10706205B2 (en) * 2018-10-22 2020-07-07 International Business Machines Corporation Detecting hotspots in physical design layout patterns utilizing hotspot detection model with data augmentation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013238606A (ja) 2005-11-18 2013-11-28 Kla-Encor Corp 検査データと組み合わせて設計データを使用するための方法及びシステム
JP2008004840A (ja) 2006-06-23 2008-01-10 Hitachi High-Technologies Corp 欠陥検査システム及び欠陥検査方法
JP2008052221A (ja) 2006-08-28 2008-03-06 Toshiba Corp パターン生成方法及びプログラム
JP2008268265A (ja) 2007-04-16 2008-11-06 Fujitsu Microelectronics Ltd 検証方法及び検証装置
JP2017514294A (ja) 2014-03-06 2017-06-01 ケーエルエー−テンカー コーポレイション オーバーレイエラーのフィードフォワードおよびフィードバック修正、根本原因分析および工程の制御の統計的オーバーレイエラーの予測
WO2019048506A1 (en) 2017-09-08 2019-03-14 Asml Netherlands B.V. METHODS OF LEARNING OPTICAL CORRECTION OF PROXIMITY ERROR ASSISTED BY AUTOMATIC APPRENTICESHIP
JP2019114116A (ja) 2017-12-25 2019-07-11 オムロン株式会社 データ生成装置、データ生成方法及びデータ生成プログラム
CN109859207A (zh) 2019-03-06 2019-06-07 华南理工大学 一种高密度柔性基板的缺陷检测方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHOI, Suhyeong et al.，Neural Network Classifier-Based OPC With Imbalanced Training Data，IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS [online]，Vol. 38, No. 5，IEEE，2019年05月，pp. 938-948，[検索日 2024.02.20]，インターネット，ＵＲＬ：https://ieeexplore.ieee.org/document/8332490
鈴木脩平 外１名，転移学習に基づく効率的なリソグラフィホットスポット検出器の生成手法，電子情報通信学会技術研究報告，一般社団法人電子情報通信学会，2018年02月21日，Vol. 117, No. 455，pp. 103-108

Also Published As

Publication number Publication date
JP2022544585A (ja) 2022-10-19
KR20220041117A (ko) 2022-03-31
WO2021034495A1 (en) 2021-02-25
US11126782B2 (en) 2021-09-21
TW202121050A (zh) 2021-06-01
TWI859296B (zh) 2024-10-21
US20210048741A1 (en) 2021-02-18
KR102922615B1 (ko) 2026-02-05
CN114222993A (zh) 2022-03-22
CN114222993B (zh) 2025-07-04

Similar Documents

Publication Publication Date Title
JP7660100B2 (ja) 人工ニューラルネットワークによって予測される故障モードに基づくレチクル強化技術レシピの適用
US12265325B2 (en) Inverse lithography and machine learning for mask synthesis
JP7596364B2 (ja) ニューラルネットワークに基づく集積回路用のマスク合成
US20220146945A1 (en) Stochastic-aware lithographic models for mask synthesis
JP7719176B2 (ja) フィーチャ画像に基づく３次元マスクシミュレーション
TW202145053A (zh) 微影遮罩之開發之佈局的骨架表示
US12249115B2 (en) Large scale computational lithography using machine learning models
JP7443501B2 (ja) 欠陥確率分布および限界寸法変動に基づくリソグラフィ改良
US12474634B2 (en) Mask synthesis integrating mask fabrication effects and wafer lithography effects
US11644746B1 (en) Inverse etch model for mask synthesis
CN114556226A (zh) 基于光刻模型参数预测缺陷率
JP7834741B2 (ja) マスク合成のための確率論を意識したリソグラフィモデル
US11657207B2 (en) Wafer sensitivity determination and communication
US11720015B2 (en) Mask synthesis using design guided offsets
US20250138412A1 (en) Design of curved mask layers based on levelset functions
US11977324B1 (en) Modifying segments and vertices of mask shapes for mask synthesis
EP4341750A1 (en) Machine learning for selecting initial source shapes for source mask optimization

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240729

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20241029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250331

R150 Certificate of patent or registration of utility model

Ref document number: 7660100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150