JP6490094B2 - オーバーレイエラーのフィードフォワードおよびフィードバック修正、根本原因分析および工程の制御の統計的オーバーレイエラーの予測 - Google Patents

オーバーレイエラーのフィードフォワードおよびフィードバック修正、根本原因分析および工程の制御の統計的オーバーレイエラーの予測 Download PDF

Info

Publication number
JP6490094B2
JP6490094B2 JP2016555779A JP2016555779A JP6490094B2 JP 6490094 B2 JP6490094 B2 JP 6490094B2 JP 2016555779 A JP2016555779 A JP 2016555779A JP 2016555779 A JP2016555779 A JP 2016555779A JP 6490094 B2 JP6490094 B2 JP 6490094B2
Authority
JP
Japan
Prior art keywords
error
wafer
overlay
profile
training
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016555779A
Other languages
English (en)
Other versions
JP2017514294A5 (ja
JP2017514294A (ja
Inventor
ウェイ チャン
ウェイ チャン
クリシュナ ラオ
クリシュナ ラオ
ジョセフ グティエレス
ジョセフ グティエレス
ラモン オラヴァリア
ラモン オラヴァリア
クレイグ マクナートン
クレイグ マクナートン
アミル アゾルデガン
アミル アゾルデガン
プラサンナ ディゲ
プラサンナ ディゲ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Corp filed Critical KLA Corp
Publication of JP2017514294A publication Critical patent/JP2017514294A/ja
Publication of JP2017514294A5 publication Critical patent/JP2017514294A5/ja
Application granted granted Critical
Publication of JP6490094B2 publication Critical patent/JP6490094B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70591—Testing optical components
    • G03F7/706—Aberration measurement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/706833—Sampling plan selection or optimisation, e.g. select or optimise the number, order or locations of measurements taken per die, workpiece, lot or batch
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706837—Data analysis, e.g. filtering, weighting, flyer removal, fingerprints or root cause analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Geometry (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Computational Linguistics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本出願は、２０１４年３月６日に出願された米国仮特許出願第６１ ／９４９，０２２号の利益を米国特許法第条１１９条の下で主張し、同出願は参照により本出願に組み込まれる。
本発明は一般に半導体ウェーハ製造に関し、より具体的には製造におけるエラー識別と修正方法に関する。
ウェーハは一般に、露光するためにリソグラフィースキャナに送り込まれる前に、成膜、エッチング、化学機械研磨（ＣＭＰ）等を含む一定の工程を経る。露光後に、ＴＷＩＮＳＣＡＮ、Ａｒｃｈｅｒ５００またはその他の適切な装置を用いてオーバーレイエラーが測定される。
リソグラフィーオーバーレイおよびクリティカルディメンション均一性（ＣＤＵ）は、集積回路の性能とウェーハの歩留まりに悪影響を与える可能性がある、半導体製造における重要なパラメータである。オーバーレイエラーは、走査露光操作中のリソグラフィースキャナツール、マスクまたはレチクルおよび工程、誘発性ウェーハ・ジオメトリ変動、またはその他の類似したソースによって引き起こされる可能性がある。ロジックとメモリデバイスの寸法が縮小傾向にあるなか、オーバーレイエラーは、クリティカルレイヤのオーバーレイ予算全体の大きな部分を益々占めるようになっている。オーバーレイエラーの系統的ソースを識別し極減するために多大な努力が費やされてきた。
系統的オーバーレイエラーを極減する１つの方法は、高解像度ウェーハ・ジオメトリ測定法を用いてウェーハ製造工程を識別し監視し、また、ウェーハ・ジオメトリ変化を識別して、それをスキャナにフィードフォワードし、走査露光操作中にウェーハ・ジオメトリ変化（その他の修正可能な因子とともに）の影響に対処することである。
オーバーレイ予測を行うために、分析力学モデル、数値有限要素モデルおよびその他のそのような方法論が用いられてきた。しかし、これらの方法は、物理的工程の高度な複雑さの影響を受ける。さらに、それらは、モデル化する対象のウェーハ・ジオメトリに影響を与え、入ってくるウェーハ・ジオメトリの変化に対処するために信頼できるスキャナ修正を一貫性をもって予測するためには使用できない可能性がある。
国際公開第２０１３／１７８４０４号
結果として、一貫性のあるウェーハ製造工程におけるオーバーレイエラーを一貫性をもって予測し、引き続いたウェーハ製造に適切な修正を施すのに適した方法および装置が存在すれば有益であろう。
したがって、本発明は、一貫性のあるウェーハ製造工程におけるオーバーレイエラーを一貫性をもって予測し、引き続いたウェーハ製造に適切な修正を施すのに適した新規の方法および装置を対象とする。
少なくとも１つの実施形態において、オーバーレイ予測システムは、リソグラフィー工程の前後にウェーハの測定に基づいてウェーハ・ジオメトリ変化を判定し、複数の予測モデルを適用し、予測モデルを実際のオーバーレイエラーと比較して、どの予測モデルが最も正確な結果をもたらすかを判定することによって修正を正確に予測する。識別された予測モデルは次に、同じバッチのウェーハの引き続いたウェーハ製造におけるオーバーレイエラーを予測するために使用される。別の実施形態において、識別された予測モデルを検証するために検証ウェーハが用いられる。
上記の一般的説明と、以下の詳細な説明は代表例であり説明のためのみであって、クレームする発明を限定するものではないことを理解すべきである。明細書に組み込まれ、その一部を形成する添付の図面は、本発明の実施形態を例証し、一般的説明と併せて、原理を説明する働きをする。
本発明の多くの利益は、以下の添付の図面を参照することにより、当業者によってより良く理解されるであろう。
本発明の少なくとも１つの実施形態を実施するために有用なリソグラフィックコンピュータシステムのブロック図である。 半導体ウェーハ製造工程におけるエラー予測の方法のフローチャートである。 本発明の少なくとも１つの実施形態によるエラー予測工程の代表的な出力を示す図である。 本発明の少なくとも１つの実施形態によるニューラルネットワークのブロック図である。
ここで、添付の図面に例証される、開示の主題について詳細に言及する。本発明の範囲は特許請求の範囲によってのみ限定され、多くの別例、変形例および同等例が包含される。明確にするため、実施形態に関連する技術分野で周知の技術的材料は、説明を不要に不明確にすることを避けるために、詳細には説明されていない。
図１を参照すると、本発明の少なくとも１つの実施形態を実施するために有用なリソグラフィックコンピュータシステムのブロック図が示されている。本発明の少なくとも１つの実施形態において、ウェーハを走査し、ウェーハ製造工程におけるオーバーレイエラーの予測モデルを判定するコンピュータシステムは、プロセッサ１００と、プロセッサ１００に接続され、コンピュータで実行可能なプログラムコードを記憶し実行するメモリ１０２と、ウェーハ１０８のジオメトリを走査し、オーバーレイ露光工程後にウェーハ１０８におけるオーバーレイエラーを分析する、カメラ１０６またはその他のウェーハ走査デバイスを含む。コンピュータシステムは、プロセッサ１００に接続され、予測モデルと、そのような予測モデルを、走査されたウェーハ１０８のジオメトリに適用した結果を記憶するデータ記憶デバイス１０４をも含む。
図２を参照すると、半導体ウェーハ製造工程におけるエラー予測方法のフローチャートが示されている。本発明の少なくとも１つの実施形態において、同じ、または実質的に類似した製造工程によって、またはそのような製造工程中に製造された製造ウェーハ２１４の１つのバッチから、１つ以上のトレーニングウェーハが２００で選択される。少なくとも１つの実施形態において、同じ製造工程によってまたは同じ製造工程中に製造されたウェーハのバッチは、同じ走査露光オーバーレイ工程を受けることになる。
動的にスマートなサンプリング戦略が、トレーニングウェーハを選択するために用いられてもよい。ウェーハ形状およびジオメトリ等のパターン化されたウェーハ・ジオメトリ・パラメータが、パターン化されたウェーハ・ジオメトリ計測ツールを用いてトレーニングウェーハに関して２０２で得られる。トレーニングウェーハは不均一性検査を受けてもよい。トレーニングウェーハの挙動が不均一である場合（例えば、多チャンバでの異なるチャンバにより、工程ツールが、単一ロットにおけるウェーハに異なる工程シグネチャを付与する場合）、トレーニングウェーハをいくつかの均一なグループに分けるために、Ｋ平均法およびガウス混合モデル等の統計的クラスタ化技法が適用されてもよい。均一性は、複製可能な予測モデルを判定するために重要である。
予測モデリングエンジンは、ニューラルネットワーク、ランダムフォレスト、ブースト回帰ツリー、サポートベクトルマシンおよび一般化線形モデルを含むがそれらに限定されない高等予測モデルを実行する。これらのモデルは多数の工程依存型変数をとり、それらは、多数の高空間分解能のウェーハ・ジオメトリ・パラメータを、入力変数として含み、入力変数は、ウェーハ平坦度、厚さ、形状およびそれらの第１次またはより高位の導函数、形状の違い（処理後マイナス処理前）、形状残差（２次除去後）およびその他の関連する工程情報（チップレイアウト、フィルムスタック厚さおよびその他の特性、リソグラフィースキャナ設定等であるがそれらに限定されない）等であるがそれらに限定されない。異なる統計モデルは異なる仮定と、機能空間ｆ上の制約を有する。
統計モデルからの予測結果は、エンジニアが、様々な工程因子の、下流の走査露光操作でのオーバーレイエラーへの寄与および相関関係を理解することを補助する。予測モデルのフィッティングパラメータはウェーハ・ジオメトリ変化とオーバーレイエラーとの間の関係のさらなる調査を誘発させ得る。
オーバーレイ工程は１つ以上のトレーニングウェーハ上に実行され、１つ以上のトレーニングウェーハは実際のオーバーレイエラーに関して２０４で分析される。測定されたリソグラフィーオーバーレイエラーは、オーバーレイエラーを極減するための複雑な高度に非線形の関係または予測モデルを編成するために用いられる。次に２０６で実際のオーバーレイエラーが予測モデルに基づいて予測オーバーレイエラーとリアルタイムで比較されて、実際のオーバーレイエラーと最も密接に適合する候補予測モデルを生成する。予測精度は、予測オーバーレイエラーと実際のオーバーレイエラー間のピアソン相関によって測定される。最高予測精度のモデルが候補モデルとして保持される。
本発明の予測方法論は、ウェーハ座標における１つのオーバーレイエラーに対応する特定のウェーハ座標におけるポイント対ポイントのジオメトリ情報である。統計的予測モデルは、フレキシブルな実証を可能にする。トレーニングウェーハの個数と、トレーニングウェーハ上のサンプル位置の個数は、信頼できる予測成果に達するまで漸次増加できる。トレーニング段階では、対象ウェーハ・ジオメトリおよび工程特性が識別される。これらの特性に基づく、異なるサンプリング戦略は迅速に試験されて、精度と信頼性において最適な予測性能へと収束する。最適なサンプリングは、ウェーハ・ジオメトリ変化が測定される必要がある位置の最小個数を規定し、したがってサイクルタイムを減らし、ツールの生産性を向上させる。
候補モデルが判定されると、２１２で製造ウェーハ２１４から１つ以上の検証ウェーハが選択され、２０２で、パターン化されたウェーハ・ジオメトリ計測ツールを用いて、検証ウェーハに関するパターン化されたウェーハ・ジオメトリ・パラメータが得られる。１つ以上の検証ウェーハにオーバーレイ工程が実行され、その１つ以上の検証ウェーハは実際のオーバーレイエラーに関して２１０で分析される。候補モデルはオーバーレイエラーを予測し、それらを検証ウェーハ上の実際のオーバーレイエラーと比較する。２０７で予測精度が、オーバーレイ予算およびその他の考慮事項に基づく一定の閾値を満たした場合、候補 モデルは有効と見做され、２０８で、トレーニングおよび検証ウェーハと同様の処理条件を共有する別の製造ウェーハ上のオーバーレイエラーを予測するために展開される準備ができた状態となる。
候補モデルが２０７で検証されると、残存製造ウェーハ２１６は、２１８でパターン化されたウェーハ・ジオメトリ計測ツールで走査されて、２２０でウェーハ・ジオメトリ パラメータを判定される。ウェーハ・ジオメトリ パラメータと展開された予測モデル２０８に基づいて、システムは残存製造ウェーハのオーバーレイエラーを２２２で予測し、リソグラフィースキャナを２２４で調整して、予測オーバーレイエラーを修正する。ポイント対ポイント予測は、予測オーバーレイをフィードフォワードし、調整２２４を適用し、従って露光後に実際のオーバーレイエラーを減少させるために重要である。
本発明の方法は、リソグラフィー製造工程が、個々のウェーハ各々を集中的に処理せずともオーバーレイエラーを先制的に修正することを可能にする。
図３を参照すると、本発明の少なくとも１つの実施形態によるエラー予測工程の代表的な出力が示される。現行の線形回帰予測方法論は、実際のオーバーレイエラーパターン３００とは実質的に異なるオーバーレイエラーパターン３０２を予測する。対照的に、高等予測モデルを用いる本発明による方法は、実際のオーバーレイエラーパターン３００により密に相関するオーバーレイエラーパターン３０４を生成する。この代表的実施形態において、高等予測モデルはニューラルネットワークを用いている。
図４を参照すると、本発明の少なくとも１つの実施形態によるニューラルネットワークのブロック図が示される。少なくとも１つの実施形態において、ニューラルネットワークは、ＩＰＤ、形状、傾斜等の複数の入力変数Ｘ１４００、Ｘ２４０２、Ｘ３４０４、Ｘ４４０６を備える。線形結合
が隠れた層内のニューロンＨ１４０８に刺激として渡される。各ニューロン内に埋め込まれた活性化機能は、ニューロン内の活動電位発火の生体率を抽象的に表す。一般に用いられる活動関数はシグモイド関数
であり、式中、ＯｊはニューロンＨｊからの出力である。予測オーバーレイ出力、セルＹ４１２は、隠れた層内の全ニューロンＨ１４０８．．．ＨＮ１４１０からの出力の集合である。
少なくとも１つの実施形態において、オーバーレイ出力セルは
によって定義される。オーバーレイ出力セル４１２および入力変数４００、４０２、４０４、４０６は、高度の非線形構造を提示することとなる。
ニューラルネットワークにおける数理的構造は、特定の入力に依存して出力がどのように挙動するかをも示唆し得る。例えばＸ１４００とＸ２４０２の２つの入力変数と、隠れた層に３つのニューロン４０８、４１０を備えたニューラルネットワークを想定すると、第１の入力変数Ｘ１４００に対する出力Ｙ４１２の第１の導函数は、
によって定義される。
結果は３モード曲線となり、オーバーレイが３つの領域において入力変数Ｘ１４００に感応するということを示す。エンジニアは、特定のジオメトリにおいてどの条件が最もオーバーレイエラーに関与するか、また、オーバーレイがジオメトリパラメータにどのように反応するかを判断してもよい。
１つの実施形態において、予測モデルにおける各入力変数の相対重要度は、統計的パッケージの手順によって判断される。入力変数は、各変数に寄与する予測オーバーレイの変動の減少に基づいて、感応性分析によってランク付けされる。予測スコアは、
によって定義されてもよく、それは、予測オーバーレイの無条件変動に対する、特定の変数値Ｘ１を与えられた予測オーバーレイの予期される変動の割合である。各変数の相対重要度が判断されると、エンジニアは製造工程を修正できるか、または、さらに他の変数がオーバーレイに影響するかを調査できる。
実世界の製造システムにおいて、ウェーハは、ウェーハ・ジオメトリおよび工程変動の非均一な変動の結果としてのフィルムストレスおよび高次の面内変位等の、非均一な特性を有することがある。従って、ウェーハ・ジオメトリ等の入力変数およびオーバーレイ等の出力の間の相関性は、複雑な非線形性を表すことがある。その場合、非線形の相関性をモデル化する予測モデルが、予測精度を改善できる。従ってニューラルネットワークは、線形回帰よりも予測制度を改善できる。
本発明の少なくとも１つの実施形態による方法は、ウェーハ・ジオメトリ変化とオーバーレイエラーの間の関係を研究し、リソグラフィーオーバーレイとリソグラフィーに重要な寸法均一性に影響する支配的なジオメトリ成分を識別するために用いられてもよい。
本発明の少なくとも１つの実施形態による方法は、オーバーレイエラーの根本原因を識別するために用いられてもよい。ウェーハ平坦度、厚さ、形状およびそれらのパラメータの第１または高次導函数、形状の差、形状残差等の全ての工程関連パラメータは、本明細書に記載される予測モデル工程を用いて考慮されてもよい。ＥｌａｓｔｉｃＮｅｔ、前進ステップワイズ回帰または最小角度回帰などのいくつかの適当な変数選択アルゴニズムは、予測モデル選択工程における重要でないまたはノイズ的パラメータを系統的に除外して、オーバーレイエラーのより影響力のあるソースへと収束する。同様な方法は、チップレイアウト、フィルムスタック厚さおよびその他のフィルムスタック特性、また、並進移動、回転、拡大、直交性、ウェーハ傾度等を含むリソグラフィースキャナ設定等のその他の関連する工程パラメータに適用され得る。
本発明の少なくとも１つの実施形態による方法は、工程の規定外変動を監視するために用いられ得る工程変動を明らかにできる。クラスタ化技法は、個々のウェーハを異なるグループに分離できる。安定した製造工程が、各グループ内に同じオーバーレイマップを生じさせると仮定すると、エンジニアは、各グループの特性を監視することにより工程の規定外変動を識別できることになる。
本発明の実施形態によるシステムは、統計的予測モデルを活用することができ、それは、改善されたオーバーレイ修正予測能力に加えて、レクチル効果を含む走査露光、化学機械研磨、高速熱処理およびその他のオーバーレイエラーに寄与する半導体工程等のウェーハ製造単位工程の影響を識別することもできる。
本発明およびその付随する利点のうち多くは、本発明の実施形態の上記の説明から理解されると思われ、本発明の範囲および趣旨から逸脱せずに、またはその主な利点の全てを犠牲にせずに、種々の変更がその形状、構造および構成要素の配置になされることは明白である。上記に説明した本明細書の形式はその説明的な実施形態に過ぎず、以下の特許請求の範囲で、そのような変更を包括し包含することが意図される。

Claims (41)

  1. コンピュータシステムであって、
    プロセッサと、
    前記プロセッサに接続されたメモリと、
    前記プロセッサ上で実行するように構成されたコンピュータで実行可能なプログラムコードと、
    を備え、
    前記コンピュータで実行可能なプログラムコードは、前記プロセッサを、
    １つ以上のトレーニングウェーハの１つ以上のエラー相関パラメータに対応する１つ以上のトレーニングウェーハのプロファイルを受け取り、前記エラー相関パラメータが、ウェーハ形状、ウェーハ平坦度、チップレイアウト、フィルムスタック厚さ、リソグラフィースキャナ設定値の少なくともいずれかを含み、
    複数のオーバーレイエラー予測モデルを前記トレーニングウェーハプロファイルに適用して対応する予測オーバーレイエラープロファイルを生成し、
    １つ以上のトレーニングウェーハエラープロファイルを受け取り、
    前記トレーニングウェーハエラープロファイルを前記複数の予測オーバーレイエラープロファイルと比較して、前記複数のオーバーレイエラー予測モデルから最も適合するオーバーレイエラー予測モデルを判定し、
    前記最も適合するオーバーレイエラー予測モデルに基づいてリソグラフィックオーバーレイ工程への修正を判定する、
    ように構成する、コンピュータシステム。
  2. 請求項１に記載のコンピュータシステムであって、前記コンピュータで実行可能なプログラムコードはさらに前記プロセッサを、
    １つ以上の検証ウェーハの１つ以上のエラー相関パラメータに対応する１つ以上の検証ウェーハプロファイルを受け取り、
    前記最も適合するオーバーレイエラー予測モデルを前記検証ウェーハプロファイルに適用して１つ以上の予測された有効なオーバーレイエラープロファイルを生成し、
    １つ以上の検証ウェーハエラープロファイルを受け取り、
    前記検証ウェーハエラープロファイルを前記予測された有効なオーバーレイエラープロファイルと比較し、
    前記検証ウェーハエラープロファイルが、前記予測された有効オーバーレイエラープロファイルと、一定の閾値より少ない分量だけ異なっていることを判定する、
    ように構成する、コンピュータシステム。
  3. 請求項１に記載のコンピュータシステムであって、前記コンピュータで実行可能なプログラムコードはさらに、前記プロセッサを、前記修正を、１つ以上の製造ウェーハの引き続いたリソグラフィックオーバーレイ工程に対して適用するように構成する、コンピュータシステム。
  4. 請求項１に記載のコンピュータシステムであって、前記複数のオーバーレイエラー予測モデルを適用することは、前記１つ以上のエラー相関パラメータに基づいてニューラルネットワークを実行することを含むコンピュータシステム。
  5. 請求項１に記載のコンピュータシステムであって、前記複数のオーバーレイエラー予測モデルを適用することは、前記１つ以上のエラー相関パラメータにランダムフォレストアルゴリズムを実行することを含むコンピュータシステム。
  6. 請求項１に記載のコンピュータシステムであって、前記コンピュータで実行可能なプログラムコードはさらに前記プロセッサを、
    前記トレーニングウェーハプロファイルが不均一なエラー相関パラメータを表すことを判定し、
    前記トレーニングェーハプロファイルを均一なエラー相関パラメータに編制するように構成するコンピュータシステム。
  7. 請求項１に記載のコンピュータシステムであって、前記コンピュータで実行可能なプログラムコードはさらに、前記プロセッサを、前記１つ以上のトレーニングウェーハプロファイルを分析して、オーバーレイエラーの要因となる主要エラー相関パラメータを判定するように構成するコンピュータシステム。
  8. 方法論システムであって、
    プロセッサと、
    前記プロセッサに接続されたウェーハ走査デバイスと、
    前記プロセッサに接続されたメモリと、
    前記プロセッサ上で実行されるように構成されたコンピュータで実行可能なプログラムコードと、
    を備え、前記コンピュータで実行可能なプログラムコードは前記プロセッサを、
    １つ以上のトレーニングウェーハを走査して前記トレーニングウェーハの１つ以上のエラー相関パラメータを判定し、前記エラー相関パラメータが、ウェーハ形状、ウェーハ平坦度、チップレイアウト、フィルムスタック厚さ、リソグラフィースキャナ設定値の少なくともいずれかを含み、
    前記１つ以上のトレーニングウェーハの前記１つ以上のエラー相関パラメータに対応する１つ以上のトレーニングウェーハプロファイルを生成し、
    複数のオーバーレイエラー予測モデルを前記トレーニングウェーハプロファイルに適用して、対応する予測オーバーレイエラープロファイルを生成し、
    前記１つ以上のトレーニングウェーハを走査して１つ以上のトレーニングウェーハエラープロファイルを判定し、
    前記トレーニングウェーハエラープロファイルを複数の前記予測オーバーレイエラープロファイルと比較して、前記複数のオーバーレイエラー予測モデルから最も適合するオーバーレイエラー予測モデルを判定し、
    前記最も適合するオーバーレイエラー予測モデルに基づいてリソグラフィックオーバーレイ工程への修正を判定する、
    ように構成する方法論システム。
  9. 請求項８に記載の方法論システムであって、前記コンピュータで実行可能なプログラムコードはさらに、前記プロセッサを、
    １つ以上の検証ウェーハを走査し、１つ以上の検証ウェーハの１つ以上のエラー相関パラメータに対応する１つ以上の検証ウェーハプロファイルを判定し、
    前記最も適合するオーバーレイエラー予測モデルを前記検証ウェーハプロファイルに適用して１つ以上の予測された有効オーバーレイエラープロファイルを生成し、
    １つ以上の検証ウェーハを走査して１つ以上の検証ウェーハエラープロファイルを判定し、
    前記検証ウェーハエラープロファイルを前記予測された有効オーバーレイエラープロファイルと比較し、
    前記検証ウェーハエラープロファイルが、前記予測された有効オーバーレイエラープロファイルと、一定の閾値より少ない分量だけ異なっていることを判定する、
    ように構成する、方法論システム。
  10. 請求項８に記載の方法論システムであって、前記プロセッサに接続されたリソグラフィックオーバーレイ露光デバイスをさらに備え、前記コンピュータで実行可能なプログラムコードはさらに、前記プロセッサを、１つ以上の製造ウェーハの後続リソグラフィックオーバーレイ工程中に前記修正を前記リソグラフィックオーバーレイ露光デバイスに適用するように構成する方法論システム。
  11. 請求項８に記載の方法論システムであって、前記複数のオーバーレイエラー予測モデルを適用することは、前記１つ以上のエラー相関パラメータに基づいてニューラルネットワークを実行することを含む、方法論システム。
  12. 請求項８に記載の方法論システムであって、前記複数のオーバーレイエラー予測モデルを適用することは、前記１つ以上のエラー相関パラメータにランダムフォレストアルゴリズムを実行することを含む、方法論システム。
  13. 請求項８に記載の方法論システムであって、前記コンピュータで実行可能なプログラムコードはさらに前記プロセッサを、
    前記トレーニングウェーハプロファイルが、不均一なエラー相関パラメータを表すことを判定し、
    前記トレーニングウェーハプロファイルを、均一なエラー相関パラメータに編制する、
    ように構成する方法論システム。
  14. 請求項８に記載の方法論システムであって、前記コンピュータで実行可能なプログラムコードはさらに、前記プロセッサを、前記１つ以上のトレーニングウェーハプロファイルを分析してオーバーレイエラーの要因となる主要エラー相関パラメータを判定するように構成する方法論システム。
  15. オーバーレイエラー修正方法であって、
    １つ以上のトレーニングウェーハを走査して前記トレーニングウェーハの１つ以上のエラー相関パラメータを判定し、
    前記１つ以上のトレーニングウェーハの１つ以上のエラー相関パラメータに対応する１つ以上のトレーニングウェーハプロファイルを生成し、前記エラー相関パラメータが、ウェーハ形状、ウェーハ平坦度、チップレイアウト、フィルムスタック厚さ、リソグラフィースキャナ設定値の少なくともいずれかを含み、
    コンピュータプロセッサで、複数のオーバーレイエラー予測モデルを前記トレーニングウェーハプロファイルに適用して、対応する予測オーバーレイエラープロファイルを生成し、
    前記１つ以上のトレーニングウェーハを走査して１つ以上のトレーニングウェーハエラープロファイルを判定し、
    コンピュータプロセッサで、前記トレーニングウェーハエラープロファイルを複数の前記予測オーバーレイエラープロファイルと比較して、前記複数のオーバーレイエラー予測モデルから最も適合するオーバーレイエラー予測モデルを判定し、
    コンピュータプロセッサで、前記最も適合するオーバーレイエラー予測モデルに基づいてリソグラフィックオーバーレイ工程への修正を判定する、
    ことを含む方法。
  16. 請求項１５に記載の方法であって、さらに、
    １つ以上の検証ウェーハを走査して、１つ以上の検証ウェーハの１つ以上のエラー相関パラメータに対応する１つ以上の検証ウェーハプロファイルを判定し、
    前記最も適合するオーバーレイエラー予測モデルを前記検証ウェーハプロファイルに適用して１つ以上の予測された有効オーバーレイエラープロファイルを生成し、
    １つ以上の検証ウェーハを走査して１つ以上の検証ウェーハエラープロファイルを判定し、
    前記検証ウェーハエラープロファイルを前記予測された有効オーバーレイエラープロファイルと比較し、
    前記検証ウェーハエラープロファイルが、前記予測された有効オーバーレイエラープロファイルと、一定の閾値より少ない分量だけ異なっていることを判定する、
    ことを含む方法。
  17. 請求項１５に記載の方法であって、前記複数のオーバーレイエラー予測モデルを適用することは、前記１つ以上のエラー相関パラメータに基づいてニューラルネットワークを実行することを含む方法。
  18. 請求項１５に記載の方法であって、前記複数のオーバーレイエラー予測モデルを実行することは、前記１つ以上のエラー相関パラメータにランダムフォレストアルゴリズムを適用することを含む方法。
  19. 請求項１５に記載の方法であって、さらに、
    前記トレーニングウェーハプロファイルが、不均一なエラー相関パラメータを表すことを判定し、
    前記トレーニングウェーハプロファイルを、均一なエラー相関パラメータに編制する、
    ことを含む方法。
  20. 請求項１５に記載の方法であって、さらに、前記１つ以上のトレーニングウェーハプロファイルを分析して、オーバーレイエラーの要因となる主要エラー相関パラメータを判定することを含む方法。
  21. コンピュータシステムであって、
    プロセッサと、
    前記プロセッサに接続されたメモリと、
    前記メモリに保存され、前記プロセッサ上で実行するように構成されたコンピュータで実行可能なプログラムコードを備え、前記コンピュータで実行可能なプログラムコードは、前記プロセッサを、
    トレーニングウェーハの１つ以上のエラー相関パラメータに対応する１つ以上のトレーニングウェーハのプロファイルを受け取り、前記１つ以上のエラー相関パラメータが、ウェーハジオメトリパラメータ、プロセスパラメータ、またはリソグラフィースキャナパラメータの少なくとも１つを含み、
    複数のオーバーレイエラー予測モデルをトレーニングウェーハプロファイルに適用して対応する予測オーバーレイエラープロファイルを生成し、
    １つ以上のトレーニングウェーハエラープロファイルを受け取り、
    前記トレーニングウェーハエラープロファイルを前記複数の予測オーバーレイエラープロファイルと比較して、前記複数のオーバーレイエラー予測モデルから最も適合するオーバーレイエラー予測モデルを判定し、
    最も適合するオーバーレイエラー予測モデルに基づいてリソグラフィックオーバーレイ工程への修正を判定する、
    ように構成する、コンピュータシステム。
  22. 請求項２１に記載のコンピュータシステムであって、前記コンピュータで実行可能なプログラムコードはさらに前記プロセッサを、
    １つ以上の検証ウェーハの１つ以上のエラー相関パラメータに対応する１つ以上の検証ウェーハプロファイルを受け取り、
    最も適合するオーバーレイエラー予測モデルを前記検証ウェーハプロファイルに適用して１つ以上の予測された有効なオーバーレイエラープロファイルを生成し、
    １つ以上の検証ウェーハエラープロファイルを受け取り、
    前記検証ウェーハエラープロファイルを予測された有効なオーバーレイエラープロファイルと比較し、
    前記検証ウェーハエラープロファイルが、前記予測された有効オーバーレイエラープロファイルよりも、一定の閾値より少ない分量だけ異なっていることを判定する、
    ように構成する、コンピュータシステム。
  23. 請求項２１に記載のコンピュータシステムであって、前記コンピュータで実行可能なプログラムコードはさらに、前記プロセッサを、前記修正を１つ以上の製造ウェーハの引き続いたリソグラフィックオーバーレイ工程に対して適用するように構成する、コンピュータシステム。
  24. 請求項２１に記載のコンピュータシステムであって、前記複数のオーバーレイエラー予測モデルを適用することは、１つ以上のエラー相関パラメータに基づいてニューラルネットワークを実行することを含むコンピュータシステム。
  25. 請求項２１に記載のコンピュータシステムであって、前記複数のオーバーレイエラー予測モデルを適用することは、１つ以上のエラー相関パラメータにランダムフォレストアルゴリズムを実行することを含むコンピュータシステム。
  26. 請求項２１に記載のコンピュータシステムであって、前記コンピュータで実行可能なプログラムコードはさらに前記プロセッサを、
    前記トレーニングウェーハプロファイルが不均一なエラー相関パラメータを表すことを判定し、
    前記トレーニングウェーハプロファイルを均一なエラー相関パラメータに編制するように構成するコンピュータシステム。
  27. 請求項２１に記載のコンピュータシステムであって、前記コンピュータで実行可能なプログラムコードはさらに、前記プロセッサを、前記１つ以上のトレーニングウェーハプロファイルを分析して、オーバーレイエラーの要因となる主要エラー相関パラメータを判定するように構成するコンピュータシステム。
  28. 方法論システムであって、
    プロセッサと、
    前記プロセッサに接続されたウェーハ走査デバイスと、
    前記プロセッサに接続されたメモリと、
    前記プロセッサ上で実行されるように構成されたコンピュータで実行可能なプログラムコードと、
    を備え、前記コンピュータで実行可能なプログラムコードは前記プロセッサを、
    １つ以上のトレーニングウェーハを走査して前記トレーニングウェーハの１つ以上のエラー相関パラメータを判定し、前記１つ以上のエラー相関パラメータが、ウェーハジオメトリパラメータ、プロセスパラメータ、またはリソグラフィースキャナパラメータの少なくとも１つを含み、
    前記１つ以上のトレーニングウェーハの前記１つ以上のエラー相関パラメータに対応する１つ以上のトレーニングウェーハプロファイルを生成し、
    複数のオーバーレイエラー予測モデルを前記トレーニングウェーハプロファイルに適用して、対応する予測オーバーレイエラープロファイルを生成し、
    前記１つ以上のトレーニングウェーハを走査して１つ以上のトレーニングウェーハエラープロファイルを判定し、
    前記トレーニングウェーハエラープロファイルを複数の前記予測オーバーレイエラープロファイルと比較して、前記複数のオーバーレイエラー予測モデルから最も適合するオーバーレイエラー予測モデルを判定し、
    前記最も適合するオーバーレイエラー予測モデルに基づいてリソグラフィックオーバーレイ工程への修正を判定する、
    ように構成する方法論システム。
  29. 請求項２８に記載の方法論システムであって、前記コンピュータで実行可能なプログラムコードはさらに、前記プロセッサを、
    １つ以上の検証ウェーハを走査し、１つ以上の検証ウェーハの１つ以上のエラー相関パラメータに対応する１つ以上の検証ウェーハプロファイルを判定し、
    前記最も適合するオーバーレイエラー予測モデルを前記検証ウェーハプロファイルに適用して１つ以上の予測された有効オーバーレイエラープロファイルを生成し、
    １つ以上の検証ウェーハを走査して１つ以上の検証ウェーハエラープロファイルを判定し、
    前記検証ウェーハエラープロファイルを前記予測された有効オーバーレイエラープロファイルと比較し、
    前記検証ウェーハエラープロファイルが、前記予測された有効オーバーレイエラープロファイルよりも、一定の閾値より少ない分量だけ異なっていることを判定する、
    ように構成する、方法論システム。
  30. 請求項２８に記載の方法論システムであって、前記プロセッサに接続されたリソグラフィックオーバーレイ露光デバイスをさらに備え、前記コンピュータで実行可能なプログラムコードはさらに、前記プロセッサを、１つ以上の製造ウェーハの後続リソグラフィックオーバーレイ工程中に前記修正を前記リソグラフィックオーバーレイ露光デバイスに適用するように構成する方法論システム。
  31. 請求項２８に記載の方法論システムであって、前記複数のオーバーレイエラー予測モデルを適用することは、前記１つ以上のエラー相関パラメータに基づいてニューラルネットワークを実行することを含む、方法論システム。
  32. 請求項２８に記載の方法論システムであって、前記複数のオーバーレイエラー予測モデルを適用することは、前記１つ以上のエラー相関パラメータにランダムフォレストアルゴリズムを実行することを含む、方法論システム。
  33. 請求項２８に記載の方法論システムであって、前記コンピュータで実行可能なプログラムコードはさらに前記プロセッサを、
    前記トレーニングウェーハプロファイルが、不均一なエラー相関パラメータを表すことを判定し、
    前記トレーニングウェーハプロファイルを、均一なエラー相関パラメータに編制する、
    ように構成する方法論システム。
  34. 請求項２８に記載の方法論システムであって、前記コンピュータで実行可能なプログラムコードはさらに、前記プロセッサを、前記１つ以上のトレーニングウェーハプロファイルを分析してオーバーレイエラーの要因となる主要エラー相関パラメータを判定するように構成する方法論システム。
  35. オーバーレイエラー修正方法であって、
    １つ以上のトレーニングウェーハを走査して前記トレーニングウェーハの１つ以上のエラー相関パラメータを判定し、
    前記１つ以上のトレーニングウェーハの１つ以上のエラー相関パラメータに対応する１つ以上のトレーニングウェーハプロファイルを生成し、前記１つ以上のエラー相関パラメータが、ウェーハジオメトリパラメータ、プロセスパラメータ、またはリソグラフィースキャナパラメータの少なくとも１つを含み、
    複数のオーバーレイエラー予測モデルを前記トレーニングウェーハプロファイルにコンピュータプロセッサで適用して、対応する予測オーバーレイエラープロファイルを生成し、
    前記１つ以上のトレーニングウェーハを走査して１つ以上のトレーニングウェーハエラープロファイルを判定し、
    前記トレーニングウェーハエラープロファイルを複数の前記予測オーバーレイエラープロファイルとコンピュータプロセッサで比較して、前記複数のオーバーレイエラー予測モデルから最も適合するオーバーレイエラー予測モデルを判定し、
    コンピュータプロセッサで、前記最も適合するオーバーレイエラー予測モデルに基づいてリソグラフィックオーバーレイ工程への修正を判定する、
    ことを含む方法。
  36. 請求項３５に記載の方法であって、さらに、
    １つ以上の検証ウェーハを走査して、１つ以上の検証ウェーハの１つ以上のエラー相関パラメータに対応する１つ以上の検証ウェーハプロファイルを判定し、
    前記最も適合するオーバーレイエラー予測モデルを前記検証ウェーハプロファイルに適用して１つ以上の予測された有効オーバーレイエラープロファイルを生成し、
    １つ以上の検証ウェーハを走査して１つ以上の検証ウェーハエラープロファイルを判定し、
    前記検証ウェーハエラープロファイルを前記予測された有効オーバーレイエラープロファイルと比較し、
    前記検証ウェーハエラープロファイルが、前記予測された有効オーバーレイエラープロファイルよりも、一定の閾値より少ない分量だけ異なっていることを判定する、
    ことを含む方法。
  37. 請求項３５に記載の方法であって、前記複数のオーバーレイエラー予測モデルを適用することは、前記１つ以上のエラー相関パラメータに基づいてニューラルネットワークを実行することを含む方法。
  38. 請求項３５に記載の方法であって、前記複数のオーバーレイエラー予測モデルを実行することは、前記１つ以上のエラー相関パラメータにランダムフォレストアルゴリズムを適用することを含む方法。
  39. 請求項３５に記載の方法であって、さらに、
    前記トレーニングウェーハプロファイルが、不均一なエラー相関パラメータを表すことを判定し、
    前記トレーニングウェーハプロファイルを、均一なエラー相関パラメータに編制する、
    ことを含む方法。
  40. 請求項３５に記載の方法であって、さらに、前記１つ以上のトレーニングウェーハプロファイルを分析して、オーバーレイエラーの要因となる主要エラー相関パラメータを判定することを含む方法。
  41. １つ以上のトレーニングウェーハの１つ以上のエラー相関パラメータに対応する１つ以上のトレーニングウェーハのプロファイルを受け取り、前記エラー相関パラメータが、ウェーハ形状、ウェーハ平坦度、チップレイアウト、フィルムスタック厚さ、リソグラフィースキャナ設定値の少なくともいずれかを含み、
    複数のオーバーレイエラー予測モデルを前記トレーニングウェーハプロファイルに適用して対応する予測オーバーレイエラープロファイルを生成し、
    １つ以上のトレーニングウェーハエラープロファイルを受け取り、
    前記トレーニングウェーハエラープロファイルを前記複数の予測オーバーレイエラープロファイルと比較して、前記複数のオーバーレイエラー予測モデルから最も適合するオーバーレイエラー予測モデルを判定し、
    前記最も適合するオーバーレイエラー予測モデルに基づいてリソグラフィックオーバーレイ工程への修正を判定する、
    方法。
JP2016555779A 2014-03-06 2015-03-05 オーバーレイエラーのフィードフォワードおよびフィードバック修正、根本原因分析および工程の制御の統計的オーバーレイエラーの予測 Active JP6490094B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461949022P 2014-03-06 2014-03-06
US61/949,022 2014-03-06
US14/220,665 2014-03-20
US14/220,665 US9087176B1 (en) 2014-03-06 2014-03-20 Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control
PCT/US2015/018884 WO2015134709A1 (en) 2014-03-06 2015-03-05 Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control

Publications (3)

Publication Number Publication Date
JP2017514294A JP2017514294A (ja) 2017-06-01
JP2017514294A5 JP2017514294A5 (ja) 2018-04-12
JP6490094B2 true JP6490094B2 (ja) 2019-03-27

Family

ID=53540163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016555779A Active JP6490094B2 (ja) 2014-03-06 2015-03-05 オーバーレイエラーのフィードフォワードおよびフィードバック修正、根本原因分析および工程の制御の統計的オーバーレイエラーの予測

Country Status (6)

Country Link
US (2) US9087176B1 (ja)
EP (1) EP3114705B1 (ja)
JP (1) JP6490094B2 (ja)
KR (1) KR102179988B1 (ja)
TW (1) TWI651789B (ja)
WO (1) WO2015134709A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5960198B2 (ja) 2013-07-02 2016-08-02 キヤノン株式会社 パターン形成方法、リソグラフィ装置、リソグラフィシステムおよび物品製造方法
US10379447B2 (en) * 2013-07-10 2019-08-13 Qoniac Gmbh Method and apparatus for simulation of lithography overlay
US11366397B2 (en) 2013-07-10 2022-06-21 Qoniac Gmbh Method and apparatus for simulation of lithography overlay
US10576603B2 (en) * 2014-04-22 2020-03-03 Kla-Tencor Corporation Patterned wafer geometry measurements for semiconductor process controls
EP3748669A1 (en) * 2014-06-24 2020-12-09 Kla-Tencor Corporation Predictive modeling based focus error prediction
US10430719B2 (en) 2014-11-25 2019-10-01 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes
KR102521159B1 (ko) 2014-11-25 2023-04-13 피디에프 솔루션즈, 인코포레이티드 반도체 제조 공정을 위한 개선된 공정 제어 기술
US10036964B2 (en) 2015-02-15 2018-07-31 Kla-Tencor Corporation Prediction based chucking and lithography control optimization
US10024654B2 (en) 2015-04-06 2018-07-17 Kla-Tencor Corporation Method and system for determining in-plane distortions in a substrate
US9779202B2 (en) 2015-06-22 2017-10-03 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
US9916965B2 (en) * 2015-12-31 2018-03-13 Kla-Tencor Corp. Hybrid inspectors
KR20180115299A (ko) * 2016-02-22 2018-10-22 에이에스엠엘 네델란즈 비.브이. 계측 데이터에 대한 기여도들의 분리
JP6775593B2 (ja) * 2016-03-11 2020-10-28 エーエスエムエル ネザーランズ ビー．ブイ． 製造プロセスを制御するための補正を計算する方法、メトロロジ装置、デバイス製造方法、及びモデリング方法
US10068323B2 (en) * 2016-04-10 2018-09-04 Kla-Tencor Corporation Aware system, method and computer program product for detecting overlay-related defects in multi-patterned fabricated devices
SG11201810017VA (en) * 2016-06-02 2018-12-28 Universal Instruments Corp Semiconductor die offset compensation variation
US10475712B2 (en) 2016-09-30 2019-11-12 Kla-Tencor Corporation System and method for process-induced distortion prediction during wafer deposition
JP6884855B2 (ja) 2016-10-21 2021-06-09 エーエスエムエル ネザーランズ ビー．ブイ． パターニングプロセスに対する補正を決定する方法、デバイス製造方法、リソグラフィ装置のための制御システム、及び、リソグラフィ装置
US10409171B2 (en) * 2017-01-25 2019-09-10 Kla-Tencor Corporation Overlay control with non-zero offset prediction
KR102432667B1 (ko) 2017-05-15 2022-08-17 삼성전자주식회사 오버레이 보정방법 및 제어 시스템
US11029673B2 (en) 2017-06-13 2021-06-08 Pdf Solutions, Inc. Generating robust machine learning predictions for semiconductor manufacturing processes
US11022642B2 (en) 2017-08-25 2021-06-01 Pdf Solutions, Inc. Semiconductor yield prediction
WO2019129485A1 (en) 2017-12-29 2019-07-04 Asml Netherlands B.V. Method and device for determining adjustments to sensitivity parameters
US11775714B2 (en) 2018-03-09 2023-10-03 Pdf Solutions, Inc. Rational decision-making tool for semiconductor processes
US11029359B2 (en) 2018-03-09 2021-06-08 Pdf Solutions, Inc. Failure detection and classsification using sensor data and/or measurement data
CN110365503B (zh) * 2018-03-26 2022-08-19 华为技术有限公司 一种指标确定方法及其相关设备
US10777470B2 (en) 2018-03-27 2020-09-15 Pdf Solutions, Inc. Selective inclusion/exclusion of semiconductor chips in accelerated failure tests
US11454949B2 (en) * 2018-03-28 2022-09-27 Kla Corporation Auto-correlation of wafer characterization data and generation of composite wafer metrics during semiconductor device fabrication
DE102018207880A1 (de) * 2018-05-18 2019-11-21 Carl Zeiss Smt Gmbh Verfahren und Vorrichtung zum Bewerten einer unbekannten Auswirkung von Defekten eines Elements eines Photolithographieprozesses
CN108897219B (zh) * 2018-07-11 2021-02-09 杭州电子科技大学 一种化工不确定工业过程约束预测控制方法
US11094053B2 (en) * 2018-10-08 2021-08-17 Kla Corporation Deep learning based adaptive regions of interest for critical dimension measurements of semiconductor substrates
KR20230130767A (ko) * 2018-11-07 2023-09-12 에이에스엠엘 네델란즈 비.브이. 공정에 대한 보정 결정
US10990019B2 (en) * 2019-04-09 2021-04-27 Kla Corporation Stochastic reticle defect dispositioning
KR20210007275A (ko) 2019-07-10 2021-01-20 삼성전자주식회사 오버레이 보정 방법, 및 그 보정 방법을 기초로 한 포토리소그라피 방법, 반도체 소자 제조방법 및 스캐너 시스템
CN110470263A (zh) * 2019-08-02 2019-11-19 天津大学 一种基于梯度提升树的回转体测量系统误差补偿方法
US11954615B2 (en) 2019-10-16 2024-04-09 International Business Machines Corporation Model management for non-stationary systems
JP7545278B2 (ja) 2020-09-25 2024-09-04 キヤノン株式会社 サンプルショット領域のセットを決定する方法、計測値を得る方法、情報処理装置、リソグラフィ装置、プログラム、および物品製造方法
CN112257337B (zh) * 2020-10-14 2022-09-16 上海工程技术大学 一种gmdh神经网络的晶圆cmp材料去除率预测方法
US11288115B1 (en) 2020-11-05 2022-03-29 International Business Machines Corporation Error analysis of a predictive model
US11829077B2 (en) * 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11669079B2 (en) * 2021-07-12 2023-06-06 Tokyo Electron Limited Tool health monitoring and classifications with virtual metrology and incoming wafer monitoring enhancements
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
CN113591395B (zh) * 2021-08-11 2024-01-30 重庆大学 热误差预测模型建模方法及基于霾-边缘-雾-云计算的智能热误差控制系统框架
JP2023053800A (ja) * 2021-10-01 2023-04-13 キヤノン株式会社 基板上の複数のショット領域の配列を求める方法、露光方法、露光装置、物品の製造方法、プログラム及び情報処理装置
TWI790795B (zh) * 2021-10-29 2023-01-21 財團法人資訊工業策進會 模型校正方法、模型校正系統及非暫態電腦可讀取媒體
CN114999182B (zh) * 2022-05-25 2023-07-04 中国人民解放军国防科技大学 基于lstm回馈机制的车流量预测方法、装置及设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US8017411B2 (en) * 2002-12-18 2011-09-13 GlobalFoundries, Inc. Dynamic adaptive sampling rate for model prediction
US7042552B1 (en) * 2004-11-17 2006-05-09 Asml Netherlands B.V. Alignment strategy optimization method
US7525638B2 (en) * 2005-03-23 2009-04-28 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7873585B2 (en) * 2007-08-31 2011-01-18 Kla-Tencor Technologies Corporation Apparatus and methods for predicting a semiconductor parameter across an area of a wafer
US8136068B2 (en) * 2008-09-30 2012-03-13 Cadence Design Systems, Inc. Methods, systems, and computer program products for implementing compact manufacturing models in electronic design automation
US8260449B2 (en) * 2008-11-06 2012-09-04 Micron Technology, Inc. Photolithography systems and associated methods of overlay error correction
TWI417942B (zh) 2009-12-17 2013-12-01 Ind Tech Res Inst 二維陣列疊對圖樣組之設計方法、疊對誤差量測方法及其量測系統
DE102011078927B4 (de) * 2010-07-12 2019-01-31 Carl Zeiss Sms Ltd. Verfahren zum Korrigieren von Fehlern einer photolithographischen Maske
KR101815975B1 (ko) * 2011-07-27 2018-01-09 삼성전자주식회사 객체 자세 검색 장치 및 방법
US10295993B2 (en) * 2011-09-01 2019-05-21 Kla-Tencor Corporation Method and system for detecting and correcting problematic advanced process control parameters
US9354526B2 (en) 2011-10-11 2016-05-31 Kla-Tencor Corporation Overlay and semiconductor process control using a wafer geometry metric
NL2010691A (en) * 2012-05-29 2013-12-02 Asml Netherlands Bv A method to determine the usefulness of alignment marks to correct overlay, and a combination of a lithographic apparatus and an overlay measurement system.

Also Published As

Publication number Publication date
WO2015134709A1 (en) 2015-09-11
EP3114705B1 (en) 2022-11-23
TW201539602A (zh) 2015-10-16
EP3114705A1 (en) 2017-01-11
US10545412B2 (en) 2020-01-28
KR20160130243A (ko) 2016-11-10
KR102179988B1 (ko) 2020-11-17
EP3114705A4 (en) 2017-11-08
TWI651789B (zh) 2019-02-21
JP2017514294A (ja) 2017-06-01
US9087176B1 (en) 2015-07-21
US20170017162A1 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
JP6490094B2 (ja) オーバーレイエラーのフィードフォワードおよびフィードバック修正、根本原因分析および工程の制御の統計的オーバーレイエラーの予測
US11940740B2 (en) Methods and apparatus for obtaining diagnostic information relating to an industrial process
US11520238B2 (en) Optimizing an apparatus for multi-stage processing of product units
US10539882B2 (en) Methods and apparatus for obtaining diagnostic information, methods and apparatus for controlling an industrial process
US10451977B2 (en) Lithographic method and apparatus
TW201617978A (zh) 基於預測模型化之聚焦誤差預測
CN112272796B (zh) 使用指纹和演化分析的方法
JP6641372B2 (ja) 高次元変数選択モデルを使用した重要なパラメータの決定
KR20240099109A (ko) 반도체 제조를 위한 지속적인 머신 러닝 모델 트레이닝
TWI768092B (zh) 用於臨界尺寸量測之檢測導引臨界位點選擇
JP2024539805A (ja) 半導体製造のための連続機械学習モデルトレーニング

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190226

R150 Certificate of patent or registration of utility model

Ref document number: 6490094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250