JP7679558B2 - 複数の基板ダイからのスペクトルデータに基づく半導体基板歩留まり予測 - Google Patents

複数の基板ダイからのスペクトルデータに基づく半導体基板歩留まり予測 Download PDF

Info

Publication number
JP7679558B2
JP7679558B2 JP2024530045A JP2024530045A JP7679558B2 JP 7679558 B2 JP7679558 B2 JP 7679558B2 JP 2024530045 A JP2024530045 A JP 2024530045A JP 2024530045 A JP2024530045 A JP 2024530045A JP 7679558 B2 JP7679558 B2 JP 7679558B2
Authority
JP
Japan
Prior art keywords
substrate
data
dies
die
spectral data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024530045A
Other languages
English (en)
Other versions
JP2024543118A (ja
Inventor
シン ソン
ジアン ル
Original Assignee
オントゥー イノヴェイション インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オントゥー イノヴェイション インコーポレイテッド filed Critical オントゥー イノヴェイション インコーポレイテッド
Publication of JP2024543118A publication Critical patent/JP2024543118A/ja
Application granted granted Critical
Publication of JP7679558B2 publication Critical patent/JP7679558B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/25Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2642Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2894Aspects of quality control [QC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511Wafer Test
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00Machine learning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Analytical Chemistry (AREA)
  • Data Mining & Analysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Chemical & Material Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

(優先権の主張)
本出願は、2022年11月21日にPCT国際特許出願として出願されており、2021年11月22日に出願された、その開示全体が参照により本明細書に組み込まれる米国非仮特許出願第17/532,700号の利益及び優先権を主張する。
(発明の分野)
本開示は、半導体部品の製造及び計測に関する。
半導体チップ又は他のタイプの集積回路(IC)の形成の一部として、半導体基板が製造又は製作される。最終的なIC部品を、一連の製作工程によって基板に組み込むことができる。製作工程は、薄膜層が基板上に付加される堆積工程を含んでもよい。次いで、基板をフォトレジストでコーティングし、リソグラフィ技術を使用してレチクルの回路パターンを基板上に投影することができる。次いで、エッチングプロセスが行われてもよい。各製作工程において、製作工程を実行するツールが基板に欠陥又は不完全性を引き起こす可能性がある。
いくつかの用途では、半導体基板はダイからなる。ダイは、半導体材料(例えば、シリコン)のブロックであり、その上に所与の機能回路が製作される。例えば、機能回路は、中央処理装置の形態をとることができる。機能回路は、単一の基板上にバッチ製造されてもよい。次いで、基板は、各ダイが回路の1つのコピーを含む複数のダイに切断される。各ダイが長方形であってもよい。ダイ間に薄い非機能的間隔を設けることができ、回路を損傷することなく基板から個々のダイを(例えば、鋸で)切り離すことが可能になる。
概して、本開示は、基板の製造中の半導体基板の検査に関する。半導体基板の一例は半導体ウェハである。
いくつかの態様によれば、本開示は、基板の製造中に半導体基板のダイのサブセットを検査することに関する。
いくつかの他の態様によれば、本開示は、基板の製造中の複数の製造工程の後に半導体基板のダイのサブセットを検査することに関する。
いくつかの他の態様によれば、本開示は、サブセットのダイの各々についてスペクトルデータを生成することによって半導体基板のダイのサブセットを検査することに関する。
いくつかの他の態様によれば、本開示は、半導体基板の検査対象のダイのスペクトルデータを含む組み合わせデータを生成することに関する。いくつかの例では、組み合わせデータは、区別されたデータサブセットの配列を含むことができ、各サブセットは、検査対象のダイのうちの1つからのスペクトルデータを表す。いくつかの例では、組み合わせデータは行列として表すことができる。
いくつかの他の態様によれば、本開示は、半導体基板の複数の製造工程の各々の後に検査されたその基板の検査対象のダイのスペクトルデータを含む組み合わせデータを生成することに関する。本明細書で使用される場合、製造(manufacturing)及び製作(fabrication)又は製作する(fabricating)などの用語は、互換的に使用される。
いくつかの他の態様によれば、本開示は、半導体基板の歩留まりを、その基板の検査対象のダイのスペクトルデータに基づいて予測することに関する。
いくつかの他の態様によれば、本開示は、半導体基板の歩留まりを、その基板の検査対象のダイのスペクトルデータを訓練された機械学習モデルに入力することによって予測することに関する。
いくつかの他の態様によれば、本開示は、半導体基板の歩留まりを、畳み込みニューラルネットワークを使用して、その基板の検査対象のダイのスペクトルデータを含む組み合わせデータを処理することによって予測することに関する。
いくつかの他の態様によれば、本開示は、半導体基板の歩留まりを、畳み込みニューラルネットワークを使用して、その基板の複数の製造工程の各々の後に検査されたその基板の検査対象のダイのスペクトルデータを含む組み合わせデータを処理することによって予測することに関する。
いくつかの他の態様によれば、本開示は、半導体基板に欠陥を引き起こすツール又はプロセスを識別することに関する。
いくつかの他の態様によれば、本開示は、前述の特徴の任意の組み合わせに関する。
いくつかの特定の態様によれば、本開示は、基板の歩留まりを予測するための方法であって、基板上の複数のダイの各々についての第1のスペクトルデータと、基板の複数のダイの各々についての第2のスペクトルデータとを組み合わせて組み合わせデータとすることであって、第1のデータは、第1の時点での複数のダイの第1の検査から生成され、第2のデータは、第2の時点での複数のダイの第2の検査から生成される、組み合わせることと、組み合わせデータを訓練された機械学習モデルへの入力として提供することを含む、基板の予測歩留まりを生成することと、を含む方法に関する。
いくつかの他の特定の態様によれば、本開示は、コンピューティング装置に、基板上の複数のダイの各々についての第1のスペクトルデータと、基板の複数のダイの各々についての第2のスペクトルデータとを組み合わせて組み合わせデータとすることであって、第1のデータは、第1の時点での複数のダイの第1の検査から生成され、第2のデータは、第2の時点での複数のダイの第2の検査から生成される、組み合わせることと、組み合わせデータを訓練された機械学習モデルへの入力として提供することを含む、基板の予測歩留まりを生成することと、を行わせる命令を含む、非一時的コンピュータ可読媒体に関する。
この概要は、以下の詳細な説明で更に説明する概念の選択を簡略化した形態で紹介するために提供される。この概要は、特許請求される主題の主要な特徴又は本質的な特徴を特定することを意図するものではなく、特許請求される主題の範囲を限定するために使用されることを意図するものでもない。例の追加の態様、特徴、及び/又は利点は、一部は以下の説明に記載され、一部は説明から明らかになるか、又は本開示の実施によって習得され得る。
以下の図を参照して、非限定的かつ非網羅的な例を説明する。
半導体基板を表す例示的な半導体基板マップを示し、基板はダイを含み、ダイのサブセットが、本開示による検査用に選択される。 図1の検査対象のダイのうちの1つについてのスペクトルデータの例示的なプロットを示す。 本開示による基板歩留まり予測を生成するために使用することができるスペクトルデータの例示的な行列の一部を示す。 本開示による基板歩留まり予測を生成するために使用することができるスペクトルデータの更なる例示的な行列の一部を示す。 本開示による基板歩留まり予測を生成するために使用することができるスペクトルデータの例示的な三次元構造を示す。 本開示による半導体基板の歩留まりを予測するための例示的なシステムを概略的に示す。 図6のシステムを使用する本開示の例に従って基板歩留まりを予測するために機械学習モデルを使用する一例を示す。 図6のシステムを用いて半導体基板の歩留まりを予測する方法を示す。
本開示の例は、基板製作を改善するためのシステム及び方法を説明する。このような基板の一例は、半導体ウェハである。基板が少なくとも1つの製作ツールによって処理された後に、検査装置が基板のダイのサブセットを検査して、基板の欠陥を識別する。検査プロセスから生成された検査データに基づいて、基板の歩留まりが予測される。基板の歩留まりは、1つ以上の定義された動作基準、品質基準、又は他の許容可能性の基準を満たす基板のダイの割合を指すことができる。
いくつかの例では、予測歩留まりを使用して、基板に製造欠陥を生じさせている可能性のある、基板の製造に使用されるツール又はプロセスを識別することができる。
いくつかの例では、半導体基板の製造を、予測歩留まりに基づいて(例えば、欠陥を引き起こすツールを調整又は交換することによって)改善して欠陥を補償するために、予測歩留まりを使用することができる。
基板を検査するための、特に基板のダイを検査するための1つの例示的な検査方法は、基板のダイのサブセットの各々についてスペクトルデータを生成することを含む。スペクトルデータは、そのダイによって反射された光又は他の放射の波長スペクトルを検出及び測定する反射率計又は分光計などの検査装置又はツールを使用して生成することができる。したがって、いくつかの例では、検査ツールが、基板のマルチスペクトル撮像を生成するように構成される。
例えば、基板が複数のダイを有してもよく、それらのダイを、新しい層が基板に付加される時など、製造プロセスの異なる工程で検査してもよい。基板上の各ダイをこのプロセスの一部として検査する必要はない。例示的な基板マップ10を図1に概略的に示す。基板マップ10は、基板の製作中の半導体基板を表す。例示的な基板マップ10は、本開示に従って基板の歩留まりを予測する目的で検査され得る基板のダイ12のサブセットの位置を示す。ダイ14などのダイ12以外の基板マップのダイは、この例では検査されない。
基板の歩留まりを予測するために検査されるダイの数及び位置は、1つ以上の要因を最適化するように選択することができる。例えば、より少ないダイを検査することは、より費用及び/又は時間効率が高いが、歩留まり予測の誤差に対してより大きなマージンを提供し得る。同様に、基板上で比較的密集しているダイを検査することは、基板全体にわたって散在している検査対象のダイよりも費用及び/又は時間効率が高い場合があるが、ここでも、基板全体の歩留まり予測の誤差に対してより大きなマージンを提供する。したがって、検査対象のダイの数及び位置は、畳み込みニューラルネットワーク(convolutional neural network、CNN)又は他のタイプの機械学習モデルを使用して、コスト及び時間を最小限に抑え、歩留まり予測の正確さ及び精度を最大にするように選択することができる。いくつかの例では、選択されるダイの数は、約1個/50,000個~約1個/1,000個の範囲内など、基板のダイの総数に対する所定の割合であり得る。この範囲外の総数に対する割合も選択され得る。
CNN又は他の機械学習モデルは、対象基板の未知の歩留まりを対象基板のダイの検査からのスペクトルデータに基づいて予測するために、既知の歩留まりを有する基板のダイからのスペクトルデータを使用して(例えば、教師あり訓練を用いて)訓練され得る。
いくつかの例では、対象基板の歩留まりを予測する目的で対象基板上で検査されるダイの数は、CNN又は他の機械学習モデルを訓練するために使用される各基板のダイの数に等しい。
いくつかの例では、対象基板の歩留まりを予測する目的で対象基板上で検査されるダイの位置は、CNN又は他の機械学習モデルを訓練するために使用される各基板のダイの位置と同じである。
いくつかの例では、対象基板上で検査されるダイの数及び/又はダイの位置は、訓練基板のダイの数及び/又は位置とは異なってもよい。
更に図1を参照すると、検査対象のダイ12の各々について、スペクトルデータが生成される。検査対象のダイ12の各々についてのスペクトルデータは、異なる波長の電磁放射(例えば、異なる波長の光)からの一次元シリアルデータであり得る。例えば、各波長について、信号強度がデータで表される。
訓練基板のダイを検査し、対象基板のダイ12のスペクトルデータを生成するために、音響計測ツール又は超音波計測ツールなどの他の計測ツールを使用することができる。
いくつかの例では、スペクトルデータを、波長ではなく周波数などの別のスペクトル属性の関数として取得してもよい。
図2は、図1のマップ10によって表される基板の単一のダイ12の可視光スペクトルデータの例示的なプロット18を示し、縦軸はダイ12によって反射された信号の信号強度を表し、横軸は波長を表す。プロット18は、各測定波長で検査装置(例えば、反射率計又は分光計)によって行われた複数の測定を含むことができる。所与の製作工程の後の(すなわち、所与の検査時点での)所与のダイの所与の波長及び所与の時点でのそのような各信号測定を、チャネルと見なすことができる。プロット18は、複数の反射波長(例えば、1000個以上の波長)の各々での複数のチャネルの各々についての反射信号強度を含むことができる。複数のチャネルは、同じ基板製作工程の後に、同じダイについて、同じ波長で異なる時点で行われた信号測定を含む。したがって、「検査時点」は、本明細書では、所与の製作工程の後の単一の検査時点でのダイの検査を指すために使用されるが、複数のチャネルのデータを取得して、信号測定の信頼性を改善することができ、各チャネルは、異なる測定時点であるが同じ検査時点に対応する。すなわち、各検査時点において、スペクトルデータを複数回測定することができ、各回は個別のチャネルに対応する。
いくつかの例では、所与の波長で複数のチャネルにわたって検出された信号強度に1つ以上の統計的演算を適用して、全てのチャネルにわたる検査時点ごとのダイごとの波長ごとの信号強度の中央値又は平均など、波長ごとの単一の信号強度値に到達することができる。いくつかの例では、所与の波長での複数のチャネルにわたる信号強度の分散が最大閾値分散を超えていると判定された場合、スペクトルデータ又はその一部は使用されず、及び/又は検査が再び実行される。
スペクトルデータは、基板上の検査対象のダイごとに生成される。例えば、対象基板の12個のダイ12からのスペクトルデータが、モデルの歩留まりを予測するために機械学習モデルによって使用される場合、検査対象のダイ12ごとに1組の12組のスペクトルデータが生成される。
12個というダイの数は単に例示的な数として使用されており、他のダイの数が使用されてもよい。例えば、検査用に選択されるダイの数は、異なる要因の最適化に基づくことができる。例えば、より多くのダイを検査することは、基板歩留まり予測を改善し得るが、同時に、スペクトルの検出により多くの時間を必要とし、予測を提供する機械学習モデルの訓練及び適用により多くの計算能力を必要とするため、検査プロセスの効率を低下させ得る。したがって、例えば、予測される基板歩留まりを生成するための検査用に選択されるダイの数は、検査対象のダイの数又は割合の関数としての予測の誤差マージンの最適化に基づくことができる。例えば、所与の基板の検査用に選択されるダイの数は、所定の閾値誤差マージン以下の誤差マージンを有する基板歩留まり予測を生成するダイの最小数であり得る。
検査用に選択されるダイの基板上の位置は、任意の数の要因に基づいて選択することができる。例えば、位置を、検査に必要なダイの最小数を提供するように選択して、基板歩留まり予測が誤差の閾値マージン内に収まるようにしてもよい。いくつかの例では、検査用に選択されるダイの位置は、例えば乱数発生器又は他のランダム化ツールを使用してランダムに選択される。
検査対象のダイのスペクトルデータを組み合わせて、基板の歩留まりを予測するためのCNNなどの機械学習モデルへの入力として提供することができる組み合わせデータとする。そのような組み合わせデータの例は、二次元行列である。基板の歩留まりは、最終試験に合格する基板上のダイの割合(すなわち、許容可能な所定の動作基準又は品質基準を有する基板上のダイの割合)であってもよい。より具体的には、スペクトルデータは、基板歩留まりと相関するダイ欠陥の有無と相関する。そのような欠陥の非限定的な例は、堆積層の不均一な厚さ、亀裂、不適切な寸法、汚染などを含むことができる。
複数のプロセス及びツールを使用して基板を製作することができる。製作ツールは、例えば、様々なタイプのツールの中でも特に、酸化システム、エピタキシャルリアクタ、拡散システム、イオン注入装置、物理蒸着システム、化学蒸着システム、フォトリソグラフィ装置、及びエッチング装置を含むことができる。基板を製作するために採用される製造工程の数は、いくつかの例では、少数(例えば、10未満)から数百まで変化し得る。典型的には、基板は、製作ラインを通って進むことによって製作することができ、製作ライン内の各製作ツールは、基板に対してプロセス工程を実行する。同じツールを製作ラインで複数回使用することができる。例えば、複数の堆積工程、リソグラフィ工程、及び/又はエッチング工程を実行して、基板を製作することができる。
いくつかの例では、スペクトルデータはまた、基板歩留まりと相関するダイ欠陥のタイプと相関し得る。例えば、いくつかの欠陥は、基板の許容可能性に与える影響が他のタイプの欠陥よりも多いか又は少ない場合がある。欠陥のタイプが既知であれば、機械学習モデルを使用して基板の歩留まりを予測する際に、基板の許容可能性への影響に従って欠陥のタイプを重み付けすることができる。いくつかの例では、欠陥のタイプは、基板検査の直前に実行された製作工程に基づいて決定することができる。例えば、堆積工程の後にスペクトルデータが取得される場合、スペクトルデータが基板ダイの欠陥を示す限りにおいて、欠陥は、堆積タイプの欠陥及び/又は堆積ツールに関連する欠陥であり得る。次いで、スペクトルデータを使用して基板歩留まりを予測する際に、検出された堆積タイプの欠陥に適切な重み係数を機械学習モデルによって適用することができる。
基板のダイのスペクトルデータに基づいて対象基板の歩留まりを予測するために、CNNなどの機械学習モデルを相関を使用して訓練することができる。例えば、機械学習モデルを、既知の歩留まりを有する訓練基板を使用して訓練し、対象基板のダイのスペクトルデータ(図2に示されるプロットなど)を、既知の歩留まりを有する訓練基板の対応する(例えば、対応するダイの、及び/又は同じ製作工程の後の)スペクトルデータと比較することによって、対象基板の歩留まりを予測してもよい。この場合、機械学習モデルは、既知の歩留まりを有する訓練基板の比較されたスペクトルデータを使用して対象基板の歩留まりを分類して、対象基板の出力歩留まり予測を提供することができる。
スペクトルデータを組み合わせて、任意の適切な組み合わせられた数の配列とすることができ、配列を、CNNなどの機械学習モデルへの入力として提供することができる。例えば、組み合わせデータは、ダイごとに、そのダイに対応するスペクトルデータを表すデータサブセットを含むことができる。組み合わせデータ配列内のデータサブセットは、各データサブセットがその配列内の他のあらゆるデータサブセットから区別されるように編成されてもよい。各データサブセット内の各データの値は、対応するダイの対応するスペクトルデータの波長に関連付けられ、対応するダイの対応するスペクトルデータの関連付けられた波長における信号強度を表す。
このようにデータサブセットで編成された組み合わせデータ配列の非限定的な例には、行列が含まれる。図3は、本開示による対象基板歩留まり予測を生成するために機械学習モデルに入力することができるスペクトルデータの例示的な行列30の一部を示す。行列30は、スペクトルデータに対応する区別された組み合わせデータサブセットの例示的な配列又は構造である。
行列30は、対象基板の製作工程の後の対象基板のダイのスペクトルデータを含む。行列30内のスペクトルデータの全ては、時点1又は検査時点1で取得され、これは、行列30内のデータの全てが、所与の製作工程の後、かつ次の製作工程又は基板を物理的に変更する次の他の工程の前に取得されることを意味する。
完成した行列30(又は組み合わせスペクトルデータの他の配列)は、基板の歩留まりを予測するために機械学習モデルへの入力として提供され得る。いくつかの例では、行列30(又は組み合わせスペクトルデータの他の配列)に、機械学習モデルが基板歩留まりをより正確に予測するために使用することができる1つ以上の属性が割り当てられる。例えば、行列30(又は組み合わせスペクトルデータの他の配列)に、行列30(又は組み合わせスペクトルデータの他の配列)に含まれるスペクトルデータを取得する直前に実行された製作工程のタイプを識別する製作工程属性を割り当てることができる。
行列30の横方向の行は各々、製作工程の後の対象基板の異なる検査対象のダイを表す。例えば、12個のダイが検査される場合、行列30は12個の行を有し、Mは12である。したがって、一例では、行列30の第1の行32は、第1の検査対象のダイ12(図1)の全てのスペクトルデータを表すことができ、行列30の第2の行34は、第2の検査対象のダイ12(図1)の全てのスペクトルデータを表すことができ、以下同様である。検査対象のダイは各々、そのダイに固有の基板上の位置、すなわちダイ位置を有する。
行列30の縦方向の列は各々、異なるスペクトル波長を表す。例えば、第1の列36は第1の波長を表すことができ、第2の列38は第1の波長とは異なる第2の波長を表すことができ、以下同様である。他の例では、各列は異なるスペクトル周波数を表す。
行列30の各セルは、対応する検査時点において対応する波長で測定された、対応するダイの反射信号強度を含む。したがって、例えば、行列30の行32及び列36に対応するセル40内の値xは、検査時点1において第1の波長で測定された、第1の検査対象のダイ12(図1)の反射信号強度に対応する。行列30の行32及び列38に対応するセル42内の値yは、時点1において第2の波長で測定された、第1の検査対象のダイ12の反射信号強度に対応する。行列30の行34及び列36に対応するセル44内の値zは、基板の検査対象のダイ12(図1)の各々、及びスペクトルの検査対象の波長の各々について、時点1において第1の波長で測定された、第2の検査対象のダイの反射信号強度などに対応する。
いくつかの例では、本開示に従って生成された行列は、各行列の各セルが、所与の検査時点における所与のダイの所与のチャネルの所与の波長でのスペクトル信号強度に対応する値を含むように、検査チャネルに対応する第3の次元を有する三次元構造に組み立てることができる。いくつかの例では、三次元構造は、例えば、上記のように、所与のダイ、所与の波長、及び所与の検査時点についての複数のチャネルにわたるデータに対して1つ以上の統計的演算を実行することによって、二次元行列に変換される。
検査対象の波長(又は、いくつかの例では、周波数)の数は、例えば、約10、約100、又は約1,000、又はそれ以上であり得る。いくつかの例では、各スペクトルに対して約1,000個(Nは約1,000)の検査対象の波長があり、各検査時点における各ダイが約1,000個のスペクトルデータ点に関連付けられ、行列30は約1,000個の列を含み、各データ点は所与の波長で反射率測定装置又は分光測定装置によって測定された信号強度である。
完成した(例えば、各セルが信号強度データを含む)行列30、又は組み合わせられたスペクトルデータの他の配列は、基板の歩留まりの予測を生成するために、機械学習モデルへの入力として提供されてもよい。いくつかの例では、機械学習モデルは、既知の歩留まりを有する基板からの以前の行列(又は組み合わせスペクトルデータの他の配列)に基づく教師あり訓練方法を介して訓練されてもよい。いくつかの例では、機械学習モデルは畳み込みニューラルネットワークである。いくつかの例では、訓練行列は行列30と同じサイズである。
機械学習モデルに入力される行列(又は組み合わせスペクトルデータの他の配列)は、異なる製作工程で拡張されてもよい。すなわち、1つ以上の他の製作工程の後に、第2の検査時点及び任意選択で1つ以上の他の後続の検査時点で基板の同じダイを検査することによって、スペクトルデータの別の一セット又は複数のセットを生成することができる。例えば、基板の第1の層が製造された後に、12個のダイの検査を行うことができる。次に、時点1における検査から生成されたスペクトルデータを使用して、上述のように12行の行列30(図3)を生成することができる。
基板の別の層が製造された後に、又は別の製作工程(例えば、エッチング)が行われ、次の製作工程又は基板を物理的に変更する次の他の工程の前に、検査時点2(又は時点2)で12個のダイの第2の検査が行われてもよい。第1の検査から生成された行列30(図3)は、第2の検査からのスペクトルデータで拡張されて、拡張行列60(図4)を生成することができる。例えば、別の12行、すなわち検査対象のダイごとに1つの更なる行を行列30に追加して、行列60を生成してもよい。したがって、行列60の第1の行62は、第1の製造工程後の(すなわち、検査時点1における)第1のダイのスペクトルデータを表し、行列60の第13の行64は、第2の製造工程後の(すなわち、検査時点2における)第1のダイのスペクトルデータを表す。
いくつかの例では、同じダイが第1の検査時点及び第2の検査時点で検査される。いくつかの例では、同じ数のダイが第1の検査時点及び第2の検査時点で検査されるが、第2の検査時点で検査されるダイは、全てが第1の検査時点で検査されるダイと同じである必要はない。
拡張行列60(又は区別された組み合わせデータサブセットの他の拡張配列)を、第2の製造工程後の基板の歩留まりを予測するために、機械学習モデル(例えば、CNN)への入力として提供してもよい。プロセスは、任意の所望の数の製造工程及び対応する基板の検査の各々の後に行われる行列の拡張を継続することができる。したがって、更新された歩留まり予測を、各製造工程の後に、更に拡張されたデータを用いて行うことができる。各拡張が機械学習モデルに供給されると、機械学習モデルは、入力を、対象基板の場合と同じ製造工程の後の対応する拡張レベルを有する訓練行列(又は他のデータ配列)と比較する。
別の製造工程の後に図3の行列30を拡張してスペクトルデータを含めることの代替として、検査時点ごとに別個の行列を生成し、対応する訓練行列と比較される別個の行列として機械学習モデルに入力することができる。
別の製造工程の後に図3の行列30を拡張してスペクトルデータを含めることの更なる代替として、最初に行列30を生成することなく、両方の製造工程の後に行列60だけを生成してもよい。
いくつかの例では、基板の第1の予測歩留まりが、行列30(又は組み合わせスペクトルデータの他の配列)を機械学習モデルに入力することによって生成される。次に、基板に対して別の製造工程が実行され、別の検査が実行される。次に、別の検査からのスペクトルデータを行列30(又は組み合わせスペクトルデータの他の配列)に加えて、拡張行列60(又は組み合わせスペクトルデータの他の拡張配列)を生成する。次に、拡張行列(又は組み合わせスペクトルデータの他の拡張配列)を機械学習モデルに入力して、第1の予測歩留まりを修正し、行列(又は組み合わせスペクトルデータの他の配列)の拡張に基づく第1の予測歩留まりの修正である基板の第2の予測歩留まりを出力する。
対象基板のダイのスペクトルデータを有する行列(例えば、行列30)(又は組み合わせスペクトルデータの他の配列)あるいは拡張行列(例えば、行列60)(又は組み合わせスペクトルデータの他の拡張配列)が機械学習モデルに入力され、機械学習モデルは、入力を分類するために入力に対して1つ以上の演算(例えば、行列演算)を実行する。1つ以上の演算は、既知の歩留まりを有する訓練基板の対応する値と比較することで対象基板の予測歩留まりを出力可能な1つ以上の値を生成することができる。
行列(例えば、行列30)又は拡張行列(例えば、行列60)は、列及び行を分離するためのデリミタを使用して、データファイル内に構築され得る。
本開示のシステム及び方法を使用して、基板の製造中に基板歩留まりを予測することによって、有利な効率を得ることができる。例えば、欠陥を引き起こす製造ツール又はプロセスを識別し、より早く、例えば、基板又は基板のバッチの製造を完了する前に、修正又は解決することができる。加えて、欠陥によって影響を受け得る基板のおよその数を、製造プロセスの比較的早い段階で求めることができる。
加えて、基板の複数の製造工程の各々の後に基板歩留まり予測を再評価することによって、基板歩留まり予測の精度を改善することができ、これは更に、効率の改善、許容可能な基板の不必要な廃棄の最小化、及びより少ない検査データに基づいて不当な合格スコアが与えられた可能性がある基板の効率的な廃棄の増加をもたらすことができる。例えば、所与の製造工程後の欠陥の影響が、後続の製造工程の後に影響を受ける(例えば、低減又は拡大される)場合がある。本開示の実施形態は、そのような影響を捕捉及び評価し、本明細書で説明されるような拡張スペクトルデータ行列(又は他のデータ配列)を使用して基板の歩留まり予測を精緻化するように適合される。
図5は、本開示による基板歩留まり予測を生成するために使用することができるスペクトルデータの例示的な三次元構造70を示す。三次元構造70は、一連の二次元行列を含み、各二次元行列は、同じ製作工程の後の異なる時点で取得された基板のダイからのスペクトルデータを含む。すなわち、各二次元行列30は、異なるチャネルからのデータを表す。図5を参照すると、(x)軸は、各行列30の行(図3)と同様に、スペクトル波長に対応する。(y)軸は、各行列30の列(図3)と同様に、基板上の異なるダイに対応するという点で空間軸である。(z)軸はチャネル軸であり、各チャネルは異なる時点で行われた測定に対応する。
いくつかの例では、三次元構造70の二次元行列は、複数の行列30(図3)に対応し、そのような行列30の各々に、単一の検査時点に対して異なる時点、すなわち異なるチャネルで取得された信号強度測定値が入力される。
完成した(例えば、信号強度データを含む全ての二次元行列30の全てのセルを有する)三次元構造70は、基板の歩留まりの予測を生成するために、機械学習モデルへの入力として提供されてもよい。いくつかの例では、機械学習モデルは、既知の歩留まりを有する基板からの以前の三次元構造に基づく教師あり訓練方法を介して訓練されてもよい。いくつかの例では、機械学習モデルは畳み込みニューラルネットワークである。いくつかの例では、訓練構造は、構造70と同じサイズ(例えば、同じ数及びサイズの二次元マトリックス)である。
図6は、本開示による半導体基板の歩留まりを予測するための例示的なシステム100を概略的に示す。
システム100は、コンピューティング装置202を含む。コンピューティング装置202は、本明細書に記載の基板歩留まり予測動作などの本明細書に記載の動作を実行するサーバ及び/又は他のコンピューティング装置であってもよい。コンピューティング装置202は、コンピューティングコンポーネント206を含み得る。コンピューティングコンポーネント206は、少なくとも1つのプロセッサ208及びメモリ204を含む。メモリ204は、非一時的コンピュータ可読媒体を含むことができる。正確な構成に応じて、メモリ204(とりわけ、基板歩留まり予測命令及び本明細書に開示する他の動作を実行するための命令を記憶する)は、揮発性(RAMなど)、不揮発性(ROM、フラッシュメモリなど)、又はこれら2つの何らかの組み合わせであってもよい。更に、サーバ202は、ソリッドステート装置、磁気ディスクもしくは光ディスク、又はテープを含むがこれらに限定されないストレージ(リムーバブルストレージ210及び/又は非リムーバブルストレージ212)を含むこともできる。更に、コンピューティング装置202は、タッチスクリーン、キーボード、マウス、ペン、音声入力などの入力装置216、及び/又はディスプレイ、スピーカ、プリンタなどの出力装置214を有することもできる。ローカルエリアネットワーク(LAN)、ワイドエリアネットワーク(WAN)、ポイントツーポイント、Bluetooth(登録商標)、RFなどの1つ以上の通信接続218をコンピューティング装置202に組み込むこともできる。
システム100は、例えば、ネットワークを介して接続されているなど、コンピューティング装置202と動作可能に通信している1つ以上のダイ検査装置102を含むことができる。ダイ検査装置102の非限定的な例は、異なる波長で基板から反射される光又は他の波(例えば、音波)の強度を測定し、図2に示すスペクトルデータなどのスペクトルデータを生成する反射率計又は分光計である。
代替的な構成では、コンピューティング装置202の1つ以上の構成要素が、1つ以上のダイ検査装置102上にローカルに存在する。例えば、1つ以上のダイ検査装置102は、本明細書に記載の基板歩留まり動作のうちの1つ以上をそれ自体が実行するように構成され得る。すなわち、基板歩留まり予測命令は、1つ以上のダイ検査装置102上で直接実行することができる。
図7は、図6のシステムを使用する本開示の例に従って基板歩留まりを予測するために機械学習モデルを使用する一例を示す。いくつかの例では、図7で実行される動作のうちの1つ以上は、図6のコンピューティング装置202及び/又は1つ以上のダイ検査装置102によって実行され得る。
図7を全体的に参照すると、入力302が、CNNなどの機械学習モデル308に提供される。CNNは、図6のコンピューティング装置202を使用して技術者に提供され得る(例えば、ディスプレイ装置上に表示され得る)出力310を生成するために入力を分析するように構成されている。
入力302は、訓練データ(訓練行列など)及び既知の歩留まり304、並びにテストデータ又は対象データ(例えば、テスト行列又は対象行列)306を含む。訓練データは、各訓練データ入力に対応する既知の基板歩留まりを有する、(例えば、前述のような行列の形態の)訓練基板のスペクトルデータの拡張された組み合わせ及び/又は拡張されていない組み合わせを含むことができる。
テストデータ(例えば、テスト行列)306は、未知の歩留まりを有する、(例えば、前述のような行列の形態の)対象基板のスペクトルデータの拡張された組み合わせ又は拡張されていない組み合わせであり得る。
機械学習モデル308は、訓練データ及び既知の歩留まり304を使用して訓練される。機械学習モデル308は、出力310を生成するために、訓練行列及び既知の歩留まり304を使用して、テストデータ306に対して動作する。
出力310は、テストデータ306に対応する対象基板の予測歩留まり312を含む。いくつかの例では、予測歩留まりはまた、予測歩留まりが1つ以上の所定の動作の許容可能性、品質の許容可能性、又は他の許容可能性に合格するか不合格になるかに関する指示を含むことができる。
いくつかの例では、出力310は、1つ以上の修正勧告314を含むことができる。例えば、予測歩留まり312が基板の不合格スコアと相関する場合、1つ以上の修正措置を提案することができる。勧告される修正は、例えば、予測歩留まりが許容可能な最小閾値歩留まりに達しない程度、実行された直近の製造工程、及び/又は他の要因に基づくことができる。例えば、修正勧告314は、テストデータ306の生成の直前に使用された基板製造ツールを再較正することであり得る。別の例では、修正勧告314は、対象基板又は部分的に形成された対象基板を廃棄することであり得る。他の修正勧告314も可能である。
図8は、図6のシステムを用いて半導体基板の歩留まりを予測する方法400を示す。本開示の異なる実施形態は、方法400の工程のサブセットの異なる組み合わせを含むことができ、その非限定的な例が本明細書に記載されていることが理解されよう。
方法400の工程402において、機械学習モデルは、既知の歩留まりを有する訓練基板のダイを(例えば、ダイ検査装置102(図6)を用いて)検査することによって生成されたスペクトルデータ(例えば、スペクトルデータ行列)を使用して訓練される。
方法400の工程404において、対象基板の製造工程が実行される。
工程406において、対象基板のダイのサブセットが、例えば、ダイ検査装置102(図6)を使用して検査される。
工程408において、工程406において実行された検査に基づいて、スペクトルデータが(例えば、スペクトルデータ行列30(図3)などの行列の形態で)組み合わせられる。いくつかの例では、工程408は、工程406で生成されたスペクトルデータにアクセスすることと、アクセスされたスペクトルデータを使用して組み合わせスペクトルデータを生成することとを含む。
いくつかの例では、工程408に続いて、方法400は工程416に進み、ここで、機械学習モデルは、対象基板の歩留まりを予測するために、工程408で生成されたスペクトルデータ及び工程402で取得された訓練データを使用する。いくつかの例では、工程408に続いて、方法400は工程410に進む。
工程410において、別の製造工程が対象基板に対して実行される。
工程412において、工程406と同じ対象基板のダイのサブセットが、例えば、ダイ検査装置102(図6)を使用して検査される。
工程414において、拡張された組み合わせスペクトルデータ(例えば、行列60(図4)又は行列70(図5)などの拡張されたスペクトルデータ行列)が、工程412で実行された検査に基づいて生成される。いくつかの例では、工程414は、工程412で生成されたスペクトルデータにアクセスすることと、工程412で生成されたアクセスされたスペクトルデータを使用して拡張されたスペクトルデータを生成することとを含む。
いくつかの例では、工程414に続いて、本方法は、対象基板の更なる製造工程の後にスペクトルデータを更に拡張するために、工程410、412、及び414を1回以上、順次繰り返す。
工程414又は工程414の最後のインスタンスに続いて、工程416において、機械学習モデルは、対象基板の歩留まりを予測するために、工程414の直近に実行された繰り返しで生成されたスペクトルデータと、工程402で得られた訓練データとを使用する。いくつかの例では、工程410、412、414、及び416は、各製作工程の後、又は特定の数の製作工程の後に、対象基板の歩留まりを予測するために繰り返される。
他の例では、工程408の後に予測歩留まりを生成することができ、いくつかの例では、工程414の1つ以上のインスタンスに続いて、その予測歩留まりを修正することができる。
本明細書で説明される実施形態は、本明細書で開示されるシステム及び方法を実装及び実行するために、ソフトウェア、ハードウェア、又はソフトウェアとハードウェアの組み合わせを使用して採用され得る。本開示を通して、特定の機能を実行するものとして特定の装置が列挙されているが、当業者であれば、これらの装置は例示目的で提供され、本開示の範囲から逸脱することなく、本明細書に開示された機能を実行するために他の装置を使用することができることを理解するであろう。加えて、本開示のいくつかの態様は、本開示の態様によるシステム及び方法のブロック図及び/又は動作図を参照して上記で説明されている。ブロックに記載された機能、動作、及び/又は行為は、任意のそれぞれのフローチャートに示す順序とは異なる順序で行われてもよい。例えば、連続して示す2つのブロックは、実際には、関連する機能及び実装に応じて、実質的に同時に又は逆の順序で実行又は実施されてもよい。
本開示は、可能な実施形態のうちのいくつかのみが示された添付の図面を参照して、本技術のいくつかの実施形態を説明する。しかしながら、他の態様は、多くの異なる形態で具現化されてもよく、本明細書に記載の実施形態に限定されるものとして解釈されるべきではない。むしろ、これらの実施形態は、本開示が詳細かつ完全となり、可能な実施形態の範囲を当業者に十分に伝えるように提供されている。更に、本明細書及び特許請求の範囲で使用される場合、「要素A、要素B、又は要素Cのうちの少なくとも1つ」という語句は、要素A、要素B、要素C、要素A及びB、要素A及びC、要素B及びC、並びに要素A、B、及びCのうちのいずれかを伝えることを意図している。更に、当業者は、本明細書で利用される測定技術に照らして、「約」又は「実質的に」などの用語が伝える程度を理解するであろう。そのような用語が当業者によって明確に定義又は理解され得ない限り、「約」という用語は、プラス又はマイナス10%を意味するものとする。
本明細書では特定の実施形態について説明するが、本技術の範囲はそれらの特定の実施形態に限定されない。更に、異なる実施例及び実施形態を別々に説明することができるが、そのような実施形態及び実施例は、本明細書に記載の技術を実施する際に互いに組み合わせることができる。当業者であれば、本技術の範囲及び精神の範囲内にある他の実施形態又は改良を認識するであろう。したがって、特定の構造、動作、又は媒体は、例示的な実施形態としてのみ開示される。本技術の範囲は、以下の特許請求の範囲及びその任意の均等物によって定義される。

Claims (15)

  1. 基板の歩留まりを予測する方法であって、
    前記基板上の複数のダイのうちの第1のダイについての第1のスペクトルデータと、前記基板の前記複数のダイのうちの前記第1のダイについての第2のスペクトルデータとを組み合わせて組み合わせデータとすることであって、前記第1のダイについての前記第1のスペクトルデータは、第1の時点での前記複数のダイのうちの前記第1のダイのみの第1の検査から生成され、前記第1のダイについての前記第2のスペクトルデータは、第2の時点での前記複数のダイのうちの前記第1のダイのみの第2の検査から生成され、前記第2の時点は前記第1の時点とは異なる、組み合わせることと、
    前記組み合わせデータを訓練された機械学習モデルへの入力として提供することを含む、前記組み合わせデータに基づいて前記基板の予測歩留まりを生成することと、
    を含む、方法。
  2. 前記組み合わせデータは、前記複数のダイのうちの前記第1のダイについての前記第1のスペクトルデータを表す第1のデータサブセットを含む、請求項1に記載の方法。
  3. 前記組み合わせデータは、前記第1のデータサブセットが、前記複数のダイのうちの第2のダイについての第2のスペクトルデータを表す第2のデータサブセットから区別されるように編成される、請求項2に記載の方法。
  4. 前記第1のデータサブセットの各データの値は、前記第1のスペクトルデータの波長に関連付けられる、請求項3に記載の方法。
  5. 前記第1のデータサブセット内のデータの値が、前記複数のダイのうちの前記第1のダイについての、前記データの値に対応する前記波長での前記第1のスペクトルデータの信号強度を表す、請求項4に記載の方法。
  6. 前記第1の時点は、第1の製造工程が前記基板に対して実行された後、かつ第2の製造工程が前記基板に対して実行される前に発生し、
    前記第2の時点は、前記第2の製造工程が前記基板に対して実行された後に発生する、
    請求項1に記載の方法。
  7. 前記複数のダイのうちの前記第1のダイについての第3のスペクトルデータであって、第3の時点での前記複数のダイのうちの前記第1のダイの第3の検査から生成される第3のスペクトルデータを前記組み合わせデータに追加することによって前記組み合わせデータを拡張して、拡張された組み合わせデータを形成することと、
    前記拡張された組み合わせデータを前記訓練された機械学習モデルへの入力として提供することを含む、前記基板の別の予測歩留まりを生成することと、
    を更に含み、
    前記第1の時点は、第1の製造工程が前記基板に対して実行された後、かつ第2の製造工程が前記基板に対して実行される前に発生し、
    前記第2の時点は、前記第2の製造工程が前記基板に対して実行された後、かつ第3の製造工程が前記基板に対して実行される前に発生し、
    前記第3の時点は、前記第3の製造工程が前記基板に対して実行された後に発生する、
    請求項1に記載の方法。
  8. 前記第1のスペクトルデータ及び前記第2のスペクトルデータの各々が、前記複数のダイの各々に対する追加のスペクトルデータを含み、前記複数のダイは、前記基板上の全てのダイよりも少ない、請求項1に記載の方法。
  9. 前記組み合わせデータは、拡張された組み合わせデータであり、
    前記予測歩留まりは、修正された予測歩留まりであり、
    前記方法は、前記第2の検査の前に、
    前記第1のスペクトルデータを含む拡張されていない組み合わせデータを生成することと、
    前記拡張されていない組み合わせデータを前記訓練された機械学習モデルへの入力として提供して、前記基板の第1の予測歩留まりを生成することと、
    を更に含み、
    前記方法は、前記第2の検査の後に、
    前記第1の予測歩留まりを修正して、前記修正された予測歩留まりを生成すること
    を更に含む、
    請求項1に記載の方法。
  10. コンピューティング装置に、
    基板の複数のダイのうちの第1のダイについての第1のスペクトルデータと、前記基板上の前記複数のダイのうちの前記第1のダイについての第2のスペクトルデータとを組み合わせて組み合わせデータとすることであって、前記第1のダイについての前記第1のスペクトルデータは、第1の時点での前記複数のダイのうちの前記第1のダイのみの第1の検査から生成され、前記第2のスペクトルデータは、第2の時点での前記複数のダイのうちの前記第1のダイのみの第2の検査から生成され、前記第2の時点は前記第1の時点とは異なる、組み合わせることと、
    前記組み合わせデータを訓練された機械学習モデルへの入力として提供することを含む、前記組み合わせデータに基づいて前記基板の予測歩留まりを生成することと、
    を行わせる命令を含む、非一時的コンピュータ可読媒体。
  11. 前記組み合わせデータは、前記複数のダイのうちの前記第1のダイについての前記第1のスペクトルデータを表す第1のデータサブセットを含み、
    前記組み合わせデータは、前記第1のデータサブセットが、前記複数のダイのうちの第2のダイについての第2のスペクトルデータを表す第2のデータサブセットから区別されるように編成され、
    前記第1のデータサブセットの各データの値は、前記第1のスペクトルデータの波長に関連付けられ、
    前記第1のデータサブセット内のデータの値が、前記複数のダイのうちの前記第1のダイについての、前記データの値に対応する前記波長での前記第1のスペクトルデータの信号強度を表す、
    請求項10に記載の非一時的コンピュータ可読媒体。
  12. 前記第1の時点は、第1の製造工程が前記基板に対して実行された後、かつ第2の製造工程が前記基板に対して実行される前に発生し、
    前記第2の時点は、前記第2の製造工程が前記基板に対して実行された後に発生する、
    請求項10に記載の非一時的コンピュータ可読媒体。
  13. 前記コンピューティング装置に、
    前記複数のダイのうちの前記第1のダイについての第3のスペクトルデータであって、第3の時点での前記複数のダイのうちの前記第1のダイの第3の検査から生成される第3のスペクトルデータを前記組み合わせデータに追加することによって前記組み合わせデータを拡張して、拡張された組み合わせデータを形成することと、
    前記拡張された組み合わせデータを前記訓練された機械学習モデルへの入力として提供することを含む、前記基板の別の予測歩留まりを生成することと、
    を行わせるように構成された更なる命令を含み、
    前記第1の時点は、第1の製造工程が前記基板に対して実行された後、かつ第2の製造工程が前記基板に対して実行される前に発生し、
    前記第2の時点は、前記第2の製造工程が前記基板に対して実行された後、かつ第3の製造工程が前記基板に対して実行される前に発生し、
    前記第3の時点は、前記第3の製造工程が前記基板に対して実行された後に発生する、
    請求項10に記載の非一時的コンピュータ可読媒体。
  14. 前記第1のスペクトルデータ及び前記第2のスペクトルデータの各々が、前記複数のダイの各々に対する追加のスペクトルデータを含み、前記複数のダイは、前記基板上の全てのダイよりも少ない、請求項10に記載の非一時的コンピュータ可読媒体。
  15. 前記組み合わせデータは、拡張された組み合わせデータであり、
    前記予測歩留まりは、修正された予測歩留まりであり、
    前記非一時的コンピュータ可読媒体は、前記コンピューティング装置に、前記第2の検査の前に、
    前記第1のスペクトルデータを含む拡張されていない組み合わせデータを生成することと、
    前記拡張されていない組み合わせデータを前記訓練された機械学習モデルへの入力として提供して、前記基板の第1の予測歩留まりを生成することと、
    を行わせるように構成された更なる命令を含み、
    前記非一時的コンピュータ可読媒体は、前記コンピューティング装置に、前記第2の検査の後に、
    前記第1の予測歩留まりを修正して、前記修正された予測歩留まりを生成すること
    を行わせるように構成された更なる命令を含む、
    請求項10に記載の非一時的コンピュータ可読媒体。
JP2024530045A 2021-11-22 2022-11-21 複数の基板ダイからのスペクトルデータに基づく半導体基板歩留まり予測 Active JP7679558B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/532,700 US12111355B2 (en) 2021-11-22 2021-11-22 Semiconductor substrate yield prediction based on spectra data from multiple substrate dies
US17/532,700 2021-11-22
PCT/US2022/080261 WO2023092130A1 (en) 2021-11-22 2022-11-21 Semiconductor substrate yield prediction based on spectra data from multiple substrate dies

Publications (2)

Publication Number Publication Date
JP2024543118A JP2024543118A (ja) 2024-11-19
JP7679558B2 true JP7679558B2 (ja) 2025-05-19

Family

ID=86384643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024530045A Active JP7679558B2 (ja) 2021-11-22 2022-11-21 複数の基板ダイからのスペクトルデータに基づく半導体基板歩留まり予測

Country Status (5)

Country Link
US (1) US12111355B2 (ja)
EP (1) EP4437581A4 (ja)
JP (1) JP7679558B2 (ja)
KR (1) KR102738100B1 (ja)
WO (1) WO2023092130A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240054151A (ko) * 2022-10-18 2024-04-25 삼성전자주식회사 반도체 수율 예측 방법 및 장치
KR20250065133A (ko) * 2023-11-03 2025-05-12 삼성전자주식회사 인팹 웨이퍼의 수율을 예측하는 방법 및 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150253373A1 (en) 2014-03-04 2015-09-10 Nvidia Corporation Dynamic yield prediction
US20170200658A1 (en) 2016-01-08 2017-07-13 Samsung Electronics Co., Ltd. Methods of inspecting substrates and semiconductor fabrication methods incorporating the same
JP2017536584A (ja) 2014-11-25 2017-12-07 ストリーム モザイク,インコーポレイテッド 半導体製造プロセスのための改善されたプロセス制御技術
US20190064253A1 (en) 2017-08-25 2019-02-28 Streammosaic, Inc. Semiconductor yield prediction
JP2019532518A (ja) 2016-08-31 2019-11-07 ケーエルエー コーポレイション 異方性誘電率を用いた半導体構造のモデル依拠光学計測
JP2020501154A (ja) 2016-12-07 2020-01-16 ケーエルエー コーポレイション 畳み込み式ニューラルネットワークに基づく欠陥検査のためのデータ増強
US20210118754A1 (en) 2019-10-16 2021-04-22 Pdf Solutions, Inc. Die level product modeling without die level input data

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513275A (en) 1993-01-12 1996-04-30 Board Of Trustees Of The Leland Stanford Junior University Automated direct patterned wafer inspection
JP3369494B2 (ja) 1998-12-24 2003-01-20 台湾茂▲せき▼電子股▲ふん▼有限公司 ウェハーテストの不良パターン自動識別装置と方法
JP2013055092A (ja) * 2011-09-01 2013-03-21 Renesas Electronics Corp スクリーニング方法、スクリーニング装置およびプログラム
US7525659B2 (en) 2003-01-15 2009-04-28 Negevtech Ltd. System for detection of water defects
US6969619B1 (en) 2003-02-18 2005-11-29 Novellus Systems, Inc. Full spectrum endpoint detection
US7220990B2 (en) * 2003-08-25 2007-05-22 Tau-Metrix, Inc. Technique for evaluating a fabrication of a die and wafer
EP1955225A4 (en) 2005-11-18 2009-11-04 Kla Tencor Tech Corp METHOD AND SYSTEMS FOR USE OF DESIGN DATA IN COMBINATION WITH TEST DATA
US8954184B2 (en) 2011-01-19 2015-02-10 Tokyo Electron Limited Tool performance by linking spectroscopic information with tool operational parameters and material measurement information
KR101919901B1 (ko) 2012-05-10 2018-11-19 삼성전자 주식회사 웨이퍼 검사 방법
US9153506B2 (en) 2012-07-06 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for through silicon via yield
US8948495B2 (en) * 2012-08-01 2015-02-03 Kla-Tencor Corp. Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer
US8873050B1 (en) 2012-08-16 2014-10-28 Kla-Tencor Corp. Selective diffraction with in-series gratings
US10079183B2 (en) 2013-06-26 2018-09-18 Kla-Tenor Corporation Calculated electrical performance metrics for process monitoring and yield management
US10502694B2 (en) 2013-08-06 2019-12-10 Kla-Tencor Corporation Methods and apparatus for patterned wafer characterization
US9816939B2 (en) 2014-07-22 2017-11-14 Kla-Tencor Corp. Virtual inspection systems with multiple modes
KR102272697B1 (ko) 2014-07-24 2021-07-02 삼성전자주식회사 분광 타원편광 측정 시스템과 방법 및 데이터 분석 장치와 방법
US10430719B2 (en) 2014-11-25 2019-10-01 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes
US11580375B2 (en) 2015-12-31 2023-02-14 Kla-Tencor Corp. Accelerated training of a machine learning based model for semiconductor applications
US10504759B2 (en) 2016-04-04 2019-12-10 Kla-Tencor Corporation Semiconductor metrology with information from multiple processing steps
KR102592917B1 (ko) * 2016-08-26 2023-10-23 삼성전자주식회사 표면 검사 방법 및 반도체 소자의 제조 방법
US10438825B2 (en) 2016-08-29 2019-10-08 Kla-Tencor Corporation Spectral reflectometry for in-situ process monitoring and control
US10490462B2 (en) 2016-10-13 2019-11-26 Kla Tencor Corporation Metrology systems and methods for process control
KR101917006B1 (ko) 2016-11-30 2018-11-08 에스케이 주식회사 머신 러닝 기반 반도체 제조 수율 예측 시스템 및 방법
EP3352013A1 (en) * 2017-01-23 2018-07-25 ASML Netherlands B.V. Generating predicted data for control or monitoring of a production process
CN115220311A (zh) * 2017-05-05 2022-10-21 Asml荷兰有限公司 用于预测器件制造工艺的良率的方法
US11270430B2 (en) 2017-05-23 2022-03-08 Kla-Tencor Corporation Wafer inspection using difference images
CN110998449B (zh) * 2017-08-07 2022-03-01 Asml荷兰有限公司 计算量测
US10692203B2 (en) 2018-02-19 2020-06-23 International Business Machines Corporation Measuring defectivity by equipping model-less scatterometry with cognitive machine learning
US11199505B2 (en) 2018-08-23 2021-12-14 International Business Machines Corporation Machine learning enhanced optical-based screening for in-line wafer testing
KR102649158B1 (ko) * 2018-12-03 2024-03-20 에이에스엠엘 네델란즈 비.브이. 반도체 제조 공정의 수율을 예측하는 방법
US11815470B2 (en) 2019-01-17 2023-11-14 Applied Materials Israel, Ltd. Multi-perspective wafer analysis
US11592812B2 (en) * 2019-02-19 2023-02-28 Applied Materials, Inc. Sensor metrology data integration
US10930597B2 (en) 2019-03-27 2021-02-23 Kla-Tencor Corporation Die screening using inline defect information
US11754625B2 (en) * 2020-01-30 2023-09-12 Kla Corporation System and method for identifying latent reliability defects in semiconductor devices
CN111811652A (zh) 2020-07-23 2020-10-23 清华大学 基于亚波长高对比度光栅的光谱芯片、光谱仪及制备方法
CN114201350A (zh) * 2021-12-29 2022-03-18 上海赛美特软件科技有限公司 一种晶圆芯片的测试方法、装置、电子设备及存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150253373A1 (en) 2014-03-04 2015-09-10 Nvidia Corporation Dynamic yield prediction
JP2017536584A (ja) 2014-11-25 2017-12-07 ストリーム モザイク,インコーポレイテッド 半導体製造プロセスのための改善されたプロセス制御技術
US20170200658A1 (en) 2016-01-08 2017-07-13 Samsung Electronics Co., Ltd. Methods of inspecting substrates and semiconductor fabrication methods incorporating the same
JP2019532518A (ja) 2016-08-31 2019-11-07 ケーエルエー コーポレイション 異方性誘電率を用いた半導体構造のモデル依拠光学計測
JP2020501154A (ja) 2016-12-07 2020-01-16 ケーエルエー コーポレイション 畳み込み式ニューラルネットワークに基づく欠陥検査のためのデータ増強
US20190064253A1 (en) 2017-08-25 2019-02-28 Streammosaic, Inc. Semiconductor yield prediction
US20210118754A1 (en) 2019-10-16 2021-04-22 Pdf Solutions, Inc. Die level product modeling without die level input data

Also Published As

Publication number Publication date
KR102738100B1 (ko) 2024-12-05
KR20240104175A (ko) 2024-07-04
US12111355B2 (en) 2024-10-08
US20230160960A1 (en) 2023-05-25
EP4437581A1 (en) 2024-10-02
JP2024543118A (ja) 2024-11-19
EP4437581A4 (en) 2025-06-25
WO2023092130A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
US11520238B2 (en) Optimizing an apparatus for multi-stage processing of product units
US10545412B2 (en) Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control
US10539882B2 (en) Methods and apparatus for obtaining diagnostic information, methods and apparatus for controlling an industrial process
JP7679558B2 (ja) 複数の基板ダイからのスペクトルデータに基づく半導体基板歩留まり予測
TW201617978A (zh) 基於預測模型化之聚焦誤差預測
TWI758533B (zh) 設計關鍵性分析擴充之製程窗合格取樣
WO2022135948A1 (en) Data-driven prediction and identification of failure modes based on wafer-level analysis and root cause analysis for semiconductor processing
US11579534B2 (en) Extracting a feature from a data set
US20220334567A1 (en) Fabrication fingerprint for proactive yield management
JP4950806B2 (ja) 欠陥検査装置、欠陥検査方法、半導体装置の製造システム及び半導体装置の製造方法
EP4261616A1 (en) Method and computer program for grouping pattern features of a substantially irregular pattern layout
WO2023131476A1 (en) Method and computer program for grouping pattern features of a substantially irregular pattern layout
TW202503422A (zh) 根據預期關鍵尺寸模型化缺陷機率以改善失效率預測之準確性

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240521

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20240521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250507

R150 Certificate of patent or registration of utility model

Ref document number: 7679558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150