JP7679558B2 - 複数の基板ダイからのスペクトルデータに基づく半導体基板歩留まり予測 - Google Patents
複数の基板ダイからのスペクトルデータに基づく半導体基板歩留まり予測 Download PDFInfo
- Publication number
- JP7679558B2 JP7679558B2 JP2024530045A JP2024530045A JP7679558B2 JP 7679558 B2 JP7679558 B2 JP 7679558B2 JP 2024530045 A JP2024530045 A JP 2024530045A JP 2024530045 A JP2024530045 A JP 2024530045A JP 7679558 B2 JP7679558 B2 JP 7679558B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- data
- dies
- die
- spectral data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Analytical Chemistry (AREA)
- Data Mining & Analysis (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Chemical & Material Sciences (AREA)
- Evolutionary Computation (AREA)
- Medical Informatics (AREA)
- Health & Medical Sciences (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本出願は、2022年11月21日にPCT国際特許出願として出願されており、2021年11月22日に出願された、その開示全体が参照により本明細書に組み込まれる米国非仮特許出願第17/532,700号の利益及び優先権を主張する。
本開示は、半導体部品の製造及び計測に関する。
Claims (15)
- 基板の歩留まりを予測する方法であって、
前記基板上の複数のダイのうちの第1のダイについての第1のスペクトルデータと、前記基板の前記複数のダイのうちの前記第1のダイについての第2のスペクトルデータとを組み合わせて組み合わせデータとすることであって、前記第1のダイについての前記第1のスペクトルデータは、第1の時点での前記複数のダイのうちの前記第1のダイのみの第1の検査から生成され、前記第1のダイについての前記第2のスペクトルデータは、第2の時点での前記複数のダイのうちの前記第1のダイのみの第2の検査から生成され、前記第2の時点は前記第1の時点とは異なる、組み合わせることと、
前記組み合わせデータを訓練された機械学習モデルへの入力として提供することを含む、前記組み合わせデータに基づいて前記基板の予測歩留まりを生成することと、
を含む、方法。 - 前記組み合わせデータは、前記複数のダイのうちの前記第1のダイについての前記第1のスペクトルデータを表す第1のデータサブセットを含む、請求項1に記載の方法。
- 前記組み合わせデータは、前記第1のデータサブセットが、前記複数のダイのうちの第2のダイについての第2のスペクトルデータを表す第2のデータサブセットから区別されるように編成される、請求項2に記載の方法。
- 前記第1のデータサブセットの各データの値は、前記第1のスペクトルデータの波長に関連付けられる、請求項3に記載の方法。
- 前記第1のデータサブセット内のデータの値が、前記複数のダイのうちの前記第1のダイについての、前記データの値に対応する前記波長での前記第1のスペクトルデータの信号強度を表す、請求項4に記載の方法。
- 前記第1の時点は、第1の製造工程が前記基板に対して実行された後、かつ第2の製造工程が前記基板に対して実行される前に発生し、
前記第2の時点は、前記第2の製造工程が前記基板に対して実行された後に発生する、
請求項1に記載の方法。 - 前記複数のダイのうちの前記第1のダイについての第3のスペクトルデータであって、第3の時点での前記複数のダイのうちの前記第1のダイの第3の検査から生成される第3のスペクトルデータを前記組み合わせデータに追加することによって前記組み合わせデータを拡張して、拡張された組み合わせデータを形成することと、
前記拡張された組み合わせデータを前記訓練された機械学習モデルへの入力として提供することを含む、前記基板の別の予測歩留まりを生成することと、
を更に含み、
前記第1の時点は、第1の製造工程が前記基板に対して実行された後、かつ第2の製造工程が前記基板に対して実行される前に発生し、
前記第2の時点は、前記第2の製造工程が前記基板に対して実行された後、かつ第3の製造工程が前記基板に対して実行される前に発生し、
前記第3の時点は、前記第3の製造工程が前記基板に対して実行された後に発生する、
請求項1に記載の方法。 - 前記第1のスペクトルデータ及び前記第2のスペクトルデータの各々が、前記複数のダイの各々に対する追加のスペクトルデータを含み、前記複数のダイは、前記基板上の全てのダイよりも少ない、請求項1に記載の方法。
- 前記組み合わせデータは、拡張された組み合わせデータであり、
前記予測歩留まりは、修正された予測歩留まりであり、
前記方法は、前記第2の検査の前に、
前記第1のスペクトルデータを含む拡張されていない組み合わせデータを生成することと、
前記拡張されていない組み合わせデータを前記訓練された機械学習モデルへの入力として提供して、前記基板の第1の予測歩留まりを生成することと、
を更に含み、
前記方法は、前記第2の検査の後に、
前記第1の予測歩留まりを修正して、前記修正された予測歩留まりを生成すること
を更に含む、
請求項1に記載の方法。 - コンピューティング装置に、
基板の複数のダイのうちの第1のダイについての第1のスペクトルデータと、前記基板上の前記複数のダイのうちの前記第1のダイについての第2のスペクトルデータとを組み合わせて組み合わせデータとすることであって、前記第1のダイについての前記第1のスペクトルデータは、第1の時点での前記複数のダイのうちの前記第1のダイのみの第1の検査から生成され、前記第2のスペクトルデータは、第2の時点での前記複数のダイのうちの前記第1のダイのみの第2の検査から生成され、前記第2の時点は前記第1の時点とは異なる、組み合わせることと、
前記組み合わせデータを訓練された機械学習モデルへの入力として提供することを含む、前記組み合わせデータに基づいて前記基板の予測歩留まりを生成することと、
を行わせる命令を含む、非一時的コンピュータ可読媒体。 - 前記組み合わせデータは、前記複数のダイのうちの前記第1のダイについての前記第1のスペクトルデータを表す第1のデータサブセットを含み、
前記組み合わせデータは、前記第1のデータサブセットが、前記複数のダイのうちの第2のダイについての第2のスペクトルデータを表す第2のデータサブセットから区別されるように編成され、
前記第1のデータサブセットの各データの値は、前記第1のスペクトルデータの波長に関連付けられ、
前記第1のデータサブセット内のデータの値が、前記複数のダイのうちの前記第1のダイについての、前記データの値に対応する前記波長での前記第1のスペクトルデータの信号強度を表す、
請求項10に記載の非一時的コンピュータ可読媒体。 - 前記第1の時点は、第1の製造工程が前記基板に対して実行された後、かつ第2の製造工程が前記基板に対して実行される前に発生し、
前記第2の時点は、前記第2の製造工程が前記基板に対して実行された後に発生する、
請求項10に記載の非一時的コンピュータ可読媒体。 - 前記コンピューティング装置に、
前記複数のダイのうちの前記第1のダイについての第3のスペクトルデータであって、第3の時点での前記複数のダイのうちの前記第1のダイの第3の検査から生成される第3のスペクトルデータを前記組み合わせデータに追加することによって前記組み合わせデータを拡張して、拡張された組み合わせデータを形成することと、
前記拡張された組み合わせデータを前記訓練された機械学習モデルへの入力として提供することを含む、前記基板の別の予測歩留まりを生成することと、
を行わせるように構成された更なる命令を含み、
前記第1の時点は、第1の製造工程が前記基板に対して実行された後、かつ第2の製造工程が前記基板に対して実行される前に発生し、
前記第2の時点は、前記第2の製造工程が前記基板に対して実行された後、かつ第3の製造工程が前記基板に対して実行される前に発生し、
前記第3の時点は、前記第3の製造工程が前記基板に対して実行された後に発生する、
請求項10に記載の非一時的コンピュータ可読媒体。 - 前記第1のスペクトルデータ及び前記第2のスペクトルデータの各々が、前記複数のダイの各々に対する追加のスペクトルデータを含み、前記複数のダイは、前記基板上の全てのダイよりも少ない、請求項10に記載の非一時的コンピュータ可読媒体。
- 前記組み合わせデータは、拡張された組み合わせデータであり、
前記予測歩留まりは、修正された予測歩留まりであり、
前記非一時的コンピュータ可読媒体は、前記コンピューティング装置に、前記第2の検査の前に、
前記第1のスペクトルデータを含む拡張されていない組み合わせデータを生成することと、
前記拡張されていない組み合わせデータを前記訓練された機械学習モデルへの入力として提供して、前記基板の第1の予測歩留まりを生成することと、
を行わせるように構成された更なる命令を含み、
前記非一時的コンピュータ可読媒体は、前記コンピューティング装置に、前記第2の検査の後に、
前記第1の予測歩留まりを修正して、前記修正された予測歩留まりを生成すること
を行わせるように構成された更なる命令を含む、
請求項10に記載の非一時的コンピュータ可読媒体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/532,700 US12111355B2 (en) | 2021-11-22 | 2021-11-22 | Semiconductor substrate yield prediction based on spectra data from multiple substrate dies |
| US17/532,700 | 2021-11-22 | ||
| PCT/US2022/080261 WO2023092130A1 (en) | 2021-11-22 | 2022-11-21 | Semiconductor substrate yield prediction based on spectra data from multiple substrate dies |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024543118A JP2024543118A (ja) | 2024-11-19 |
| JP7679558B2 true JP7679558B2 (ja) | 2025-05-19 |
Family
ID=86384643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024530045A Active JP7679558B2 (ja) | 2021-11-22 | 2022-11-21 | 複数の基板ダイからのスペクトルデータに基づく半導体基板歩留まり予測 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US12111355B2 (ja) |
| EP (1) | EP4437581A4 (ja) |
| JP (1) | JP7679558B2 (ja) |
| KR (1) | KR102738100B1 (ja) |
| WO (1) | WO2023092130A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240054151A (ko) * | 2022-10-18 | 2024-04-25 | 삼성전자주식회사 | 반도체 수율 예측 방법 및 장치 |
| KR20250065133A (ko) * | 2023-11-03 | 2025-05-12 | 삼성전자주식회사 | 인팹 웨이퍼의 수율을 예측하는 방법 및 장치 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150253373A1 (en) | 2014-03-04 | 2015-09-10 | Nvidia Corporation | Dynamic yield prediction |
| US20170200658A1 (en) | 2016-01-08 | 2017-07-13 | Samsung Electronics Co., Ltd. | Methods of inspecting substrates and semiconductor fabrication methods incorporating the same |
| JP2017536584A (ja) | 2014-11-25 | 2017-12-07 | ストリーム モザイク,インコーポレイテッド | 半導体製造プロセスのための改善されたプロセス制御技術 |
| US20190064253A1 (en) | 2017-08-25 | 2019-02-28 | Streammosaic, Inc. | Semiconductor yield prediction |
| JP2019532518A (ja) | 2016-08-31 | 2019-11-07 | ケーエルエー コーポレイション | 異方性誘電率を用いた半導体構造のモデル依拠光学計測 |
| JP2020501154A (ja) | 2016-12-07 | 2020-01-16 | ケーエルエー コーポレイション | 畳み込み式ニューラルネットワークに基づく欠陥検査のためのデータ増強 |
| US20210118754A1 (en) | 2019-10-16 | 2021-04-22 | Pdf Solutions, Inc. | Die level product modeling without die level input data |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5513275A (en) | 1993-01-12 | 1996-04-30 | Board Of Trustees Of The Leland Stanford Junior University | Automated direct patterned wafer inspection |
| JP3369494B2 (ja) | 1998-12-24 | 2003-01-20 | 台湾茂▲せき▼電子股▲ふん▼有限公司 | ウェハーテストの不良パターン自動識別装置と方法 |
| JP2013055092A (ja) * | 2011-09-01 | 2013-03-21 | Renesas Electronics Corp | スクリーニング方法、スクリーニング装置およびプログラム |
| US7525659B2 (en) | 2003-01-15 | 2009-04-28 | Negevtech Ltd. | System for detection of water defects |
| US6969619B1 (en) | 2003-02-18 | 2005-11-29 | Novellus Systems, Inc. | Full spectrum endpoint detection |
| US7220990B2 (en) * | 2003-08-25 | 2007-05-22 | Tau-Metrix, Inc. | Technique for evaluating a fabrication of a die and wafer |
| EP1955225A4 (en) | 2005-11-18 | 2009-11-04 | Kla Tencor Tech Corp | METHOD AND SYSTEMS FOR USE OF DESIGN DATA IN COMBINATION WITH TEST DATA |
| US8954184B2 (en) | 2011-01-19 | 2015-02-10 | Tokyo Electron Limited | Tool performance by linking spectroscopic information with tool operational parameters and material measurement information |
| KR101919901B1 (ko) | 2012-05-10 | 2018-11-19 | 삼성전자 주식회사 | 웨이퍼 검사 방법 |
| US9153506B2 (en) | 2012-07-06 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for through silicon via yield |
| US8948495B2 (en) * | 2012-08-01 | 2015-02-03 | Kla-Tencor Corp. | Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer |
| US8873050B1 (en) | 2012-08-16 | 2014-10-28 | Kla-Tencor Corp. | Selective diffraction with in-series gratings |
| US10079183B2 (en) | 2013-06-26 | 2018-09-18 | Kla-Tenor Corporation | Calculated electrical performance metrics for process monitoring and yield management |
| US10502694B2 (en) | 2013-08-06 | 2019-12-10 | Kla-Tencor Corporation | Methods and apparatus for patterned wafer characterization |
| US9816939B2 (en) | 2014-07-22 | 2017-11-14 | Kla-Tencor Corp. | Virtual inspection systems with multiple modes |
| KR102272697B1 (ko) | 2014-07-24 | 2021-07-02 | 삼성전자주식회사 | 분광 타원편광 측정 시스템과 방법 및 데이터 분석 장치와 방법 |
| US10430719B2 (en) | 2014-11-25 | 2019-10-01 | Stream Mosaic, Inc. | Process control techniques for semiconductor manufacturing processes |
| US11580375B2 (en) | 2015-12-31 | 2023-02-14 | Kla-Tencor Corp. | Accelerated training of a machine learning based model for semiconductor applications |
| US10504759B2 (en) | 2016-04-04 | 2019-12-10 | Kla-Tencor Corporation | Semiconductor metrology with information from multiple processing steps |
| KR102592917B1 (ko) * | 2016-08-26 | 2023-10-23 | 삼성전자주식회사 | 표면 검사 방법 및 반도체 소자의 제조 방법 |
| US10438825B2 (en) | 2016-08-29 | 2019-10-08 | Kla-Tencor Corporation | Spectral reflectometry for in-situ process monitoring and control |
| US10490462B2 (en) | 2016-10-13 | 2019-11-26 | Kla Tencor Corporation | Metrology systems and methods for process control |
| KR101917006B1 (ko) | 2016-11-30 | 2018-11-08 | 에스케이 주식회사 | 머신 러닝 기반 반도체 제조 수율 예측 시스템 및 방법 |
| EP3352013A1 (en) * | 2017-01-23 | 2018-07-25 | ASML Netherlands B.V. | Generating predicted data for control or monitoring of a production process |
| CN115220311A (zh) * | 2017-05-05 | 2022-10-21 | Asml荷兰有限公司 | 用于预测器件制造工艺的良率的方法 |
| US11270430B2 (en) | 2017-05-23 | 2022-03-08 | Kla-Tencor Corporation | Wafer inspection using difference images |
| CN110998449B (zh) * | 2017-08-07 | 2022-03-01 | Asml荷兰有限公司 | 计算量测 |
| US10692203B2 (en) | 2018-02-19 | 2020-06-23 | International Business Machines Corporation | Measuring defectivity by equipping model-less scatterometry with cognitive machine learning |
| US11199505B2 (en) | 2018-08-23 | 2021-12-14 | International Business Machines Corporation | Machine learning enhanced optical-based screening for in-line wafer testing |
| KR102649158B1 (ko) * | 2018-12-03 | 2024-03-20 | 에이에스엠엘 네델란즈 비.브이. | 반도체 제조 공정의 수율을 예측하는 방법 |
| US11815470B2 (en) | 2019-01-17 | 2023-11-14 | Applied Materials Israel, Ltd. | Multi-perspective wafer analysis |
| US11592812B2 (en) * | 2019-02-19 | 2023-02-28 | Applied Materials, Inc. | Sensor metrology data integration |
| US10930597B2 (en) | 2019-03-27 | 2021-02-23 | Kla-Tencor Corporation | Die screening using inline defect information |
| US11754625B2 (en) * | 2020-01-30 | 2023-09-12 | Kla Corporation | System and method for identifying latent reliability defects in semiconductor devices |
| CN111811652A (zh) | 2020-07-23 | 2020-10-23 | 清华大学 | 基于亚波长高对比度光栅的光谱芯片、光谱仪及制备方法 |
| CN114201350A (zh) * | 2021-12-29 | 2022-03-18 | 上海赛美特软件科技有限公司 | 一种晶圆芯片的测试方法、装置、电子设备及存储介质 |
-
2021
- 2021-11-22 US US17/532,700 patent/US12111355B2/en active Active
-
2022
- 2022-11-21 KR KR1020247020211A patent/KR102738100B1/ko active Active
- 2022-11-21 EP EP22896799.8A patent/EP4437581A4/en active Pending
- 2022-11-21 WO PCT/US2022/080261 patent/WO2023092130A1/en not_active Ceased
- 2022-11-21 JP JP2024530045A patent/JP7679558B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150253373A1 (en) | 2014-03-04 | 2015-09-10 | Nvidia Corporation | Dynamic yield prediction |
| JP2017536584A (ja) | 2014-11-25 | 2017-12-07 | ストリーム モザイク,インコーポレイテッド | 半導体製造プロセスのための改善されたプロセス制御技術 |
| US20170200658A1 (en) | 2016-01-08 | 2017-07-13 | Samsung Electronics Co., Ltd. | Methods of inspecting substrates and semiconductor fabrication methods incorporating the same |
| JP2019532518A (ja) | 2016-08-31 | 2019-11-07 | ケーエルエー コーポレイション | 異方性誘電率を用いた半導体構造のモデル依拠光学計測 |
| JP2020501154A (ja) | 2016-12-07 | 2020-01-16 | ケーエルエー コーポレイション | 畳み込み式ニューラルネットワークに基づく欠陥検査のためのデータ増強 |
| US20190064253A1 (en) | 2017-08-25 | 2019-02-28 | Streammosaic, Inc. | Semiconductor yield prediction |
| US20210118754A1 (en) | 2019-10-16 | 2021-04-22 | Pdf Solutions, Inc. | Die level product modeling without die level input data |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102738100B1 (ko) | 2024-12-05 |
| KR20240104175A (ko) | 2024-07-04 |
| US12111355B2 (en) | 2024-10-08 |
| US20230160960A1 (en) | 2023-05-25 |
| EP4437581A1 (en) | 2024-10-02 |
| JP2024543118A (ja) | 2024-11-19 |
| EP4437581A4 (en) | 2025-06-25 |
| WO2023092130A1 (en) | 2023-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11520238B2 (en) | Optimizing an apparatus for multi-stage processing of product units | |
| US10545412B2 (en) | Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control | |
| US10539882B2 (en) | Methods and apparatus for obtaining diagnostic information, methods and apparatus for controlling an industrial process | |
| JP7679558B2 (ja) | 複数の基板ダイからのスペクトルデータに基づく半導体基板歩留まり予測 | |
| TW201617978A (zh) | 基於預測模型化之聚焦誤差預測 | |
| TWI758533B (zh) | 設計關鍵性分析擴充之製程窗合格取樣 | |
| WO2022135948A1 (en) | Data-driven prediction and identification of failure modes based on wafer-level analysis and root cause analysis for semiconductor processing | |
| US11579534B2 (en) | Extracting a feature from a data set | |
| US20220334567A1 (en) | Fabrication fingerprint for proactive yield management | |
| JP4950806B2 (ja) | 欠陥検査装置、欠陥検査方法、半導体装置の製造システム及び半導体装置の製造方法 | |
| EP4261616A1 (en) | Method and computer program for grouping pattern features of a substantially irregular pattern layout | |
| WO2023131476A1 (en) | Method and computer program for grouping pattern features of a substantially irregular pattern layout | |
| TW202503422A (zh) | 根據預期關鍵尺寸模型化缺陷機率以改善失效率預測之準確性 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240521 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240521 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20240521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20241202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250507 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7679558 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |