TWI639184B - 在源極／汲極區中具有擴散阻擋層的設備 - Google Patents
在源極／汲極區中具有擴散阻擋層的設備 Download PDFInfo
- Publication number
- TWI639184B TWI639184B TW105138840A TW105138840A TWI639184B TW I639184 B TWI639184 B TW I639184B TW 105138840 A TW105138840 A TW 105138840A TW 105138840 A TW105138840 A TW 105138840A TW I639184 B TWI639184 B TW I639184B
- Authority
- TW
- Taiwan
- Prior art keywords
- concentration
- source
- diffusion barrier
- region
- fin
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 36
- 230000000903 blocking effect Effects 0.000 title 1
- 239000000463 material Substances 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000002019 doping agent Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 32
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 18
- 239000000956 alloy Substances 0.000 claims description 7
- 229910001362 Ta alloys Inorganic materials 0.000 claims description 6
- 229910001152 Bi alloy Inorganic materials 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- VQYPKWOGIPDGPN-UHFFFAOYSA-N [C].[Ta] Chemical compound [C].[Ta] VQYPKWOGIPDGPN-UHFFFAOYSA-N 0.000 claims description 2
- 229910000927 Ge alloy Inorganic materials 0.000 claims 1
- 238000005275 alloying Methods 0.000 claims 1
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 239000000470 constituent Substances 0.000 claims 1
- 230000005669 field effect Effects 0.000 description 19
- 125000006850 spacer group Chemical group 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- -1 phosphorus Chemical compound 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical group [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本發明之方法包括形成定義於半導體材料中的通道區域上方的閘極電極結構。該半導體材料被凹陷至源/汲區域中。第一材料磊晶生長於該源/汲區域中。該第一材料包括具有第一濃度的摻雜物種類。擴散阻擋層形成於該第一材料上方的該源/汲區域中。第二材料磊晶生長於該擴散阻擋層上方的該源/汲區域中。該第二材料包括具有大於該第一濃度的第二濃度的該摻雜物種類。
Description
本發明通常關於半導體設備的製造，尤係關於一種具有在源/汲區域中的擴散阻擋層的設備。
先進積體電路的製造，例如CPU、存儲裝置、ASIC(專用積體電路)等，需要根據指定的電路佈局在給定晶片面積中形成大量的電路元件，其中，所謂的金屬氧化物場效電晶體(MOSFET或FET)代表了基本決定該積體電路性能的電路元件的重要類型。一場效電晶體為一平面型設備，通常包括源極區域、汲極區域、位於該源極區域及該汲極區域之間的通道區域，以及位於該通道區域上方的閘極電極。通過該場效電晶體的電流是通過控制施加到該閘極電極的電壓予以控制。如果沒有電壓施加到該閘極電極，則沒有電流通過該設備(忽略不需要的相對較小的漏電流)。然而，當一個適當的電壓施加至該閘極電極時，該通道區域變得具有導電性，且電流被允許通過該導電性的通道區域流至該源極區域與該汲極區域之間。
為了提高場效電晶體的運行速度，以及增
加積體電路設備上的場效電晶體的密度，設備的設計者於多年來已大大減小了場效電晶體的物理尺寸。具體而言，場效電晶體的通道長度已明顯減小，其提升了場效電晶體的開關速度。然而，場效電晶體的通道長度的減小同樣也縮短了該源極區域及汲極區域之間的距離。在某些情況下，該源極區域與汲極區域之間分隔距離的減小會使得它難以有效抑制該源極區域以及該通道的電勢受到該汲極區域的電勢的不利影響。這有時被稱為所謂的短通道效應，其中，該場效電晶體作為一主動開關的特性會被退化。
相較於一平面結構的場效電晶體，還有所謂的3D設備，例如，一說明性的鰭式場效電晶體(FinFET)設備，其為一三維結構。具體而言，在一鰭式場效電晶體中，形成有通常為垂直設置的鰭式形狀的主動區域，以及閘極電極包圍兩側及該鰭式形狀主動區域的上表面從而形成三閘極結構，從而使用一個具有三維結構而非平面結構的通道。在某些情況下，一絕緣覆蓋層，例如氮化矽，位於該鰭片的頂部，該FinFET設備只有一雙閘極結構。不同於一平面型場效電晶體，在一鰭式場效電晶體設備中，一通道為垂直於該半導體基板的一表面形成以減小該半導體設備的物理尺寸。同樣的，在一鰭式場效電晶體中，位於該設備的汲極區域的接面電容將大大減小，以減少至少一些的短通道效應。
設備的設計者最近在場效電晶體上使用了通道應力功能技術以提升這些設備的電氣性能，即提升電
荷載流子的遷移率。具體而言，這種應力功能技術通常涉及為一PMOS電晶體於該通道區域中產生一壓縮應力。總的來說，鰭式場效電晶體的應力工程技術已普遍用於在鰭式場效電晶體的該源汲區域的上方或該源汲區域內形成應力誘導層的材料。如上所述，當一鰭式場效電晶體為一三維設備時，應力工程技術的實現可能是非常複雜的。對於NMOS電晶體，通常不使用應力材料。相反的，對於NMOS設備的性能配置一般是通過接面摻雜來實現。然而，其難以增加活化的摻雜物水平而不從短通道效應的增加中引入降解。
第1圖為一說明性的現有積體電路產品100的透視圖，其形成於一半導體基板105的上方。於此示例中，產品100包括五個說明性的鰭片110,115，一共享閘極結構120，一側壁間隔物125，以及一閘極蓋體130。產品100實現了兩種不同的FinFET設備(N型和P型)共用一共享閘極結構。該閘極結構120通常是由一絕緣材料層(未圖示)，例如一高K絕緣材料層或二氧化矽層，以及用以作為產品100上的多個電晶體的閘極電極的一或多個導電材料層(例如金屬及/或多晶矽)所組成。該鰭片110,115具有一三維配置。由該閘極結構120所覆蓋的該鰭片110,115的部分定義出該產品100上的FinFET電晶體設備的通道區域。一隔離結構135形成於鰭片110,115之間。該鰭片110與第一類型(N型)的電晶體設備相關聯，該鰭片115與互補類型(例如P型)的電晶體設備相關聯。該由N型電晶體
與P型電晶體分享的閘極結構120，為存儲產品的一常見配置，例如靜態隨機存取存儲器(SRAM)單元。
本揭露通過各種方法及由此產生的設備可以避免或者至少減少一個或多個上述問題所帶來的影響。
以下為本發明提供的簡化摘要，以便對本發明的某些方面提供基本的瞭解。本摘要不是本發明的詳盡概述。其並非用於識別本發明的關鍵或重要因素，也不是用於限定本發明的範圍。其唯一的目的在於用一個簡化的形式呈現一些概念，以作為後續更詳盡的描述的前言。
一般而言，本發明涉及形成半導體設備的各種方法。一種方法包括形成定義於半導體材料中的通道區域上方的閘極電極結構。該半導體材料凹陷於源/汲區域中。第一材料磊晶生長於該源/汲區域中。該第一材料包括具有第一濃度的摻雜物種類。一擴散阻擋層形成於該第一材料上方的該源/汲區域中。一第二材料磊晶生長於該擴散阻擋層上方的該源/汲區域中。該第二材料包括具有大於該第一濃度的一第二濃度的該摻雜物種類。
另一個方法包括形成鰭片於半導體基板上。閘極電極結構形成於通道區域中的該鰭片的上方。該鰭片凹陷於源/汲區域中。第一半導體材料磊晶生長於該源/汲區域中。該第一半導體材料包括具有第一濃度的摻雜物種類。矽合金層磊晶生長於該第一半導體材料上方的該源/汲區域中。第二半導體材料磊晶生長於該矽合金層上方的
該源/汲區域中。該第二半導體材料包括具有大於該第一摻雜物濃度的第二濃度的該摻雜物種類。
在此揭露的說明性設備中包括，但不限於，定義於基板上的鰭片。閘極電極結構位於通道區域中的該鰭片的上方。源/汲區域定義於該鰭片中。該源/汲區域包括第一磊晶半導體材料。該第一磊晶半導體材料包括具有第一濃度的摻雜物種類。擴散阻擋層位於該第一半導體材料的上方。第二磊晶半導體材料位於該擴散阻擋層的上方。該第二磊晶半導體材料包括具有大於該第一摻雜物濃度的第二濃度的該摻雜物種類。
100‧‧‧積體電路產品、產品
105‧‧‧半導體基板
110‧‧‧鰭片
115‧‧‧鰭片
120‧‧‧閘極結構
125‧‧‧側壁間隔物
130‧‧‧閘極蓋體
135‧‧‧隔離結構
200‧‧‧FinFET設備、設備
205‧‧‧基板
210‧‧‧鰭片
215‧‧‧隔離結構、隔離區域
230‧‧‧占位閘極電極結構
235‧‧‧閘極絕緣層
240‧‧‧占位閘極電極、占位閘極結構
245‧‧‧側壁間隔物、間隔物
245s‧‧‧側壁
250‧‧‧覆蓋層
255‧‧‧源/汲(SD)區域
260‧‧‧源/汲(SD)區域
265‧‧‧通道區域
270‧‧‧第一磊晶區域
275‧‧‧擴散阻擋層
280‧‧‧第二磊晶區域
本披露可通過參考下面的描述及其所附的附圖進行理解，其中相同的元件符號用於識別相似的元件，其中：第1圖示意性描述了說明性先前技術的FinFET設備；以及第2A圖至第2F圖及第3A圖至第3F圖描述了本揭露的用於形成FinFET設備的各種方法。
雖然本文中所公開的主題可以進行各種修改及替換，其具體的實施例已通過圖示中的實施例的方式予以顯示並詳細描述。然而，應瞭解的是，具體實施例的描述內容並非將本發明限制於該披露的特定形式，相反的，其目的是要涵蓋在本發明的精神和範圍以及所界定的申請專利範圍內的所有的修改、等價物以及替代品。
本發明的各種說明性實施例的描述如下。為使描述清晰，在此說明書中不會描述一實際實施例的所有特徵。應明確注意的是，在任何此類實際實施例的發展中，眾多的具體實施決策必須完成開發商們的具體目標，例如，與系統相關的以及與企業相關的約束性，其將根據各不同的實施例而有所不同。此外，應注意的是，這樣的一個發展努力可能是複雜並耗時的，不過其將是一個理性程序，用於為本揭露的那些本領域的技術人員帶來益處。
本揭露的主題現將通過所附的圖示予以描述。在該圖示中各種結構、系統以及設備的概要性地描述僅用於說明的目的，以不掩蓋本披露的細節，其為本領域技術人員所悉知。然而，所附的圖示包括描述以及解釋本揭露的說明性實施例。在本文中所使用的單詞以及短語應理解並解釋為具有一與相關技術領域人員所理解的那些單詞以及短語相一致的意思。無特定定義的術語或短語，即，一個定義，是不同於本領域技術人員所理解的普通的和習慣的含義，在此暗含了使用一致的術語以及短語。一個術語或短語所暗含的一特定含義的程度，即除了本領域技術人員所理解的意思，這樣的一個特定含義將通過定義的方式在說明書中予以明文規定，藉以直接且明確地提供該術語或短語的特定定義。
本揭露的主題通常涉及在設備的源極/汲極區域中形成具有矽合金層的FinFET設備的各種方法。基於
對本申請的完整的理解，本領域的技術人員可以明確地瞭解，本方法可應用於各種設備，包括，但不限於，邏輯設備、存儲設備等。結合參考所附的圖示，本揭露的方法以及設備的各種說明性實施例將在此予以更詳細的描述。
第2A圖至第2F圖以及第3A圖至第3F圖為說明形成一FinFET設備200的各種方法。於所示的實施例中，該設備200將是一個N型電晶體設備。第2A圖至第2F圖顯示基板205的橫截面視圖(該設備200的閘極的寬度方向)，並具有定義於其中的鰭片210以及鄰接該鰭片210形成的隔離結構215以將該鰭片210與鄰接的鰭片隔離(未圖示)。第3A圖至第3F圖為說明該設備200通過在對應於該設備200的閘極長度方向(第2A圖至第2F圖視圖的旋轉90度視角)的方向上的該鰭片210的橫截面圖。
該基板205可以有各種各樣的配置，例如所述的塊矽配置。該基板205也可以具有包含有塊矽層、掩埋絕緣層以及主動層的一絕緣體上矽(SOI)配置，其中半導體設備形成於該主動層之中及其上方。該基板205可以由矽或矽鍺形成，或者其也可以由除了矽以外的材料形成，例如鍺。因此，術語“基板”或“半導體基板”應被理解為覆蓋所有的半導體材料以及這種材料的所有形式。該基板205可以有不同的層。例如，該鰭片210可形成於一形成於該基板205的基底層上方的處理層中。
第2B圖及第3B圖為說明在經過執行多個製程後形成一占位(或虛擬)閘極電極結構230於該鰭片210
的上方的該設備200。該占位閘極電極結構230包括一閘極絕緣層235(例如，二氧化矽界面層(interfacial layer)以及高K介電材料)，一占位閘極電極240(例如多晶矽)，多個側壁間隔物245(例如氮化矽或氧化矽)以及覆蓋層250(例如氮化矽)。用於形成該占位閘極電極結構230的特殊製程為本領域技術人員已知的現有技術，故在此不再予以詳述。於該說明性實施例中，使用一替代閘極技術(RMG)來形成該FinFET設備200，且該占位閘極電極結構230在替代閘極結構形成之前先予以闡述，其中，該占位閘極結構240通常是用金屬閘極電極來代替。該占位閘極電極240將該鰭片分為源/汲(SD)區域255,260以及位於源汲區域之間的通道區域265。
第2C圖以及第3C圖用於說明於執行一矽蝕刻製程之後，使用該間隔物245以及覆蓋層250作為蝕刻遮罩以於該鰭片210形成凹陷的該設備200。如第3C圖所述，該鰭片210凹陷至與該隔離區域215同樣的高度。如第3C圖所示，於該鰭片210已凹陷如上述後，該凹陷的鰭片210的側壁210s可與該間隔物245的側壁245s基本對齊。
第2D圖以及第3D圖為說明於該鰭片210的該凹陷的源汲(SD)部分磊晶生長第一磊晶區域270之後的該設備200。於所述的實施例中，該第一磊晶區域270為原位摻雜一N型摻雜物的磊晶生長矽，例如磷。在一些實施例中，該第一磊晶區域270的N型摻雜物濃度可在大
約1×1020至3×1020ions/cm3的範圍內，大約1.6×1020的示例值。該第一磊晶區域270的厚度可在大約20-45nm範圍內，視依所使用的特定技術節點而定。當設備尺寸減小時，可以採用一個更薄的厚度。
第2E圖及第3E圖為說明於該第一磊晶區域270的上方磊晶生長擴散阻擋層275之後的該設備200。在一些實施例中，該擴散阻擋層275可以是矽合金，如矽碳(SiC)。該擴散阻擋層275通常是導電的，但阻擋該第一磊晶區域270中該N型摻雜物的擴散。在所述的實施例中，該擴散阻擋層275為磊晶生長矽合金材料。於一實施例中，該合金組分(例如碳)的濃度可在大約1×1020至5×1020的範圍內。該擴散阻擋層275可摻雜或不摻雜一N型摻雜物，例如磷。該擴散阻擋層275的N型摻雜物濃度可在大約0至1×1020 ions/cm3的範圍內。該擴散阻擋層275的厚度可在大約2-8nm的範圍內。該擴散阻擋層275具有一高度，該高度相當於或高於該通道區域265內的鰭片的高度。
第2F圖及第3F圖為說明於該擴散阻擋層275上方磊晶生長一第二磊晶區域280之後的該設備200。於所述的實施例中，該第二磊晶區域280為原位摻雜一N型摻雜物的磊晶生長矽，例如磷。在一些實施例中，該第二磊晶區域280的N型摻雜物濃度可在大約2×1020至1×1021ions/cm3的範圍，約5×1020的一示例值。該第二磊晶區域280的厚度可在大約5至10nm的範圍，視依所使用的特定技術節點而定。
該第一及第二磊晶區域270,280可具有普通的矩形橫截面(如圖所示)或菱形橫截面(未在通過第2F圖的通道區域的橫截面中予以顯示)，其視該基板205的晶體取向(crystallographic orientation)而定。
此外，可以形成各種摻雜區域，例如，光暈植入區域，井區域等，但未描繪於所附的圖式中。可以執行其他的處理步驟以完成該設備200的製造，例如對設備200進行退火以活化摻雜物，形成一替代閘極電極，形成一層間介電材料以及接觸結構等等。
在此描述的形成FinFET設備200的方法具有眾多的優點。該第二磊晶區域280較高的摻雜物濃度降低了設備200的接觸電阻，從而提高設備的性能。該擴散阻擋層275抑制了N型摻雜物由較高摻雜的第二磊晶區域280擴散至該第一磊晶區域270。在一般情況下，在摻雜物活化退火後，該擴散阻擋層275的N型摻雜物濃度將小於或等於該第一磊晶區域270的濃度。因為，該擴散阻擋層275位於該通道區域265中的鰭片210的高度位置或其上方，該第二磊晶區域280的較高的摻雜物水平從該通道區域265分離，從而降低了來自較高摻雜物水平的任何短通道效應退化的機會。
以上所公開的特定實施例僅用於說明，因為本領域技術人員可在本發明的教示下，可使用不同但等效的方法對本發明進行修改以及實踐。例如，上面所述的工藝步驟可以不同的順序來執行。此外，本文所示的該建
構的細節或設計沒有任何的限制，如以下的申請專利範圍所述。因此很明顯，上述所公開的特定的實施例可在本發明的範圍以及精神下進行變化或修改。需注意的是，術語的使用，例如，在本說明書及所附的申請專利範圍中用於描述各種工藝或結構的“第一”，“第二”，“第三”或“第四“僅用於作為這些步驟/結構的一速記參考，其並不意味著這些步驟/結構需在該順序序列下執行/形成。當然，依據確切的申請專利範圍語言，這些步驟的順序序列可能需要或可能不需要。因此，本發明所尋求的保護在於所附的申請專利範圍中。
Claims (20)
- 一種製造半導體設備的方法，包括：形成閘極電極結構於定義於半導體材料中的通道區域的上方；凹陷該半導體材料於鄰接該通道區域的源/汲區域中；磊晶生長第一材料於該源/汲區域中，其中，該第一材料包括具有第一濃度的摻雜物種類；形成擴散阻擋層於該第一材料上方的該源/汲區域中，該擴散阻擋層包括不存在於該第一材料中的合金材料；以及磊晶生長第二材料於該擴散阻擋層上方的該源/汲區域中，其中，該第二材料包括具有大於該第一濃度的第二濃度的該摻雜物種類且該擴散阻擋層阻擋該摻雜物種類從該第二材料向該第一材料的擴散。
- 如申請專利範圍第1項所述的方法，其中，該摻雜物種類包括N型摻雜物種類。
- 如申請專利範圍第1項所述的方法，其中，該擴散阻擋層包括矽合金層，且該第一材料與該第二材料包括無合金成分的矽。
- 如申請專利範圍第2項所述的方法，其中，該合金材料包括碳。
- 如申請專利範圍第1項所述的方法，其中，該擴散阻擋層包括該摻雜物種類具有小於該第二濃度的第三濃 度。
- 如申請專利範圍第1項所述的方法，其中，該擴散阻擋層的頂面位於高於該通道區域中該半導體材料的頂面的高度的高度。
- 如申請專利範圍第1項所述的方法，其中，該第二材料的底面位於高於該通道區域中該半導體材料的頂面的高度的高度。
- 一種製造半導體設備的方法，包括：形成鰭片於半導體基板上；形成閘極電極結構於通道區域中該鰭片的上方；凹陷該鰭片於源/汲區域中；磊晶生長第一半導體材料於該源/汲區域中，其中，該第一半導體材料包括具有第一濃度的摻雜物種類；磊晶生長包括合金種類的矽合金層於該第一半導體材料上方的該源/汲區域中；以及磊晶生長第二半導體材料於該矽合金層上方的該源/汲區域中，其中，該第二半導體材料包括具有大於該第一摻雜物濃度的第二濃度的該摻雜物種類，其中，該第一半導體材料與該第二半導體材料未包括該合金種類。
- 如申請專利範圍第8項所述的方法，其中，該摻雜物種類包括N型摻雜物種類。
- 如申請專利範圍第8項所述的方法，其中，該合金種 類包括碳。
- 如申請專利範圍第8項所述的方法，其中，該矽合金層包括具有小於該第二濃度的第三濃度的該摻雜物種類。
- 如申請專利範圍第8項所述的方法，其中，該矽合金層的頂面位於高於該通道區域中該鰭片的頂面的高度的高度。
- 如申請專利範圍第8項所述的方法，其中，該第二半導體材料的底面位於高於該通道區域中該鰭片的頂面的高度的高度。
- 一種半導體設備，包括：鰭片，定義於基板上；閘極電極結構，位於通道區域中的該鰭片的上方；以及源/汲區域，定義於該鰭片中，包括：第一磊晶半導體材料，其中，該第一磊晶半導體材料包括具有第一濃度的摻雜物種類；擴散阻擋層，位於該第一半導體材料的上方；以及第二磊晶半導體材料，位於該擴散阻擋層的上方，其中，該第二磊晶半導體包括具有大於該第一摻雜物濃度的第二濃度的該摻雜物種類。
- 如申請專利範圍第14項所述的半導體設備，其中，該摻雜物種類包括N型摻雜物種類。
- 如申請專利範圍第14項所述的半導體設備，其中，該擴散阻擋層包括矽合金層。
- 如申請專利範圍第16項所述的半導體設備，其中，該矽合金層包括矽碳層。
- 如申請專利範圍第14項所述的半導體設備，其中，該擴散阻擋層包括具有小於該第二濃度的第三濃度的該摻雜物種類。
- 如申請專利範圍第14項所述的半導體設備，其中，該擴散阻擋層的頂面位於高於該通道區域中該鰭片的頂面的高度的高度。
- 如申請專利範圍第14項所述的半導體設備，其中，該第二磊晶半導體材料的底面位於高於該通道區域中該鰭片的頂面的高度的高度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/019,273 US9947788B2 (en) | 2016-02-09 | 2016-02-09 | Device with diffusion blocking layer in source/drain region |
| US15/019,273 | 2016-02-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201740440A TW201740440A (zh) | 2017-11-16 |
| TWI639184B true TWI639184B (zh) | 2018-10-21 |
Family
ID=59496503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105138840A TWI639184B (zh) | 2016-02-09 | 2016-11-25 | 在源極／汲極區中具有擴散阻擋層的設備 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US9947788B2 (zh) |
| CN (1) | CN107045987B (zh) |
| TW (1) | TWI639184B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI724623B (zh) * | 2018-11-16 | 2021-04-11 | 美商安托梅拉公司 | 包含具有用於降低接觸電阻之摻雜物擴散阻擋超晶格層之源極與汲極區的鰭式場效電晶體及相關方法 |
| TWI745045B (zh) * | 2019-08-30 | 2021-11-01 | 台灣積體電路製造股份有限公司 | 半導體元件及其製造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3050088A4 (en) * | 2013-09-25 | 2017-05-03 | Intel Corporation | Isolation well doping with solid-state diffusion sources for finfet architectures |
| US11222947B2 (en) | 2015-09-25 | 2022-01-11 | Intel Corporation | Methods of doping fin structures of non-planar transistor devices |
| US10796924B2 (en) | 2016-02-18 | 2020-10-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof by forming thin uniform silicide on epitaxial source/drain structure |
| US11881520B2 (en) | 2017-11-30 | 2024-01-23 | Intel Corporation | Fin patterning for advanced integrated circuit structure fabrication |
| CN111133587A (zh) * | 2017-12-26 | 2020-05-08 | 英特尔公司 | 用以降低锗nmos晶体管的掺杂剂扩散的非选择性外延源极/漏极沉积 |
| US10840335B2 (en) | 2018-11-16 | 2020-11-17 | Atomera Incorporated | Method for making semiconductor device including body contact dopant diffusion blocking superlattice to reduce contact resistance |
| US10840337B2 (en) | 2018-11-16 | 2020-11-17 | Atomera Incorporated | Method for making a FINFET having reduced contact resistance |
| US10818755B2 (en) | 2018-11-16 | 2020-10-27 | Atomera Incorporated | Method for making semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance |
| US10847618B2 (en) | 2018-11-16 | 2020-11-24 | Atomera Incorporated | Semiconductor device including body contact dopant diffusion blocking superlattice having reduced contact resistance |
| US10854717B2 (en) | 2018-11-16 | 2020-12-01 | Atomera Incorporated | Method for making a FINFET including source and drain dopant diffusion blocking superlattices to reduce contact resistance |
| US10840336B2 (en) | 2018-11-16 | 2020-11-17 | Atomera Incorporated | Semiconductor device with metal-semiconductor contacts including oxygen insertion layer to constrain dopants and related methods |
| TWI764399B (zh) | 2020-04-27 | 2022-05-11 | 台灣積體電路製造股份有限公司 | 半導體裝置、積體晶片及其形成方法 |
| CN113284899A (zh) * | 2021-05-13 | 2021-08-20 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN113284900A (zh) * | 2021-05-13 | 2021-08-20 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7781799B2 (en) * | 2007-10-24 | 2010-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain strained layers |
| JP5211647B2 (ja) * | 2007-11-01 | 2013-06-12 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| DE102009006884B4 (de) * | 2009-01-30 | 2011-06-30 | Advanced Micro Devices, Inc., Calif. | Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement |
| KR101776926B1 (ko) * | 2010-09-07 | 2017-09-08 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR20120038195A (ko) * | 2010-10-13 | 2012-04-23 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| US8647953B2 (en) * | 2011-11-17 | 2014-02-11 | United Microelectronics Corp. | Method for fabricating first and second epitaxial cap layers |
| CN103632972A (zh) * | 2012-08-23 | 2014-03-12 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| US8928126B2 (en) * | 2012-11-07 | 2015-01-06 | United Microelectronics Corp. | Epitaxial layer |
| US10084063B2 (en) * | 2014-06-23 | 2018-09-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
| US9601574B2 (en) * | 2014-12-29 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | V-shaped epitaxially formed semiconductor layer |
| US10665693B2 (en) * | 2015-04-30 | 2020-05-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure and manufacturing method thereof |
| US9831343B2 (en) * | 2015-12-30 | 2017-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having NFET structure and method of fabricating the same |
-
2016
- 2016-02-09 US US15/019,273 patent/US9947788B2/en active Active
- 2016-11-25 TW TW105138840A patent/TWI639184B/zh active
-
2017
- 2017-02-09 CN CN201710070548.7A patent/CN107045987B/zh active Active
-
2018
- 2018-02-06 US US15/889,367 patent/US10164099B2/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI724623B (zh) * | 2018-11-16 | 2021-04-11 | 美商安托梅拉公司 | 包含具有用於降低接觸電阻之摻雜物擴散阻擋超晶格層之源極與汲極區的鰭式場效電晶體及相關方法 |
| TWI745045B (zh) * | 2019-08-30 | 2021-11-01 | 台灣積體電路製造股份有限公司 | 半導體元件及其製造方法 |
| US11239368B2 (en) | 2019-08-30 | 2022-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
| US11949013B2 (en) | 2019-08-30 | 2024-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
Also Published As
| Publication number | Publication date |
|---|---|
| US10164099B2 (en) | 2018-12-25 |
| TW201740440A (zh) | 2017-11-16 |
| US20180175198A1 (en) | 2018-06-21 |
| CN107045987B (zh) | 2020-08-21 |
| US9947788B2 (en) | 2018-04-17 |
| CN107045987A (zh) | 2017-08-15 |
| US20170229578A1 (en) | 2017-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI639184B (zh) | 在源極／汲極區中具有擴散阻擋層的設備 | |
| US9490340B2 (en) | Methods of forming nanowire devices with doped extension regions and the resulting devices | |
| US10056300B2 (en) | Methods of forming NMOS and PMOS finFET devices and the resulting product | |
| US9431512B2 (en) | Methods of forming nanowire devices with spacers and the resulting devices | |
| US9070742B2 (en) | FinFet integrated circuits with uniform fin height and methods for fabricating the same | |
| US8728885B1 (en) | Methods of forming a three-dimensional semiconductor device with a nanowire channel structure | |
| TWI552206B (zh) | 使用通道區域下之共植入改善鰭式場效電晶體半導體元件性能之方法 | |
| US20160197075A1 (en) | Fin field effect transistors and fabrication method thereof | |
| US8889500B1 (en) | Methods of forming stressed fin channel structures for FinFET semiconductor devices | |
| US9620507B2 (en) | Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region | |
| US9478663B2 (en) | FinFET device including a uniform silicon alloy fin | |
| CN105336772B (zh) | 鳍式tfet及其制造方法 | |
| US20190326406A1 (en) | Self aligned replacement metal source/drain finfet | |
| US9263585B2 (en) | Methods of forming enhanced mobility channel regions on 3D semiconductor devices, and devices comprising same | |
| US10078108B2 (en) | Test structure, fabrication method, and test method | |
| US20150270399A1 (en) | Semiconductor structure and method for manufacturing the same | |
| US20240170543A1 (en) | Process window control for gate formation in semiconductor devices | |
| US9117930B2 (en) | Methods of forming stressed fin channel structures for FinFET semiconductor devices | |
| CN104425606B (zh) | 隧穿场效应晶体管及其形成方法 | |
| TWI626694B (zh) | 藉由在可熱膨脹材料上執行加熱製程之在ｆｉｎｆｅｔ裝置上形成應變通道區之方法 | |
| US9502507B1 (en) | Methods of forming strained channel regions on FinFET devices | |
| JP2022552417A (ja) | 水平ゲートオールアラウンド（ｈＧＡＡ）ナノワイヤ及びナノスラブトランジスタ | |
| US9502561B1 (en) | Semiconductor devices and methods of forming the same | |
| TWI504557B (zh) | 調整奈米線結構之方法 | |
| US20160190323A1 (en) | Finfet device including a uniform silicon alloy fin |