CN113284900A - 半导体结构及其制作方法 - Google Patents
半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN113284900A CN113284900A CN202110520612.3A CN202110520612A CN113284900A CN 113284900 A CN113284900 A CN 113284900A CN 202110520612 A CN202110520612 A CN 202110520612A CN 113284900 A CN113284900 A CN 113284900A
- Authority
- CN
- China
- Prior art keywords
- layer
- intermetallic compound
- doped semiconductor
- lower electrode
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例提供一种半导体结构及其制作方法,半导体结构包括:基底,所述基底包括导电结构;下电极层,由分立的多个下电极柱组成,所述下电极柱与所述导电结构电连接;介质层,所述介质层覆盖所述下电极柱的顶面和侧壁;在所述介质层表面依次设置的上电极层、金属间化合物层以及掺杂半导体层,所述金属间化合物层包含所述掺杂半导体层的掺杂元素。本发明实施例有利于提高半导体结构的电学性能。
Description
技术领域
本发明实施例涉及半导体领域,特别涉及一种半导体结构及其制作方法。
背景技术
随着半导体集成电路特征尺寸的不断减小,对动态随机存取存储器(DynamicRandom Access Memory,DRAM)制程的制作工艺和对应结构提出了更高的要求。
具体地,随着特征尺寸的不断缩小,相邻膜层之间的间距越来越小,隔离相邻膜层的阻隔层的厚度越来越薄。在不调整阻隔层的厚度以及材料特性的情况下,阻隔层对元素迁移的阻隔效果越来越弱,元素迁移可能导致另一膜层的材料特性发生损伤甚至发生改性,进而造成存储器的电学特性缺陷。
发明内容
本发明实施例提供一种半导体结构及其制作方法,有利于提升半导体结构的电学特性。
为解决上述问题,本发明实施例提供一种半导体结构,包括:基底,所述基底包括导电结构;下电极层,由分立的多个下电极柱组成,所述下电极柱与所述导电结构电连接;介质层,所述介质层覆盖所述下电极柱的顶面和侧壁;在所述介质层表面依次设置的上电极层、金属间化合物层以及掺杂半导体层,所述金属间化合物层包含所述掺杂半导体层的掺杂元素。
另外,所述金属间化合物层包含第一金属间化合物和第二金属间化合物,所述第一金属间化合物包含所述掺杂元素,所述第二金属间化合物包含预设金属元素和所述掺杂半导体层的半导体元素,所述上电极层包含所述预设金属元素。
另外,所述第一金属间化合物由所述掺杂元素和所述预设金属元素构成。
另外,半导体结构还包括:金属层,所述金属层位于所述上电极层与所述金属间化合物层之间,所述金属层用于分隔所述上电极层和所述金属间化合物层,所述金属层包含所述预设金属元素。
另外,所述掺杂半导体层的半导体元素包括硅元素或锗元素中的至少一者,所述第二金属间化合物包括金属硅化物或金属锗化物中的至少一者。
另外,所述预设金属元素包括钛元素。
另外,所述掺杂元素包括硼元素,所述金属间化合物层包括硼化钛。
另外,所述上电极层的材料包括氮化钛。
另外,半导体结构还包括:支撑层,所述支撑层用于固定所述下电极柱,所述介质层覆盖所述下电极柱和所述支撑层暴露的表面。
相应地,本发明实施例还提供一种半导体结构的制作方法,包括:提供基底,所述基底包括导电结构;形成下电极层,所述下电极层包括分立的多个下电极柱,所述下电极柱与所述导电结构电连接;形成介质层,所述介质层覆盖所述下电极柱的侧壁和顶面;在所述介质层表面形成依次设置的上电极层、金属间化合物层以及掺杂半导体层,所述金属间化合物层包含所述掺杂半导体层的掺杂元素。
另外,形成所述金属间化合物层的工艺步骤包括:形成依次设置的初始金属层和初始掺杂半导体层;在形成所述初始掺杂半导体层的过程中,或者,在形成所述初始掺杂半导体层之后,对所述初始掺杂半导体层进行热处理工艺,以使所述初始金属层的至少部分元素与所述初始掺杂半导体层的部分掺杂元素反应生成第一金属间化合物,以作为所述金属间化合物层的组成部分,剩余所述初始掺杂半导体层作为所述掺杂半导体层。
另外,在形成所述初始掺杂半导体层的工艺过程中,对所述初始掺杂半导体层进行所述热处理工艺,所述热处理工艺的温度范围为400℃~500℃。
另外,在垂直于所述上电极层表面的方向上,所述初始金属层的厚度为1nm~3nm。
另外,在所述热处理工艺的过程中,所述初始金属层的部分元素与所述初始掺杂半导体层的部分半导体元素反应生成第二金属间化合物,所述第一金属间化合物和所述第二金属间化合物构成所述金属间化合物层。
另外,在形成所述介质层之前,形成支撑层,所述支撑层固定所述下电极柱;在形成所述支撑层和所述下电极层之后,形成所述介质层,所述介质层覆盖所述下电极柱以及所述支撑层暴露的表面。
与相关技术相比,本发明实施例提供的技术方案具有以下优点:
上述技术方案中,在掺杂半导体层与上电极层之间形成金属间化合物层,金属间化合物层包含掺杂半导体层的掺杂元素,在掺杂半导体层中的掺杂元素因受热而发生热扩散时,掺杂元素总是倾向于朝浓度较低的位置扩散,由于金属间化合物层包含一定浓度的掺杂元素,,金属间化合物层与掺杂半导体层中的掺杂浓度之差较小,基于浓度差而形成的扩散动力较小,因此,金属间化合物层可对扩散的掺杂元素起到一定的阻隔作用。
另外,金属间化合物层包含第二金属间化合物,第二金属间化合物包含预设金属元素和掺杂半导体层的半导体元素,上电极层包含预设金属元素,第二金属间化合物与掺杂半导体层的材料和上电极层的材料之间的接触电阻较低,第二金属间化合物的设置,有利于降低掺杂半导体层与上电极层之间的接触电阻,提升半导体结构的导电性能。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,除非有特别申明,附图中的图不构成比例限制。
图1为本发明实施例提供的半导体结构的结构示意图;
图2至图6为本发明实施例提供的半导体结构的制作方法各步骤对应的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对本发明的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本发明各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。
参考图1,半导体结构包括:基底10,基底10包括导电结构101;下电极层,由分立的多个下电极柱11组成,下电极柱11与导电结构101电连接;介质层12,介质层12覆盖下电极柱11的顶面和侧壁;在介质层12表面依次设置的上电极层13、金属间化合物层141以及掺杂半导体层16,金属间化合物层141包含掺杂半导体层16的掺杂元素。
基底10包括导电结构101和隔离结构(未标示),隔离结构用于隔离相邻导电结构101,导电结构101的材料包括氮化钛、钨、单晶硅或多晶硅等,隔离结构的材料包括氮化硅等;进一步地,下电极柱11的材料可与导电结构101的材料相同或不同,示例性地,导电结构101的材料为钨,下电极柱11的材料为氮化钛,下电极柱11的排列方式可与导电结构101的排列方式相同或不同,下电极柱11的排列方式可以为正方形排列或六边形排列等。
本实施例中,隔离结构的顶面高于导电结构101的顶面,隔离结构暴露导电结构101的顶面,下电极柱11的底面与导电结构101的顶面通过直接接触而形成电连接,下电极柱11的中心轴线与导电结构101的中心轴线对齐,隔离结构对下电极柱11起到一定的支撑固定作用。
在其他实施例中,下电极柱的排列方式与导电结构的排列方式不同,为实现排列方式的转换,下电极柱的中心轴线相对于导电结构的中心轴线存在一定的偏移,在这一情况下,下电极柱可与导电结构的顶面和/或侧壁表面接触以实现电连接。若下电极柱与导电结构的侧壁表面接触连接,则隔离结构的至少部分顶面低于导电结构的顶面,隔离结构暴露导电结构的部分侧壁表面。
本实施例中,介质层12覆盖下电极柱11的顶面和侧壁,换句话说,介质层12覆盖下电极柱11暴露的顶面和侧壁,介质层12的材料为高K材料,具体地,介质层12的材料可以为二氧化硅、氮化硅、氧化铝或二氧化钛等。
进一步,半导体结构还包括:支撑层102,支撑层102用于固定下电极柱11,介质层12覆盖下电极柱11和支撑层102暴露的表面。其中,支撑层102可包括第一支撑层(未标示)和第二支撑层(未标示),第一支撑层接触并固定下电极柱11的中间部,第二支撑层接触并固定下电极柱11的顶部;支撑层102的材料具有较高的硬度,例如氮化硅。
本实施例中,金属间化合物层141包括第一金属间化合物和第二金属间化合物,第一金属间化合物包括掺杂半导体层16的掺杂元素,第二金属间化合物包含预设金属元素和掺杂半导体层16的半导体元素,上电极层13包含预设金属元素。
其中,第一金属间化合物包含掺杂半导体层16的掺杂元素,在掺杂半导体层16中的掺杂元素因受热而发生热扩散时,掺杂元素总是倾向于朝浓度较低的位置扩散,由于第一金属间化合物包含一定浓度的掺杂元素,,金属间化合物层与掺杂半导体层中的掺杂浓度之差较小,基于浓度差而形成的扩散动力较小,因此,第一金属间化合物可对扩散的掺杂元素起到一定的阻隔作用,有利于避免掺杂元素穿透上电极层13而迁移至介质层12内,从而避免介质层12的特性发生变化,进而保证下电极层、介质层12以及上电极层13构成的电容具有良好的电学特性,以及保证通过电容存储数据的存储器具有良好性能。
此外,第二金属间化合物包含上电极层13的部分元素以及掺杂半导体层16的半导体元素,由于相邻膜层包含相同的元素,相邻膜层的特性相近,因此,包含第二金属间化合物的金属间化合物层141与上电极层13之间的接触电阻较小,同理,金属间化合物层141与掺杂半导体层16之间的接触电阻较小。也就是说,金属间化合物层141作为掺杂半导体层16和上电极层13之间的过渡,有利于减小掺杂半导体层16和上电极层13之间连接电阻。
本实施例中,第一金属间化合物由掺杂半导体层16中的掺杂元素和预设金属元素构成。如此,有利于进一步减小包含第一金属间化合物的金属间化合物层141与上电极层13之间的接触电阻,提升载流子流动能力,优化存储器的电学性能。
本实施例中,半导体结构还包括:金属层142,金属层142位于上电极层13与金属间化合物层141之间,金属层142用于分隔上电极层13和金属间化合物层141,金属层142包含预设金属元素,进一步的,金属层142由预设金属元素构成;在其他实施例中,金属间化合物层与上电极层直接接触连接。
本实施例中,掺杂半导体层16的半导体元素包括硅元素或锗元素中的至少一者,第二金属间化合物包含金属硅化物或金属锗化物中的至少一者;进一步地,预设金属元素包括钛元素,由钛元素组成的化合物具有较高的致密性,有利于阻隔掺杂元素的迁移;进一步地,掺杂元素包括硼元素,第一金属间化合物包括硼化钛,上电极层13的材料包括氮化钛;在其他实施例中,预设金属元素还可以为钴元素,第一金属间化合物为硼化钴,钴元素与钛元素具有相似的性能。
本实施例中,在掺杂半导体层与上电极层之间形成金属间化合物层,金属间化合物层包含掺杂半导体层的掺杂元素,在掺杂半导体层中的掺杂元素因受热而发生热扩散时,掺杂元素总是倾向于朝浓度较低的位置扩散,由于金属间化合物层包含一定浓度的掺杂元素,,金属间化合物层与掺杂半导体层中的掺杂浓度之差较小,基于浓度差而形成的扩散动力较小,因此,金属间化合物层可对扩散的掺杂元素起到一定的阻隔作用。
相应地,本发明实施例还提供一种半导体结构的制作方法,用于制作上述半导体结构。
图2至图6以及图1为本发明实施例提供的半导体结构的制作方法各步骤对应的结构示意图。半导体结构的制作方法包括以下步骤:
参考图2和图3,图2为图3所示结构沿截面方向AA1的截面示意图,提供基底10、下电极层和介质层12。
本实施例中,基底10包括相互隔离的多个导电结构101,下电极层由分立的多个下电极柱11组成,每一下电极柱11与一导电结构101电连接,不同下电极柱11连接的导电结构101不同。需要说明的是,本文并不对下电极柱11的结构形貌进行限定,仅需下电极柱11满足基本的柱状结构特征即可,例如高宽比大于1。
本实施例中,介质层12覆盖下电极柱11的顶面和侧壁,即介质层12覆盖下电极柱11暴露的顶面和侧壁;进一步,半导体结构还包括支撑层102,支撑层102用于固定下电极柱11,介质层12覆盖下电极柱11和支撑层102暴露的表面。由于下电极层与支撑层102构成的整体具有相对复杂的结构,因此,可采用吹送沉积材料的方式形成介质层12,使得介质层12覆盖下电极柱11表面、支撑层102表面以及基底10表面。
其中,下电极柱11的材料可以导电结构101的材料相同或不同,示例性地,导电结构101的材料包括钨,下电极柱11的材料为氮化钛;支撑层102的材料具有较高的硬度,示例性地,支撑层102的材料包括氮化硅;介质层12的材料为高K材料,示例性地,介质层12的材料包括二氧化硅。
可以知晓的是,本实施例中,在形成介质层12之前形成支撑层102。
参考图4,形成上电极层13,上电极层13覆盖介质层12表面。
本实施例中,同样可采用吹送沉积材料的方式形成上电极层13;进一步地,可采用原子层化学气相沉积工艺形成上电极层13,以使得上电极层13具有良好的阶梯覆盖性和致密度。由于上电极层13与介质层12为层叠设置的,因此,可利用同一装置采用同一方式依次吹送不同的沉积材料,形成层叠设置的介质层12和上电极层13。
需要说明的是,本文并不对介质层12和上电极层13的膜层数量进行限制,也就是说,在介质层12和上电极层13的层叠方向上,介质层12可以为单层膜层或多层膜层,上电极层13可以为单层膜层或多层膜层。
本实施例中,上电极层13的材料包括氮化钛。氮化钛具有较高的致密度,可有效阻隔掺杂离子和金属离子的穿透,避免掺杂离子或金属离子迁移至介质层12而改变介质层12的性能,有利于保证下电极层、介质层12以及上电极层13构成的电容具有良好的电学特性。
本实施例中,在垂直于介质层12表面的方向上,上电极层13的厚度为7nm~20nm,例如10nm、13nm或17nm。
参考图5,形成初始金属层14,初始金属层14覆盖上电极层13表面。
本实施例,初始金属层14用于制备金属间化合物层,上电极层13包括初始金属层14的元素,如此,有利于使得上电极层13与后续形成的金属间化合物层具有较小的接触电阻;在其他实施例中,上电极层包含的一种元素与初始金属层包含的一种元素相近。
具体地,在一些实施例中,上电极层13的材料包括氮化钛,初始金属层14的材料包括钛;在另一些实施例中,上电极层的材料包括氮化钛,初始金属层的材料包括钴,钴与钛的特性相近。
本实施例中,初始金属层14由单一材料构成,即初始金属层14由钛或钴构成;在其他实施例中,初始金属层由多种金属材料构成,初始金属层的材料包括钛或钴中的至少一者,或者,初始金属层主要由金属材料构成,初始金属层还包含用于促进后续反应的催化剂。需要说明的是,若初始金属层还包含非金属材料,则初始金属层的定义为,以金属为反应材料的膜层,且该膜层中金属为主要成分,非金属材料不参与反应或者仅起到催化作用。
参考图6,形成初始掺杂半导体层15,初始掺杂半导体层15填充满相邻下电极柱11之间的空隙,初始掺杂半导体层15覆盖初始金属层14表面。
本实施例中,初始掺杂半导体层15为掺杂有P型离子的多晶硅,具体地,P型离子为硼离子;在其他实施例中,初始掺杂半导体层为掺杂有N型离子的多晶硅。
参考图1,形成金属间化合物层141、金属层142以及掺杂半导体层16。
本实施例中,在形成初始掺杂半导体层15(参考图6)的过程中,或者,在形成初始掺杂半导体层15之后,对初始掺杂半导体层15进行热处理工艺,以使初始金属层14(参考图6)至少部分元素与初始掺杂半导体层15的部分掺杂元素反应生成第一金属间化合物,以作为金属间化合物层141的组成部分,剩余初始掺杂半导体层15作为掺杂半导体层16。
具体地,初始金属层14由钛元素构成,初始掺杂半导体层15掺杂有硼离子,硼离子与钛元素反应生成的第一金属间化合物为硼化钛。
本实施例中,初始金属层14的部分元素反应生成第一金属间化合物,剩余元素作为金属层142,金属层142位于金属间化合物层141和上电极层13之间,金属层142分隔金属间化合物层141和上电极层13;在其他实施例中,初始金属层的全部元素反应生成第一金属间化合物,金属间化合物层与上电极层直接接触。
本实施例中,在垂直于上电极层13表面的方向上,初始金属层14的厚度为1nm~3nm,例如1.2nm、2nm或2.5nm。若厚度过薄,在热处理工艺过程中,初始掺杂半导体层15的掺杂元素不仅与初始金属层14发生反应,还与上电极层13发生反应,对电容特性造成影响;若厚度过厚,初始金属层14所占据的空间较大,换句话说,形成该厚度的初始金属层14所需要的空间较大,不利于半导体结构的小型化。
本实施例中,采用原子层沉积工艺形成初始金属层14,以使得初始金属层14具有较高的阶梯覆盖率,从而保证基于初始金属层14形成的第一金属间化合物能够位于掺杂半导体层16与上电极层13之间的不同位置,从而有效阻隔掺杂离子的热扩散,保证电容具有良好的电学性能。
本实施例中,在形成初始掺杂半导体层15的工艺过程中,对初始掺杂半导体层15进行热处理工艺,热处理工艺的温度范围为400℃~500℃,例如430℃、450℃或470℃。温度过高会使得掺杂元素的扩散能量较大,扩散速度较快,可能导致掺杂离子直接贯穿初始金属层14而注入上电极层13和介质层12内,影响上电极层13和介质层12的特性;温度过低会使得掺杂元素的扩散速率较慢,以及使得掺杂元素与初始金属层14的反应速率较慢,不利于缩短工艺时长。
在其他实施例中,在形成初始掺杂半导体层之后,利用后续热制程形成第一金属间化合物。
本实施例中,在热处理工艺的工艺过程中,初始金属层14的部分元素与初始掺杂半导体层15的部分半导体元素反应生成第二金属间化合物,第一金属间化合物和第二金属间化合物构成金属间化合物层141。
具体地,初始金属层14由钛元素构成,初始掺杂半导体层15的半导体元素为硅或锗,硅或锗与钛元素反应生成的第二金属间化合物为硅化钛或锗化钛。
本实施例中,在掺杂半导体层与上电极层之间形成金属间化合物层,金属间化合物层包含掺杂半导体层的掺杂元素,在掺杂半导体层中的掺杂元素因受热而发生热扩散时,掺杂元素总是倾向于朝浓度较低的位置扩散,由于金属间化合物层包含一定浓度的掺杂元素,,金属间化合物层与掺杂半导体层中的掺杂浓度之差较小,基于浓度差而形成的扩散动力较小,因此,金属间化合物层可对扩散的掺杂元素起到一定的阻隔作用。
本领域的普通技术人员可以理解,上述各实施方式是实现本发明的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各自更动与修改,因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (15)
1.一种半导体结构,其特征在于,包括:
基底,所述基底包括导电结构;
下电极层,由分立的多个下电极柱组成,所述下电极柱与所述导电结构电连接;
介质层,所述介质层覆盖所述下电极柱的顶面和侧壁;
在所述介质层表面依次设置的上电极层、金属间化合物层以及掺杂半导体层,所述金属间化合物层包含所述掺杂半导体层的掺杂元素。
2.根据权利要求1所述的半导体结构,其特征在于,所述金属间化合物层包含第一金属间化合物和第二金属间化合物,所述第一金属间化合物包含所述掺杂元素,所述第二金属间化合物包含预设金属元素和所述掺杂半导体层的半导体元素,所述上电极层包含所述预设金属元素。
3.根据权利要求2所述的半导体结构,其特征在于,所述第一金属间化合物由所述掺杂元素和所述预设金属元素构成。
4.根据权利要求2所述的半导体结构,其特征在于,还包括:金属层,所述金属层位于所述上电极层与所述金属间化合物层之间,所述金属层用于分隔所述上电极层和所述金属间化合物层,所述金属层包含所述预设金属元素。
5.根据权利要求2所述的半导体结构,其特征在于,所述掺杂半导体层的半导体元素包括硅元素或锗元素中的至少一者,所述第二金属间化合物包括金属硅化物或金属锗化物中的至少一者。
6.根据权利要求2所述的半导体结构,其特征在于,所述预设金属元素包括钛元素。
7.根据权利要求6所述的半导体结构,其特征在于,所述掺杂元素包括硼元素,所述金属间化合物层包括硼化钛。
8.根据权利要求6所述的半导体结构,其特征在于,所述上电极层的材料包括氮化钛。
9.根据权利要求1所述的半导体结构,其特征在于,还包括:支撑层,所述支撑层用于固定所述下电极柱,所述介质层覆盖所述下电极柱和所述支撑层暴露的表面。
10.一种半导体结构的制作方法,其特征在于,包括:
提供基底,所述基底包括导电结构;
形成下电极层,所述下电极层包括分立的多个下电极柱,所述下电极柱与所述导电结构电连接;
形成介质层,所述介质层覆盖所述下电极柱的侧壁和顶面;
在所述介质层表面形成依次设置的上电极层、金属间化合物层以及掺杂半导体层,所述金属间化合物层包含所述掺杂半导体层的掺杂元素。
11.根据权利要求10所述的半导体结构的制作方法,其特征在于,形成所述金属间化合物层的工艺步骤包括:
形成依次设置的初始金属层和初始掺杂半导体层;
在形成所述初始掺杂半导体层的过程中,或者,在形成所述初始掺杂半导体层之后,对所述初始掺杂半导体层进行热处理工艺,以使所述初始金属层的至少部分元素与所述初始掺杂半导体层的部分掺杂元素反应生成第一金属间化合物,以作为所述金属间化合物层的组成部分,剩余所述初始掺杂半导体层作为所述掺杂半导体层。
12.根据权利要求11所述的半导体结构的制作方法,其特征在于,在形成所述初始掺杂半导体层的工艺过程中,对所述初始掺杂半导体层进行所述热处理工艺,所述热处理工艺的温度范围为400℃~500℃。
13.根据权利要求11所述的半导体结构的制作方法,其特征在于,在垂直于所述上电极层表面的方向上,所述初始金属层的厚度为1nm~3nm。
14.根据权利要求11所述的半导体结构的制作方法,其特征在于,在所述热处理工艺的过程中,所述初始金属层的部分元素与所述初始掺杂半导体层的部分半导体元素反应生成第二金属间化合物,所述第一金属间化合物和所述第二金属间化合物构成所述金属间化合物层。
15.根据权利要求10所述的半导体结构的制作方法,其特征在于,在形成所述介质层之前,形成支撑层,所述支撑层固定所述下电极柱;在形成所述支撑层和所述下电极层之后,形成所述介质层,所述介质层覆盖所述下电极柱以及所述支撑层暴露的表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110520612.3A CN113284900A (zh) | 2021-05-13 | 2021-05-13 | 半导体结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110520612.3A CN113284900A (zh) | 2021-05-13 | 2021-05-13 | 半导体结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113284900A true CN113284900A (zh) | 2021-08-20 |
Family
ID=77278965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110520612.3A Pending CN113284900A (zh) | 2021-05-13 | 2021-05-13 | 半导体结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113284900A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115036316A (zh) * | 2022-06-22 | 2022-09-09 | 福建省晋华集成电路有限公司 | 半导体装置及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010026976A1 (en) * | 2000-03-28 | 2001-10-04 | Yuong-Ho Yang | Method of fabricating a semiconductor device |
US20070040203A1 (en) * | 2005-08-16 | 2007-02-22 | Samsung Electronics Co., Ltd. | Semiconductor device capacitors with oxide-nitride layers and methods of fabricating such capacitors |
US20170186752A1 (en) * | 2015-12-24 | 2017-06-29 | Hoon-Sang Choi | Semiconductor devices including capacitors and methods of manufacturing the same |
CN107045987A (zh) * | 2016-02-09 | 2017-08-15 | 格罗方德半导体公司 | 具有在源极/漏极区域中的扩散阻挡层的设备 |
CN110459533A (zh) * | 2018-05-08 | 2019-11-15 | 长鑫存储技术有限公司 | 柱状电容结构及其制作方法 |
-
2021
- 2021-05-13 CN CN202110520612.3A patent/CN113284900A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010026976A1 (en) * | 2000-03-28 | 2001-10-04 | Yuong-Ho Yang | Method of fabricating a semiconductor device |
US20070040203A1 (en) * | 2005-08-16 | 2007-02-22 | Samsung Electronics Co., Ltd. | Semiconductor device capacitors with oxide-nitride layers and methods of fabricating such capacitors |
US20170186752A1 (en) * | 2015-12-24 | 2017-06-29 | Hoon-Sang Choi | Semiconductor devices including capacitors and methods of manufacturing the same |
CN107045987A (zh) * | 2016-02-09 | 2017-08-15 | 格罗方德半导体公司 | 具有在源极/漏极区域中的扩散阻挡层的设备 |
CN110459533A (zh) * | 2018-05-08 | 2019-11-15 | 长鑫存储技术有限公司 | 柱状电容结构及其制作方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115036316A (zh) * | 2022-06-22 | 2022-09-09 | 福建省晋华集成电路有限公司 | 半导体装置及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101076887B1 (ko) | 반도체 메모리소자의 랜딩플러그 형성방법 | |
US11587930B2 (en) | 3-D DRAM structures and methods of manufacture | |
US20220069124A1 (en) | Integrated Assemblies Containing Two-Dimensional Materials | |
US8053296B2 (en) | Capacitor formed on a recrystallized polysilicon layer | |
US9577028B2 (en) | Semiconductor device including a capacitor | |
CN110391247B (zh) | 半导体元件及其制作方法 | |
CN113284900A (zh) | 半导体结构及其制作方法 | |
US20240074216A1 (en) | Integrated Assemblies Comprising Hydrogen Diffused Within Two or More Different Semiconductor Materials, and Methods of Forming Integrated Assemblies | |
CN113380805A (zh) | 集成电路、dram电路及用于形成其的方法 | |
US10957699B2 (en) | Integrated assemblies which include two different types of silicon nitride, and methods of forming integrated assemblies | |
US20040161892A1 (en) | Methods of forming metal-comprising materials and capacitor electrodes; and capacitor constructions | |
CN110047832B (zh) | 半导体存储装置以及其制作方法 | |
CN113056821A (zh) | 具有半导体氧化物沟道材料的集成组合件和形成集成组合件的方法 | |
KR20070002558A (ko) | 텅스텐폴리메탈게이트 및 그의 제조 방법 | |
CN113284899A (zh) | 半导体结构及其制作方法 | |
US11563010B2 (en) | Integrated assemblies, and methods of forming integrated assemblies | |
US11101218B2 (en) | Integrated assemblies having metal-containing regions coupled with semiconductor regions | |
US20070269974A1 (en) | Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer | |
US20230070343A1 (en) | Semiconductor device and method for forming the same | |
US11594537B2 (en) | 3-d dram cell with mechanical stability | |
US20230413528A1 (en) | Semiconductor structure, method for manufacturing semiconductor structure, and memory | |
CN110391231B (zh) | 半导体元件及其制作方法 | |
US11527620B2 (en) | Integrated assemblies having polycrystalline first semiconductor material adjacent conductively-doped second semiconductor material | |
US20230044391A1 (en) | Selective silicide deposition for 3-d dram | |
US20230085469A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210820 |