CN113056821A - 具有半导体氧化物沟道材料的集成组合件和形成集成组合件的方法 - Google Patents

具有半导体氧化物沟道材料的集成组合件和形成集成组合件的方法 Download PDF

Info

Publication number
CN113056821A
CN113056821A CN201980076134.2A CN201980076134A CN113056821A CN 113056821 A CN113056821 A CN 113056821A CN 201980076134 A CN201980076134 A CN 201980076134A CN 113056821 A CN113056821 A CN 113056821A
Authority
CN
China
Prior art keywords
semiconductor oxide
metal atomic
insulating material
region
atomic percent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980076134.2A
Other languages
English (en)
Inventor
史考特·E·西利士
拉玛纳生·甘地
浅野治
李宜芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113056821A publication Critical patent/CN113056821A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2206—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一些实施例包含一种集成组合件，其具有栅极材料、邻近所述栅极材料的绝缘材料和邻近所述绝缘材料的半导体氧化物。所述半导体氧化物具有接近所述栅极材料且通过所述绝缘材料与所述栅极材料间隔开的沟道区。沿着所述栅极材料的电场诱发所述沟道区内的载流子流动，其中所述载流子流动沿着第一方向。所述半导体氧化物包含晶界，所述晶界具有沿着第二方向延伸的部分，所述第二方向与所述载流子流动的所述第一方向交叉。在一些实施例中，所述半导体氧化物具有晶界，所述晶界沿着所述第一方向延伸且通过所述半导体氧化物的中介部分从所述绝缘材料偏移。所述载流子流动在中介区内且基本上平行于所述晶界。一些实施例包含形成集成组合件的方法。

Description

具有半导体氧化物沟道材料的集成组合件和形成集成组合件 的方法
相关专利数据
本专利要求2018年11月20日提交的第62/770,081号美国临时申请的优先权和权益，所述美国临时申请的公开内容以引用的方式并入本文中。
技术领域
具有半导体氧化物沟道材料的集成组合件和形成集成组合件的方法。
背景技术
半导体氧化物(例如，包括铟、镓、锌和锡中的一或多种的氧化物)可并入到集成组合件中。举例来说，半导体氧化物可用以形成晶体管的沟道区。晶体管可用作存储器阵列中的存取装置，或用于其它应用。
希望开发适合用于集成组合件中的改进的半导体氧化物，并且希望开发利用改进的半导体氧化物的集成组件。
附图说明
图1和2为包括实例晶体管的实例集成组合件的区的图解横截面侧视图。
图3为实例存储器阵列的区的图解示意性图示。
图4到6为包括实例晶体管的实例集成组合件的区的图解横截面侧视图。
图7和8为沿着线A-A的图解横截面自顶向下视图，其展示图6的实例集成组合件的实例实施例配置。图6的横截面侧视图沿着图7和8的线B-B。图8A为替代图8的组合件的实例集成组合件的区的图解横截面自顶向下视图。
图9到14为在用于制造图1的集成组合件的实例方法的实例过程阶段处展示的实例集成组合件的区的图解横截面侧视图。图10A为替代图10的组合件的实例集成组合件的区的图解横截面侧视图。
图15到21为在用于制造图2的集成组合件的实例方法的实例过程阶段处展示的实例集成组合件的区的图解横截面侧视图。
具体实施方式
一些实施例包含用于晶体管的沟道区中的半导体氧化物。晶体管可包括导电栅极材料，且可包括栅极材料与半导体氧化物之间的绝缘栅极电介质。晶体管的操作诱发沿着沟道区的载流子流动(例如，电子流动和/或空穴迁移)。载流子沿着第一方向流动。半导体氧化物可经配置以具有沿着第一方向延伸且通过中介区与栅极电介质间隔开的晶界；且电流流动可完全在中介区内，使得所述电流流动不会与晶界交叉(即，基本上平行于晶界)。替代地，半导体氧化物可经配置以具有与电流交叉的晶界。下文参考图1到21描述实例实施例。
参考图1，此图说明集成组合件10的区，所述集成组合件包括具有实例存取装置(晶体管)14的实例存储器单元12。晶体管14在数字线16上方，所述数字线又由基底18支撑。
基底18可包括半导体材料；且可例如包括单晶硅，主要由单晶硅组成，或由单晶硅组成。基底18可被称为半导体衬底。术语“半导体衬底”意指包括半导体材料的任何构造，包含但不限于整体半导体材料，例如(单独或在包括其它材料的组合件中的)半导体晶片，及(单独或在包括其它材料的组合件中的)半导体材料层。术语“衬底”指代任何支撑结构，包含但不限于上文描述的半导体衬底。在一些应用中，基底18可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含例如耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的一或多种。
基底18包括水平延伸的上表面17。在一些实施例中，上表面17可被视为沿着第一方向延伸；其中此第一方向展示为沿着轴线5。
在基底18与数字线16之间设置间隙以指示可存在设置于基底18与数字线16之间的额外材料、电组件等。
数字线16包括导电材料19。导电材料19可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。在一些实施例中，数字线16可包括钨和钌中的一种或两种，主要由钨和钌中的一种或两种组成，或由钨和钌中的一种或两种组成。
存取装置14包含半导体氧化物22的支柱20。半导体氧化物可包括任何合适的组合物；且在一些实施例中，可包含铟、锌、锡和镓中的一或多种。举例来说，半导体氧化物可包括具有氧以及铟、锌和镓的组合物，主要由所述组合物组成，或由所述组合物组成。铟、锌和镓可被视为此类组合物内的金属。所述组合物的化学计量含量可表达为金属原子百分比。具体来说，相对于半导体氧化物的所有金属的总浓度，就半导体氧化物的金属中的每一种的浓度来说，半导体氧化物的金属中的每一种的含量可为明确的；且忽略氧的浓度。在一些实例实施例中，半导体氧化物22可包括金属原子百分比在约14到约24的范围内的铟、金属原子百分比在约37到约47的范围内的镓，以及金属原子百分比在约35到约45的范围内的锌。在一些实例实施例中，铟的金属原子百分比可在约16到约22的范围内，镓的金属原子百分比可在约39到约45的范围内，且锌的金属原子百分比可在约37到约43的范围内。应注意，即使是半导体氧化物的化学计量的微小变化也可能会基本上更改半导体氧化物的物理特性。因此，小心地控制半导体氧化物内的金属含量可为有利的。
在所说明的实施例中，半导体氧化物的支柱20竖直延伸；或换句话说，沿着基本上正交于第一轴线5的第二轴线7延伸。术语“基本上正交”意指在制造和测量的合理公差内为正交的。
半导体氧化物支柱20具有沿着图1的横截面的相对侧壁表面23和25。侧壁表面23可被称为第一侧壁表面，且侧壁表面25可被称为第二侧壁表面。
存取装置14包含沿着半导体氧化物22(即，邻近于半导体氧化物22)且直接抵靠所述半导体氧化物的绝缘材料24。绝缘材料24可包括任何合适的组合物。举例来说，在一些实施例中，绝缘材料24可包括一或多种高k材料，其中术语高k意指介电常数大于二氧化硅的介电常数。举例来说，绝缘材料24可包括一或多种金属氧化物；且在一些实施例中可包括氧化铝、二氧化铪、氧化锆、氧化钛等中的一或多种，主要由其中的一或多种组成，或由其中的一或多种组成。在一些实施例中，绝缘材料24可被称为绝缘栅极氧化物或栅极电介质。
在所展示的实施例中，绝缘材料24的第一区26沿着支柱20的第一侧壁表面23，且绝缘材料24的第二区28沿着支柱20的第二侧壁表面25。
存取装置14还包含沿着绝缘材料24且直接抵靠绝缘材料的栅极材料30。栅极材料30可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。在一些实施例中，栅极材料30可包括钨和氮化钛中的一种或两种。
在所展示的实施例中，栅极材料30的第一区32沿着绝缘材料24的第一区26，且栅极材料30的第二区34沿着绝缘材料的第二区28。在一些实施例中，栅极材料30可被视为通过绝缘材料24与半导体氧化物22间隔开。在一些实施例中，在半导体氧化物与栅极材料(例如，额外绝缘组合物)之间可存在额外组合物，且因此，栅极材料可被视为至少通过绝缘材料24与半导体氧化物间隔开。
栅极材料30支撑在绝缘材料36上方。绝缘材料36可包括任何合适的组合物；且在一些实施例中，可包括二氧化硅，主要由二氧化硅组成，或由二氧化硅组成。在一些实施例中，可省略绝缘材料36。
半导体氧化物22的支柱20在第一导电接触件37与对应于数字线16的第二导电接触件之间延伸。第一导电接触件37可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。在一些实施例中，第一导电接触件37可包括钨和钌中的一种或两种，主要由钨和钌中的一种或两种组成，或由钨和钌中的一种或两种组成。
导电接触件37与电荷存储装置38耦合；在所展示的实施例中，所述电荷存储装置为电容器。在其它实施例中，电荷存储装置可具有其它配置；且可例如包括相变材料、导电桥接材料等。
电容器38具有与参考电压40耦合的节点。此类参考电压可以是接地、Vcc/2或任何其它合适的参考电压。
栅极材料30可与字线WL1耦合，且数字线16可对应于数字线DL1。在操作中，将电压施加到沿着栅极材料30的第一区32和第二区34建立电场的字线WL1。此类电场诱发由半导体氧化物构成的沟道区内的载流子流动，其中此类载流子流动在数字线16与导电接触件37之间延伸。用箭头42和44图解说明载流子流动。载流子流动沿着支柱20的竖直方向(即，沿着第二轴线7的方向)延伸。
在所展示的实施例中，半导体氧化物22为多晶的。多晶材料的个别晶粒由晶界定界。用虚线46图解说明晶界。晶粒可具有任何合适的粒度；且在一些实施例中，平均粒度可在约1纳米(nm)到约100nm的范围内；在约1nm到约50nm的范围内；在约20nm到约25nm的范围内等。可利用任何合适的方法来确定平均粒度。结晶度可为立方结晶度(即，可具有立方晶胞，可包括立方晶系)。在一些实施例中，个别结晶晶粒可被称为立方结晶度主导的，这意指结晶度为基本上立方的，且在整个晶粒中可为或可不为完全立方的。术语“基本上立方”意指在合理公差内为立方的。在一些实施例中，多晶材料可被称为主要具有立方结晶度，这意指大于50体积百分比的多晶材料具有立方结晶度(或至少具有基本上立方的结晶度)。在一些实施例中，多晶材料内的立方结晶度(或基本立方结晶度)的含量可大于70体积百分比，大于90体积百分比，大于95体积百分比等。
载流子流动的方向(由箭头42和44指示)与多晶材料22的晶界交叉。换句话说，晶界中的一或多个具有沿着与电流流动方向交叉的方向延伸的部分(例如，所说明的部分47)。在一些实施例中，电流流动方向可被称为第一方向，且晶界方向可被称为第二方向。使载流子流动穿过半导体氧化物22的晶界中的一或多个的优点可为这使得能够通过调整每单位半导体氧化物长度的晶界数目来修改载流子流动。因此，可通过定制半导体氧化物22的粒度来针对特定应用定制载流子流动。
参考图2，此图说明集成组合件10a的区，所述集成组合件包括具有实例存取装置(晶体管)14a的另一实例存储器单元12a。在适当时，将用与上文在描述图1的组合件10时所利用的编号相同的编号来描述组合件10a。
晶体管14a在数字线16上方，所述数字线又由基底18支撑。
基底18包括水平延伸的上表面17，其中此上表面沿着轴线5的第一方向延伸。
存取装置14a包含半导体氧化物22a的支柱20a。半导体氧化物可包括任何合适的组合物；且在一些实施例中，可包含铟、锌、锡和镓中的一或多种。举例来说，半导体氧化物可包括具有氧以及铟、锌和镓的组合物，主要由所述组合物组成，或由所述组合物组成。在一些实例实施例中，半导体氧化物22a可包括金属原子百分比在约16到约26的范围内的铟、金属原子百分比在约45到约55的范围内的镓，以及金属原子百分比在约24到约34的范围内的锌。在一些实例实施例中，铟的金属原子百分比可在约18到约24的范围内，镓的金属原子百分比可在约47到约53的范围内，且锌的金属原子百分比可在约26到约32的范围内。
在所说明的实施例中，半导体氧化物的支柱20a竖直延伸；或换句话说，沿着基本上正交于轴线5的轴线7延伸。
半导体氧化物支柱20a具有沿着图2的横截面的相对的第一侧壁表面23和第二侧壁表面25。
存取装置14a包含沿着半导体氧化物22a且直接抵靠半导体氧化物的绝缘材料24。绝缘材料24的第一区26沿着支柱20a的第一侧壁表面23，且绝缘材料24的第二区28沿着支柱20a的第二侧壁表面25。
存取装置14还包含沿着绝缘材料24且直接抵靠绝缘材料的栅极材料30。栅极材料30的第一区32沿着绝缘材料24的第一区26，且栅极材料30的第二区34沿着绝缘材料的第二区28。在一些实施例中，栅极材料30可被视为通过绝缘材料24与半导体氧化物22间隔开。
栅极材料30支撑在绝缘材料36上方。
半导体氧化物22a的支柱20a在第一导电接触件37与对应于数字线16的第二导电接触件之间延伸。
导电接触件37与电荷存储装置38耦合，在所展示的实施例中，所述电荷存储装置为电容器。
栅极材料30与字线WL1耦合，且数字线16对应于数字线DL1。在操作中，将电压施加到沿着栅极材料30的第一区32和第二区34建立电场的字线WL1。此类电场诱发由半导体氧化物22a构成的沟道区内的载流子流动，其中此类载流子流动在数字线16与导电接触件37之间延伸。用箭头42和44图解说明载流子流动。载流子流动沿着支柱20a的竖直方向延伸。
在所展示的实施例中，半导体氧化物22a被配置成使晶界46a沿着轴线7的竖直方向延伸且横穿半导体氧化物22a从数字线16到导电接触件37的整个长度。晶界46a通过半导体氧化物22a的第一中介区50从绝缘材料24的第一区26偏移，且通过半导体氧化物22a的第二中介区52从绝缘材料24的第二区28偏移。在图2的实施例中，晶界46a展示为波状的。在其它实施例中，晶界可为基本上笔直的，或可具有其它配置；但无论如何，将沿着支柱20a基本上竖直延伸。半导体氧化物22a可具有立方结晶度。
半导体氧化物22a内的载流子流动(由箭头42和44指示)在中介区50和52内，且主要沿着(即，基本上平行于)晶界46a的竖直方向；且在一些实施例中，不与晶界46a交叉。术语“基本上平行”意指沿着与晶界相同的大体方向，且在一些实施例中，可在测量的合理公差内为平行的。中介区50和52可在物理和化学性质方面非常均匀。使载流子流动穿过半导体氧化物22a的中介区50和52内的优点可为这使得大量基本上相同的存取装置14a上的载流子流动能够为均匀的。
在一些实施例中，图1和2的存储器单元12和12a可为并入到存储器阵列中的代表性存储器单元。给定存储器阵列内的所有存储器单元可彼此基本上相同；其中术语“基本上相同”意指在制造和测量的合理公差内为相同的。图3展示实例存储器阵列54的区。存储器阵列包含字线WL1和WL2，以及数字线DL1和DL2。存储器阵列还包含多个存储器单元12或12a。字线可被视为沿着存储器阵列的行延伸，且数字线可被视为沿着存储器阵列的列延伸。存储器单元中的每一个利用字线中的一个和数字线中的一个来唯一地寻址。所说明的存储器阵列为动态随机存取存储器(DRAM)阵列。在其它实施例中，上文参考图1和2所描述的类型的晶体管14和14a可用于其它类型的存储器阵列。另外或替代地，所述晶体管可用于其它电路系统；例如逻辑、传感器等。
图1和2的晶体管14和14a展示为具有半导体氧化物的竖直延伸支柱，且具有沿着此类支柱竖直延伸的载流子流动。在其它实施例中，类似晶体管可具有其它配置。举例来说，图4和5展示被配置成用于水平载流子流动的晶体管。
参考图4，集成组合件10b的区展示为包括晶体管14b。晶体管14b包含上文参考图1所描述的类型的半导体氧化物22。此类半导体氧化物水平延伸，且具体来说，沿着与基底18的水平延伸的上表面17相同的方向(即，轴线5的方向)延伸。
半导体氧化物22由绝缘材料56支撑。此类绝缘材料可包括任何合适的组合物；且在一些实施例中，可包括二氧化硅和氮化硅中的一种或两种，主要由其中的一种或两种组成，或由其中的一种或两种组成。
半导体氧化物22在第一接触件58与第二接触件60之间延伸。第一接触件58和第二接触件60可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。
绝缘材料24在半导体氧化物22上方，且栅极材料30在绝缘材料24上方。
在操作中，沿着栅极材料30的电场诱发半导体氧化物22的沟道区内的载流子流动。载流子流动由箭头42表示，且在所展示的实施例中基本上平行于基底18的水平延伸的上表面17延伸(即，沿着轴线5延伸)。
参考图5，集成组合件10c的区展示为包括晶体管14c。晶体管14c包含上文参考图1所描述的类型的半导体氧化物22a。此类半导体氧化物水平延伸，且具体来说，沿着与基底18的水平延伸的上表面17相同的方向(即，轴线5的方向)延伸。
半导体氧化物22a由绝缘材料56支撑，且在第一接触件58与第二接触件60之间延伸。
绝缘材料24在半导体氧化物22a上方和下方，且栅极材料30在绝缘材料24上方和下方。因此，在图5的实施例(即，组合件10c)中，半导体氧化物22a竖直地处于材料30的上部区与下部区之间。这与图4的实施例(即，组合件10b)形成对比，所述实施例仅具有栅极材料30的单个区(具体来说，在半导体氧化物上方的栅极材料30的区)。在一些实施例中，类似于图4的实施例，组合件10c的半导体氧化物22a可仅邻近栅极材料30的单个区；且在一些实施例中，类似于图5的实施例，图4(组合件10b)的栅极电介质材料(栅极氧化物材料)22可设置于栅极材料的上部区与下部区之间。
仍参考图5的实施例，沿着栅极材料30的电场诱发半导体氧化物22a的沟道区内的载流子流动。载流子流动由箭头42和44表示，且在所展示的实施例中基本上平行于基底18的水平延伸的上表面17延伸(即，沿着轴线5延伸)。
应注意，上文参考图2所描述的实施例展示沿着半导体氧化物支柱20a的大致中心的单个竖直延伸的晶界。在一些实施例中，此类晶界是由半导体氧化物22a内的再结晶产生，且从支柱20a的侧壁表面23和25向内传播。因此，可形成与图2的结构类似的结构，但在所述结构中，从表面23和25向内延伸的晶界尚未合并到沿支柱20a的中心向下延伸的单个晶界中。替代地，可存在沿着支柱20a竖直延伸的一对晶界，如图6中所展示。具体来说，图6展示集成组合件10d，其包括与图2的晶体管14a类似的晶体管14d。然而，晶体管14d包括沿着支柱20a竖直延伸的两个晶界46b和46c，而不是包括图2中所展示的单个晶界46a。中介区50和52分别在表面23与晶界46b之间以及表面25与晶界46c之间。此类中介区包括晶体管的沟道区，且载流子流动(由箭头42和44表示)沿着此类沟道区竖直延伸。
图7和8展示沿着图6的线A-A的一对自顶向下视图以指示晶体管14d的替代配置。应注意，图6的侧视图沿着图7和8的线B-B。
参考图7，栅极材料30和绝缘材料24沿着半导体氧化物22a的支柱20a的两个相对侧，且绝缘材料62沿着支柱20a的其它两个相对侧。绝缘材料62可包括任何合适的组合物；且在一些实施例中，可包括二氧化硅和氮化硅中的一种或两种，主要由其中的一种或两种组成，或由其中的一种或两种组成。晶界区46b和46c平行于相对侧壁表面23和25。
参考图8，在环绕栅极配置中，绝缘体24和栅极材料30完全包围支柱20a。晶界46b和46c为半导体氧化物22a内的连续晶界结构的部分。在所展示的实施例中，晶界结构为多边形(具体来说，基本上正方形)且与围绕支柱20a延伸的栅极材料30的配置共形。应注意，可存在多个晶界或至少一个晶界；在一些实施例中，结晶晶粒可被视为柱状的；且结晶晶粒可或可不一直向下延伸到对应于导电材料19的底层“衬底”。
图8A展示替代图8的组合件的组合件的自顶向下视图，且展示晶体管14e的区。晶界46是竖直定向的，类似于图6和8的边界46b/46c，且沿着柱状晶粒结构43。在一些实施例中，可存在在半导体氧化物22a内延伸的多个竖直定向的晶界46，且在一些实施例中，可存在在半导体氧化物22a内延伸的至少一个竖直定向的晶界46。
可利用任何合适的方法形成上文所描述的结构。参考图9到21描述实例方法；其中图9到14说明用于形成图1的晶体管14的实例方法，且其中图15到21说明用于形成图2的晶体管14a的实例方法。图9到21中未展示基底18以便简化图式。
参考图9，图1的集成组合件10的制造以提供组件16的导电材料19开始。在一些实施例中，导电材料19可具有上表面，所述上表面包括钨和钌中的一种或两种，主要由钨和钌中的一种或两种组成，或由钨和钌中的一种或两种组成。导电材料19的其余部分可为与此上表面相同的组合物，或可为相对于此上表面不同的组合物。
参考图10，半导体氧化物22沉积在导电材料19上方；且在所展示的实施例中，直接沉积到导电材料19上。可利用任何合适的处理在任何合适的条件下沉积半导体氧化物22。在一些实施例中，沉积可利用原子层沉积(ALD)、化学气相沉积(CVD)和物理气相沉积(PVD)中的一或多个。在实例实施例中，半导体氧化物22的沉积可利用PVD，且可在腔室内利用所述腔室内的环境来进行，所述环境具有在约20℃到约500℃的范围内的温度和在约1毫托(mTorr)到约9mTorr的范围内的压力。在一些实施例中，环境的温度可在约80℃到约150℃的范围内。
图10的半导体氧化物22可包括上文参考图1所描述的组合物中的任一种。在一些实施例中，半导体氧化物可包括铟、镓和锌。在此类实施例中，半导体氧化物的物理气相沉积可利用多个目标来实现铟、镓和锌的所要浓度；或可利用具有所要浓度的单个目标。
沉积的半导体氧化物22为多晶的(其中利用虚线46图解说明晶界)。
图10A展示替代图10的组合件10的集成组合件10e。组合件10e具有图8A的竖直定向的晶界，且具有柱状晶粒结构43。在晶粒43下方可存在半导体氧化物22的非晶形区70。此类非晶形区可具有任何合适的厚度；包含例如约
Figure BDA0003072929710000091
的厚度。晶粒43沿着关于图10A的箭头73指示的晶粒生长方向生长；且可在半导体氧化物22的沉积期间和/或在沉积之后利用退火生长。区71可对应于晶体成核区。在一些实施例中，晶粒43可被视为由双侧生长产生，其中厚度沿着生长方向73增大。
图11展示在图10的处理阶段之后的处理阶段处的组合件10。半导体氧化物22被图案化成对应于支柱20的竖直延伸的结构。此类结构具有沿着图11的横截面的相对侧壁表面23和25。在一些实施例中，晶粒结构可包括沉积态的竖直柱(例如，与图10A的柱状晶粒类似的柱状晶粒)。
参考图12，绝缘材料24沿着支柱20的相对侧壁23和25而且在支柱上方形成。绝缘材料24包含沿着侧壁表面23的第一区26，以及沿着侧壁表面25的第二区28。
绝缘材料36形成于绝缘材料24上方；且栅极材料30形成于绝缘材料36和支柱20上方。栅极材料30包括沿着绝缘材料24的第一区26的第一区32，且包括沿着绝缘材料24的第二区28的第二区34。在一些实施例中，可省略绝缘材料36。
参考图13，材料24、36和30被图案化。图案化可包括掩模和蚀刻的任何合适的组合。此类图案化从支柱20的上表面63上方去除材料30和24。图13的组合件10可设置于腔室内且在上表面63暴露于所要环境时经受退火。举例来说，在一些实施例中，上表面63可暴露于氧化环境(例如，包括O2和O3中的一种或两种的环境)以补充在材料24、30和36的图案化期间可能已从半导体氧化物22损失的氧。退火可在任何合适的温度(例如，至少约400℃的温度)下在任何合适的持续时间(例如，大于约30分钟的持续时间)内进行。温度可为退火期间腔室内的环境的温度，可为腔室内的卡盘或其它结构保持组合件10的温度，和/或可为半导体氧化物22的支柱20的温度。退火可使得半导体氧化物22内的化学成分能够重新分布从而使半导体氧化物22的组合物变得比退火之前更均匀，可使得能够在半导体氧化物22内调整粒度等。
参考图14，导电接触件37形成于支柱20的上表面63上方以完成晶体管14的制造，其中此类晶体管与上文参考图1所描述的晶体管相同。可利用任何合适的处理来形成和图案化导电接触件37。在一些实施例中，导电材料37在图10的处理阶段处沉积在材料22上方，然后与材料22一起图案化。
参考图15，图2的集成组合件10a的制造以提供组件16的导电材料19开始。在一些实施例中，导电材料19可具有上表面，所述上表面包括钨和钌中的一种或两种，主要由钨和钌中的一种或两种组成，或由钨和钌中的一种或两种组成。导电材料19的其余部分可为与此上表面相同的组合物，或可为相对于此上表面不同的组合物。
参考图16，半导体氧化物22a沉积在导电材料19上方；且在所展示的实施例中，直接沉积到导电材料19上。可利用任何合适的处理在任何合适的条件下沉积半导体氧化物22a；且在一些实施例中，所述半导体氧化物可利用ALD、CVD和PVD中的一或多个。在实例实施例中，半导体氧化物22a的沉积可利用PVD，且可在腔室内利用所述腔室内的环境来进行，所述环境具有在约20℃到约500℃的范围内的温度和在约1mTorr到约9mTorr的范围内的压力。在一些实施例中，环境的温度可在约80℃到约150℃的范围内。
图16的半导体氧化物22a可包括上文参考图2所描述的组合物中的任一种。在一些实施例中，半导体氧化物可包括铟、镓和锌。在此类实施例中，半导体氧化物的物理气相沉积可利用多个目标来实现铟、镓和锌的所要浓度；或可利用具有所要浓度的单个目标。
沉积的半导体氧化物22a可为或可不为结晶的；且在一些实施例中可为多晶的和/或非晶形的。未关于图16的处理步骤展示晶界。
参考图17，半导体氧化物22a被图案化成对应于支柱20a的竖直延伸的结构。此类结构具有沿着图17的横截面的相对侧壁表面23和25。
参考图18，绝缘材料24沿着支柱20a的相对侧壁23和25而且在支柱上方形成。绝缘材料24包含沿着侧壁表面23的第一区26，以及沿着侧壁表面25的第二区28。
绝缘材料36形成于绝缘材料24上方；且栅极材料30形成于绝缘材料36和支柱20a上方。栅极材料30包括沿着绝缘材料24的第一区26的第一区32，且包括沿着绝缘材料24的第二区28的第二区34。
参考图19，材料24、36和30被图案化。图案化可包括掩模和蚀刻的任何合适的组合。此类图案化从支柱20a的上表面65上方去除材料30和24。图19的组合件10a可设置于腔室内且在上表面65(即，顶部部分65)暴露于所要环境时经受退火。举例来说，在一些实施例中，上表面65可暴露于氧化环境(例如，包括O2和O3中的一种或两种的环境)以补充在材料24、30和36的图案化期间可能已从半导体氧化物22损失的氧。在其它实施例中，上表面65可暴露于还原环境(例如，包括还原剂的环境；例如包括H2的环境)。在其它实施例中，环境可由相对于与半导体氧化物22a的暴露顶部部分的反应呈惰性的气体组成(例如，环境可由氩和N2中的一种或两种组成)。
退火可在任何合适的温度(例如，至少约400℃的温度)下在任何合适的持续时间(例如，大于约30分钟的持续时间)内进行。温度可为退火期间腔室内的环境的温度，可为腔室内的卡盘或其它结构保持组合件10a的温度，和/或可为半导体氧化物22a的支柱20a的温度。在一些实施例中，当半导体氧化物的温度在约30分钟到约一天的范围内的持续时间内；例如在约30分钟到约10小时的持续时间内维持在约400℃到约600℃的范围内时，可进行退火。
退火可使半导体氧化物22a结晶和/或再结晶以形成竖直延伸穿过半导体氧化物22a的至少一个晶界46a(或“接缝)”，如图20所展示。在所说明的实施例中，晶界46a横穿竖直延伸支柱20a从顶部表面65到导电材料19的整个长度。晶界通过中介区50和52从支柱20a的第一表面23和第二表面25偏移。在所说明的实施例中，此类中介区沿着水平方向具有彼此大致相同的宽度。在其它实施例中，中介区中的一个可比另一个宽。
在理解本文中所描述的一些实施例时，提供可能机构的简要描述可为有用的。然而，所附权利要求书不限于任何特定机构，除非在此类权利要求书内明确叙述此类机构(如果存在的话)。据信，竖直延伸的晶界46可由半导体氧化物22a的再结晶产生，其中此类再结晶从邻近绝缘体24的表面向内朝向支柱20a的中心传播。晶界46a在根据本文中所描述的处理形成的结构的横截面中明显可见。虽然可能存在其它更小的晶界，但这相比于晶界46a远不具主导性。在一些实施例中，晶界46a可被称为主要晶界以指示在存在其它晶界的意义上，此类晶界相比于晶界46a远不具主导性。
参考图21，导电接触件37形成于支柱20a的上表面65上方以完成晶体管14a的制造，其中此类晶体管与上文参考图2所描述的晶体管相同。可利用任何合适的处理来形成和图案化导电接触件37。
上文所论述的组合件和结构可以在集成电路内利用(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明系统、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
除非另外规定，否则本文中所描述的各种材料、物质、组合物等可利用现在已知或有待开发的任何合适的方法形成，所述方法包含例如ALD、CVD、PVD等。
术语“介电”及“绝缘”可用于描述具有绝缘电学性质的材料。所述术语在本公开中被视为同义的。术语“介电”在一些情况下和术语“绝缘”(或“电绝缘”)在其它情况下可用于在本公开内提供语言变异以简化所附权利要求书内的前提基础，而非用于指示任何显著化学或电学差异。
图中各种实施例的特定定向仅出于说明的目的，且在一些应用中，实施例可相对于所展示定向旋转。本文中所提供的描述和所附权利要求书涉及在各种特征之间具有所描述关系的任何结构，无关于结构是处于图式的特定定向还是相对于此类定向旋转。
除非另外规定，否则随附图示的横截面图仅展示横截面的平面内的特征，而不展示横截面的平面后面的材料，以便简化图式。
当结构被称作“在另一结构上”、“邻近另一结构”或“抵靠另一结构”时，所述结构可直接在所述另一结构上，或还可能存在中介结构。相反地，当结构被称作“直接在另一结构上”、“直接邻近另一结构”或“直接抵靠另一结构”时，不存在中介结构。术语“正下方”、“正上方”等不指示直接物理接触(除非以其它方式明确地陈述)，而是替代地指示直立对准。
结构(例如，层、材料等)可被称为“竖直延伸的”以指示结构大体上从底层基底(例如，衬底)向上延伸。竖直延伸的结构可或可不相对于基底的上表面基本上正交延伸。
一些实施例包含一种集成组合件，其具有栅极材料、沿着栅极材料的绝缘材料和沿着(邻近)绝缘材料的半导体氧化物。半导体氧化物具有接近栅极材料且至少通过绝缘材料与栅极材料间隔开的沟道区。沟道区内的载流子流动响应于沿着栅极材料的电场而被诱发，其中载流子流动沿着第一方向。半导体氧化物为多晶的，其中多晶半导体氧化物的个别晶粒由晶界在外围定界。晶界中的至少一个具有沿着第二方向延伸的部分，其中第二方向与载流子流动的第一方向交叉。
一些实施例包含一种集成组合件，其具有栅极材料、沿着(邻近)栅极材料的绝缘材料和沿着绝缘材料的半导体氧化物。半导体氧化物具有接近栅极材料且至少通过绝缘材料与栅极材料间隔开的沟道区。沟道区内的载流子流动响应于沿着栅极材料的电场而被诱发，其中载流子流动沿着第一方向。半导体氧化物具有至少一个晶界，所述至少一个晶界沿着第一方向延伸且通过半导体氧化物的中介部分从绝缘材料偏移。载流子流动在中介区内且基本上平行于所述至少一个晶界。
一些实施例包含一种集成组合件，其具有沿着竖直方向在第一导电接触件与第二导电接触件之间延伸的半导体氧化物。半导体氧化物具有沿着横截面的相对的第一侧壁表面和第二侧壁表面。绝缘材料的第一区沿着第一侧壁表面，且绝缘材料的第二区沿着第二侧壁表面。栅极材料的第一区沿着绝缘材料的第一区且至少通过绝缘材料的第一区与第一侧壁表面间隔开，且栅极材料的第二区沿着绝缘材料的第二区且通过绝缘材料的第二区与第二侧壁表面间隔开。沿着栅极材料的第一区和第二区的电场诱发半导体氧化物内的载流子流动，其中载流子流动沿着对应于半导体氧化物的竖直方向的第一方向。半导体氧化物为多晶的。多晶半导体氧化物的个别晶粒由晶界在外围定界。晶界中的至少一个具有沿着第二方向延伸的部分，其中第二方向与载流子流动的第一方向交叉。
一些实施例包含一种集成组合件，其具有沿着竖直方向在第一导电接触件与第二导电接触件之间延伸的半导体氧化物。半导体氧化物具有沿着横截面的相对的第一侧壁表面和第二侧壁表面。绝缘材料的第一区沿着第一侧壁表面，且绝缘材料的第二区沿着第二侧壁表面。栅极材料的第一区沿着绝缘材料的第一区且至少通过绝缘材料的第一区与第一侧壁表面间隔开，且栅极材料的第二区沿着绝缘材料的第二区且通过绝缘材料的第二区与第二侧壁表面间隔开。晶界在半导体氧化物内且沿着竖直方向延伸。晶界横穿半导体氧化物从第一接触件到第二接触件的整个长度。晶界通过半导体氧化物的第一中介部分从绝缘材料的第一区偏移，且通过半导体氧化物的第二中介部分从绝缘材料的第二区偏移。半导体氧化物内的载流子流动响应于沿着栅极材料的第一区和第二区的电场而被诱发，其中载流子流动沿着半导体氧化物的竖直方向。半导体氧化物内的载流子流动在中介区内且基本上平行于晶界。
一些实施例包含一种形成集成组合件的方法。半导体氧化物沉积在导电材料上方。半导体氧化物包括铟、镓和锌。沉积为物理气相沉积且在腔室内利用腔室内的环境来进行，所述环境具有在约20℃到约500℃的范围内的温度和在约1mTorr到约9mTorr的范围内的压力。沉积的半导体氧化物为多晶的。沉积的半导体氧化物被图案化成竖直延伸的结构。竖直延伸的结构具有沿着横截面的相对的第一侧壁表面和第二侧壁表面。绝缘材料沿着相对的第一侧壁表面和第二侧壁表面而形成。绝缘材料的第一区沿着第一侧壁表面，且绝缘材料的第二区为第二侧壁表面。沿着绝缘材料形成栅极材料。栅极材料的第一区沿着绝缘材料的第一区，且栅极材料的第二区沿着绝缘材料的第二区。半导体氧化物、绝缘材料的第一区和第二区以及栅极材料的第一区和第二区一起形成晶体管。晶体管被配置成使得沿着栅极材料的第一区和第二区的电场诱发半导体氧化物内的载流子流动，其中载流子流动沿着对应于半导体氧化物的竖直方向的第一方向。多晶半导体氧化物的个别晶粒由晶界在外围定界。晶界中的至少一个具有沿着第二方向延伸的部分，其中第二方向与载流子流动的第一方向交叉。
一些实施例包含一种形成集成组合件的方法。半导体氧化物沉积在支撑材料上方。半导体氧化物包括铟、镓和锌。沉积的半导体氧化物被图案化成竖直延伸的结构。竖直延伸的结构具有沿着横截面的相对的第一侧壁表面和第二侧壁表面。绝缘材料沿着相对的第一侧壁表面和第二侧壁表面而形成。绝缘材料的第一区沿着第一侧壁表面，且绝缘材料的第二区沿着第二侧壁表面。沿着绝缘材料形成栅极材料。栅极材料的第一区沿着绝缘材料的第一区，且栅极材料的第二区沿着绝缘材料的第二区。在形成绝缘材料之后，在使半导体氧化物的温度在至少约30分钟到小于或等于约1天的持续时间内维持在约400℃到约600℃的范围内的条件下对半导体氧化物退火。在退火之后，晶界在半导体氧化物内且沿着竖直方向延伸。晶界横穿半导体氧化物从半导体氧化物的上表面到半导体氧化物的下表面的整个长度。晶界通过半导体氧化物的第一中介部分从绝缘材料的第一区偏移，且通过半导体氧化物的第二中介部分从绝缘材料的第二区偏移。半导体氧化物、绝缘材料的第一区和第二区以及栅极材料的第一区和第二区一起形成晶体管。晶体管被配置成使得沿着栅极材料的第一区和第二区的电场诱发半导体氧化物内的载流子流动，其中载流子流动沿着对应于半导体氧化物的竖直方向的第一方向。半导体氧化物内的载流子流动在第一中介区和第二中介区内且基本上平行于晶界。
根据规定，已经就结构和方法特征以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的具体特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。

Claims (54)

1.一种集成组合件，其包括：
栅极材料；
绝缘材料，其邻近于所述栅极材料；以及
半导体氧化物，其邻近于所述绝缘材料；所述半导体氧化物具有接近所述栅极材料且至少通过所述绝缘材料与所述栅极材料间隔开的沟道区；其中载流子流动响应于沿着所述栅极材料的电场而沿着第一方向被诱发；所述半导体氧化物为多晶的；所述多晶半导体氧化物的个别晶粒由晶界在外围定界；所述晶界中的至少一个具有沿着第二方向延伸的部分，其中所述第二方向与所述载流子流动的所述第一方向交叉。
2.根据权利要求1所述的集成组合件，其中所述个别晶粒为立方结晶度主导的。
3.根据权利要求1所述的集成组合件，其中所述半导体氧化物主要具有立方结晶度。
4.根据权利要求1所述的集成组合件，其中所述栅极材料、绝缘材料和半导体氧化物由具有水平延伸的上表面的半导体基底支撑，且其中所述载流子流动相对于所述水平延伸的上表面基本上平行延伸。
5.根据权利要求1所述的集成组合件，其中所述栅极材料、绝缘材料和半导体氧化物由具有水平延伸的上表面的半导体基底支撑，且其中所述载流子流动相对于所述水平延伸的上表面基本上正交延伸。
6.根据权利要求1所述的集成组合件，其中所述半导体氧化物包含铟、锌、锡和镓中的一或多种。
7.根据权利要求1所述的集成组合件，其中所述半导体氧化物包含铟、锌和镓。
8.根据权利要求7所述的集成组合件，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比在约14到约24的范围内；
所述镓的所述金属原子百分比在约37到约47的范围内；且
所述锌的所述金属原子百分比在约35到约45的范围内。
9.根据权利要求7所述的集成组合件，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比在约16到约22的范围内；
所述镓的所述金属原子百分比在约39到约45的范围内；且
所述锌的所述金属原子百分比在约37到约43的范围内。
10.根据权利要求7所述的集成组合件，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比为约19；
所述镓的所述金属原子百分比为约42；且
所述锌的所述金属原子百分比为约40。
11.根据权利要求1所述的集成组合件，其中所述绝缘材料为高k材料。
12.根据权利要求1所述的集成组合件，其中所述绝缘材料为金属氧化物。
13.根据权利要求1所述的集成组合件，其中所述绝缘材料包括氧化铝、二氧化铪、氧化锆和氧化钛中的一或多种。
14.一种集成组合件，其包括：
栅极材料；
绝缘材料，其邻近于所述栅极材料；以及
半导体氧化物，其邻近于所述绝缘材料；所述半导体氧化物具有接近所述栅极材料且至少通过所述绝缘材料与所述栅极材料间隔开的沟道区；其中载流子流动响应于沿着所述栅极材料的电场而沿着第一方向被诱发；所述半导体氧化物具有至少一个晶界，所述至少一个晶界沿着所述第一方向延伸且通过所述半导体氧化物的中介部分从所述绝缘材料偏移；所述载流子流动在所述中介区内且基本上平行于所述至少一个晶界。
15.根据权利要求14所述的集成组合件，其中所述半导体氧化物的个别晶粒为立方结晶度主导的。
16.根据权利要求14所述的集成组合件，其中所述半导体氧化物主要具有立方结晶度。
17.根据权利要求14所述的集成组合件，其中所述栅极材料、绝缘材料和半导体氧化物由具有水平延伸的上表面的半导体基底支撑，且其中所述载流子流动相对于所述水平延伸的上表面基本上平行延伸。
18.根据权利要求14所述的集成组合件，其中所述栅极材料、绝缘材料和半导体氧化物由具有水平延伸的上表面的半导体基底支撑，且其中所述载流子流动相对于所述水平延伸的上表面基本上正交延伸。
19.根据权利要求14所述的集成组合件，其中所述半导体氧化物包含铟、锌、锡和镓中的一或多种。
20.根据权利要求14所述的集成组合件，其中所述半导体氧化物包含铟、锌和镓。
21.根据权利要求20所述的集成组合件，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比在约16到约26的范围内；
所述镓的所述金属原子百分比在约45到约55的范围内；且
所述锌的所述金属原子百分比在约24到约34的范围内。
22.根据权利要求20所述的集成组合件，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比在约18到约24的范围内；
所述镓的所述金属原子百分比在约47到约53的范围内；且
所述锌的所述金属原子百分比在约26到约32的范围内。
23.根据权利要求20所述的集成组合件，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比为约21；
所述镓的所述金属原子百分比为约50；且
所述锌的所述金属原子百分比为约29。
24.一种集成组合件，其包括：
半导体氧化物，其沿着竖直方向在第一导电接触件与第二导电接触件之间延伸；所述半导体氧化物具有沿着横截面的相对的第一侧壁表面和第二侧壁表面；
绝缘材料的邻近于所述第一侧壁表面的第一区，以及所述绝缘材料的邻近于所述第二侧壁表面的第二区；
栅极材料的邻近于所述绝缘材料的所述第一区且至少通过所述绝缘材料的所述第一区与所述第一侧壁表面间隔开的第一区，以及所述栅极材料的沿着所述绝缘材料的所述第二区且至少通过所述绝缘材料的所述第二区与所述第二侧壁表面间隔开的第二区；且
其中所述半导体氧化物内的载流子流动响应于沿着所述栅极材料的所述第一区和所述第二区的电场而被诱发，其中所述载流子流动沿着对应于所述半导体氧化物的所述竖直方向的第一方向；其中所述半导体氧化物为多晶的；其中所述多晶半导体氧化物的个别晶粒由晶界在外围定界；且其中所述晶界中的至少一个具有沿着第二方向延伸的部分，其中所述第二方向与所述载流子流动的所述第一方向交叉。
25.根据权利要求24所述的集成组合件，其中所述个别晶粒为立方结晶度主导的。
26.根据权利要求24所述的集成组合件，其中所述半导体氧化物主要具有立方结晶度。
27.根据权利要求24所述的集成组合件，其中所述半导体氧化物包含铟、锌和镓。
28.根据权利要求27所述的集成组合件，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比在约16到约22的范围内；
所述镓的所述金属原子百分比在约39到约45的范围内；且
所述锌的所述金属原子百分比在约37到约43的范围内。
29.根据权利要求27所述的集成组合件，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比为约19；
所述镓的所述金属原子百分比为约42；且
所述锌的所述金属原子百分比为约40。
30.根据权利要求24所述的集成组合件，其包括与所述第一导电接触件和所述第二导电接触件中的一个耦合的数字线，且包括与所述第一导电接触件和所述第二导电接触件中的另一个耦合的电荷存储装置。
31.根据权利要求30所述的集成组合件，其中：
所述半导体氧化物、所述绝缘材料的所述第一区和所述第二区；以及所述栅极材料的所述第一区和所述第二区一起形成存取装置；
所述存取装置和所述电荷存储装置一起形成存储器装置；且
所述存储器装置为存储器阵列内的许多基本上相同的存储器装置中的一个。
32.一种集成组合件，其包括：
半导体氧化物，其沿着竖直方向在第一导电接触件与第二导电接触件之间延伸；所述半导体氧化物具有沿着横截面的相对的第一侧壁表面和第二侧壁表面；
绝缘材料的邻近于所述第一侧壁表面的第一区，以及所述绝缘材料的邻近于所述第二侧壁表面的第二区；
栅极材料的邻近于所述绝缘材料的所述第一区且至少通过所述绝缘材料的所述第一区与所述第一侧壁表面间隔开的第一区，以及所述栅极材料的邻近于所述绝缘材料的所述第二区且至少通过所述绝缘材料的所述第二区与所述第二侧壁表面间隔开的第二区；
晶界，其在所述半导体氧化物内且沿着所述竖直方向延伸；所述晶界横穿所述半导体氧化物从所述第一接触件到所述第二接触件的整个长度；所述晶界通过所述半导体氧化物的第一中介部分从所述绝缘材料的所述第一区偏移，且通过所述半导体氧化物的第二中介部分从所述绝缘材料的所述第二区偏移；且
其中所述半导体氧化物内的载流子流动响应于沿着所述栅极材料的所述第一区和所述第二区的电场而被诱发，其中所述载流子流动沿着所述半导体氧化物的所述竖直方向；且其中所述半导体氧化物内的所述载流子流动在所述中介区内且基本上平行于所述晶界。
33.根据权利要求32所述的集成组合件，其中所述半导体氧化物的个别晶粒为立方结晶度主导的。
34.根据权利要求32所述的集成组合件，其中所述半导体氧化物主要具有立方结晶度。
35.根据权利要求32所述的集成组合件，其包括与所述第一导电接触件和所述第二导电接触件中的一个耦合的数字线，且包括与所述第一导电接触件和所述第二导电接触件中的另一个耦合的电荷存储装置。
36.根据权利要求35所述的集成组合件，其中：
所述半导体氧化物、所述绝缘材料的所述第一区和所述第二区；以及所述栅极材料的所述第一区和所述第二区一起形成存取装置；
所述存取装置和所述电荷存储装置一起形成存储器装置；且
所述存储器装置为存储器阵列内的许多基本上相同的存储器装置中的一个。
37.根据权利要求32所述的集成组合件，其中所述半导体氧化物包含铟、锌和镓。
38.根据权利要求37所述的集成组合件，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比在约18到约24的范围内；
所述镓的所述金属原子百分比在约47到约53的范围内；且
所述锌的所述金属原子百分比在约26到约32的范围内。
39.根据权利要求37所述的集成组合件，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比为约21；
所述镓的所述金属原子百分比为约50；且
所述锌的所述金属原子百分比为约29。
40.一种形成集成组合件的方法，其包括：
将半导体氧化物沉积在导电材料上方；所述半导体氧化物包括铟、镓和锌；所述沉积为物理气相沉积且在腔室内利用所述腔室内的环境来进行，所述环境具有在约20℃到约500℃的范围内的温度和在约1mTorr到约9mTorr的范围内的压力；沉积的半导体氧化物为多晶的；
将所述沉积的半导体氧化物图案化成竖直延伸的结构；所述竖直延伸的结构具有沿着横截面的相对的第一侧壁表面和第二侧壁表面；
沿着所述相对的第一侧壁表面和第二侧壁表面形成绝缘材料；所述绝缘材料的第一区沿着所述第一侧壁表面，且所述绝缘材料的第二区沿着所述第二侧壁表面；
沿着所述绝缘材料形成栅极材料；所述栅极材料的第一区沿着所述绝缘材料的所述第一区，且所述栅极材料的第二区沿着所述绝缘材料的所述第二区；且
其中所述半导体氧化物、所述绝缘材料的所述第一区和所述第二区以及所述栅极材料的所述第一区和所述第二区一起形成晶体管；其中所述晶体管被配置成使得沿着所述栅极材料的所述第一区和所述第二区的电场诱发所述半导体氧化物内的载流子流动，其中所述载流子流动沿着对应于所述半导体氧化物的所述竖直方向的第一方向；其中所述多晶半导体氧化物的个别晶粒由晶界在外围定界；且其中所述晶界中的至少一个具有沿着第二方向延伸的部分，其中所述第二方向与所述载流子流动的所述第一方向交叉。
41.根据权利要求40所述的方法，其中所述半导体氧化物直接沉积到所述导电材料上。
42.根据权利要求41所述的方法，其中所述导电材料包括钌和钨中的一种或两种。
43.根据权利要求40所述的方法，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比在约14到约24的范围内；
所述镓的所述金属原子百分比在约37到约47的范围内；且
所述锌的所述金属原子百分比在约35到约45的范围内。
44.根据权利要求40所述的方法，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比在约16到约22的范围内；
所述镓的所述金属原子百分比在约39到约45的范围内；且
所述锌的所述金属原子百分比在约37到约43的范围内。
45.根据权利要求40所述的方法，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比为约19；
所述镓的所述金属原子百分比为约42；且
所述锌的所述金属原子百分比为约40。
46.一种形成集成组合件的方法，其包括：
将半导体氧化物沉积在支撑材料上方；所述半导体氧化物包括铟、镓和锌；
将所述沉积的半导体氧化物图案化成竖直延伸的结构；所述竖直延伸的结构具有沿着横截面的相对的第一侧壁表面和第二侧壁表面；
沿着所述相对的第一侧壁表面和第二侧壁表面形成绝缘材料；所述绝缘材料的第一区沿着所述第一侧壁表面，且所述绝缘材料的第二区沿着所述第二侧壁表面；
沿着所述绝缘材料形成栅极材料；所述栅极材料的第一区沿着所述绝缘材料的所述第一区，且所述栅极材料的第二区沿着所述绝缘材料的所述第二区；
在形成所述绝缘材料之后，在使所述半导体氧化物的温度在至少约30分钟到小于或等于约1天的持续时间内维持在约400℃到约600℃的范围内的条件下对所述半导体氧化物退火；在所述退火之后，晶界在所述半导体氧化物内，沿着所述竖直方向延伸；所述晶界横穿所述半导体氧化物从所述半导体氧化物的上表面到所述半导体氧化物的下表面的整个长度；所述晶界通过所述半导体氧化物的第一中介部分从所述绝缘材料的所述第一区偏移，且通过所述半导体氧化物的第二中介部分从所述绝缘材料的所述第二区偏移；且
其中所述半导体氧化物、所述绝缘材料的所述第一区和所述第二区以及所述栅极材料的所述第一区和所述第二区一起形成晶体管；其中所述晶体管被配置成使得沿着所述栅极材料的所述第一区和所述第二区的电场诱发所述半导体氧化物内的载流子流动，其中所述载流子流动沿着对应于所述半导体氧化物的所述竖直方向的第一方向；所述半导体氧化物内的所述载流子流动在所述第一中介区和所述第二中介区内且基本上平行于所述晶界。
47.根据权利要求46所述的方法，其中所述沉积包括物理气相沉积、化学气相沉积和原子层沉积中的一或多种。
48.根据权利要求46所述的方法，其中所述退火是在形成所述栅极材料之后且在半导体氧化物的顶部部分暴露于腔室内部的环境时在所述腔室内进行的。
49.根据权利要求48所述的方法，其中所述环境由相对于与所述半导体氧化物的暴露顶部部分的反应呈惰性的气体组成。
50.根据权利要求48所述的方法，其中所述环境包括还原剂。
51.根据权利要求48所述的方法，其中所述环境包括氧化剂。
52.根据权利要求46所述的方法，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比在约16到约26的范围内；
所述镓的所述金属原子百分比在约45到约55的范围内；且
所述锌的所述金属原子百分比在约24到约34的范围内。
53.根据权利要求46所述的方法，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比在约18到约24的范围内；
所述镓的所述金属原子百分比在约47到约53的范围内；且
所述锌的所述金属原子百分比在约26到约32的范围内。
54.根据权利要求46所述的方法，其中所述铟、锌和镓各自存在于所述半导体氧化物中达一定的金属原子百分比，且其中：
所述铟的所述金属原子百分比为约21；
所述镓的所述金属原子百分比为约50；且
所述锌的所述金属原子百分比为约29。
CN201980076134.2A 2018-11-20 2019-11-19 具有半导体氧化物沟道材料的集成组合件和形成集成组合件的方法 Pending CN113056821A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862770081P 2018-11-20 2018-11-20
US62/770,081 2018-11-20
PCT/US2019/062269 WO2020106756A1 (en) 2018-11-20 2019-11-19 Integrated assemblies having semiconductor oxide channel material, and methods of forming integrated assemblies

Publications (1)

Publication Number Publication Date
CN113056821A true CN113056821A (zh) 2021-06-29

Family

ID=70726515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980076134.2A Pending CN113056821A (zh) 2018-11-20 2019-11-19 具有半导体氧化物沟道材料的集成组合件和形成集成组合件的方法

Country Status (5)

Country Link
US (2) US11329133B2 (zh)
EP (1) EP3884521A4 (zh)
KR (1) KR20210077003A (zh)
CN (1) CN113056821A (zh)
WO (1) WO2020106756A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605723B2 (en) * 2020-07-28 2023-03-14 Micron Technology, Inc. Transistors and memory arrays

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
WO2008126729A1 (ja) * 2007-04-06 2008-10-23 Sharp Kabushiki Kaisha 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2011216665A (ja) * 2010-03-31 2011-10-27 Sharp Corp 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法
KR101895421B1 (ko) * 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
WO2018118096A1 (en) * 2016-12-24 2018-06-28 Intel Corporation Vertical transistor devices and techniques

Also Published As

Publication number Publication date
EP3884521A1 (en) 2021-09-29
US20200161434A1 (en) 2020-05-21
EP3884521A4 (en) 2022-08-24
WO2020106756A1 (en) 2020-05-28
US20220238658A1 (en) 2022-07-28
US11329133B2 (en) 2022-05-10
KR20210077003A (ko) 2021-06-24

Similar Documents

Publication Publication Date Title
US8546236B2 (en) High performance dielectric stack for DRAM capacitor
US8679939B2 (en) Manufacturable high-k DRAM MIM capacitor structure
US8647943B2 (en) Enhanced non-noble electrode layers for DRAM capacitor cell
US20130119515A1 (en) Method for fabricating a dram capacitor having increased thermal and chemical stability
US20240074216A1 (en) Integrated Assemblies Comprising Hydrogen Diffused Within Two or More Different Semiconductor Materials, and Methods of Forming Integrated Assemblies
US8569819B1 (en) Doped electrodes for DRAM applications
US20130093051A1 (en) Asymmetric MIM Capacitor for DRAM Devices
US20220238658A1 (en) Integrated Assemblies Having Semiconductor Oxide Channel Material, and Methods of Forming Integrated Assemblies
US9318546B1 (en) Doped electrode for DRAM capacitor stack
US11335775B2 (en) Integrated assemblies and methods of forming integrated assemblies
US20130071986A1 (en) Partial etch of dram electrode
US8853049B2 (en) Single-sided non-noble metal electrode hybrid MIM stack for DRAM devices
CN112930593B (zh) 导线构造、存储器电路系统以及形成导线构造的方法
US11101218B2 (en) Integrated assemblies having metal-containing regions coupled with semiconductor regions
US20220157837A1 (en) Vertical Transistor, Integrated Circuitry, Method Of Forming A Vertical Transistor, And Method Of Forming Integrated Circuitry
CN113544856A (zh) 具有邻近导电掺杂第二半导体材料的多晶第一半导体材料的集成组合件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination