TWI724623B - 包含具有用於降低接觸電阻之摻雜物擴散阻擋超晶格層之源極與汲極區的鰭式場效電晶體及相關方法 - Google Patents

包含具有用於降低接觸電阻之摻雜物擴散阻擋超晶格層之源極與汲極區的鰭式場效電晶體及相關方法 Download PDF

Info

Publication number
TWI724623B
TWI724623B TW108141232A TW108141232A TWI724623B TW I724623 B TWI724623 B TW I724623B TW 108141232 A TW108141232 A TW 108141232A TW 108141232 A TW108141232 A TW 108141232A TW I724623 B TWI724623 B TW I724623B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor
silicon
layer
superlattice
Prior art date
Application number
TW108141232A
Other languages
English (en)
Other versions
TW202036676A (zh
Inventor
竹內秀樹
丹尼爾 康奈立
馬瑞克 海太
理查 柏頓
羅勃Ｊ 米爾斯
Original Assignee
美商安托梅拉公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/192,923 external-priority patent/US10854717B2/en
Priority claimed from US16/192,930 external-priority patent/US10580867B1/en
Application filed by 美商安托梅拉公司 filed Critical 美商安托梅拉公司
Publication of TW202036676A publication Critical patent/TW202036676A/zh
Application granted granted Critical
Publication of TWI724623B publication Critical patent/TWI724623B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

一種FINFET，其可包含一半導體鰭、該半導體鰭中隔開之源極區與汲極區及在二者間延伸之通道區，及至少一摻雜物擴散阻擋超晶格，其將該源極區與汲極區當中至少一者劃分為下部區及上部區，該上部區具有與該下部區相同的導電性及高於該下部區的摻雜物濃度。該摻雜物擴散阻擋超晶格可包含複數個堆疊之層群組，每一層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰基底半導體部份之晶格內之至少一非半導體單層。該FINFET可更包含該通道區上之一閘極。

Description

包含具有用於降低接觸電阻之摻雜物擴散阻擋超晶格層之源極與汲極區的鰭式場效電晶體及相關方法
本發明一般而言與半導體元件有關，詳細而言，本發明涉及具改良接觸組構之半導體元件及相關方法。
利用諸如增強電荷載子之遷移率(mobility)增進半導體元件效能之相關結構及技術，已多有人提出。例如，Currie等人之美國專利申請案第2003/0057416號揭示了矽、矽-鍺及鬆弛矽之應變材料層，其亦包含原本會在其他方面導致效能劣退的無雜質區(impurity-free zones)。此等應變材料層在上部矽層中所造成的雙軸向應變(biaxial strain)會改變載子的遷移率，從而得以製作較高速與／或較低功率的元件。Fitzgerald等人的美國專利申請公告案第2003/0034529號則揭示了同樣以類似的應變矽技術為基礎的CMOS反向器。
授予Takagi的美國專利第6,472,685 B2號揭示了一半導體元件，其包含夾在矽層間的一層矽與碳層，以使其第二矽層的導帶及價帶承受伸張應變(tensile strain)。這樣，具有較小有效質量(effective mass)且已由施加於閘極上的電場所誘發的電子，便會被侷限在其第二矽層內，因此，即可認定其N型通道MOSFET具有較高的遷移率。
授予Ishibashi等人的美國專利第4,937,204號揭示了一超晶格，其中包含一複數層，該複數層少於八個單層(monolayer)且含有一部份(fractional)或雙元(binary)半導體層或一雙元化合物半導體層，該複數層係交替地以磊晶成長方式生長而成。其中的主電流方向係垂直於該超晶格之各層。
授予Wang等人的美國專利第5,357,119號揭示了一矽-鍺短週期超晶格，其經由減少超晶格中的合金散射(alloy scattering)而達成較高遷移率。依據類似的原理，授予Candelaria的美國專利第5,683,943號揭示了具較佳遷移率之MOSFET，其包含一通道層，該通道層包括矽與一第二材料之一合金，該第二材料以使該通道層處於伸張應力下的百分比替代性地存在於矽晶格中。
授予Tsu的美國專利第5,216,262號揭示了一量子井結構，其包括兩個阻障區(barrier region)及夾於其間的一磊晶生長半導體薄層。每一阻障區各係由厚度範圍大致在二至六個交替之SiO2／Si單層所構成。阻障區間則另夾有厚得多之一矽區段。
在2000年9月6日線上發行的應用物理及材料科學及製程(Applied Physics and Materials Science & Processing) pp. 391 – 402中，Tsu於一篇題為「矽質奈米結構元件中之現象」(Phenomena in silicon nanostructure devices)的文章中揭示了矽及氧之半導體-原子超晶格(semiconductor-atomic superlattice, SAS)。此矽／氧超晶格結構被揭露為對矽量子及發光元件有用。其中特別揭示如何製作並測試一綠色電輝光二極體(electroluminescence diode)結構。該二極體結構中的電流流動方向是垂直的，亦即，垂直於SAS之層。該文所揭示的SAS可包含由諸如氧原子等被吸附物種(adsorbed species) 及CO分子所分開的半導體層。在被吸附之氧單層以外所生長的矽，被描述為具有相當低缺陷密度之磊晶層。其中的一種SAS結構包含1.1 nm厚之一矽質部份，其約為八個原子層的矽，而另一結構的矽質部份厚度則有此厚度的兩倍。在物理評論通訊(Physics Review Letters)，Vol. 89, No. 7 (2002年8月12日)中，Luo等人所發表的一篇題為「直接間隙發光矽之化學設計」(Chemical Design of Direct-Gap Light-Emitting Silicon)的文章，更進一步地討論了Tsu的發光SAS結構。
授予Wang等人之美國專利第7,105,895號揭示了薄的矽與氧、碳、氮、磷、銻、砷或氫的一阻障建構區塊，其可以將垂直流經晶格的電流減小超過四個十之次方冪次尺度(four orders of magnitude)。其絕緣層／阻障層容許低缺陷磊晶矽挨著絕緣層而沉積。
已公開之Mears等人的英國專利申請案第2,347,520號揭示，非週期性光子能帶間隙 (aperiodic photonic band-gap, APBG)結構可應用於電子能帶間隙工程(electronic bandgap engineering)中。詳細而言，該申請案揭示，材料參數(material parameters)，例如能帶最小值的位置、有效質量等等，皆可加以調節，以獲致具有所要能帶結構特性之新非週期性材料。其他參數，諸如導電性、熱傳導性及介電係數(dielectric permittivity)或導磁係數(magnetic permeability)，則被揭露亦有可能被設計於材料之中。
除此之外，授予Wang等人的美國專利第6,376,337號揭示一種用於製作半導體元件絕緣或阻障層之方法，其包括在矽底材上沉積一層矽及至少一另外元素，使該沉積層實質上沒有缺陷，如此實質上無缺陷的磊晶矽便能沉積於該沉積層上。作為替代方案，一或多個元素構成之一單層，較佳者為包括氧元素，在矽底材上被吸收。夾在磊晶矽之間的複數絕緣層，形成阻障複合體。
儘管已有上述方法存在，但為了實現半導體元件效能的改進，進一步強化先進半導體材料及處理技術的使用，是吾人所期望的。
一種FINFET，其可包含一半導體鰭、該半導體鰭中隔開之源極區與汲極區及在二者間延伸之通道區，及至少一摻雜物擴散阻擋超晶格，其將該源極區與汲極區當中至少一者劃分為下部區及上部區，該上部區具有與該下部區相同的導電性及高於該下部區的摻雜物濃度。該摻雜物擴散阻擋超晶格可包含複數個堆疊之層群組，每一層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰基底半導體部份之晶格內之至少一非半導體單層。該半導體元件可更包含該通道區上之一閘極。
更詳細而言，該至少一摻雜物擴散阻擋超晶格可包含分別用於該源極區與汲極區之一相應摻雜物擴散阻擋超晶格。在一示例實施例中，該上部區可被升起高於該半導體層之一上表面。此外，該下部區可包含與該上部區不同之一材料。作為示例，該下部區可包含矽且該上部區可包含矽鍺。根據另一示例，該下部區可包含矽鍺且該上部區可包含矽。
該FINFET亦可包括該上部區上之一金屬接觸。作為示例，該金屬接觸可包含鈦、鈷、鎳、鉑當中至少一者。此外，該FINFET亦可包含一半導體底材，該半導體鰭從該半導體底材垂直向上延伸，以及該半導體底材上一絕緣體，其位於該半導體鰭之相對側。同樣作為示例，該些基底半導體單層可包含矽，而該至少一非半導體單層可包含氧。
一種用於製作FINFET之方法，其可包含在一半導體鰭中形成隔開之源極區與汲極區及在二者間延伸之一通道區。該源極區與汲極區當中至少一者可被一摻雜物擴散阻擋超晶格劃分為一下部區及一上部區，該上部區具有與該下部區相同的導電性及高於該下部區的摻雜物濃度。該摻雜物擴散阻擋超晶格可包含複數個堆疊之層群組，每一層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰基底半導體部份之一晶格內之至少一非半導體單層。該方法可更包含在該通道區上形成一閘極。
更詳細而言，該源極區與汲極區可分別被一相應摻雜物擴散阻擋超晶格劃分為下部區及上部區。在一示例實施例中，該上部區可被升起高於該半導體層之一上表面。此外，該下部區可包含與該上部區不同之一材料。作為示例，該下部區可包含矽且該上部區可包含矽鍺。根據另一示例，該下部區可包含矽鍺且該上部區可包含矽。
該方法亦可包含在該上部區形成金屬接觸。作為示例，所述金屬接觸可包含鈦、鈷、鎳、鉑當中至少一者。此外，該方法亦可包含形成該半導體鰭使其從一半導體底材垂直向上延伸，以及在該半導體底材上形成一絕緣體使其位於該半導體鰭之相對側。同樣作為示例，該些基底半導體單層可包含矽，而該至少一非半導體單層可包含氧。
茲參考說明書所附圖式詳細說明示例性實施例，圖式中所示者為示例性實施例。不過，實施例可以許多不同形式實施，且不應解釋為僅限於本說明書所提供之特定示例。相反的，這些實施例之提供，僅是為了使本發明所揭示之發明內容更為完整詳盡。在本說明書及圖式各處，相同圖式符號係指相同元件，而撇號(‘)及雙撇號(‘‘)則用以標示不同實施方式中之類似元件。
一般而言，本發明涉及在源極區及汲極區內部使用經強化超晶格材料，以降低蕭特基能障高度(Schottky barrier height)，從而減少源極及汲極的接觸電阻。該強化半導體超晶格在本說明書及所附圖式中亦稱為「MST層」或「MST技術」。
詳言之，MST技術涉及進階的半導體材料，例如下文將進一步說明之超晶格25。申請人之理論認為(但申請人並不欲受此理論所束縛)，本說明書所述之超晶格結構可減少電荷載子之有效質量，並由此而帶來較高之電荷載子遷移率。有效質量之各種定義在本發明所屬技術領域之文獻中已有說明。為衡量有效質量之改善程度，申請人分別為電子及電洞使用了「導電性反有效質量張量」(conductivity reciprocal effective mass tensor)
Figure 02_image001
及
Figure 02_image003
：
Figure 02_image005
為電子之定義，且：
Figure 02_image007
為電洞之定義，其中f為費米-狄拉克分佈(Fermi-Dirac distribution)，EF為費米能量(Fermi energy)，T為溫度，E(k,n)為電子在對應於波向量k及第n個能帶狀態中的能量，下標i及j係指直交座標x，y及z，積分係在布里羅因區(Brillouin zone，B.Z.)內進行，而加總則是在電子及電洞的能帶分別高於及低於費米能量之能帶中進行。
申請人對導電性反有效質量張量之定義為，一材料之導電性反有效質量張量之對應分量之值較大者，其導電性之張量分量 (tensorial component)亦較大。申請人再度提出理論(但並不欲受此理論所束縛)認為，本說明書所述之超晶格可設定導電性反有效質量張量之值，以增進材料之導電性，例如電荷載子傳輸之典型較佳方向。適當張量項數之倒數，在此稱為導電性有效質量(conductivity effective mass)。換句話說，若要描述半導體材料結構的特性，如上文所述，在載子預定傳輸方向上計算出電子／電洞之導電性有效質量，便可用於分辨出較佳之材料。
申請人已辨識出可用於半導體元件之改進材料或結構。更具體而言，申請人所辨識出之材料或結構所具有之能帶結構，其電子及／或電洞之適當導電性有效質量之值，實質上小於對應於矽之值。這些結構除了有較佳遷移率之特點外，其形成或使用之方式，亦使其得以提供有利於各種不同元件類型應用之壓電、焦電及／或鐵電特性，下文將進一步討論之。
參考圖1及圖2，所述材料或結構是超晶格25的形式，其結構在原子或分子等級上受到控制，且可應用原子或分子層沉積之已知技術加以形成。超晶格25包含複數個堆疊排列之層群組45a～45n，如圖1之概要剖視圖所示。
如圖所示，超晶格25之每一層群組45a～45n包含複數個堆疊之基底半導體單層46，其界定出各別之基底半導體部份46a～46n與其上之一能帶修改層50。為清楚呈現起見，該能帶修改層50於圖1中以雜點表示。
如圖所示，該能帶修改層50包含一非半導體單層，其係被拘束在相鄰之基底半導體部份之一晶格內。「被拘束在相鄰之基底半導體部份之一晶格內」一語，係指來自相對之基底半導體部份46a～46n之至少一些半導體原子，透過該些相對基底半導體部份間之非半導體單層50，以化學方式鍵結在一起，如圖2所示。一般而言，此一組構可經由控制以原子層沉積技術沉積在半導體部份46a～46n上面之非半導體材料之量而成為可能，這樣，可用之半導體鍵結位置便不會全部(亦即非完全或低於100%之涵蓋範圍)被連結至非半導體原子之鍵結佔滿，下文將進一步討論之。因此，當更多半導體材料單層46被沉積在一非半導體單層50上面或上方時，新沉積之半導體原子便可填入該非半導體單層下方其餘未被佔用之半導體原子鍵結位置。
在其他實施方式中，使用超過一個此種非半導體單層是可能的。應注意的是，本說明書提及非半導體單層或半導體單層時，係指該單層所用材料若形成於主體，會是非半導體或半導體。亦即，一種材料(例如矽)之單一單層所顯現之特性，並不必然與形成於主體或相對較厚層時所顯現之特性相同，熟習本發明所屬技術領域者當可理解。
申請人之理論認為(但申請人並不欲受此理論所束縛)，能帶修改層50與相鄰之基底半導體部份46a～46n，可使超晶格25在平行層之方向上，具有較原本為低之電荷載子適當導電性有效質量。換一種方向思考，此平行方向即正交於堆疊方向。該能帶修改層50亦可使超晶格25具有一般之能帶結構，同時有利地發揮作為該超晶格垂直上下方之多個層或區域間之絕緣體之作用。
再者，此超晶格結構亦可有利地作為超晶格25垂直上下方多個層之間之摻雜物及／或材料擴散之阻擋。因此，這些特性可有利地允許超晶格25為高K值介電質提供一界面，其不僅可減少高K值材料擴散進入通道區，還可有利地減少不需要之散射效應，並改進裝置行動性，熟習本發明所屬技術領域者當可理解。
本發明之理論亦認為，包含超晶格25之半導體元件可因為較原本為低之導電性有效質量，而享有較高之電荷載子遷移率。在某些實施方式中，因為本發明而實現之能帶工程，超晶格25可進一步具有對諸如光電元件等尤其有利之實質上之直接能帶間隙。
超晶格25亦可在一上部層群組45n上方包含一頂蓋層52。該頂蓋層52可包含複數個基底半導體單層46。該頂蓋層52可包含基底半導體的2個至100個單層之間，且較佳者為10至50個單層之間。
每一基底半導體部份46a～46n可包含由 IV 族半導體、 III-V 族半導體及 II-VI 族半導體所組成之群組中選定之一基底半導體。當然， IV 族半導體亦包含 IV-IV 族半導體，熟習本發明所屬技術領域者當可理解。更詳細而言，該基底半導體可包含，舉例而言，矽及鍺當中至少一者。
每一能帶修改層50可包含由，舉例而言，氧、氮、氟、碳及碳-氧所組成之群組中選定之一非半導體。該非半導體亦最好具有在沈積下一層期間保持熱穩定之特性，以從而有利於製作。在其他實施方式中，該非半導體可為相容於給定半導體製程之另一種無機或有機元素或化合物，熟習本發明所屬技術領域者當能理解。更詳細而言，該基底半導體可包含，舉例而言，矽及鍺當中至少一者。
應注意的是，「單層(monolayer)」一詞在此係指包含一單一原子層，亦指包含一單一分子層。亦應注意的是，經由單一單層所提供之能帶修改層50，亦應包含層中所有可能位置未完全被佔據之單層(亦即非完全或低於100%之涵蓋範圍)。舉例來說，參照圖2之原子圖，其呈現以矽作為基底半導體材料並以氧作為能帶修改材料之一4／1重複結構。氧原子之可能位置僅有一半被佔據。
在其他實施方式及／或使用不同材料的情況中，則不必然是二分之一的佔據情形，熟習本發明所屬技術領域者當能理解。事實上，熟習原子沈積技術領域者當能理解，即便在此示意圖中亦可看出，在一給定單層中，個別的氧原子並非精確地沿著一平坦平面排列。舉例來說，較佳之佔據範圍是氧的可能位置有八分之一至二分之一被填滿，但在特定實施方式中其他佔據範圍亦可使用。
由於矽及氧目前廣泛應用於一般半導體製程中，故製造商將能夠立即應用本說明書所述之材質。原子沉積或單層沉積亦是目前廣泛使用之技術。因此，依照本發明之結合超晶格25之半導體元件，可立即加以採用並實施，熟習本發明所屬技術領域者當能理解。
申請人之理論認為(但申請人並不欲受此理論所束縛)，對一超晶格而言，例如所述矽／氧超晶格，矽單層之數目理想應為七層或更少，以使該超晶格之能帶在各處皆為共同或相對均勻，以實現所欲之優點。圖1及圖2所示之矽／氧 4／1重複結構，已經過模型化以表示電子及電洞在X方向上之較佳遷移率。舉例而言，電子(就主體矽而言具等向性)之計算後導電性有效質量為0.26，而X方向上的4／1 矽／氧超晶格之計算後導電性有效質量則為0.12，兩者之比為0.46。同樣的，在電洞之計算結果方面，主體矽之值為0.36，該4／1 矽／氧超晶格之值則為0.16，兩者之比為0.44。
雖然此種方向上優先(directionally preferential)之特點可有利於某些半導體元件，其他半導體元件亦可得益於遷移率在平行於層群組之任何方向上更均勻之增加。電子及電洞兩者之遷移率同時增加，或僅其中一種電荷載子遷移率之增加，亦皆可有其好處，熟習本發明所屬技術領域者當可理解。
超晶格25之4／1 矽／氧實施方式之較低導電性有效質量，可不到非超晶格25者之導電性有效質量之三分之二，且此情形就電子及電洞而言皆然。當然，超晶格25可更包括至少一種類型之導電性摻雜物在其中，熟習本發明所屬技術領域者當能理解。
茲另參考圖3說明依照本發明之具有不同特性之超晶格25’之另一實施方式。在此實施方式中，其重複模式為3／1／5／1。更詳細而言，最底下的基底半導體部份46a’有三個單層，第二底下的基底半導體部份46b’則有五個單層。此模式在整個超晶格25’重複。每一能帶修改層50’可包含一單一單層。就包含矽／氧之此種超晶格25’ 而言，其電荷載子遷移率之增進，係獨立於該些層之平面之定向。圖3中其他元件在此未提及者，係與前文參考圖1所討論者類似，故不再重複討論。
在某些元件實施方式中，其超晶格之每一基底半導體部份可為相同數目之單層之厚度。在其他實施方式中，其超晶格之至少某些基底半導體部份可為相異數目之單層之厚度。在另外的實施方式中，其超晶格之每一基底半導體部份可為相異數目之單層之厚度。
圖4A-4C呈現使用密度功能理論(Density Functional Theory, DFT)計算出之能帶結構。在本發明所屬技術領域中廣為習知的是，DFT通常會低估能帶間隙之絕對值。因此，間隙以上的所有能帶可利用適當之「剪刀形更正」(scissors correction)加以偏移。不過，能帶的形狀則是公認遠較為可靠。縱軸之能量應從此一角度解釋之。
圖4A呈現主體矽 (以實線表示)及圖1之4／1 矽／氧超晶格25 (以虛線表示)兩者由迦碼點(G)計算出之能帶結構。圖中該些方向係指該4／1 矽／氧結構之單位晶格(unit cell)而非指矽之一般單位晶格，雖然圖中之方向(001)確實對應於一般矽單位晶格之方向(001)，並因此而顯示出矽導帶最小值之預期位置。圖中方向(100)及方向(010)係對應於一般矽單位晶格之方向(110)及方向(-110)。熟習本發明所屬技術領域者當可理解，圖中之矽能帶係被摺疊收攏，以便在該4／1 矽／氧結構之適當反晶格方向(reciprocal lattice directions)上表示。
由圖中可見，與主體矽相較，該4／1 矽／氧結構之導帶最小值係位於G點，而其價帶最小值則出現在方向(001)上布里羅因區之邊緣，吾人稱為Z點之處。吾人亦可注意到，與矽之導帶最小值曲率比較下，該4／1 矽／氧結構之導帶最小值之曲率較大，此係因額外氧層引入之微擾(perturbation)造成能帶分裂(band splitting)之故。
圖4B呈現主體矽(實線)及該4／1 矽／氧超晶格25 (虛線)兩者由Z點計算出之能帶結構。此圖描繪出價帶在方向(100)上之增加曲率。
圖4C呈現主體矽(實線)及圖3之5／1／3／1 矽／氧超晶格25’ (虛線)兩者由迦碼點及Z點計算出之能帶結構之曲線圖。由於該5／1／3／1 矽／氧結構之對稱性，在 方向(100)及方向(010)上計算出之能帶結構是相當的。因此，在平行於各層之平面中，亦即垂直於堆疊方向(001)上，導電性有效質量及遷移率可預期為等向性。請注意，在該5／1／3／1 矽／氧之實施例中，導帶最小值及價帶最大值兩者皆位於或接近Z點。
雖然曲率增加是有效質量減少的一個指標，但適當的比較及判別可經由導電性反有效質量張量之計算而進行。此使得本案申請人進一步推論，該5／1／3／1超晶格25’實質上應為直接能帶間隙。熟習本發明所屬技術領域者當可理解，光躍遷(optical transition)之適當矩陣元素(matrix element)是區別直接及間接能帶間隙行為之另一指標。
前文已說明示例性MST材料之結構與形成，以下說明可有利地使用前述MST材料提供具鄰近摻雜物(proximate dopants)之金屬-矽接觸之半導體元件及其製作方法之不同實施例。作為背景說明，在常規的半導體元件中，電子在半導體(例如矽)和導電金屬「互連件」(interconnects)之間轉移，互連件將電荷在半導體元件間轉移。半導體和金屬之間的電阻會增加所需能量，並降低使用元件之電路所執行之運算和其他功能的最大速度。因此，讓此電阻最小化是有利的。
當電子在金屬和半導體(例如矽)間移轉時，電子會遇到位能阻障(potential barrier)。該阻障通常稱為「蕭特基能障」(Schottky barrier)。電子或是具有足夠動能(kinetic energy)直接克服蕭特基能障，或是具有較低動能之電子可經由量子機械穿隧(quantum mechanical tunneling)效應在金屬和半導體間傳遞。所述穿隧在空間上更有可能比蕭特基能障薄。降低阻障的一種常規方法是增加電場。較高濃度的離子化雜質(「摻雜物」)通常會產生較高的電場，從而提高穿隧機率、增加金屬與半導體間的電子通量(electron flux)，從而降低有效電阻。然而，除了增加電場之外，高濃度的雜質亦可透過減少緊鄰(immediately adjacent to)金屬-半導體界面之半導體之有效能帶間隙(effective band gap)(及經由其他化學作用)而額外降低蕭特基能障本身。此效果在密度功能理論的計算中是明顯的。
舉例而言，在MST薄膜中提供之氧插入(Oxygen insertion, OI)層(或其他非半導體層)，可因捕捉摻雜物而促成較低的蕭特基能障及／或較薄的阻障。密度功能理論計算顯示，OI層可為特定摻雜原子(dopant atoms)有利取代OI層的一或二個原子層內部的矽原子做準備。透過捕捉緊鄰(例如由一或二個原子層隔開)金屬-半導體界面之摻雜物，OI層有助於在緊鄰金屬-半導體界面提供相對較高濃度的摻雜物，從而增加電場並同時降低蕭特基能障。
除了捕捉摻雜物，OI層亦可透過捕捉點缺陷(point defects)來固定摻雜物，否則點缺陷將有助於摻雜物擴散。因此，雖然接近金屬-半導體層之OI層可捕捉緊鄰其界面之摻雜物，但離該界面較遠卻仍接近該界面的額外OI層則可捕捉點缺陷，以免摻雜物從該界面擴散出去。因此，具有多於一個，例如兩個、三個或四個，接近界面之OI層有其好處。
一般而言，本說明書所述實施例，係利用靠近金屬-半導體界面之一個或多個氧插入(「OI」或「MST」)層，結合非常靠近(例如比1 nm更近)該金屬-矽界面之高離子化(例如，超過1021 /cm3 ，或矽晶格中2％結晶位置) 雜質(例如硼、磷、砷、銻、銦或鎵)。舉例而言，所述金屬包括鋁、鎢、鎳、鈦、銅、鈷、銦、金、鉑、鉺、鐿，及這些金屬中的任何一種與矽或鍺的化合物。
由於OI層可有利地以摻雜原子取代一或二個原子層遠的矽原子，因此OI層與金屬-半導體界面間的最有利間距(separation)是一或二個原子層寬，以允許高濃度摻雜物的捕捉直到及緊鄰金屬-半導體界面處。但其他間距亦可提供好處，例如三或四個原子層寬。此外，除了此第一氧插入層，包含額外的氧插入層亦可有好處。
此方法之示例繪示於圖15中的圖500，其中：Si=矽原子；M=金屬原子(例如鈦)；O=氧原子；D=摻雜原子(例如硼)。圖中所示之氧原子為氧插入層之一部分，其中氧與相鄰矽原子鍵合。雖然OI層中必然存在氧原子，但亦可額外存在氮原子，其未示於圖中。氮的存在可有益於諸如摻雜物的捕捉或OI層之熱安定性。
同樣地，圖中所示之摻雜物取代了晶格中的矽原子，而非佔據「間隙」(interstitial)位置或在摻雜物叢(dopant clusters)中，前述態樣的摻雜物無助於半導體中的自由載子。雖然圖中繪示了替代性摻雜物，但在金屬-半導體界面附近被捕捉之高濃度摻雜物，可降低具交替原子組構(alternate atomic configurations)的蕭特基能障。為便於說明起見，摻雜物在圖中之位置僅為示意呈現。受到氧原子的特定原子組構及原子的局部鍵合影響，摻雜原子的實際分佈將是部分隨機的。圖中所示之組構代表原子與金屬-半導體界面之距離，而不是原子在層中的特定位置。圖中所示之組構如下： (a)  OI層與金屬接觸，捕捉OI層下方的摻雜物； (b)  OI層與金屬間以一個矽原子層隔開，捕捉OI層上下方的摻雜物； (c)  OI層與金屬間以二個原子層隔開，捕捉OI層上下方的摻雜物； (d)  OI層與金屬間以三個原子層隔開，捕捉OI層上下方的摻雜物，但在此例中未到達金屬界面本身； (e)  OI層與金屬間以四個原子層隔開，捕捉OI層上下方的摻雜物，但在此例中未到達金屬界面本身。
除該些組構外，亦可使用包含多個OI層之額外組構，例如一層與金屬-半導體界面以二個矽層隔開，以及一額外層以額外的四個原子層隔開。所述複數層可在金屬-半導體界面捕捉摻雜物，並額外在該金屬-半導體界面下方捕捉摻雜物，前者可促進化學蕭特基能障降低及較高電場，後者主要透過較高電場而有所貢獻。本說明書所述實施方式一般而言由存在於金屬-半導體界面附近的一層，結合高濃度摻雜物所定義，但並未排除額外的層或不靠近OI層之摻雜原子。額外OI層的具體優點是，這些額外層可增加結構安定性，例如阻止氧從最接近金屬-半導體界面的層流失，或捕捉點缺陷，其若未被捕捉將造成摻雜原子從靠近金屬-半導體界面之區域流失。
茲參考圖5，前述超晶格結構可有利地用於半導體元件中，以透過應用前述原理提供降低之源極／汲極接觸電阻。在常規的半導體製程中，減少金屬與半導體之接觸面積需要較低的接觸電阻率(例如ρc >1E-8 ohm.cm2 )。接觸電阻率係由二個參數決定，其為： ND ：金屬／半導體界面處之活性摻雜物濃度(active dopant concentration)；及 ΦFBo ：金屬／半導體界面處之蕭特基能障高度 此外，不同金屬之金屬-半導體蕭特基能障高度是被「釘扎(pinned)」的。另外，界面絕緣體可取決於厚度、能帶間隙和介電係數，而將費米能階(Fermi level)「去釘扎(de-pin)」。
在圖5所示之半導體元件100(FET)中，一摻雜物擴散阻擋超晶格125(例如前文參考圖1-4C所述者)有利地用於提升表面摻雜物濃度，以防止擴散進該元件之通道區130，從而在原位(in-situ)摻雜磊晶處理期間允許較高的ND 。更詳細而言，如圖所示，元件100包含一半導體層或底材101、形成於該半導體層中隔開的源極區與汲極區102、 103及在二者間延伸之通道區130。如圖所示，摻雜物擴散阻擋超晶格125延伸通過源極區102，將其劃分為下源極區104及上源極區105，並延伸通過汲極區103，將其劃分為下汲極區106及上汲極區107。
摻雜物擴散阻擋超晶格125在概念上亦可視為源極區102中的源極摻雜物擴散阻擋超晶格、汲極區103中的汲極摻雜物擴散阻擋超晶格，及通道區130下方之本體摻雜物擴散阻擋超晶格，然而在此組構中，這三者都是透過在整個底材101上進行MST材料之單一地毯式沉積作為連續薄膜所提供。如前所述，位於摻雜物阻擋超晶格125上方的半導體材料(上源極區／上汲極區105、107和通道區130被定義於其中)，可在摻雜物阻擋超晶格125上磊晶生長為厚的超晶格頂蓋層或主體半導體層(bulk semiconductor layer)。在圖示實施例中，上源極區／上汲極區105、107可分別與此半導體層之一上表面齊平(即其被植入該層內)。
因此，上源極區／上汲極區105、107可有利地具有與下源極區／下汲極區104、106相同之導電性，但較高之摻雜物濃度。在圖示實施例中，上源極區／上汲極區105、107與下源極區／下汲極區104、106為用於N通道元件之N型，但該些區亦可為用於P通道元件之P型(此亦適用於本說明書所述其他組構)。表面摻雜物可透過諸如離子植入而引入。然而，摻雜物擴散因擴散阻擋超晶格125的MST薄膜材料而減少，因其捕捉了離子植入所引入之促成摻雜物擴散之點缺陷／間隙。
如圖所示，半導體元件100更包含通道區130上一閘極108。如圖所示，該閘極包含閘極絕緣層109與閘電極110。圖中示例亦提供側壁間隔物111。
茲參考圖6，如圖所示，根據另一示例性實施例之半導體元件200(FET)包含半導體層或底材201、隔開的源極區與汲極區202、203及在二者間延伸之通道區230。如圖所示，在該實施例中，源極擴散阻擋超晶格225s延伸通過源極區202，將源極區劃分為下源極區204及上源極區205。同樣地，汲極擴散阻擋超晶格225d延伸通過汲極區203，將汲極區劃分為下汲極區206及上汲極區207。換一種方向思考，此例之上源極區與上汲極區205、207皆被升起高於半導體層201之上表面，且沒有超晶格在源極區與汲極區202、203間(即閘極208下方)延伸，不像圖5所示。如圖所示，閘極208包含閘極絕緣層209與閘電極210，而閘極側壁間隔物211亦可被提供。
在此實施方式中，上源極區／上汲極區205、207中的表面摻雜物，可透過選擇性生長MST薄膜接著原位形成摻雜磊晶薄膜而引入。同樣地，源極／汲極摻雜物擴散阻擋超晶格225s、225b之MST材料可有利地幫助防止摻雜物擴散至通道區230中，從而獲得前文所指之較高表面摻雜物濃度。
茲參考圖7A-7C說明另一示例性實施例，圖5所示之半導體元件100可對其進行額外處理步驟，以藉由控制界面絕緣體(interfacial insulator)之厚度及組成而進行蕭特基能障高度調節。在傳統金屬接觸中，太厚的源極／汲極絕緣體會因高穿隧電阻(tunneling resistance)而導致高接觸電阻率。然而，超晶格125'可有利地為費米能階去釘扎及穿隧電阻提供期望的非半導體(例如氧)劑量控制。如圖7A所示，在通道區130'上形成閘極108'後，氮、碳或氟之共植入(co-implantation)可進一步調節絕緣體的組成以降低介電係數(例如將碳和氟用於低k值ILD膜以調節二氧化矽之組成)。超晶格125'之MST薄膜可有效地將該些元素聚積在表面區中。應注意的是，在某些實施例中，氮和碳可以氣態形式(例如N2 回火或CO、CH4 回火)結合至矽表面中，而非透過共植入。
接著可進行熱處理及金屬沉積(圖7B-7C)。所述熱處理使摻雜物擴散阻擋超晶格125'之非半導體單層中的非半導體原子(在此示例中為氧)向上移動，其與金屬反應以在上源極區及上汲極區與金屬沉積形成之金屬層142'、143'相鄰部分之間，形成相應的源極與汲極接觸絕緣界面140'、141'。換言之，由於氧原子從源極區和汲極區中的超晶格125'分離並向上移動，以形成接觸絕緣界面140'、141'，因此隔開下／上源極區104'、105'及下／上汲極區106'、107'之定義出之超晶格層不復存在(見圖7B)。
根據一示例性實施例，可在範圍約+200〜400C的溫度中進行約10分鐘之Co/Co0.75 Ti0.25 (2奈米)金屬沉積，以形成源極與汲極接觸絕緣界面140’、141’及金屬層142’、143’。此外，在某些實施方式中，可進行一額外金屬沉積(例如鈷)以在半導體元件100’中形成上源極／上汲極金屬接觸層144’、145’。
茲參考圖8，說明與半導體元件200相似之另一示例性實施例。如圖所示，在此示例中，源極與汲極摻雜物擴散阻擋超晶格225s’, 225d’可有利地透過異質磊晶薄膜集成(hetero-epitaxial film integration)提供蕭特基能障高度調節。更詳細而言，下源極區與下汲極區204’, 206’包含與上源極區與上汲極區205'、207'不同之一材料。在此示例中，下源極區與下汲極區204'、206’為矽，上源極區與上汲極區205’、207’為SiGeC，但在其他實施例中亦可使用其他材料。
由於MST材料可有效集成異質磊晶半導體材料，因此將碳(1-2%)結合矽或矽上矽鍺(SiGe on Si)可誘發正導帶偏移(positive conduction band offset)。更詳細而言，此為可有效降低蕭特基能障高度之SiGeC/MST/n+矽結構。
茲另參考圖9說明另一相似半導體元件200’’，其可透過集成異質磊晶薄膜集成有利地提供蕭特基能障高度調節。在圖示實施例中，半導體層／底材201’’為矽鍺，下源極區／下汲極區204’’、206’’為P+矽鍺。此外，上源極區／上汲極區205’’、207’’亦為矽，且上源極區／上汲極區上分別形成相應的鉑接觸層242’’、243’’。上源極區／上汲極區205’’、207’’可形成在相對薄的磊晶矽層中(例如2-5奈米)。同樣地，MST材料可有效集成異質磊晶半導體材料，而受到應變之矽鍺上矽(Si on SiGe)(或鍺)可有利地誘發負價帶偏移(negative valence band offset)。因此，如圖所示之s-Si/MST/p+ SiGe結構亦可有效降低蕭特基能障高度。
茲另參考圖10，前述平面FET組構中的某些組構亦可有利地在垂直半導體元件中實施。如圖所示，該示例FINFET 300包含半導體層或底材301(例如矽)、位於該底材上之絕緣層350(例如二氧化矽)，及一個或多個半導體鰭351從該底材穿過該絕緣層垂直向上延伸。
隔開的源極區與汲極區302、303形成於每一半導體鰭351中，通道區330在二者間延伸。源極摻雜物擴散阻擋超晶格325s延伸通過源極區302，將源極區劃分為下源極區304及上源極區305，而汲極摻雜物擴散阻擋超晶格325d延伸通過汲極區303，將汲極區劃分為下汲極區306及上汲極區307。與圖6之實施例相似，與下源極區／下汲極區304、306(N+)相比，上源極區／上汲極區305、307具有相同導電性及較高摻雜物濃度(N++)。此外，上源極區／上汲極區305、307被升起高於半導體鰭351之上表面。換言之，超晶格325s、325d可形成在超晶格鰭351頂部，而上源極區／上汲極區305、307可磊晶生長於相應的超晶格上。在這方面，上源極區／上汲極區305、307可植入摻雜物，或如前述為原位摻雜磊晶層。
如圖所示，FINFET 300亦包含閘極308，其上覆於鰭351之通道區330。如圖所示，閘極308包含閘極絕緣層309及該閘極絕緣層上之閘電極310。
根據另一示例性實施例，可使用類似前述參考圖7A-7C之方法製作FINFET 300'，亦即其包含熱處理及金屬沉積，以在上源極區／上汲極區305'、307'與金屬層342'、 343'(例如CoTix )之間分別界定出源極／汲極絕緣層340'、341'。在某些實施例中，亦可在下金屬層342’、343’上形成上金屬層344’、345’(例如鈷)。同樣地，熱處理將使源極／汲極摻雜物阻擋超晶格層中的非半導體原子向上移動，因此在最終的FINFET 300’中，不會有超晶格留在上源極區／上汲極區305’、307’及下源極區／下汲極區304’、306’之間。同樣地，此方法可有利地藉由控制界面絕緣體340’、341’之厚度和組成，對蕭特基能障高度進行調節。
茲另參考圖13，其提供與前述圖8所示實施例相似之FINFET 300’’，其中源極與汲極摻雜物阻擋超晶格325s’’、325d’’有利地透過異質磊晶薄膜集成提供蕭特基能障高度調節。詳細而言，下源極區與下汲極區304’’、306’’包含與上源極區與上汲極區305’’、307’’不同之一材料。在此示例中，下源極區與下汲極區304’’、306’’為矽，上源極區與上汲極區305’’、307’’為SiGeC，但在其他實施例中亦可使用其他材料。此外，在圖示實施例中，下金屬層342’’、343’’為鈦，上金屬層344’’、345’’為鈷。
在圖14所示之又另一實施例中，與圖9所示實施例相似之FINFET 300’’’亦可透過異質磊晶薄膜集成有利地提供蕭特基能障高度調節。在圖示實施例中，半導體鰭351’’’為矽鍺，下源極區／下汲極區304’’’、306’’’為P+矽鍺。此外，上源極區／上汲極區305’’’、307’’’為矽，且上源極區／上汲極區上分別形成相應的鉑接觸層342’’’、343’’’。同樣地，上源極區／上汲極區305’’’、307’’’ 可形成在相對薄的磊晶矽層中(例如2-5奈米)。
在前述示例中，摻雜物阻擋超晶格呈現於所繪元件中的源極區與汲極區中。但應注意的是，在某些實施例中，源極區與汲極區都不須設有摻雜物阻擋超晶格。換言之，在某些實施例中，摻雜物阻擋超晶格可僅存在於源極區或汲極區其中一者。
此外，茲參考圖16，在某些實施例中，摻雜物阻擋超晶格可被結合至本體接觸(body contact)中及／或源極區／汲極區中，以提供降低之本體接觸電阻。在圖示實施例中，半導體元件400(此處為平面FET)包含半導體層或底材401、半導體層401中隔開的源極區與汲極區402、403(其在此示例中具有相對輕摻雜之源極／汲極延伸部404、405)及在二者間延伸之通道區430，與位於通道區上且具有側壁間隔物411之閘極408。與前文所述相似，閘極408包含閘極絕緣層409與閘電極410。如圖所示，半導體元件400可更包含位於半導體層401中的本體接觸420，其包括一本體接觸摻雜物擴散阻擋超晶格425，其延伸穿過本體接觸，將本體接觸劃分為第一本體接觸區421及第二本體接觸區422。與前文所述相似，第二本體接觸區422具有與第一本體接觸區421相同的導電性及更高的摻雜物濃度。同樣地，本體接觸摻雜物擴散阻擋超晶格425可與前述超晶格結構相似，且第一與第二本體接觸區421、422所用材料及內部摻雜物濃度，亦可與前述相似，以提供期望的接觸電阻降低。
圖17所示之另一示例性元件400’提供類似的組構，其具有背側本體接觸420’而非圖16所示之頂側或前側本體接觸420。其他元件在此未提及者，與前文參考圖16所討論者類似，故不再贅述。應注意的是，在背側的實施方式中，第一和第二區421'、422'係相對於元件400中的第一和第二區421、422垂直翻轉，因為它們位於元件400'的相對側。
茲參考圖18說明另一示例性接觸結構500，其亦可用於源極／汲極、本體或其他接觸的某些實施，以提供降低之蕭特基能障高度，從而減少接觸電阻。接觸500形成在半導體層501中。如圖所示，接觸包含一個或多個氧單層550，其被拘束在半導體層501之相鄰半導體部份546a、546b之晶格內。氧單層550與半導體層501之表面隔開一至四個單層的距離(圖示實施例中的半導體部份546b繪示的間距是四個單層)。此外，金屬層531(其可包含與前述相同之金屬)形成於氧單層550上方之半導體層501之表面上。接觸500可形成於半導體層或底材521上。
作為示例，半導體部份546b(即介於氧單層550與金屬層531間)內部的摻雜物濃度可為1x1021 atoms/cm3 或更高(但較低濃度亦可用於不同實施例)。換一種方向思考，在一示例性組構中，相當於矽晶格中大約2%結晶位置(crystalline sites)的摻雜物濃度，可有利地被摻雜原子佔據。這是基於最大距離範圍的估計，在此範圍內，氧單層可直接捕捉足夠靠近金屬的摻雜物(例如硼)以直接降低接觸之蕭特基能障，而非減少擴散，但又能保留具摻雜原子的體線(bulk-line)環境之習知摻雜金屬-半導體界面，及可實現好處之最小摻雜物濃度。
熟習本發明所屬技術領域者將受益於本說明書揭示之內容及所附圖式而構思出各種修改及其他實施方式。因此，應了解的是，本發明不限於本說明書所述之特定實施方式，且相關修改及實施方式均落入以下申請專利範圍所界定之範疇。
21、21’:底材 25、25’:超晶格 45a~45n、45a’~45n’:層群組 46、46’:基底半導體單層 46a~46n、46a’~46n’:基底半導體部份 50、50’:能帶修改層 52、52’:頂蓋層 100、200、200’’、400、400’:半導體元件 101、201、201’’、301、401、521:半導體層或底材 102、102’、202、202’、202’’、302、402:源極區 103、103’、203、203’、203’’、303、403:汲極區 104、104’、204、204’、204’’、304、304’、304’’、304’’’:下源極區 105、105’、205、205’、205’’、305、305’、305’’、305’’’:上源極區 106、106’、206、206’、206’’、306、306’、306’’、306’’’:下汲極區 107、107’、207、207’、207’’、307、307’、307’’、307’’’:上汲極區 108、108’、208、208’、208’’、308、408:閘極 109、209、309、409:閘極絕緣層 110、110’、210、210’、210’’、310、410:閘電極 111、111’、211、211’、211’’、411:側壁間隔物 125、125’:摻雜物擴散阻擋超晶格 130、130’、230’、330、430:通道區 140’、141’:接觸絕緣界面 142’、143’、531:金屬層 144’:上源極金屬接觸層 145’:上汲極金屬接觸層 225d、225d’、325d、325d’’:汲極摻雜物擴散阻擋超晶格 225s、225s’、325s、325s’’:源極摻雜物擴散阻擋超晶格 242’’、243’’:接觸層 300、300’、300’’、300’’’:FINFET 340’:源極絕緣層 341’:汲極絕緣層 342’、342’’、343’、343’’:下金屬層 344’、344’’、345’、345’’:上金屬層 350:絕緣層 351、351’、351’’’:半導體鰭 404:源極延伸部 405:汲極延伸部 420、420’:本體接觸 421、421’:第一本體接觸區 422、422’:第二本體接觸區 425:本體接觸摻雜物擴散阻擋超晶格 500:接觸結構 501:半導體層 546a、546b:半導體部份 550:氧單層
圖1為依照一示例實施例之半導體元件用超晶格之放大概要剖視圖。
圖2為圖1所示超晶格之一部份之透視示意原子圖。
圖3為依照另一示例實施例之超晶格放大概要剖視圖。
圖4A為習知技術之主體矽及圖1-2所示之4／1 矽／氧超晶格兩者從迦碼點(G)計算所得能帶結構之圖。
圖4B為習知技術之主體矽及圖1-2所示之4／1 矽／氧超晶格兩者從Z點計算所得能帶結構之圖。
圖4C為習知技術之主體矽及圖3所示之5／1／3／1 矽／氧超晶格兩者從G點與Z點計算所得能帶結構之圖。
圖5為包含摻雜物擴散阻擋超晶格之半導體元件概要剖視圖，所述摻雜物擴散阻擋超晶格隔開源極區與汲極區，以提供降低之源極與汲極接觸電阻。
圖6為包含源極區與汲極區之半導體元件概要剖視圖，所述源極區與汲極區被相應摻雜物擴散阻擋超晶格隔開，以提供降低之源極與汲極接觸電阻。
圖7A-7C繪示一種用於製作半導體元件之方法之一系列概要剖視圖，該半導體元件包含臨時源極與汲極超晶格層，以藉由控制界面絕緣體(interfacial insulator)之形成提供蕭特基能障高度調節(Schottky barrier height modulation)。
圖8-9為示例性半導體元件之概要剖視圖，該半導體元件包含被相應超晶格隔開之源極區與汲極區並具有相異之上部與下部半導體源極／汲極材料與金屬接觸區。
圖10為FINFET之透視圖，所述FINFET包含源極區與汲極區，其被相應超晶格隔開並提供降低之源極與汲極接觸電阻。
圖11為圖10之FINFET沿A-A線之剖視圖。
圖12為圖10所示FINFET之另一實施方式沿A-A線之剖視圖，該FINFET使用類似圖7A-7C所示之方法形成。
圖13及圖14為圖10所示FINFET之另一實施方式沿A-A線之剖視圖，其包含分別與圖8及圖9之元件相似之源極與汲極組構。
圖15為一系列原子尺度示意圖，其繪示之方法中來自圖1-4C所示之MST薄膜之非半導體插入層可用於提供金屬-半導體接觸，其具有可減少圖5-14實施例之蕭特基能障高度之鄰近摻雜物(proximate dopants)。
圖16為根據一示例性實施例之包含本體接觸之半導體元件概要剖視圖，所述本體接觸具有摻雜物擴散阻擋超晶格以提供降低之接觸電阻。
圖17為根據一示例性實施例之包含背側本體接觸(back side body contact)之半導體元件概要剖視圖，所述背側本體接觸具有摻雜物擴散阻擋超晶格以提供降低之接觸電阻。
圖18為根據一示例性實施例之可用於減少接觸電阻之替代接觸結構剖視圖。
300:FINFET
301:半導體層或底材
302:源極區
303:汲極區
304:下源極區
305:上源極區
306:下汲極區
307:上汲極區
308:閘極
309:閘極絕緣層
310:閘電極
325s:源極摻雜物擴散阻擋超晶格
325d:汲極摻雜物擴散阻擋超晶格
330:通道區

Claims (22)

  1. 一種FINFET，其包括：一半導體鰭；該半導體鰭中隔開之源極區與汲極區及在二者間延伸之一通道區；至少一摻雜物擴散阻擋超晶格，其將該源極區與汲極區當中至少一者劃分為一下部區及一上部區，該上部區具有與該下部區相同的導電性及高於該下部區的摻雜物濃度；該摻雜物擴散阻擋超晶格包含複數個堆疊之層群組，每一層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰基底半導體部份之一晶格內之至少一非半導體單層；及該通道區上之一閘極。
  2. 如申請專利範圍第1項之FINFET，其中該至少一摻雜物擴散阻擋超晶格包含分別用於該源極區與汲極區之一相應摻雜物擴散阻擋超晶格。
  3. 如申請專利範圍第1項之FINFET，其中該上部區被升起高於該半導體鰭之一上表面。
  4. 如申請專利範圍第1項之FINFET，其中該下部區包含與該上部區不同之一材料。
  5. 如申請專利範圍第4項之FINFET，其中該下部區包含矽；且其中該上部區包含矽鍺。
  6. 如申請專利範圍第4項之FINFET，其中該下部區包含矽鍺；且其中該上部區包含矽。
  7. 如申請專利範圍第1項之FINFET，其更包括該上部區上之一金屬接觸。
  8. 如申請專利範圍第7項之FINFET，其中該金屬接觸包含鈦、鈷、鎳、鉑當中至少一者。
  9. 如申請專利範圍第1項之FINFET，其更包括一半導體底材，該半導體鰭從該半導體底材垂直向上延伸，以及該半導體底材上一絕緣體，其位於該半導體鰭之相對側。
  10. 如申請專利範圍第1項之FINFET，其中該些基底半導體單層包含矽。
  11. 如申請專利範圍第1項之FINFET，其中該至少一非半導體單層包含氧。
  12. 一種用於製作一FINFET之方法，該方法包括：在一半導體鰭中形成隔開之源極區與汲極區及在二者間延伸之一通道區，該源極區與汲極區當中至少一者被一摻雜物擴散阻擋超晶格劃分為一下部區及一上部區，該上部區具有與該下部區相同的導電性及高於該下部區的摻雜物濃度；該摻雜物擴散阻擋超晶格包含複數個堆疊之層群組，每一層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰基底半導體部份之一晶格內之至少一非半導體單層；及在該通道區上形成一閘極。
  13. 如申請專利範圍第12項之方法，其中該源極區與汲極區分別被一相應摻雜物擴散阻擋超晶格劃分為下部區及上部區。
  14. 如申請專利範圍第12項之方法，其中該上部區被升起高於該半導體鰭之一上表面。
  15. 如申請專利範圍第12項之方法，其中該下部區包含與該上部區不同之一材料。
  16. 如申請專利範圍第15項之方法，其中該下部區包含矽；且其中該上部區包含矽鍺。
  17. 如申請專利範圍第15項之方法，其中該下部區包含矽鍺；且其中該上部區包含矽。
  18. 如申請專利範圍第12項之方法，其更包括在該上部區上形成一金屬接觸。
  19. 如申請專利範圍第18項之方法，其中該金屬接觸包含鈦、鈷、鎳、鉑當中至少一者。
  20. 如申請專利範圍第12項之方法，其更包括形成該半導體鰭使其從一半導體底材垂直向上延伸，以及在該半導體底材上形成一絕緣體使其位於該半導體鰭之相對側。
  21. 如申請專利範圍第12項之方法，其中該些基底半導體單層包含矽。
  22. 如申請專利範圍第12項之方法，其中該至少一非半導體單層包含氧。
TW108141232A 2018-11-16 2019-11-13 包含具有用於降低接觸電阻之摻雜物擴散阻擋超晶格層之源極與汲極區的鰭式場效電晶體及相關方法 TWI724623B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/192,923 2018-11-16
US16/192,923 US10854717B2 (en) 2018-11-16 2018-11-16 Method for making a FINFET including source and drain dopant diffusion blocking superlattices to reduce contact resistance
US16/192,930 US10580867B1 (en) 2018-11-16 2018-11-16 FINFET including source and drain regions with dopant diffusion blocking superlattice layers to reduce contact resistance
US16/192,930 2018-11-16

Publications (2)

Publication Number Publication Date
TW202036676A TW202036676A (zh) 2020-10-01
TWI724623B true TWI724623B (zh) 2021-04-11

Family

ID=69005812

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108141232A TWI724623B (zh) 2018-11-16 2019-11-13 包含具有用於降低接觸電阻之摻雜物擴散阻擋超晶格層之源極與汲極區的鰭式場效電晶體及相關方法

Country Status (4)

Country Link
EP (1) EP3871270A1 (zh)
CN (1) CN113228300A (zh)
TW (1) TWI724623B (zh)
WO (1) WO2020102283A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631584B1 (en) * 2021-10-28 2023-04-18 Atomera Incorporated Method for making semiconductor device with selective etching of superlattice to define etch stop layer
US11721546B2 (en) 2021-10-28 2023-08-08 Atomera Incorporated Method for making semiconductor device with selective etching of superlattice to accumulate non-semiconductor atoms

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273299A1 (en) * 2003-06-26 2006-12-07 Rj Mears, Llc Method for making a semiconductor device including a dopant blocking superlattice
US20100059737A1 (en) * 2008-09-05 2010-03-11 Krishna Kumar Bhuwalka Tunnel Field-Effect Transistors with Superlattice Channels
US20130292690A1 (en) * 2012-05-02 2013-11-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
TWI506787B (zh) * 2011-12-23 2015-11-01 Intel Corp 在鍺主動層下方有擴散障壁層之半導體裝置
US20170213913A1 (en) * 2016-01-22 2017-07-27 Samsung Electronics Co., Ltd. Semiconductor device
US9953874B2 (en) * 2016-04-28 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs
TWI639184B (zh) * 2016-02-09 2018-10-21 格羅方德半導體公司 在源極／汲極區中具有擴散阻擋層的設備

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210679A (ja) 1985-03-15 1986-09-18 Sony Corp 半導体装置
US5216262A (en) 1992-03-02 1993-06-01 Raphael Tsu Quantum well structures useful for semiconductor devices
US5357119A (en) 1993-02-19 1994-10-18 Board Of Regents Of The University Of California Field effect devices having short period superlattice structures using Si and Ge
US5561302A (en) 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US6376337B1 (en) 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
JP3443343B2 (ja) 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
GB9905196D0 (en) 1999-03-05 1999-04-28 Fujitsu Telecommunications Eur Aperiodic gratings
US20020100942A1 (en) 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6831292B2 (en) 2001-09-21 2004-12-14 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
US20060292765A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Method for Making a FINFET Including a Superlattice
US7928425B2 (en) * 2007-01-25 2011-04-19 Mears Technologies, Inc. Semiconductor device including a metal-to-semiconductor superlattice interface layer and related methods
US20110215299A1 (en) * 2010-03-08 2011-09-08 Mears Technologies, Inc. Semiconductor device including a superlattice and dopant diffusion retarding implants and related methods
US9059292B2 (en) * 2012-08-02 2015-06-16 International Business Machines Corporation Source and drain doping profile control employing carbon-doped semiconductor material
US9722046B2 (en) * 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
US9728598B2 (en) * 2015-04-07 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having barrier layer to prevent impurity diffusion
CN107771355B (zh) * 2015-05-15 2022-01-14 阿托梅拉公司 具有超晶格和在不同深度处的穿通停止(pts)层的半导体装置和相关方法
CN107785261A (zh) * 2016-08-26 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US10134876B2 (en) * 2017-03-31 2018-11-20 Globalfoundries Inc. FinFETs with strained channels and reduced on state resistance

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273299A1 (en) * 2003-06-26 2006-12-07 Rj Mears, Llc Method for making a semiconductor device including a dopant blocking superlattice
US20100059737A1 (en) * 2008-09-05 2010-03-11 Krishna Kumar Bhuwalka Tunnel Field-Effect Transistors with Superlattice Channels
TWI506787B (zh) * 2011-12-23 2015-11-01 Intel Corp 在鍺主動層下方有擴散障壁層之半導體裝置
US20130292690A1 (en) * 2012-05-02 2013-11-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20170213913A1 (en) * 2016-01-22 2017-07-27 Samsung Electronics Co., Ltd. Semiconductor device
TWI639184B (zh) * 2016-02-09 2018-10-21 格羅方德半導體公司 在源極／汲極區中具有擴散阻擋層的設備
US9953874B2 (en) * 2016-04-28 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs

Also Published As

Publication number Publication date
WO2020102283A1 (en) 2020-05-22
TW202036676A (zh) 2020-10-01
CN113228300A (zh) 2021-08-06
EP3871270A1 (en) 2021-09-01

Similar Documents

Publication Publication Date Title
TWI709238B (zh) 用於製作具有降低接觸電阻之半導體元件之方法
US10580866B1 (en) Semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance
US10580867B1 (en) FINFET including source and drain regions with dopant diffusion blocking superlattice layers to reduce contact resistance
TWI730501B (zh) 用於製作具有降低接觸電阻之鰭式場效電晶體之方法
TWI761725B (zh) 具有包含用於限制摻雜物之氧插入層之金屬半導體接點的半導體元件及相關方法
US10847618B2 (en) Semiconductor device including body contact dopant diffusion blocking superlattice having reduced contact resistance
US10818755B2 (en) Method for making semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance
US10854717B2 (en) Method for making a FINFET including source and drain dopant diffusion blocking superlattices to reduce contact resistance
US10840335B2 (en) Method for making semiconductor device including body contact dopant diffusion blocking superlattice to reduce contact resistance
TWI724623B (zh) 包含具有用於降低接觸電阻之摻雜物擴散阻擋超晶格層之源極與汲極區的鰭式場效電晶體及相關方法
TWI731470B (zh) 包含具有降低接觸電阻之本體接觸摻雜物擴散阻擋超晶格的半導體元件及相關方法
TWI734257B (zh) 包含用於降低接觸電阻之源極/汲極摻雜物擴散阻擋超晶格的半導體元件及相關方法
TWI747377B (zh) 設有含超晶格之突陡接面區之半導體元件及相關方法
TW202105726A (zh) 設有含超晶格之突陡接面區之可變電容器及相關方法
TW202105725A (zh) 設有含分隔超晶格之突陡接面區之可變電容器及相關方法
TW202105727A (zh) 設有含分隔超晶格之突陡接面區之半導體元件及相關方法