TWI636530B - 晶片封裝結構及其製造方法 - Google Patents

晶片封裝結構及其製造方法 Download PDF

Info

Publication number
TWI636530B
TWI636530B TW106140493A TW106140493A TWI636530B TW I636530 B TWI636530 B TW I636530B TW 106140493 A TW106140493 A TW 106140493A TW 106140493 A TW106140493 A TW 106140493A TW I636530 B TWI636530 B TW I636530B
Authority
TW
Taiwan
Prior art keywords
frame
wafer
filling material
filler
redistribution circuit
Prior art date
Application number
TW106140493A
Other languages
English (en)
Other versions
TW201838103A (zh
Inventor
鄭惟元
李正中
鄭少斐
陳文龍
Original Assignee
財團法人工業技術研究院
創智智權管理顧問股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院, 創智智權管理顧問股份有限公司 filed Critical 財團法人工業技術研究院
Priority to CN201711431906.9A priority Critical patent/CN108695265A/zh
Priority to US15/856,069 priority patent/US20180294202A1/en
Application granted granted Critical
Publication of TWI636530B publication Critical patent/TWI636530B/zh
Publication of TW201838103A publication Critical patent/TW201838103A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

提供一種晶片封裝結構及其製造方法。上述晶片封裝結構包括設置在晶片周圍的框架、填入於晶片和框架之間空隙的填充材以及覆蓋於晶片、框架和填充材之上的保護層。其中填充材的楊氏模數分別小於晶片的楊氏模數、框架的楊氏模數和保護層的楊氏模數。

Description

晶片封裝結構及其製造方法
本揭露是有關於一種封裝結構，且特別是有關於一種晶片封裝結構及其製造方法。
半導體封裝的方式分為陶瓷封裝和樹脂封裝兩種方式。陶瓷封裝具有防潮性佳、壽命長，但成本費用高；樹脂封裝具有成本低、產量大且性能符合市場需求，故目前是以樹脂封裝為主。一般樹脂封裝用之高分子材料有環氧樹脂(Epoxy)、聚醯亞胺(Polyimide; PI)、酚醛樹脂(Phenolics)、矽氧樹脂(Silicones)等。這四種材料中，除散熱量大的動力元件必須用成本較高的矽氧樹脂外，大部分都採用環氧樹脂。使用在封裝膠中的環氧樹脂有雙酚A系(Bisphenol-A)、酚醛環氧樹脂(Novolac epoxy)、環狀脂肪族環氧樹脂(Cyclicaliphatic epoxy)、環氧化丁二烯(epoxydized butadiene)等。目前使用的半導體封裝材料以磷甲酚醛的多環性環氧樹脂(O-Creso Novolac Epoxy Resin; CNE)為主。
但是，對於面板級封裝製程，在模封後，因模封材料熱膨脹係數和晶片以及基板的熱膨脹係數不同，易造成封裝體的翹曲(warpage)，進而造成不易進行後續的取下製程與導致可靠度不佳之問題。此外，若使用高黏度模封材料，因封裝製程所造成之熱變形與殘留應力，使得位於晶片側邊的模封材料易產生剝離(peeling)的問題。
本揭露一實施例提供一種晶片封裝結構包括重佈線路層、晶片、框架、填充材和保護層。其中，重佈線路層具有一上表面。晶片設置於重佈線路層之上表面上，並電性連接重佈線路層。框架設置於重佈線路層之上表面上，且環繞晶片。填充材設置於重佈線路層之上表面上，且位於框架和晶片之間。保護層覆蓋於晶片、框架和填充材之上。填充材的楊氏模數分別小於晶片、框架和保護層的楊氏模數，且填充材之填充厚度至少為保護層厚度之1.5倍。
本揭露另一實施例提供一種晶片封裝結構包括重佈線路層、晶片、框架、填充材和保護層。其中，重佈線路層具有一上表面。晶片設置於重佈線路層之上表面上，並電性連接重佈線路層。框架設置於重佈線路層之上表面上，且環繞晶片。低黏度的填充材設置於重佈線路層之上表面上，且位於框架和晶片之間。保護層覆蓋於晶片、框架和填充材之上。填充材的楊氏模數分別小於晶片、框架和保護層的楊氏模數。
依照另一實施例，填充材的熱膨脹係數小於30 ppm/˚C。
依照另一實施例，填充材上表面的高度低於或等於晶片上表面的高度。
依照另一實施例，填充材的熱膨脹係數小於該框架與該保護層的熱膨脹係數。
依照另一實施例，填充材包括位於晶片底表面至重佈線路層上表面之間的第一填充材，和位於晶片側面至框架之間的第二填充材。
依照另一實施例，第一填充材的流動性小於或等於第二填充材的流動性。
依照另一實施例，第一填充材的黏度大於或等於第二填充材的黏度。
依照另一實施例，保護層的材料包括金屬、陶瓷或熱固性環氧樹脂。
依照另一實施例，框架的材料包括金屬、陶瓷或熱固性環氧樹脂。
本揭露一實施例也提供一種晶片封裝結構的製造方法包括形成重佈線路層，然後在重佈線路層上接合多個晶片。接著，在重佈線路層上形成多個環繞晶片的框架，再於框架與晶片間的空隙中填入填充材。在晶片、框架和填充材之上形成保護層後，依照所需進行單體化製程。
為讓本揭露的內容能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
承上所述，本揭露一實施例提供一種晶片封裝結構及其製造方法。此晶片封裝結構在晶片周圍設置框架結構，然後在晶片和框架結構之間填充具有較低楊氏模數(Young’s modulus)及較低熱膨脹係數(Coefficient of thermal expansion；CTE)的填充材。因此，可以減少封裝體中不同材料間的殘留熱應力，並進而解決上述習知翹曲與剝離的問題。
在下面的敘述中，將會介紹上述之晶片封裝結構的例示結構與其例示之製造方法。為了容易瞭解所述實施例之故，下面將會提供不少技術細節。當然，並不是所有的實施例皆需要這些技術細節。同時，一些廣為人知之結構或元件，僅會以示意的方式在附圖中繪出，以適當地簡化附圖內容。 [ 晶片封裝結構 ]
圖1A-1C是依照本揭露一實施例的一種晶片封裝結構的示意圖，其中圖1A為晶片及框架配置方式的俯視圖，圖1B-1C為圖1A中切線I-I’的剖面結構圖。請參考圖1A-1C，晶片封裝結構包括重佈線路層120、晶片130、框架140、填充材150和保護層160。
重佈線路層120具有相對之一底表面和一上表面。多個晶粒或晶片(chip) 130配置在重佈線路層(Redistribution layer; RDL) 120之上表面上，晶片130透過重佈線路層120上表面上之接點而電性連接至重佈線路層120。多個框架140配置在重佈線路層120之上表面上，每個晶片130的四周均配置框架140，每個框架140環繞晶片130但並未直接接觸晶片130。各框架140彼此連接而整體形成一個類似棋盤格的連續結構。在完成晶片封裝結構之後，可沿著各框架140的位置設置切割道(sawing lane) 190，於後續製程依照需求將連結的整體框架140切割開來而將晶片130分開來。
在圖1B中，重佈線路層120包括交替疊置的多層介電層與多層導電層，例如可為4層或8層結構。該重佈線路層120結構的厚度例如約為30-60 μm，而其楊氏模數約為6 Gpa。在重佈線路層120於設置晶片130側的相對側，亦即在重佈線路層120之底表面設置多個凸塊180。凸塊180透過重佈線路層120底表面上之接觸墊而電性連接至重佈線路層120。由於框架140設置在晶片130周圍以環繞晶片130，填充材150則填充在框架140之內以及框架140與晶片130之間，並填滿由保護層160、框架140、晶片130和重佈線路層120所界定之空間，也就是說填充材150位於保護層160、框架140、晶片130和重佈線路層120之間。保護層160則設置在晶片130、框架140和填充材150之上。
在圖1B中，框架140和填充材150的高度可以和晶片130等高，以提供後續保護層一個較為平坦的底部。依照一實施例，晶片130的厚度可為 5-200 μm或100-150 μm。但是，框架140的高度沒有特別的限制，可以略低於或高於晶片130的高度。類似地，填充材150的高度主要由框架140的高度來決定，可以分別大致等於或略低於框架140的高度。
依照一實施例，填充材150的厚度至少為保護層厚度之1.5倍，例如可為1.5、1.6、1.7、1.8、1.9或2倍以上。依照一實施例，填充材150之最大填充厚度與該保護層厚度之比例為2倍以上。
依照另一實施例，填充材150的楊氏模數均小於晶片130、框架140和保護層160的楊氏模數，亦即填充材150的硬度均小於晶片130、框架140和保護層160的硬度。依照另一實施例，填充材150的熱膨脹係數小於30 ppm/˚C，填充材150的熱膨脹係數小於其周圍之框架140與其上之保護層160的熱膨脹係數，故填充材150搭配其周圍之框架140與其上之保護層160之整體設計可以有效地減少殘留熱應力，解決封裝體翹曲的問題。依照另一實施例，填充材150乃以低黏度填充膠材所形成，而框架140是以黏度較高之可固化膠材(黏度約為10,000 – 500,000 mPa·s)所形成，其中低黏度填充膠材的黏度低於可固化膠材的黏度。舉例而言，填充材150的黏度在25°C時為2,000~20,000 mPa·s。
依照本案一些實施例，填充材150可以是由低黏度填充膠材固化後的絕緣性固化填充膠材，低黏度填充膠材例如可為熱固性環氧樹脂材料(Epoxy)、聚丙烯酸酯(polyacrylate)或聚醯亞胺(polyimide)。依照本案一些實施例，填充材150也可以是非導電膠(non-conductive paste, NCP)、非導電膜(non-conductive film, NCF)或流動性或半流動性的底填材料(underfill materials)。
本案實施例中以低黏度熱膨脹係數填充材150作為位於晶片間與晶片框架間的應力緩衝層，以解決習知位於晶片130側邊的模封材料因晶片130的側邊應力而易產生剝離的問題。本案實施例透過形成框架並填入填充材之製程，並且搭配使用合適材料，利用例如擋牆膠材、填膠材料、保護層膜封材料等的選配與結構設計，降低傳統膜封製程累積之應力，改善基板翹曲、分層、剝離或是破裂等問題。
依照本案另一些實施例，形成框架140的材料包括金屬、陶瓷或熱固性環氧樹脂，而保護層160的材料也包括金屬、陶瓷或熱固性環氧聚合物材料。依照本案另一些實施例，框架140和保護層160可使用相同材料，以有效分散熱應力的作用處，減少殘留熱應力的集中度。上述框架140界定填充材150的填充範圍與/或高度(厚度)，而保護層160可以協助導熱、提供阻擋水氣和氧氣、防靜電及抗撓曲等功能。
因為一般做為模封材料的樹脂材料當中，通常會加入大量的氧化矽微粒做為填料(fillers)，以增加模封材料的硬度達到保護晶片的功效。所以，當框架140、填充材150和保護層160皆使用類似模封材料的熱固性環氧樹脂時，填充材150的材料幾乎不含填料或含少量的填料，使填充材150的楊氏模數(亦即材料的硬度)變得較低，相較於所使用之類似模封材料的熱固性環氧樹脂時，填充材150所用環氧樹脂中之填料(例如氧化矽微粒)的含量少於框架140和保護層160材料中所含填料(例如氧化矽微粒)的含量。例如，當填充材150使用氧化矽微粒為填料時，氧化矽微粒的平均粒徑可大約為0.6 – 10 μm，氧化矽微粒的含量可約為50 – 65 wt%。
在圖1C中，為了可以更容易在晶片130底部和重佈線路層120之間填入填充材，可以選擇在晶片130底部和重佈線路層120之間空隙先填入第一填充材150a，再於晶片130側壁和框架140之間填入第二填充材150b。也就是說，第一填充材150a填在晶片130底部(主動表面)和重佈線路層120上表面之間，而第二填充材150b填在晶片130側壁和框架140之間。依照本案實施例，第一填充材150a的材料與第二填充材150b的材料不相同。例如第一填充材150a的材料不含填料或較少填料而第二填充材150b的材料含較多填料。或者，第一填充材150a的黏度小於第二填充材150b的黏度，亦即第一填充材150a的流動性大於第二填充材150b的流動性。因為晶片130底部和重佈線路層120之間的空隙較小，因此要使用黏度較小(亦即流動性較大)的第一填充材150a才比較容易順利地填入。類似地，若框架140、第一填充材150a、第二填充材150b和保護層160皆為熱固性環氧樹脂時，氧化矽填料的含量為第一填充材150a中氧化矽填料的含量為最少，第二填充材150b中氧化矽填料的含量次之，然後是保護層160中氧化矽填料的含量為最多。上述第一填充材150a的厚度可為45-60 μm，第二填充材150b的厚度可為60-250 μm。圖1C中其它部分和圖1B類似，因此不再重複敘述之。
圖2A-2C是依照本揭露一實施例的一種晶片封裝結構的示意圖，其中圖2A為晶片及框架配置方式的俯視示意圖，圖2B-2C為圖2A中切線II-II’的剖面結構示意圖。參見圖2A-2B，其晶片封裝結構的配置與相對位置類似於圖1A-1B中所示之晶片封裝結構的配置，除了框架及保護層的配置有所不同。在圖2A-2B中，每個晶片(chip) 230的四周均配置一個獨立的框架240，每個框架240環繞晶片230但並未直接接觸晶片230。而框架240之間間隔開來互不接觸。相似地，重佈線路層220包括交替疊置的多層介電層與多層導電層，凸塊280配置於重佈線路層220底表面上，透過重佈線路層220底表面上之接觸墊而電性連接至重佈線路層220。填充材250則填充在框架240和晶片230之間。由於框架240設置在晶片230周圍環繞晶片230而框架240之間間隔開來互不接觸，後續形成的保護層260則設置在晶片230、框架240和填充材250之上並且填滿相鄰框架240之間的間隔242。填充材250則填於框架240之內，填滿框架240、晶片230、保護層260和重佈線路層220所界定之空間，也就是說填充材250位於保護層260、框架240、晶片230和重佈線路層220之間。在完成晶片封裝結構之後，可沿著相鄰框架240之間的間隔242處設置所需的切割道 290，依照需求將晶片230分開來。
在圖2B中，因為框架240在此是分開的獨立結構，而不是如圖1B的框架140為連續結構，所以兩相鄰晶片230之間會有兩道框架240，在兩道框架240之間形成間隔242。填充材250則填充在框架240和晶片230之間的空隙中以及晶片230和重佈線路層220之間的空隙中，但並不會填在相鄰框架240之間的間隔242處。保護層260設置在晶片230、框架240和填充材250之上，並且填在相鄰框架240之間的間隔242之中。圖2B中其他部分和圖1B類似，不再重複敘述之。
和圖1C類似，在圖2C中，也可以在晶片230底部和重佈線路層220之間的空隙中先填入第一填充材250a，再於晶片230側壁和框架240之間填入第二填充材250b。也就是說，第一填充材250a填在晶片230底部(主動表面)和重佈線路層220上表面之間，而第二填充材250b填在晶片230側壁和框架240之間。圖2C中其它部分和圖2B類似，因此不再重複敘述之。
由上述實施例可知，在晶片和框架之間以及晶片和重佈線路層之間都填入低黏度的填充膠材來做為應力緩衝層，使各層應力的分佈方式呈現應力梯度(stress gradient)的分佈方式。因此，可以讓應力分散不會過集中，並提升元件的整體可靠度。此外，若對填充材的熱膨脹係數和楊氏模數繼續調整，也有機會發展出具有可撓性的封裝體。
圖3A-3H顯示晶片及框架的其他可能配置方式的俯視圖。在圖3A-3H中，為了簡化圖式起見，只有標出晶片330、框架340和框架340中的開口345之相對位置而省略填充材與保護層。除了上述圖1A和2A所示之晶片及框架的配置方式外，還可以有其他許多種的配置方式，以有效地分散熱應力。在圖3A-3H中列出其中幾種可能。例如在圖3A中，例如以兩個晶片330為一封裝單元，框架340配置在每一單元的四周彼此連接形成連續的格狀結構。而在圖3B中，也是兩個晶片330為一封裝單元，每個框架340呈現雙格形狀而環繞配置於每一封裝單元的每個晶片330之四周，但是每一封裝單元的框架340彼此之間相隔開來並未相連。
在圖3C-3H中，展示框架340之其他更多種的配置方式，其共通特點為框架340至少具有一個開口345，而框架340以非連續的形式環繞各封裝單元。開口345的寬度必須夠窄，使得填充材不會自開口345中溢出，但是氣體可以從開口345中洩出，減少填充材中留下氣泡的可能性。
在圖3C中，其框架340的配置方式基本上類似於圖1A之框架140之配置方式，框架340設置環繞在每一晶片330的四周。但是圖1A連續相連的框架140在圖3C中變更為等距、均等但斷續的框架340。也就是說，可以視為變更圖1A連續相連的框架140使其具有缺口/開口345，而使連續相連的框架結構變為斷續的框架結構。在圖3D中，可以看到是以2x2陣列之4個晶片330為一封裝單元，框架340為等距、均等但斷續的框架結構而設置在每一單元之四周。在圖3E中，則以縱向排列之每一欄的6個晶片330為一封裝單元，框架340為等距、均等但斷續的框架結構設置在每一單元之四周。在圖3F-3G中，框架340則是等距、均等但斷續的框架結構，但以同心方形套環的方式設置，只是圖3G中在較外圍的位置配置框架結構的設置密度較高或相距配置距離較近而已。在圖3H中，框架340除了以同心方形套環的方式設置之外，還加了一個十字型的設置。從圖3A-3H可知，這些框架340的配置方式可依整體封裝需求或產品應力緩衝的要求而設計，並不僅限於本案實施例所繪示特定的圖形所限制。 [ 晶片封裝結構的製造方法 ]
接下來，介紹上述晶片封裝結構的製造方法。首先以圖1B中晶片結構為例，在圖4A-4E顯示圖1B中晶片封裝結構的一種製造流程剖面結構示意圖。在圖4A中，在載板或基板110上形成重佈線路層120。依據實施例，形成重佈線路層120包括依序形成交替疊置的多層介電層與多層導電層。重佈線路層120的形成方法基本可包括例如先沉積再圖案化絕緣介電層，在絕緣介電層中形成開口後填入金屬插塞，接著，再於絕緣層上沉積並圖案化金屬層，形成金屬線路。然後，依照所需重複上述絕緣層和金屬層的步驟數次，達成改變晶片130線路接點位置的目的。而所形成的重佈線路層120之最上層導電層形成有多個接點且重佈線路層120最底層導電層形成有接觸墊。將多個晶粒或晶片130配置在重佈線路層120之上表面上，然後使晶片130與重佈線路層120的接點接合，使晶片130透過重佈線路層120上表面上之接點而電性連接至重佈線路層120。接合晶片130與重佈線路層120的方法例如可為焊接。
在圖4B中，在晶片130的周圍形成多個框架140，使框架140位於重佈線路層120之上表面上。如前面所述，框架140的高度沒有特別的限制，可以低於、等於或高於晶片130的高度。當框架140的材料為熱固化環氧樹脂時，其形成方法例如可為列印、噴塗等方法或乾膜製程，然後再進行熱固化的步驟。當框架140的材料為陶瓷或金屬時，框架140也可以是預先形成的，再放置於各晶片130之四周。
然後在圖4C中，在晶片130和框架140之間的空隙中填入填充材150。如前面所述，填充材150的高度可以低於或等於晶片130或框架140的高度。若是圖1C中的晶片封裝結構，在此步驟中則需先填入第一填充材150a，填滿晶片130底部到重佈線路層120之間的空隙後，再填入第二填充材150b。填充材150、第一填充材150a和第二填充材150b的填入法，例如可將低黏度填充膠材或低黏度模製材料以滴入填充法(drop-fill)或是噴塗法填入到框架140與晶片130之間，然後再進行固化製程使低黏度填充膠材或低黏度模製材料固化即可。
在圖4D中，可使用例如滾筒將由支撐膜170所支撐之保護層160滾壓貼合在晶片130、框架140和填充材150上。在此步驟中，若為圖2A中的晶片封裝結構，保護層260亦會填入相鄰框架240之間的間隔242之內。
在圖4E中，移除支撐膜170與基板110，然後在重佈線路層120設置晶片130側的相對側，亦即在重佈線路層120之底表面配置多個凸塊180。之後，將凸塊180接合固定至重佈線路層120，可以透過例如回火焊接製程，將凸塊180固定至重佈線路層120，而使凸塊180透過重佈線路層120底表面上之接觸墊而電性連接至重佈線路層120。至此大致完成整個晶圓級晶片封裝結構的製造，後續可更進行晶圓切割製程，將前述晶圓級晶片封裝結構沿著切割道切割為各個獨立的封裝單元。上述支撐膜170的楊氏模數小於完成封裝結構後的保護層160的楊氏模數。支撐膜170的材料包括金屬、陶瓷或熱固性環氧樹脂。其他部分因為在前面[晶片封裝結構]中都有相關的詳細敘述，因此不再重複敘述之。
[模擬實驗]
接著將對上述翹曲及剝離問題進行模擬比較實驗。
在晶圓級封裝結構翹曲問題的實驗中，將針對傳統封裝結構和類似於圖1A-1B中的封裝結構進行模擬實驗。在傳統封裝結構中，沒有使用圖1B中的填充材150，亦即圖1B中的框架140、填充材150與保護層160所佔區域是由傳統模製材料所佔據。模擬實驗假設傳統封裝結構和圖1B封裝結構中之保護層160所用的材料均為相同的環氧樹脂，圖1B封裝結構中之填充材150所用的材料乃是低黏度環氧樹脂，且為了讓保護層160能具備熱穩定性與低吸濕性，一般採取包含雙環戊二烯(dicyclopentadiene)和萘(naphthalene)結構的三官能基環氧樹脂。模擬實驗假設基板為厚度0.7mm和直徑370mm的康寧玻璃A1，基板上膠材的總厚度為250μm。加熱溫度為150℃，加熱時間為0.5-2小時。根據熱應力模擬實驗結果，傳統封裝結構基板的中心點到邊緣翹曲後的高度差高達9.2mm，但是圖1B的封裝結構翹曲後的高度差只有0.8mm。
在元件可靠度實驗中，熱翹曲分析(thermal warpage analysis)所使用的分析結構為三層重佈線路層，使用環氧成型模料封裝，假設晶片厚度範圍為100 – 250 μm，在125 ˚C下加熱24 – 48小時。結果傳統封裝結構其晶片側邊應力高達14 MPa，但是類似圖1B之封裝結構其晶片側邊應力只有1.8 MPa。
綜上所述，本揭露實施例因為使用楊氏模數較低與熱膨脹係數較低的低黏度填充材來填充晶片和框架之間的空隙，取代原先所用的高楊氏模數的模製材料或高熱膨脹係數材料，因此可以大幅減少殘留的熱應力，改善熱循環後封裝體翹曲的問題，更可以改善位於晶片側邊模封材料的剝離問題。此外，因為填充材採用較低黏度的材料，使填充製程容易，可提高製程產量。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
110、210‧‧‧基板
120、220‧‧‧重佈線路層
130、230、330‧‧‧晶片
140、240、340‧‧‧框架
150、250‧‧‧填充材
150a、250a‧‧‧第一填充材
150b、250b‧‧‧第二填充材
160、260‧‧‧保護層
170‧‧‧支撐膜
180、280‧‧‧凸塊
190、290‧‧‧切割道
242‧‧‧間隔
345‧‧‧開口
圖1A-1C是依照本揭露一實施例的一種晶片封裝結構的示意圖，其中圖1A為晶片及框架配置方式的俯視圖，圖1B-1C為圖1A中切線I-I’的剖面結構圖。
圖2A-2C是依照本揭露一實施例的一種晶片封裝結構的示意圖，其中圖2A為晶片及框架配置方式的俯視圖，圖2B-2C為圖2A中切線II-II’的剖面結構圖。
圖3A-3H顯示晶片及框架的其他可能配置方式的俯視圖。
圖4A-4E顯示圖1B中晶片封裝結構的一種製造流程剖面結構示意圖。

Claims (20)

  1. 一種晶片封裝結構，包括：重佈線路層，其中該重佈線路層具有一上表面；晶片，設置於該重佈線路層之該上表面上並電性連接該重佈線路層；框架，設置於該重佈線路層之該上表面上且環繞該晶片；填充材，設置於該重佈線路層之該上表面上且位於該框架和該晶片之間；以及保護層，覆蓋於該晶片、該框架和該填充材之上，其中該填充材的楊氏模數分別小於該晶片、該框架和該保護層的楊氏模數，且該填充材的熱膨脹係數小於該保護層的熱膨脹係數。
  2. 如請求項1所述的晶片封裝結構，其中該填充材的黏度在25℃時為2,000~20,000mPa．s。
  3. 如請求項1所述的晶片封裝結構，其中該填充材之填充厚度至少為該保護層厚度之1.5倍。
  4. 如請求項1所述的晶片封裝結構，其中該填充材的熱膨脹係數小於30ppm/℃。
  5. 如請求項1所述的晶片封裝結構，其中該填充材上表面的高度低於或等於該晶片上表面的高度。
  6. 如請求項1所述的晶片封裝結構，其中該填充材的熱膨脹係數小於該框架的熱膨脹係數。
  7. 如請求項1所述的晶片封裝結構，其中該填充材包括位於該晶片底表面至該重佈線路層之該上表面之間的第一填充材，和位於該晶片側面至該框架之間的第二填充材。
  8. 如請求項7所述的晶片封裝結構，其中該第一填充材的流動性大於或等於該第二填充材的流動性。
  9. 如請求項7所述的晶片封裝結構，其中該第一填充材的黏度小於或等於該第二填充材的黏度。
  10. 如請求項1所述的晶片封裝結構，其中該保護層的材料包括金屬、陶瓷或熱固性環氧樹脂。
  11. 如請求項1所述的晶片封裝結構，其中該框架的材料包括金屬、陶瓷或熱固性環氧樹脂。
  12. 一種晶片封裝結構的製造方法，包括：形成一重佈線路層；接合多個晶片於該重佈線路層上；形成多個框架於該重佈線路層上並分別環繞至少該些晶片之一；填入填充材至該些框架與該些晶片間的空隙中；形成保護層於該些晶片、該些框架和該填充材上，其中該填充材的楊氏模數分別小於該些晶片、該些框架和該保護層的楊氏模數，且該填充材的熱膨脹係數小於該保護層的熱膨脹係數；以及進行單體化製程。
  13. 如請求項12所述晶片封裝結構的製造方法，其中該填充材之填充厚度至少為該保護層厚度之1.5倍。
  14. 如請求項12所述晶片封裝結構的製造方法，其中該填充材的熱膨脹係數小於30ppm/℃。
  15. 如請求項12所述晶片封裝結構的製造方法，其中該填充材上表面的高度低於或等於該晶片上表面的高度。
  16. 如請求項12所述晶片封裝結構的製造方法，其中該填充材的熱膨脹係數小於該些框架的熱膨脹係數。
  17. 如請求項12所述晶片封裝結構的製造方法，其中該填充材包括位於該晶片底表面至該重佈線路層之間的第一填充材以及位於該晶片側面至該框架之間的第二填充材。
  18. 如請求項17所述晶片封裝結構的製造方法，其中該第一填充材的流動性大於等於該第二填充材的流動性。
  19. 如請求項17所述晶片封裝結構的製造方法，其中該第一填充材的黏度小於等於該第二填充材的黏度。
  20. 如請求項12所述晶片封裝結構的製造方法，其中該保護層的材料包括金屬、陶瓷或熱固性環氧樹脂。
TW106140493A 2017-04-11 2017-11-22 晶片封裝結構及其製造方法 TWI636530B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711431906.9A CN108695265A (zh) 2017-04-11 2017-12-26 芯片封装结构及其制造方法
US15/856,069 US20180294202A1 (en) 2017-04-11 2017-12-28 Chip package structure and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762483961P 2017-04-11 2017-04-11
US62/483,961 2017-04-11

Publications (2)

Publication Number Publication Date
TWI636530B true TWI636530B (zh) 2018-09-21
TW201838103A TW201838103A (zh) 2018-10-16

Family

ID=64452906

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140493A TWI636530B (zh) 2017-04-11 2017-11-22 晶片封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI636530B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312665A (zh) * 2018-12-12 2020-06-19 欣兴电子股份有限公司 封装结构及其制造方法
US11462452B2 (en) 2020-12-28 2022-10-04 Unimicron Technology Corp. Chip package structure and manufacturing method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI686920B (zh) * 2018-12-27 2020-03-01 財團法人工業技術研究院 電子元件封裝結構及其製造方法
TWI739142B (zh) * 2019-08-12 2021-09-11 力成科技股份有限公司 半導體封裝結構及其製造方法
TWI822041B (zh) * 2021-08-05 2023-11-11 群創光電股份有限公司 電子裝置
US11973058B2 (en) * 2021-11-25 2024-04-30 International Business Machines Corporation Multiple die assembly

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120187583A1 (en) * 2009-12-23 2012-07-26 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
US20150214074A1 (en) * 2014-01-27 2015-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods for Semiconductor Devices, and Packaged Semiconductor Devices
US20170271272A1 (en) * 2016-03-15 2017-09-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120187583A1 (en) * 2009-12-23 2012-07-26 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
US20150214074A1 (en) * 2014-01-27 2015-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods for Semiconductor Devices, and Packaged Semiconductor Devices
US20170271272A1 (en) * 2016-03-15 2017-09-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312665A (zh) * 2018-12-12 2020-06-19 欣兴电子股份有限公司 封装结构及其制造方法
US11462452B2 (en) 2020-12-28 2022-10-04 Unimicron Technology Corp. Chip package structure and manufacturing method thereof

Also Published As

Publication number Publication date
TW201838103A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
TWI636530B (zh) 晶片封裝結構及其製造方法
TWI616957B (zh) 晶圓級封裝及其製作方法
US8378480B2 (en) Dummy wafers in 3DIC package assemblies
KR102649471B1 (ko) 반도체 패키지 및 그의 제조 방법
US20180294202A1 (en) Chip package structure and manufacturing method thereof
TWI541954B (zh) 半導體封裝件及其製法
TWI662667B (zh) 封裝結構及其製造方法
TWI733049B (zh) 半導體封裝及其製造方法
TWI597786B (zh) 半導體封裝結構及其製法
US9941260B2 (en) Fan-out package structure having embedded package substrate
US20180033775A1 (en) Packages with Die Stack Including Exposed Molding Underfill
TW202209582A (zh) 電子封裝件及其製法
US20150145115A1 (en) Emiconductor device and manufacturing method thereof
US9754898B2 (en) Semiconductor package and fabrication method thereof
TW201742167A (zh) 電子封裝件及其製法
CN107123631B (zh) 电子封装件及其半导体基板与制法
TW201405673A (zh) 晶片尺寸封裝件之製法
US9418874B2 (en) Method of fabricating semiconductor package
TWI467723B (zh) 半導體封裝件及其製法
TWI615926B (zh) 電子封裝件及其製法
TWI559468B (zh) 電子封裝結構及其承載件
TWI545714B (zh) 電子封裝件及其製法
TWI839645B (zh) 電子封裝件及其製法
CN219738949U (zh) 半导体封装件
TWI814262B (zh) 晶片置中式扇出面板級封裝結構及其封裝方法