TWI632837B

TWI632837B - 撓性電路板

Info

Publication number: TWI632837B
Application number: TW102143334A
Authority: TW
Inventors: 尹永民
Original assignee: 斯天克有限公司
Priority date: 2012-11-27
Filing date: 2013-11-27
Publication date: 2018-08-11
Also published as: CN103841757B; KR101405328B1; KR20140067762A; TW201422076A; CN103841757A

Abstract

本發明提供一種撓性電路板，所述撓性電路板，包括：基材；多個上部導通墊，配置於所述基材的一面上；多個上部配線，配置於所述基材的一面上，分別與所述多個導通墊連接；多個導通孔，分別與所述多個導通墊重疊形成，並貫穿所述基材；多個下部配線，配置於所述基材的另一面上，分別與所述多個導通孔連接，所述多個上部導通墊分為多個組，包含於所述多個組的所述上部導通墊分別連接於連續配置的所述多個上部配線。

Description

撓性電路板

本發明係有關於一種撓性電路基板，更詳細而言，係有關於一種在兩面形成配線的撓性電路基板。

撓性電路板是在薄膜絕緣層形成配線而形成的基板，與剛性基板相比薄又柔軟。最近，隨著電子產品的小型化及超薄化的要求，撓性電路板的使用也日益增加。撓性電路板是在聚醯亞胺(polyimide)薄膜上附著銅箔而形成。在聚醯亞胺薄膜上附著銅箔的方法有利用粘合劑進行附著的方法以及在聚醯亞胺薄膜上直接壓鑄銅箔的方法，此外，還可通過各種方法將銅箔附著在聚醯亞胺上。

隨著電子產品的小型化以及產品變複雜，撓性電路板的配線也變複雜。為提高撓性電路板上的配線密度，開發了在撓性電路板的兩面進行配線的構造。形成在撓性電路板的兩面的配線可通過導通孔相互連接。導通孔在絕緣基板形成貫通孔，在貫通孔填充導電性物質而成，然後，電連接形成在撓性電路板的兩面的配線。為確保配線連接，導通孔需保持預定值以上的直徑，配線形成得很薄時，在鄰接導通孔的區域，配線幅度增加，而會降低配線集成度。

為解決所述問題，本發明的目的在於，提供一種能提高配線集成度的撓性電路板。

為解決所述問題，本發明的其他目的在於，提供一種能穩定地連接配線的撓性電路板。

本發明的課題並不局限於所述技術課題，對於未提及的其他的技術課題，本發明的技術人員可通過以下記載將會明確理解。

為解決所述問題，根據本發明的一實施例的撓性電路板，包括：基材；多個上部導通墊，配置於所述基材的一面上；多個上部配線，配置於所述基材的一面上，分別與所述多個導通墊連接；多個導通孔，分別與所述多個導通墊重疊形成，並貫穿所述基材；多個下部配線，配置於所述基材的另一面上，分別與所述多個導通孔連接，所述多個上部導通墊分為多個組，包含於所述多個組的所述上部導通墊分別連接於連續配置的所述多個上部配線。

其他實施例的具體事項包含於詳細說明及圖面中。

根據本發明的實施例至少獲得如下效果。

即，可以提供能提高撓性電路板的配線集成度的撓性電路板的結構。

並且，可以提供提高撓性電路板的配線集成度的同時，能通過導通孔穩定地連接配線的撓性電路板的結構。

根據本發明的效果並不局限於以上所述的內容，本說明書包括更多樣的效果。

10‧‧‧基材

100‧‧‧撓性電路板

20‧‧‧絕緣層

200‧‧‧顯示面板

300‧‧‧剛性電路板

42‧‧‧驅動元件

d1-d6‧‧‧第一至第六方向

LL‧‧‧下部配線

LP‧‧‧下部導通墊

LPG‧‧‧下部組

LP1-LP9‧‧‧第1至第9下部導通墊

UL‧‧‧上部配線

UP‧‧‧上部導通墊

UPG‧‧‧上部組

UP1-UP9‧‧‧第1至第9上部導通墊

VH‧‧‧導通孔

圖1是包含根據本發明的一實施例的撓性電路板的顯示裝置的側視圖。

圖2是根據本發明的一實施例的撓性電路板的俯視圖。

圖3是根據本發明的一實施例的撓性電路板的仰視圖。

圖4是在圖2及圖3中沿IV至IV線的截面圖。

圖5是根據本發明的其他實施例的撓性電路板的俯視圖。

圖6是根據本發明的其他另一實施例的撓性電路板的俯視圖。

圖7是根據本發明的其他另一實施例的撓性電路板的仰視圖。

圖8是根據本發明的其他另一實施例的撓性電路板的俯視圖。

圖9是根據本發明的其他另一實施例的撓性電路板的仰視圖。

圖10是根據本發明的其他另一實施例的撓性電路板的仰視圖。

本發明的優點、特徵以及達成目的的方法通過附圖及後述的實施例將會更加明確。但是，本發明並不限定於以下所述的實施例，而可以體現為各種不同的形態。本發明的實施例用來更加完整地說明本發明，並對本發明所屬領域的技術人員提供完整的發明範疇，本發明僅由權利要求範圍而決定。

元件或層層疊於另一元件或層的“上(on)”時，包含在其他元件的上面或在中間沒有其他層或其他元件的情況。在整個說明書中，對相同的構成要素標注相同的符號。

第一、第二等序數的用語用於說明各種構成要素，但所述構成要素並不限定於所述用語。所述用語僅用來區別一個構成要素與另一個構成要素。因此，以下所述的第一構成要素在本發明的技術思想內也可為第二構成要素。

以下，參照附圖說明本發明的實施例。

根據圖1，顯示裝置可包括撓性電路板100、顯示面板200、剛性電路板300以及驅動元件400。

顯示面板200可顯示圖像，剛性電路板300可以產生用於驅動顯示面板200的信號。撓性電路板100可電連接剛性電路板300和顯示面板200。為了減小顯示裝置的尺寸，剛性基板300可以配置於顯示面板200的下部，撓性電路板100能以彎曲的形態連接剛性電路板300和顯示面板200。在撓性電路板100可以形成有與剛性電路板300或顯示面板200連接的墊片，形成於撓性電路板100的墊片可通過異方性導電膜(ACF)連接于形成在剛性電路板300或顯示面板200的墊片。

驅動元件400可配置於撓性電路板100上。驅動元件400可為積體電路(IC,Integrated Circuit)形態。驅動元件400配置於撓性電路板100上時，撓性電路板100的配線變複雜。根據幾個實施例，驅動元件400也可不配置於撓性電路板100上，例如，可配置於顯示面板200上或者剛性電路板300上。

以下，參照圖2至圖4詳細說明根據本發明的一實施例的撓性電路板100。圖2是根據本發明的一實施例的撓性電路板的俯視圖。圖3是根據本發明的一實施例的撓性電路板的仰視圖。此處，圖3是將圖2左右翻轉的圖以便與圖2容易進行比較。圖4是在圖2及圖3中沿IV至IV線的截面圖。

根據圖2至圖4，撓性電路板100包括：基材10、上部導通墊UP、上部配線UL、導通孔VH以及下部配線LL。

基材10可由具有可撓性的合成樹脂而形成。例如，基材可由聚醯亞胺(Polyimide)形成，但並不局限於此。基材10，為了具有可撓性而形成為充分薄的厚度。

上部導通墊UP可配置於基材10的一面上。撓性電路板100可包括多個上部導通墊UP。上部導通墊UP可與導通孔VH重疊配置。上部導通墊UP可與上部配線UL連接。上部導通墊UP可為上部配線UL的幅度朝第一方向d1擴張的形狀。上部導通墊UP形成為上部配線UL的幅度擴張的形狀而增加配置導通孔VH的區域的配線幅度，從而可延長導通孔VH的尺寸，並提高導通孔VH與配線的連接而減少發生導通孔VH的不良，最終可提高通過導通孔VH的配線連接。上部導通墊UP可與上部配線UL形成為一體。多個上部導通墊UP可分別為矩形，但並不局限於此。

多個上部導通墊UP可分為多個上部組UPG。包含於多個上部組UPG的多個上部導通墊UP分別可連接於連續配置的多個上部配線UL。包含於多個上部組UPG的多個上部導通墊UP可朝第二方向d2排列。第二方向d2可為與第一方向d1傾斜的方向。包含於多個上部組UPG的多個上部導通墊UP在包含多個上部導通墊UP的上部組UPG內可配置成在第一方向d1上不與其他的上部導通墊UP重疊。包含於多個上部組UPG的多個上部導通墊UP在包含多個上部導通墊UP的上部組UPG內可配置在與第一方向d1垂直的第三方向d3上與相鄰接的上部導通墊UP重疊(換言之，多個上部導通墊UP和鄰近上部組UPG之多個上部導通墊UP係在第一方向上的投影重疊)。當包含於多個上部組UPG的多個上部導通墊UP在包含多個上部導通墊UP的上部組UPG內配置成在與第一方向d1垂直的第三方向d3上與相鄰接的導通墊UP重疊時，可提高第一方向d1上的撓性電路板100的配線密度。多個上部組UPG在第一方向d1上可並列配置。

上部配線UL可配置於基材10的一面上，所述上部配線UL可為在撓性電路板100上用於傳遞電信號的路徑。撓性電路板100可包括多個上部配線UL。多個上部配線UL可分別與多個上部導通墊UP連接。多個上部配線UL可為從上部導通墊UP朝第三方向d3延長的形狀。

導通孔VH可貫穿基材10且電連接上部配線UL和下部配線LL。撓性電路板100可包括多個導通孔VH。多個導通孔VH可分別與上部導通墊UP重疊配置。當導通孔VH與上部導通墊UP重疊配置時，增加配置導通孔VH的區域的配線幅度而可延長導通孔VH的尺寸，從而提高導通孔VH與配線的連接，而減少發生導通孔VH的不良，最終，可以提高通過導通孔VH的配線連接。多個導通孔VH分別與包含於多個上部組UPG的多個上部導通墊UP重疊，並配置成朝第二方向d2排列。

下部配線LL可配置於基材10的另一面上。下部配線LL可為在撓性電路板100用於傳遞電信號的路徑。撓性電路板100可包括多個下部配線LL。多個下部配線LL可分別與多個導通孔VH直接或間接連接。多個下部配線LL可通過多個導通孔VH分別與多個上部配線UL電連接。

撓性電路板100可進一步包括多個下部導通墊LP。多個下部導通墊LP可配置於基材10的另一面。多個下部導通墊LP可分別與多個導通孔VH重疊配置。多個下部導通墊LP可分別與多個下部配線LL連接。多個下部導通墊LP可分別連接多個下部配線LL和多個導通孔VH。下部導通墊LP可為下部配線LL的幅度朝第一方向d1擴張的形狀。下部配線LL可為從下部導通墊d1朝與第三方向d3相反方向延長的形狀，但並不局限於此，也可為朝第三方向d3延長或朝第三方向及與第三方向d3相反方向同時延長的形狀。多個下部導通墊LP可與多個上部導通墊UP重疊配置。多個下部導通墊LP的配置實際上可與多個上部導通墊UP的配置相同，但也可不完全相同的形狀。

撓性電路板100可進一步包括絕緣層20。絕緣層20配置於基材10的一面及另一面上，可配置成覆蓋上部配線UL、上部導通墊UP、下部配線LL及下部導通墊LP。雖未圖示，絕緣層20也可不配置於撓性電路板100與顯示面板200、剛性電路板300及驅動元件400等構成連接的墊片上。

以下，參照圖5說明本發明的其他實施例。圖5是根據本發明的其他實施例的撓性電路板的俯視圖。

參照圖5，上部配線UL可為從上部導通墊UP朝第三方向d3或與第三方向d3相反方向延長的形狀。對於撓性電路板100的其他構成的說明實際上與圖2至圖4的撓性電路板100的構成的說明相同，因此省略說明。

以下，參照圖6及圖7說明本發明的其他另一實施例。圖6是根據本發明的其他另一實施例的撓性電路板的俯視圖。圖7是根據本發明的其他另一實施例的撓性電路板的仰視圖。為了與圖6容易進行比較，圖7為將圖6左右翻轉的圖面。

根據圖6及圖7，上部導通墊UP可分為多個上部組UPG。包含於多個上部組UPG的多個上部導通墊UP可分別連接於連續配置的多個上部配線UL。多個上部組UPG可朝第四方向d4或第五方向d5連續並列配置。第四方向d4或第五方向d5可為上部導通墊UP的幅度從上部配線UL擴張的方向。

多個上部組UPG分別可包括第一至第九上部導通墊UP1,UP2,...,UP9。分別連接於所述第一至第九上部導通墊UP1,UP2,...,UP9的多個上部配線UL可朝第四方向d4依次配置。第七上部導通墊UP7、第八上部導通墊UP8及第九上部導通墊UP9分別可配置成從第一上部導通墊UP1、第二上部導通墊UP2及第三上部導通墊UP3在第四方向d4上與第一上部導通墊UP1、第二上部導通墊UP2及第三上部導通墊UP3重疊。第四上部導通墊UP4、第五上部導通墊UP5及第六上部導通墊UP6可配置成在第四方向d4上不與第一上部導通墊UP1、第二上部導通墊UP2及第三上部導通墊UP3重疊。第七上部導通墊UP7、第八上部導通墊UP8及第九上部導通墊UP9在第四方向d4上分別與第一上部導通墊UP1、第二上部導通墊UP2及第三上部導通墊UP3重疊，從而，可減小用於配置上部導通墊UP的撓性電路板100的朝與第四方向d4垂直的第六方向d6的長度。第四上部導通墊UP4、第五上部導通墊UP5及第六上部導通墊UP6分別配置成在第四方向上d4上不與第一上部導通墊UP1、第二上部導通墊UP2及第三上部導通墊UP3重疊，從而，可以減小用於配置上部導通墊UP的撓性電路板100的朝第四方向d4的幅度。

包含於上部組UPG的上部導通墊UP中，第四上部導通墊UP4配置於與第六方向d6最相反的方向。

第五上部導通墊UP5可從第四上部導通墊UP4鄰接配置於第四方向d4和第六方向d6之間。第五上部導通墊UP5在第六方向d6可與第四上部導通墊UP4重疊。第五上部導通墊UP5在第四方向d4上具有相較於第四上部導通墊UP4窄的幅度。

第六上部導通墊UP6可從第五上部導通墊UP5鄰接配置於第四方向d4和第六方向d6之間。在第四方向d4上，第六上部導通墊UP6的至少一部分可與第五上部導通墊UP5重疊。

第二上部導通墊UP2可從第六上部導通墊UP6配置於第五方向d5和第六方向d6之間。在第六方向d6上，第二上部導通墊UP2的至少一部分可與第四上部導通墊UP4重疊。

第一上部導通墊UP1可從第二上部導通墊UP2配置於第五方向d5和第六方向d6之間。在第六方向d6上，第一上部導通墊UP1 的至少一部分可與第二上部導通墊UP2重疊。包含於上部組UPG的上部導通墊UP中，第一上部導通墊UP1最靠近最第五方向d5。

第三上部導通墊UP3可從第一上部導通墊UP1配置於第四方向d4和第六方向d6之間，在第六方向d6上，第三上部導通墊的至少一部分可與第四上部導通墊UP4重疊。

第八上部導通墊UP8可從第六上部導通墊UP6配置於第四方向d4和第六方向d6之間。

第七上部導通墊UP7可從第八上部導通墊UP8配置於第五方向d5和第六方向d6之間。在第六方向d6上，第七上部導通墊UP7的至少一部分可與第八上部導通墊UP8重疊。

第九上部導通墊UP9可從第七上部導通墊UP7配置於第四方向d4和第六方向d6之間，在第六方向d6上，第九上部導通墊的至少一部分可與第七上部導通墊UP7重疊。

下部導通墊LP可分為多個下部組LPG。分別包含於多個下部組LPG的多個下部導通墊LP可分別連接於連續配置的多個下部配線LL。多個下部組LPG可朝第四方向d4或第五方向d5連續並列配置。

多個下部組LPG分別可包含第一至第九下部導通墊LP1，LP2，…,LP9。分別連接於第1至第9下部導通墊LP1，LP2，…,LP9的多個下部配線LL可依次朝第四方向d4配置。有關配置第1至第9下部導通墊LP1，LP2，…,LP9的說明實際上與有關配置第1至第9上部導通墊UP1，UP2，…,UP9的說明相同。

此處，對撓性電路板100所包含的構成的說明實際上與對圖2至圖4中的具有相同名稱的構成的說明相同，因此省略詳細說明。

以下，參照圖8及圖9說明本發明的其他實施例。圖8是根據本發明的其他另一實施例的撓性電路板的俯視圖。圖9是根據本發明的其他另一實施例的撓性電路板的仰視圖。

根據圖8，多個上部導通墊UP可分為多個上部組UPG。包含於多個上部組UPG的多個上部導通墊UP可分別配置成在第三方向d3上相互重疊，但在第一方向d1上不相重疊。包含於多個上部組UPG的多個上部導通墊UP的第一方向d1的端部可為配置在朝第三方向d3延長的一條直線上的形狀。分別與包含於多個上部組UPG的多個上部導通墊UP重疊的多個導通孔VH可朝第三方向d3排列配置。

根據圖9，多個下部導通墊LP可分為多個下部組LPG。包含於多個下部組LPG的多個下部導通墊LP可分別配置成在第三方向d3上相互重疊，但在第一方向d1上不相重疊。包含於多個下部組LPG的多個下部導通墊LP的與第一方向d1相反方向的端部可為配置在朝第三方向d3延長的一條直線上的形狀。分別與包含於多個下部組LPG的多個下部導通墊LP重疊的多個導通孔VH可朝第三方向d3排列配置。

撓性電路板100可進一步包括多個測試墊TP。多個測試墊TP可連接於下部配線LL，並可通過下部配線LL分別電連接於多個下部導通墊LP。測試墊TP由與下部配線LL及下部導通墊LP相同物質的形成，並與下部配線和下部導通墊形成在相同的層上。在測試墊TP也可不配置絕緣層20，因此，測試墊TP可露出在外部。由於測試墊TP被露出於外部，因此，在外部能容易確認傳到撓性電路板100的配線的信號。多個測試墊TP的配置及形狀可為與下部導通墊LP或上部導通墊UP的配置及形狀相同或對稱。如圖9所示，多個測試墊TP的配置及形狀以與第一方向d1平行的軸為中心與多個下部導通墊LP對稱。

以下，參照圖10說明本發明的其他實施例。圖10是根據本發明的其他另一實施例的撓性電路板的仰視圖。根據本發明的其他另一實施例的撓性電路板的俯視圖實際上可與圖8相同。

根據圖10，多個測試墊TP的配置及形狀可為多個下部導通墊LP與平行於第一方向d1的軸及平行于第三方向d3的軸對稱的配置及形狀。

雖未圖示，圖2至圖7的撓性電路板100也可包括測試墊TP，多個測試墊的配置及形狀可與多個上部導通墊UP或多個下部導通墊相同或對稱。

以上，雖參照附圖說明了本發明的實施例，但是，本發明所屬領域的技術人員應理解在不改變本發明的技術思想或必要特徵的範圍內可以實施為其他具體形態。因此，以上所述的實施例都是舉例說明而已，並不限定本發明。

Claims

一種撓性電路板，包括：基材；多個上部導通墊，配置於所述基材的一面上；多個上部配線，配置於所述基材的一面上，分別與所述多個上部導通墊連接；多個導通孔，分別與所述多個上部導通墊重疊形成，並貫穿所述基材；以及多個下部配線，配置於所述基材的另一面上，分別與所述多個導通孔連接，所述多個上部導通墊分為多個組，包含於所述多個組的所述上部導通墊分別連接於連續配置的所述多個上部配線；其中在所述基材的另一面上進一步包括分別與所述多個導通孔重疊配置的多個下部導通墊；其中所述多個下部導通墊與所述多個上部導通墊重疊配置。
根據申請專利範圍第1項所述的撓性電路板，其中所述多個上部導通墊是所述多個上部配線的幅度朝第一方向擴張的形狀，包含於所述多個組的所述上部導通墊朝與所述第一方向傾斜的第二方向排列。
根據申請專利範圍第2項所述的撓性電路板，其中所述多個上部配線分別為從所述多個上部導通墊朝與所述第一方向垂直的第三方向延長的形狀，所述多個組朝第一方向並列配置。
根據申請專利範圍第1項所述的撓性電路板，其中所述多個上部導通墊是所述多個上部配線的幅度朝第四方向或與所述第四方向相反的第五方向擴張的形狀，所述多個組分別包括第一至第九上部導通墊，並依此配置分別連接於所述第一至第九上部導通墊的所述多個上部配線，所述第七至第九上部導通墊分別從所述第一至第三上部導通墊在第四方向上與所述第一至第三上部導通墊重疊，所述第四至第六上部導通墊分別在第四方向上不與所述第一至第三上部導通墊及所述第七至第九上部導通墊重疊。
根據申請專利範圍第4項所述的撓性電路板，其中所述第五上部導通墊從所述第四上部導通墊鄰接與所述第四方向垂直的第六方向而配置，所述第五上部導通墊在第六方向上與所述第四上部導通墊重疊，並具有比所述第四上部導通墊小的幅度，所述第六上部導通墊從所述第五上部導通墊鄰接配置於所述第四方向和所述第六方向之間，在第四方向上，所述第六上部導通墊的至少一部分與所述第五上部導通墊重疊。
根據申請專利範圍第5項所述的撓性電路板，其中所述第二上部導通墊從所述第六上部導通墊配置於所述第五方向和第六方向之間，所述第一上部導通墊從所述第二上部導通墊配置於所述第五方向和所述第六方向之間，在所述第六方向上，所述第一上部導通墊的至少一部分與所述第二上部導通墊重疊，所述第三上部導通墊從所述第一上部導通墊配置於所述第四方向和所述第六方向之間，在所述第六方向上，所述第三上部導通墊的至少一部分與所述第四上部導通墊重疊。
根據申請專利範圍第6項所述的撓性電路板，其中在第六方向上，所述第二上部導通墊的至少一部分與所述第四上部導通墊重疊。
根據申請專利範圍第6項所述的撓性電路板，其中所述第八上部導通墊從所述第六上部導通墊配置於所述第四方向和第六方向之間，所述第七上部導通墊從所述第八上部導通墊配置於所述第五方向和所述第六方向之間，在所述第六方向上，所述第七上部導通墊的至少一部分與所述第八上部導通墊重疊，所述第九上部導通墊從所述第七上部導通墊配置於所述第四方向和所述第六方向之間，在所述第六方向上，所述第九上部導通墊的至少一部分與所述第七上部導通墊重疊。
根據申請專利範圍第1項所述的撓性電路板，其中所述多個上部導通墊是所述多個上部配線的幅度朝第一方向擴張的形狀，分別與包含於所述多個組的所述上部導通墊重疊的導通孔配置在朝與所述第一方向垂直的第三方向延長的直線上。
根據申請專利範圍第1或10項所述的撓性電路板，進一步包括多個測試墊，所述多個測試墊的配置及形狀與所述多個上部導通墊或所述多個下部導通墊的配置及形狀相同或對稱。