TWI612688B - 半導體發光裝置 - Google Patents

半導體發光裝置 Download PDF

Info

Publication number
TWI612688B
TWI612688B TW104144308A TW104144308A TWI612688B TW I612688 B TWI612688 B TW I612688B TW 104144308 A TW104144308 A TW 104144308A TW 104144308 A TW104144308 A TW 104144308A TW I612688 B TWI612688 B TW I612688B
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
metal
pillar
emitting device
Prior art date
Application number
TW104144308A
Other languages
English (en)
Other versions
TW201707232A (zh
Inventor
Susumu Obata
Akihiro Kojima
Original Assignee
Alpad Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpad Corp filed Critical Alpad Corp
Publication of TW201707232A publication Critical patent/TW201707232A/zh
Application granted granted Critical
Publication of TWI612688B publication Critical patent/TWI612688B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Abstract

根據本發明之實施形態，提供一種包含半導體部、第1金屬柱、第2金屬柱、及絕緣層之半導體發光裝置。上述半導體部包含第1面、上述第1面之相反側之第2面、及發光層。上述第2面包含與上述發光層重疊之第1區域、及不與上述發光層重疊之第2區域。上述第1金屬柱與上述第2區域電性連接。上述第1金屬柱包含第1金屬層、及第2金屬層。上述第2金屬層之硬度較上述第1金屬層之硬度硬。上述第1金屬層設置於上述第2面與上述第2金屬層之至少一部分之間。上述第2金屬柱於第2方向上與上述第1金屬柱並排，並與上述第1區域電性連接，上述第2方向與自上述第1面朝向上述第2面之第1方向交叉。上述第2金屬柱包含第3金屬層、及第4金屬層。上述第4金屬層之硬度較上述第3金屬層之硬度硬。上述第3金屬層設置於上述第2面與上述第4金屬層之至少一部分之間。上述絕緣層設置於上述第1金屬柱與上述第2金屬柱之間。

Description

半導體發光裝置 [相關申請案]
本申請案享有以日本專利申請案2015-52160號(申請日：2015年3月16日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態涉及一種半導體發光裝置。
存在晶片尺寸封裝結構之半導體發光裝置。半導體發光裝置藉由LED(Light Emitting Diode，發光二極體)元件與螢光體之組合而放射出白色光等可見光及其他波段之光。於這種半導體發光裝置中，期待提高生產性。
本發明之實施形態提供一種高生產性之半導體發光裝置。
根據本發明之實施形態，提供一種包含半導體部、第1金屬柱、第2金屬柱、及絕緣層之半導體發光裝置。上述半導體部包含第1面、上述第1面之相反側之第2面、及發光層。上述第2面包含與上述發光層重疊之第1區域、及不與上述發光層重疊之第2區域。上述第1金屬柱與上述第2區域電性連接。上述第1金屬柱包含第1金屬層、及第2金屬層。上述第2金屬層之硬度較上述第1金屬層之硬度硬。上述第1金屬層設置於上述第2面與上述第2金屬層之至少一部分之間。上述第2金屬柱於第2方向上與上述第1金屬柱並排，並與上述第1區域電性連 接，上述第2方向與自上述第1面朝向上述第2面之第1方向交叉。上述第2金屬柱包含第3金屬層、及第4金屬層。上述第4金屬層之硬度較上述第3金屬層之硬度硬。上述第3金屬層設置於上述第2面與上述第4金屬層之至少一部分之間。上述絕緣層設置於上述第1金屬柱與上述第2金屬柱之間。
根據本發明之另一實施形態，提供一種包含半導體部、第1金屬柱、第2金屬柱、及絕緣層之半導體發光裝置。上述半導體部包含第1面、與上述第1面相反之側之第2面、及發光層。上述第2面包含與上述發光層重疊之第1區域、及不與上述發光層重疊之第2區域。上述第1金屬柱與上述第2區域電性連接。上述第1金屬柱包含第1金屬層、及第2金屬層。上述第1金屬層包含沿著自上述第1面朝向上述第2面之第1方向之第1側面。上述第2金屬層之硬度較上述第1金屬層之硬度硬。 上述第2金屬柱於與上述第1方向交叉之第2方向上，與上述第1金屬柱並排，並與上述第1區域電性連接。上述第2金屬柱包含第3金屬層、及第4金屬層。上述第3金屬層包含沿著上述第1方向之第2側面。上述第4金屬層之硬度較上述第3金屬層之硬度硬。上述絕緣層設置於上述第1金屬柱與上述第2金屬柱之間。上述第2金屬層設置於上述第1側面與上述絕緣層之間。上述第4金屬層設置於上述第2側面與上述絕緣層之間。
10‧‧‧基板
11‧‧‧第1半導體層
11a‧‧‧一部分
11b‧‧‧其他部分
12‧‧‧第2半導體層
13‧‧‧發光層
15‧‧‧半導體部
15a‧‧‧第1面
15b‧‧‧第2面
15c‧‧‧側面
15e‧‧‧第1區域
15f‧‧‧第2區域
16‧‧‧第1電極
16a‧‧‧焊墊部
17‧‧‧第2電極
18‧‧‧層間絕緣層
19‧‧‧層間絕緣層
18a‧‧‧第1開口
18b‧‧‧第2開口
21‧‧‧第1配線層
21a‧‧‧通孔
22‧‧‧第2配線層
22a‧‧‧通孔
23‧‧‧第1金屬柱
23a‧‧‧第1金屬層
23b‧‧‧第2金屬層
23c‧‧‧第1端面
23d‧‧‧第5金屬層
23e‧‧‧第1金屬柱
23f‧‧‧第1金屬柱
23s‧‧‧第1側面
24‧‧‧第2金屬柱
24a‧‧‧第3金屬層
24b‧‧‧第4金屬層
24c‧‧‧第2端面
24d‧‧‧第6金屬層
24e‧‧‧第2金屬柱
24f‧‧‧第2金屬柱
24s‧‧‧第2側面
25‧‧‧絕緣層
30‧‧‧螢光體層
50‧‧‧反射層
55‧‧‧遮罩層
60‧‧‧基底金屬層
90‧‧‧槽
91‧‧‧抗蝕劑遮罩
92‧‧‧抗蝕劑遮罩
100‧‧‧支持體
110‧‧‧半導體發光裝置
111‧‧‧半導體發光裝置
112‧‧‧半導體發光裝置
113‧‧‧半導體發光裝置
114‧‧‧半導體發光裝置
d1‧‧‧厚度
d2‧‧‧厚度
d3‧‧‧厚度
d4‧‧‧厚度
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向
圖1A及圖1B係例示第1實施形態之半導體發光裝置之模式圖。
圖2係例示半導體發光裝置之平面布局之模式性俯視圖。
圖3係例示第1實施形態之另一種半導體發光裝置之模式性剖視圖。
圖4A及圖4B係例示第1實施形態之半導體發光裝置之製造方法之步驟順序模式性剖視圖。
圖5A及圖5B係例示第1實施形態之半導體發光裝置之製造方法之步驟順序模式性剖視圖。
圖6A及圖6B係例示第1實施形態之半導體發光裝置之製造方法之步驟順序模式性剖視圖。
圖7A及圖7B係例示第1實施形態之半導體發光裝置之製造方法之步驟順序模式性剖視圖。
圖8A及圖8B係例示第1實施形態之半導體發光裝置之製造方法之步驟順序模式性剖視圖。
圖9A及圖9B係例示第1實施形態之半導體發光裝置之製造方法之步驟順序模式性剖視圖。
圖10A及圖10B係例示第1實施形態之半導體發光裝置之製造方法之步驟順序模式性剖視圖。
圖11A及圖11B係例示第1實施形態之半導體發光裝置之製造方法之步驟順序模式性剖視圖。
圖12係例示第2實施形態之半導體發光裝置之模式性剖視圖。
圖13係例示第2實施形態之另一種半導體發光裝置之模式性剖視圖。
圖14係例示第3實施形態之半導體發光裝置之一部分之模式性剖視圖。
以下，一面參照圖式一面對本發明之各實施形態進行說明。
再者，圖式係模式性或概念性之圖，各部分之厚度與寬度之關係、部分間之大小之比率等未必與現實情形相同。又，即便係於表示相同部分之情形時，亦存在根據圖式而使相互之尺寸或比率不同地表示之情形。
再者，於本案說明書與各圖中，對與於已述之圖中說明之要素 相同之要素標註相同之符號，並適當省略詳細之說明。
(第1實施形態)
圖1A及圖1B係例示第1實施形態之半導體發光裝置之模式圖。
圖1A係例示半導體發光裝置之模式性剖面圖。
圖1B係例示半導體發光裝置之模式性俯視圖。
如圖1A及圖1B所示，半導體發光裝置110包含半導體部15。半導體部15包含第1導電型之第1半導體層11、第2導電型之第2半導體層12、及發光層13。例如，第1導電型係n型。第2導電型係p型。亦可為第1導電型係p型，第2導電型係n型。以下，對第1導電型係n型、且第2導電型係p型之情形進行說明。
第1半導體層11例如包含基底緩衝層、及n型GaN層。第2半導體層12例如包含p型GaN層。發光層13設置於第1半導體層11之一部分11a與第2半導體層12之間。發光層13含有發出藍光、紫光、藍紫光、紫外光等之材料。發光層13之發光峰值波長例如為430奈米(nm)以上470nm以下。
半導體發光裝置110包含第1電極16、第2電極17、層間絕緣層18、第1配線層21、第2配線層22、第1金屬柱23、第2金屬柱24、絕緣層25、及螢光體層30。
第1電極16與第1半導體層11之其他部分11b電性連接。第1電極16例如與第1半導體層11之其他部分11b接觸。第1電極16係n電極。第2電極17與第2半導體層12電性連接。第2電極17例如與第2半導體層12接觸。第2電極17係p電極。再者，所謂電性連接之狀態除直接接觸之狀態以外，還包括中間介置有其他導電構件等之狀態。
半導體部15包含第1面15a、及與第1面15a為相反側之第2面15b。於該例中，第1面15a成為半導體部15之上表面，第2面15b成為半導體部15之下表面。半導體部15之第2面15b包含與發光層13重疊之第1區 域15e、及不與發光層13重疊之第2區域15f。第1區域15e係半導體部15中積層有發光層13之區域。第1區域15e係發光區域。第2區域15f係半導體部15中未積層發光層13之區域。
第1電極16於Z軸方向上與第2區域15f重疊。第2電極17於Z軸方向上與第1區域15e重疊。再者，所謂「重疊」係指當投影於相對於Z軸方向垂直之平面上時至少一部分重疊之狀態。於該例中，第2區域15f包圍第1區域15e，第1電極16包圍第2電極17。再者，第1電極16及第2電極17之配置並不限於該例。
電流通過第1電極16與第2電極17而供給至發光層13，從而發光層13發光。然後，自發光層13放射之光，自第1面15a之側向半導體發光裝置110之外部出射。
於第1面15a上設置有對半導體發光裝置110之出射光賦予所期望之光學特性之螢光體層30。螢光體層30包含複數個粒狀之螢光體。複數個粒狀之螢光體藉由發光層13之放射光而被激發，放射出與該放射光不同之波長之光。複數個粒狀之螢光體藉由結合材料而一體化。來自發光層13之放射光透過結合材料。所謂「透過」亦包括吸收光之一部分之情形。
於第2面15b下設置有支持體100。支持體100支持包含半導體部15、第1電極16及第2電極17之發光元件。
於半導體部15、第1電極16及第2電極17下設置有層間絕緣層18。層間絕緣層18保護半導體部15、第1電極16及第2電極17。層間絕緣層18例如能夠使用氧化矽膜等無機絕緣膜。
層間絕緣層18亦設置於發光層13之側面及第2半導體層12之側面而保護該些側面。層間絕緣層18亦設置於自第1面15a連續之側面15c而保護側面15c，即第1半導體層11之側面。
於層間絕緣層18設置有通孔21a、及複數個通孔22a。第1配線層 21經由通孔21a而與第1電極16電性連接。第2配線層22經由複數個通孔22a而與第2電極17電性連接。第1金屬柱23經由第1配線層21而與第1電極16電性連接。第2金屬柱24經由第2配線層22而與第2電極17電性連接。
圖2係例示半導體發光裝置之平面布局之模式性俯視圖。
第1配線層21及第2配線層22係與第2面15b重疊，並於層間絕緣層18下擴展。此處，如圖1B所示，第1電極16設置有細線狀之電極部分、及寬度擴大之焊墊部16a。第1配線層21經由到達焊墊部16a之通孔21a而與第1電極16連接。
於保護半導體部15之側面15c之層間絕緣層18下設置有反射層50。反射層50對來自發光層13之放射光及來自螢光體層30之放射光具有反射性。
於半導體部15之第1面15a與螢光體層30之間設置有層間絕緣層19。藉由設置層間絕緣層19，能夠提高半導體部15與螢光體層30之密接性。層間絕緣層19例如能夠使用氧化矽膜及氮化矽膜中之任一者。
於第1配線層21與第2配線層22之間設置有絕緣層25。絕緣層25例如為含有黑碳等顏料成分之樹脂層。絕緣層25以與第1金屬柱23之側面及第2金屬柱24之側面接觸之方式，設置於第1金屬柱23與第2金屬柱24之間。即，於第1金屬柱23與第2金屬柱24之間填充有絕緣層25。又，絕緣層25設置於第1配線層21與第2配線層22之間、第1配線層21與反射層50之間、及第2配線層22與反射層50之間。又，絕緣層25設置於第1金屬柱23之周圍、及第2金屬柱24之周圍，與第1金屬柱23之側面、及第2金屬柱24之側面接觸。又，絕緣層25亦設置於半導體部15之側面15c之周圍區域，且與反射層50接觸。
於實施形態中，第1金屬柱23經由第1電極16而與第2面15b電性連接。第1金屬柱23包含第1金屬層23a、及第2金屬層23b。第1金屬層 23a設置於第2面15b與第2金屬層23b之至少一部分之間。第1金屬層23a例如含有銅(Cu)。第2金屬層23b之硬度較第1金屬層23a之硬度硬。
第2金屬層23b例如含有鎳(Ni)及鈦(Ti)中之至少一種金屬。亦可為第2金屬層23b除含有鎳及鈦中之至少一種金屬以外，進而含有鋅(Zn)。第2金屬層23b既可為一種金屬，亦可為含有多種金屬之合金。又，硬度能夠使用例如JIS Z 2244中所規定之維氏硬度來表示。
第2金屬柱24於第2方向上與第1金屬柱23並排，上述第2方向與自第1面15a朝向第2面15b之第1方向交叉。第2金屬柱24經由第2電極17而與第2面15b電性連接。第2金屬柱24包含第3金屬層24a、及第4金屬層24b。第3金屬層24a設置於第2面15b與第4金屬層24b之至少一部分之間。第3金屬層24a例如含有銅。第4金屬層24b之硬度較第3金屬層24a之硬度硬。第4金屬層24b例如含有鎳及鈦中之至少一種金屬。亦可為第4金屬層24b進而含有鋅。
第1方向例如為沿著Z軸方向之方向。將相對於Z軸方向垂直之一個方向設定為X軸方向。將相對於Z軸方向及X軸方向垂直之一個方向設定為Y軸方向。第2方向例如為沿著X軸方向之方向。
於上述中，柱(第1金屬柱23及第2金屬柱24之各者)具有多層結構，即包括例如含有銅之金屬層、及含有較銅硬之鎳之金屬層。含有鎳之金屬層例如能夠藉由電解電鍍而形成。
柱亦可具有如下多層結構，即包括含有銅之金屬層、及含有較銅硬之鈦之金屬層。柱亦可具有如下多層結構，即包括含有銅之金屬層、及含有鎳與鈦之合金之金屬層。進而，柱還可具有如下多層結構，即包括含有銅之金屬層、及含有鎳與鋅之合金之金屬層。柱還可具有如下多層結構，即包括含有銅之金屬層、及含有鈦與鋅之合金之金屬層。柱還可具有如下多層結構，即包括含有銅之金屬層、以及含 有鎳、鈦及鋅之合金之金屬層。
存在將第1金屬柱及第2金屬柱設為僅含有銅之單層結構之參考例。於製造步驟中，為了使第1金屬柱及第2金屬柱之端面自絕緣層(樹脂層)露出，而進行被稱為BSG(Back Side Grinding，背面研磨)處理之磨削處理。此時，於銅等相對較軟之金屬之情形時，於磨削處理時難以均勻地進行加工，從而存在柱之端面之形狀不均勻之情形，因此，有於製造步驟中良率降低之情形。於該參考例中，亦存在如下情形，即如果想要維持柱之良好形狀，則例如磨削處理之製程時間變長。
針對此，於實施形態中，對第1金屬柱23應用多層結構，即包括例如含有銅之金屬層、及含有鎳之金屬層。被研磨之部分含有鎳。第2金屬柱24亦與第1金屬柱23相同地具有多層結構，即包括含有銅之金屬層、及含有鎳之金屬層。鎳之硬度較銅之硬度硬。具體而言，鎳之維氏硬度為約638兆帕斯卡(MPa)，銅之維氏硬度為約369MPa。因此，與僅含有銅層之單層結構相比，能夠抑制形狀之不均勻。
於實施形態中，於第1金屬柱23及第2金屬柱24之各者，被研磨之部分亦可含有鈦。具體而言，鈦之維氏硬度為約970MPa。於第1金屬柱23及第2金屬柱24之各者，被研磨之部分亦可包含含有鎳與鈦之合金。
於實施形態中，金屬柱具有多層結構，即包括例如金屬層、及較該金屬層硬之金屬層，由此能夠抑制形狀之不均勻。從而，能夠提高製造步驟之良率。進而，例如，磨削處理之條件之範圍變寬，例如，能夠縮短製程時間。從而，於實施形態中，能夠獲得高生產性。
更佳為於金屬柱使用鎳。由此，於下述焊料基底層形成步驟中能夠省略鍍鎳。
如圖1A所示，第2金屬層23b之X軸方向上之寬度與第1金屬層23a 之至少一部分之X軸方向上之寬度大致相同。第2金屬層23b之X軸方向上之寬度亦可較第1金屬層23a之至少一部分之X軸方向上之寬度窄。第4金屬層24b之X軸方向上之寬度與第3金屬層24a之至少一部分之X軸方向上之寬度大致相同。第4金屬層24b之X軸方向上之寬度亦可較第3金屬層24a之至少一部分之X軸方向上之寬度窄。例如，第1金屬柱23及第2金屬柱24之各者亦可係截面設置為階梯狀。
第1金屬層23a之Z軸方向上之厚度d1較第2金屬層23b之Z軸方向上之厚度d2厚。厚度d1例如為3微米(μm)以上100μm以下。厚度d2例如為2μm以上5μm以下。第3金屬層24a之Z軸方向上之厚度d3較第4金屬層24b之Z軸方向上之厚度d4厚。厚度d3例如為3μm以上100μm以下。厚度d4例如為2μm以上5μm以下。
第2金屬層23b包含第1端面23c。第1端面23c於Z軸方向上不與絕緣層25重疊。第1端面23c位於與第1配線層21為相反側。第1端面23c自絕緣層25露出，作為能夠與安裝基板等之外部電路連接之外部端子而發揮功能。第4金屬層24b包含第2端面24c。第2端面24c於Z軸方向上不與絕緣層25重疊。第2端面24c位於與第2配線層22為相反側。第2端面24c自絕緣層25露出，作為能夠與安裝基板等之外部電路連接之外部端子而發揮功能。該些第1端面23c及第2端面24c例如經由焊料、或導電性接合材料(金等)，而接合於安裝基板之焊盤圖案。
半導體部15藉由磊晶生長法形成於下述之基板上。該基板於形成支持體100之後被除去，基板未設置於第1面15a之側。
作為第1金屬層23a及第3金屬層24a之材料，例如能夠使用銅。藉由使用銅，可具有良好之導熱性、高遷移耐性，及能夠提高相對於絕緣材料之密接性。
絕緣層25補強第1金屬柱23及第2金屬柱24。絕緣層25較理想為使用熱膨脹率與安裝基板相同或相近之材料。作為此種絕緣層25，例 如，能夠列舉主要含有環氧樹脂之樹脂、主要含有矽樹脂之樹脂、主要含有氟樹脂之樹脂。又，於絕緣層25之成為基礎之樹脂中亦可含有光吸收材料。絕緣層25能夠使用含有對發光層13所發出之光具有光吸收性之碳黑等顏料成分之黑色樹脂。由此，能夠抑制自支持體100之側面及安裝面側漏光。
藉由安裝半導體發光裝置110時之熱負載，由使第1端面23c及第2端面24c接合於安裝基板之焊盤之焊料等所致之應力施加至半導體部15。第1金屬柱23、第2金屬柱24及絕緣層25吸收並緩和該應力。特別係，藉由將較半導體部15柔軟之絕緣層25用作支持體100之一部分，能夠提高應力緩和效果。
實施形態之半導體發光裝置110係晶片尺寸封裝結構之小型半導體發光裝置。因此，於應用於例如照明用燈具等時，能夠提高燈具設計之自由度。
圖3係例示第1實施形態之另一種半導體發光裝置之模式性剖視圖。
實施形態之半導體發光裝置111包含第1金屬柱23、及第2金屬柱24。第1金屬柱23進而包含第5金屬層23d。第5金屬層23d含有金(Au)。第2金屬層23b設置於第1金屬層23a與第5金屬層23d之間。第2金屬柱24進而包含第6金屬層24d。第6金屬層24d含有金。第4金屬層24b設置於第3金屬層24a與第6金屬層24d之間。具體而言，例如，於含有鎳之第2金屬層23b下還設置有含有金之第5金屬層23d。於含有鎳之第4金屬層24b下還設置有含有金之第6金屬層24d。第5金屬層23d及第6金屬層24d例如為鍍金層。藉由設置鍍金層，能夠提高焊料之濡濕性。再者，第5金屬層23d及第6金屬層24d各者之厚度例如為0.01μm以上0.1μm以下。
於焊料基底層形成步驟中設置鍍鎳層及鍍金層。鍍鎳層成為鍍 金層之基底。但，實施形態之金屬柱於柱上設置有鎳層。因此，能夠省略焊料基底層形成步驟中之鍍鎳層及鍍金層中之鍍鎳層之形成步驟。再者，鍍金層之形成方法能夠使用電解電鍍或無電解電鍍中之任一種方法。
以此方式，藉由金屬柱之多層結構除能夠抑制形狀之不均勻以外，還能夠於焊料基底層形成步驟中省略鍍鎳層之形成步驟，從而能夠實現焊料基底層形成步驟之縮短。
圖4A、圖4B、圖5A、圖5B、圖6A、圖6B、圖7A、圖7B、圖8A、圖8B、圖9A、圖9B、圖10A、圖10B、圖11A及圖11B係例示第1實施形態之半導體發光裝置之製造方法之步驟順序模式性剖視圖。
如圖4A所示，於基板10之主面上形成半導體部15。例如，藉由MOCVD(metal organic chemical vapor deposition，有機金屬化學氣相沈積)法，而於基板10之主面上依序磊晶生長第1半導體層11、發光層13及第2半導體層12。
於半導體部15中，基板10側之面係第1面15a，基板10之相反側之面係第2面15b。
基板10能夠使用例如矽基板。或者，基板10亦可係藍寶石基板。半導體部15能夠使用例如含有氮化鎵(GaN)之氮化物半導體。
第1半導體層11具有例如設置於基板10之主面上之緩衝層、及設置於緩衝層上之n型GaN層。第2半導體層12具有例如設置於發光層13上之p型AlGaN層、及設置於該p型AlGaN層上之p型GaN層。發光層13例如具有MQW(Multiple Quantum well，多層量子井)結構。
如圖4B所示，第2半導體層12及發光層13被選擇性地除去。例如，藉由RIE(Reactive Ion Etching，反應性離子蝕刻)法而選擇性地對第2半導體層12及發光層13蝕刻，使第1半導體層11露出。
如圖5A所示，選擇性地將第1半導體層11除去而形成槽90。於基 板10之主面上，半導體部15藉由槽90而被分離成複數個部分。槽90貫通半導體部15而到達基板10。根據蝕刻條件亦存在如下情形，即基板10之主面亦略微被蝕刻，從而槽90之底面後退至較基板10與半導體部15之界面下方。再者，槽90亦可於形成第1電極16及第2電極17之後形成。
如圖5B所示，於第2半導體層12之表面形成有第2電極17(p電極)。又，於已經選擇性地除去第2半導體層12及發光層13之區域之第1半導體層11之表面形成有第1電極16(n電極)。
第1電極16及第2電極17例如係藉由濺鍍法、蒸鍍法等而形成。第1電極16與第2電極17既可先形成任一者，亦可使用相同之材料同時形成。
形成於積層有發光層13之區域之第2電極17包含反射發光層13之放射光之反射膜。例如，第2電極17含有銀、銀合金、鋁及鋁合金中之至少任一者。又，為了防止反射膜之硫化、氧化，第2電極17亦可包含金屬保護膜(障壁金屬)。
如圖6A所示，於設置於基板10上之半導體部15上形成有層間絕緣層18。層間絕緣層18保護第1電極16及第2電極17。又，層間絕緣層18保護與半導體部15之第1面15a連續之側面15c。又，層間絕緣層18亦形成於槽90之底面之基板10之表面。層間絕緣層18例如能夠使用藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法而形成之氧化矽膜或氮化矽膜。
如圖6B所示，於層間絕緣層18例如藉由使用抗蝕劑遮罩之濕式蝕刻而形成有第1開口18a與第2開口18b。第1開口18a到達第1電極16，第2開口18b到達第2電極17。
如圖6B所示，於層間絕緣層18之表面、第1開口18a之內壁(側壁及底面)、及第2開口18b之內壁(側壁及底面)形成有基底金屬層60。基 底金屬層60例如具有鋁膜、鈦膜、及銅膜。基底金屬層60例如係藉由濺鍍法而形成。
如圖7A所示，於基底金屬層60上，於選擇性地形成抗蝕劑遮罩91之後，藉由將基底金屬層60之銅膜用作籽晶層之電解鍍銅法而形成第1配線層21、第2配線層22及反射層50。
第1配線層21亦形成於第1開口18a內，與第1電極16電性連接。第2配線層22亦形成於第2開口18b內，與第2電極17電性連接。抗蝕劑遮罩91例如使用溶劑或氧電漿而如圖7B所示被除去。
如圖8A所示，於在第1配線層21、第2配線層22及反射層50上之整個表面形成樹脂層之後，將反射層50上之樹脂層留下作為遮罩層55。遮罩層55例如為感光性之聚醯亞銨樹脂，藉由對形成於整個表面之樹脂層之選擇性曝光、及曝光後之顯影，而使遮罩層55殘留於反射層50上。遮罩層55覆蓋反射層50，並殘留於半導體部15之側面15c之周圍區域。
於形成第1金屬柱23及第2金屬柱24之前之凹凸(階差)較小之階段形成遮罩層55，由此易於進行對遮罩層55之光刻。
如圖8B所示，於圖8A所示之結構體上，於選擇性地形成抗蝕劑遮罩92之後，藉由將第1配線層21及第2配線層22用作籽晶層之電解鍍銅法而形成第1金屬柱23及第2金屬柱24。於該例中，第1金屬柱23具有如下多層結構，即包括含有銅之第1金屬層23a、及含有鎳之第2金屬層23b。第2金屬柱24具有如下多層結構，即包括含有銅之第3金屬層24a、及含有鎳之第4金屬層24b。
第1金屬層23a形成於第1配線層21上。第1配線層21與第1金屬層23a使用相同之銅材料而一體化。於第1金屬層23a上形成第2金屬層23b。第3金屬層24a形成於第2配線層22上。第2配線層22與第3金屬層24a使用相同之銅材料而一體化。於第3金屬層24a上形成第4金屬層 24b。再者，反射層50及遮罩層55被抗蝕劑遮罩92覆蓋，且未於反射層50及遮罩層55上設置金屬柱。
如圖9A所示，例如使用溶劑或氧電漿而將圖8B之抗蝕劑遮罩92除去。
於此時間點，第1配線層21與第2配線層22經由基底金屬層60而連結。又，第1配線層21與反射層50亦經由基底金屬層60而連結，第2配線層22與反射層50亦經由基底金屬層60而連結。
因此，如圖9B所示，藉由蝕刻而將該些基底金屬層60除去。由此，斷開第1配線層21與第2配線層22之電性連接、第1配線層21與反射層50之電性連接、及第2配線層22與反射層50之電性連接。
如圖10A所示，於圖9B所示之結構體上形成絕緣層25。絕緣層25形成於第1配線層21、第1金屬柱23、第2配線層22及第2金屬柱24上。絕緣層25亦形成於設置於反射層50上之遮罩層55上。
絕緣層25與第1配線層21、第1金屬柱23、第2配線層22及第2金屬柱24一同構成支持體100。於半導體部15被支持於該支持體100上之狀態下，除去基板10。
例如，作為矽基板之基板10係藉由濕式蝕刻而除去。於基板10係藍寶石基板之情形時，能夠藉由激光剝蝕法而除去。
於基板10上磊晶生長之半導體部15存在包含較大之內部應力之情形。又，第1金屬柱23、第2金屬柱24及絕緣層25例如為較GaN系材料之半導體部15柔軟之材料。從而，即便磊晶生長時之內部應力於基板10剝離時一下子被釋放，第1金屬柱23、第2金屬柱24及絕緣層25亦會吸收該應力。因此，能夠避免半導體部15於將基板10除去之過程中破損。
如圖10B所示，藉由將基板10除去而使半導體部15之第1面15a露出。於露出之第1面15a上形成有微細之凹凸。例如，利用KOH(氫氧 化鉀)水溶液或TMAH(氫氧化四甲基銨)等對第1面15a進行濕式蝕刻。於該蝕刻中，會產生依存在結晶面方位之蝕刻速度之不同。因此，能夠於第1面15a上形成凹凸。藉由於第1面15a上形成凹凸，能夠提高發光層13之放射光之提取效率。
如圖11A所示，於第1面15a上隔著層間絕緣層19而形成有螢光體層30。螢光體層30例如係藉由印刷、灌注、鑄模、壓縮成形等方法而形成。層間絕緣層19提高半導體部15與螢光體層30之密接性。
作為螢光體層30，亦可隔著層間絕緣層19而將燒結螢光體黏結於螢光體層30上，該燒結螢光體係經由結合材料而使粒狀之螢光體燒結而成。
螢光體層30亦形成於半導體部15之側面15c之周圍區域上。於半導體部15之側面15c之周圍區域殘留著遮罩層55。於該遮罩層55上，隔著反射層50、層間絕緣層18及層間絕緣層19而形成有螢光體層30。
如圖11B所示，於形成螢光體層30之後，對絕緣層25之表面進行磨削而使第1金屬柱23及第2金屬柱24自絕緣層25露出。即，第1金屬柱23之第1端面23c露出，第2金屬柱24之第2端面24c露出。
成為被磨削之面之第1端面23c係鎳。成為被磨削之面之第2端面24c係鎳。如上所述，鎳較銅硬。因此，能夠抑制於磨削時形狀變得不均勻。
其次，於形成有將複數個半導體部15分離之槽90之區域，將圖11B所示之結構體切斷。即，切斷螢光體層30、層間絕緣層19、層間絕緣層18、反射層50、遮罩層55、及絕緣層25。該些例如係藉由切割刀片、或激光光而切斷。半導體部15不處於切割區域，因此不會受到由切割所致之損傷。
單片化之前之上述各步驟係於包含複數個半導體部15之晶圓狀態下進行。晶圓被單片化為包含至少一個半導體部15之半導體發光裝 置110。再者，半導體發光裝置110既可具有包含一個半導體部15之單晶片結構，亦可具有包含複數個半導體部15之多晶片結構。
單片化之前之上述各步驟係於晶圓狀態下分批進行，因此無需針對已單片化之每一器件進行配線層之形成、柱之形成、利用樹脂層之封裝、及螢光體層之形成，從而能夠大幅度地降低成本。
於晶圓狀態下形成支持體100及螢光體層30之後將該等切斷，因此螢光體層30之側面、支持體100之側面(遮罩層55之側面、絕緣層25之側面)對齊，該等側面形成單片化之半導體發光裝置110之側面。從而，能夠與無基板10之情形相互配合而提供晶片尺寸封裝結構之小型半導體發光裝置110。
(第2實施形態)
圖12係例示第2實施形態之半導體發光裝置之模式性剖視圖。
實施形態之半導體發光裝置112包含第1金屬柱23e、及第2金屬柱24e。第1金屬柱23e具有多層結構，即例如包括含有銅之第1金屬層23a、及含有鎳之第2金屬層23b。第2金屬柱24e具有多層結構，即例如包括含有銅之第3金屬層24a、及含有鎳之第4金屬層24b。
於實施形態中，第1金屬層23a包含沿著Z軸方向之第1側面23s。第2金屬層23b設置於第1側面23s與絕緣層25之間。第3金屬層24a包含沿著Z軸方向之第2側面24s。第4金屬層24b設置於第2側面24s與絕緣層25之間。即，含有鎳之金屬層不僅沿著含有銅之金屬層之上表面，而且沿著含有銅之金屬層之側面而設置。藉由介置有含有鎳之金屬層，而使含有銅之金屬層不與絕緣層25接觸。含有鎳之金屬層例如能夠使用無電解電鍍而形成。含有鎳之金屬層(第2金屬層23b及第4金屬層24b)之厚度例如為0.01μm以上20μm以下。
第2金屬層23b較佳為含有鎳及鈦中之至少一種金屬。亦可為第2金屬層23b進而含有鋅。第4金屬層24b較佳為含有鎳及鈦中之至少一 種金屬。亦可為第4金屬層24b進而含有鋅。
於第1實施形態中，絕緣層25與第1金屬層23a之第1側面23s、及絕緣層25與第3金屬層24a之第2側面24s相互接觸。第1金屬層23a及第3金屬層24a均為銅。絕緣層25為樹脂，因此存在產生藉由銅而氧化之銅害(copper-induced degradation)之情形。由於銅害，絕緣層25劣化。
由於金屬離子促進樹脂之氧化反應之觸媒作用(氧化還原反應)而樹脂劣化。銅有尤其易於對樹脂造成影響之傾向。銅促進被稱為上述銅害之劣化。金屬對橡膠及塑料所造成之影響度按元素分為如下所示。據此，鈷(Co)最易使樹脂劣化，鎂(Mg)最難使樹脂劣化。
Co>Mn>Cu>Fe>V>Ni>(Ti、Ca、Ag、Zn)>Al>Mg
藉由氧化還原反應，金屬離子(Mn+/M(n+1)+)將過氧化氫(ROOH)接觸分解為自由基(RO．、ROO．)而促進連鎖反應。
Figure TWI612688BD00001
於劣化之初始階段，聚合物(RH)與金屬離子(Mn+)直接反應而生成自由基(R．)。
Figure TWI612688BD00002
鎳、鈦及鋅與銅相比對絕緣層25之影響度較低。於實施形態中，於第1金屬層23a(銅層)之第1側面23s與絕緣層25之間設置第2金屬層23b(例如，鎳層)。於第3金屬層24a(銅層)之第2側面24s與絕緣層25之間設置第4金屬層24b(例如，鎳層)。由此，第1金屬層23a(銅層)不與絕緣層25接觸，第3金屬層24a(銅層)亦不與絕緣層25接觸。因此，藉由第1金屬柱23及第2金屬柱24各自之多層結構而能夠抑制形狀之不均勻，並且能夠抑制於絕緣層25產生銅害。
圖13係例示第2實施形態之另一半導體發光裝置之模式性剖視 圖。
實施形態之半導體發光裝置113包含第1金屬柱23e、及第2金屬柱24e。第1金屬柱23e進而包含第5金屬層23d。第5金屬層23d含有金。第2金屬層23b設置於第1金屬層23a與第5金屬層23d之間。第2金屬柱24e進而包含第6金屬層24d。第6金屬層24d含有金。第4金屬層24b設置於第3金屬層24a與第6金屬層24d之間。
具體而言，例如，於含有鎳之第2金屬層23b下還設置有含有金之第5金屬層23d。於含有鎳之第4金屬層24b下還設置有含有金之第6金屬層24d。第5金屬層23d及第6金屬層24d例如為鍍金層。藉由設置鍍金層，能夠提高焊料之濡濕性。第5金屬層23d及第6金屬層24d各者之厚度例如為0.01μm以上0.1μm以下。
如上所述，於焊料基底層形成步驟中設置有鍍鎳層及鍍金層。鍍鎳層成為鍍金層之基底。實施形態之金屬柱具有鎳層。因此，能夠省略焊料基底層形成步驟中之鍍鎳層及鍍金層中之鍍鎳層之形成步驟。再者，鍍金層之形成方法能夠使用電解電鍍或無電解電鍍中之任一種方法。
(第3實施形態)
圖14係例示第3實施形態之半導體發光裝置之一部分之模式性剖視圖。
實施形態之半導體發光裝置114包含第1金屬柱23f、及第2金屬柱24f。第1金屬柱23f包含第1金屬層23a、及第2金屬層23b。第2金屬層23b與第1金屬層23a之第1側面23s對向而設置。第2金屬層23b未設置於第1金屬層23a之下表面。第2金屬柱24f包含第3金屬層24a、及第4金屬層24b。第4金屬層24b與第3金屬層24a之第2側面24s對向而設置。第4金屬層24b未設置於第3金屬層24a之下表面。
絕緣層25設置於第2金屬層23b與第4金屬層24b之間。即，第2金 屬層23b設置於第1側面23s與絕緣層25之間。第4金屬層24b設置於第2側面24s與絕緣層25之間。含有鎳之金屬層(第2金屬層23b、第4金屬層24b)僅設置於含有銅之金屬層(第1金屬層23a、第3金屬層24a)之側面。因此，含有銅之金屬層不與絕緣層25接觸。
如此，亦可僅於含有銅之金屬層之側面(周面)與絕緣層之間設置含有鎳之金屬層。由此，能夠抑制金屬柱之形狀之不均勻，並且能夠抑制於絕緣層產生銅害。又，亦能夠抑制金屬柱自身之氧化。
根據實施形態，能夠提供一種高生產性之半導體發光裝置。
以上，一面參照具體例，一面對本發明之實施形態進行了說明。但，本發明並不限定於該些具體例。例如，關於半導體部、第1金屬柱、第2金屬柱及絕緣層等各要素之具體構成，只要藉由本領域技術人員自公知之範圍適當地選擇而能夠同樣地實施本發明，並能夠獲得相同之效果，則亦包含於本發明之範圍內。
又，將各具體例中之任意兩個以上要素於技術上可行之範圍進行組合所得者只要包含本發明之主旨，則亦包含於本發明之範圍內。
除此以外，本領域技術人員基於上文中作為本發明之實施形態而敍述之半導體發光裝置來適當地進行設計變更而能夠實施之所有半導體發光裝置，只要包含本發明之主旨則均屬於本發明之範圍。
除此以外，於本發明之思想範疇中，只要係本領域技術人員就會想到各種變更例及修正例，並且知曉該等變更例及修正例亦屬於本發明之範圍。
已對本發明之若干實施形態進行了說明，但該些實施形態係作為例而提出者，並非意圖限定發明之範圍。該些新穎之實施形態能夠藉由其他各種方式來實施，且能夠於不脫離發明之主旨之範圍內進行各種省略、置換、變更。該些實施形態及其變化包含於發明之範圍及主旨中，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
11‧‧‧第1半導體層
11a‧‧‧一部分
11b‧‧‧其他部分
12‧‧‧第2半導體層
13‧‧‧發光層
15‧‧‧半導體部
15a‧‧‧第1面
15b‧‧‧第2面
15c‧‧‧側面
15e‧‧‧第1區域
15f‧‧‧第2區域
16‧‧‧第1電極
16a‧‧‧焊墊部
17‧‧‧第2電極
18‧‧‧層間絕緣層
19‧‧‧層間絕緣層
21‧‧‧第1配線層
21a‧‧‧通孔
22‧‧‧第2配線層
22a‧‧‧通孔
23‧‧‧第1金屬柱
23a‧‧‧第1金屬層
23b‧‧‧第2金屬層
23c‧‧‧第1端面
24‧‧‧第2金屬柱
24a‧‧‧第3金屬層
24b‧‧‧第4金屬層
24c‧‧‧第2端面
25‧‧‧絕緣層
50‧‧‧反射層
100‧‧‧支持體
110‧‧‧半導體發光裝置
d1‧‧‧厚度
d2‧‧‧厚度
d3‧‧‧厚度
d4‧‧‧厚度
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向

Claims (14)

  1. 一種半導體發光裝置，其包含：半導體部，其包含第1面、與上述第1面為相反側之第2面、及發光層，且上述第2面包含與上述發光層重疊之第1區域、及不與上述發光層重疊之第2區域；第1金屬柱，其與上述第2區域電性連接，且包含第1金屬層、及硬度較上述第1金屬層之硬度硬之第2金屬層，上述第1金屬層設置於上述第2面與上述第2金屬層之至少一部分之間；第2金屬柱，其於第2方向上與上述第1金屬柱並排且與上述第1區域電性連接，上述第2方向與自上述第1面朝向上述第2面之第1方向交叉；且包含第3金屬層、及硬度較上述第3金屬層之硬度硬之第4金屬層，上述第3金屬層設置於上述第2面與上述第4金屬層之至少一部分之間；及絕緣層，其設置於上述第1金屬柱與上述第2金屬柱之間，且上述第1金屬層之上述第1方向上之上述厚度為3微米以上100微米以下，上述第2金屬層之上述第1方向上之上述厚度為2微米以上5微米以下，上述第3金屬層之上述第1方向上之上述厚度為3微米以上100微米以下，上述第4金屬層之上述第1方向上之上述厚度為2微米以上5微米以下。
  2. 如請求項1之半導體發光裝置，其中上述第1金屬層及上述第3金屬層含有銅，且上述第2金屬層及上述第4金屬層，含有鎳及鈦中之至少一種 金屬。
  3. 如請求項2之半導體發光裝置，其中上述第2金屬層及上述第4金屬層進而含有鋅。
  4. 如請求項1之半導體發光裝置，其中上述第1金屬層進而包含沿著上述第1方向之第1側面，上述第3金屬層進而包含沿著上述第1方向之第2側面，且上述第2金屬層設置於上述第1側面與上述絕緣層之間，上述第4金屬層設置於上述第2側面與上述絕緣層之間。
  5. 如請求項4之半導體發光裝置，其中上述第1金屬柱進而包含含有金之第5金屬層，上述第2金屬柱進而包含含有金之第6金屬層，且上述第2金屬層設置於上述第1金屬層與上述第5金屬層之間，上述第4金屬層設置於上述第3金屬層與上述第6金屬層之間。
  6. 如請求項1之半導體發光裝置，其中上述第1金屬層之上述第1方向上之厚度，較上述第2金屬層之上述第1方向上之厚度厚，且上述第3金屬層之上述第1方向上之厚度，較上述第4金屬層之上述第1方向上之厚度厚。
  7. 如請求項1之半導體發光裝置，其中上述第1金屬柱進而包含含有金之第5金屬層，上述第2金屬柱進而包含含有金之第6金屬層，且上述第2金屬層設置於上述第1金屬層與上述第5金屬層之間，上述第4金屬層設置於上述第3金屬層與上述第6金屬層之間。
  8. 如請求項7之半導體發光裝置，其中上述第5金屬層之厚度為0.01微米以上0.1微米以下，且上述第6金屬層之厚度為0.01微米以上0.1微米以下。
  9. 如請求項1之半導體發光裝置，其進而包含設置於上述第1面上 之螢光體層。
  10. 如請求項1之半導體發光裝置，其中上述絕緣層設置於上述第1金屬柱之周圍、及上述第2金屬柱之周圍。
  11. 如請求項1之半導體發光裝置，其中上述絕緣層包含含有顏料成分之黑色樹脂。
  12. 一種半導體發光裝置，其包含：半導體部，其包含第1面、與上述第1面為相反側之第2面、及發光層，且上述第2面包含與上述發光層重疊之第1區域、及不與上述發光層重疊之第2區域；第1金屬柱，其與上述第2區域電性連接，且包含第1金屬層、及硬度較上述第1金屬層之硬度硬之第2金屬層，上述第1金屬層包含沿著自上述第1面朝向上述第2面之第1方向之第1側面；第2金屬柱，其於與上述第1方向交叉之第2方向上，與上述第1金屬柱並排且與上述第1區域電性連接；且包含第3金屬層、及硬度較上述第3金屬層之硬度硬之第4金屬層，上述第3金屬層包含沿著上述第1方向之第2側面；及絕緣層，其設置於上述第1金屬柱與上述第2金屬柱之間；且上述第2金屬層設置於上述第1側面與上述絕緣層之間，上述第4金屬層設置於上述第2側面與上述絕緣層之間。
  13. 如請求項12之半導體發光裝置，其中上述第1金屬層及上述第3金屬層含有銅，且上述第2金屬層及上述第4金屬層，含有鎳及鈦中之至少一種金屬。
  14. 如請求項13之半導體發光裝置，其中上述第2金屬層及上述第4金屬層進而含有鋅。
TW104144308A 2015-03-16 2015-12-29 半導體發光裝置 TWI612688B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015052160A JP6555907B2 (ja) 2015-03-16 2015-03-16 半導体発光装置

Publications (2)

Publication Number Publication Date
TW201707232A TW201707232A (zh) 2017-02-16
TWI612688B true TWI612688B (zh) 2018-01-21

Family

ID=56925620

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104144308A TWI612688B (zh) 2015-03-16 2015-12-29 半導體發光裝置
TW106139829A TWI699011B (zh) 2015-03-16 2015-12-29 半導體發光裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106139829A TWI699011B (zh) 2015-03-16 2015-12-29 半導體發光裝置

Country Status (4)

Country Link
US (3) US9705039B2 (zh)
JP (1) JP6555907B2 (zh)
CN (1) CN105990506B (zh)
TW (2) TWI612688B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI740568B (zh) * 2019-10-30 2021-09-21 日商鎧俠股份有限公司 半導體裝置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135213B2 (ja) * 2012-04-18 2017-05-31 日亜化学工業株式会社 半導体発光素子
DE102015114587A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
CN110383509B (zh) * 2016-12-06 2022-12-13 苏州立琻半导体有限公司 发光器件
JP7111457B2 (ja) * 2017-10-27 2022-08-02 新光電気工業株式会社 半導体装置及びその製造方法
US10872861B2 (en) * 2018-02-07 2020-12-22 Advanced Semiconductor Engineering, Inc. Kaohsiung, Taiwan Semiconductor packages
US10811575B2 (en) * 2018-07-30 2020-10-20 Facebook Technologies, Llc Laser lift-off masks
JP2020083429A (ja) * 2018-11-29 2020-06-04 共同印刷株式会社 包装袋
US20210336090A1 (en) * 2020-04-23 2021-10-28 Epistar Corporation Light-emitting device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201143169A (en) * 2010-05-26 2011-12-01 Toshiba Kk Semiconductor light emitting device and method for manufacturing same
TW201415671A (zh) * 2010-05-24 2014-04-16 Toshiba Kk 半導體發光裝置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1168900A1 (en) * 1999-03-03 2002-01-02 Daiwa Co., Ltd. Method of manufacturing multilayer wiring board
JP4029843B2 (ja) * 2004-01-19 2008-01-09 豊田合成株式会社 発光装置
US7824937B2 (en) * 2003-03-10 2010-11-02 Toyoda Gosei Co., Ltd. Solid element device and method for manufacturing the same
JP4890835B2 (ja) * 2005-10-28 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI279934B (en) 2005-11-22 2007-04-21 Yaki Ind Co Ltd Method for fabricating metal layer of diode with electroless plating
US8022419B2 (en) * 2005-12-19 2011-09-20 Showa Denko K.K. Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device, and light-emitting diode lamp
US8187900B2 (en) * 2007-08-10 2012-05-29 Hong Kong Applied Science and Technology Research Institute Company Limited Optimization of polishing stop design
JP2010067890A (ja) * 2008-09-12 2010-03-25 Hitachi Cable Ltd 発光素子
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
JP5310371B2 (ja) 2009-08-10 2013-10-09 ソニー株式会社 半導体発光素子及びその製造方法
JP2011071272A (ja) 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5759790B2 (ja) * 2010-06-07 2015-08-05 株式会社東芝 半導体発光装置の製造方法
JP4875185B2 (ja) * 2010-06-07 2012-02-15 株式会社東芝 光半導体装置
JP5657591B2 (ja) * 2011-03-23 2015-01-21 株式会社東芝 半導体発光装置およびその製造方法
JP4756110B2 (ja) 2011-04-08 2011-08-24 株式会社東芝 発光装置の製造方法
US9269878B2 (en) * 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
JP5844101B2 (ja) * 2011-09-15 2016-01-13 新光電気工業株式会社 発光装置用の配線基板、発光装置及び発光装置用配線基板の製造方法
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
JP2013115336A (ja) 2011-11-30 2013-06-10 Renesas Electronics Corp 半導体装置及びその製造方法
TWI606618B (zh) * 2012-01-03 2017-11-21 Ｌｇ伊諾特股份有限公司 發光裝置
JP2014036162A (ja) 2012-08-09 2014-02-24 Denki Kagaku Kogyo Kk Ｌｅｄ用回路基板、ｌｅｄモジュール、ｌｅｄ発光装置、発光器具及び照明器具
JP6001956B2 (ja) * 2012-08-10 2016-10-05 株式会社東芝 半導体装置
JP5462378B2 (ja) 2013-01-10 2014-04-02 株式会社東芝 半導体発光装置、発光装置、半導体発光装置の製造方法
JP2014150196A (ja) 2013-02-01 2014-08-21 Toshiba Corp 半導体発光装置およびその製造方法
JP6045999B2 (ja) * 2013-07-31 2016-12-14 株式会社東芝 半導体発光装置及びその製造方法
JP6306308B2 (ja) 2013-09-19 2018-04-04 株式会社東芝 半導体発光装置
US10304998B2 (en) * 2013-09-27 2019-05-28 Seoul Viosys Co., Ltd. Light emitting diode chip and light emitting device having the same
KR102075981B1 (ko) * 2014-02-21 2020-02-11 삼성전자주식회사 발광다이오드 패키지의 제조방법
JP5834109B2 (ja) 2014-05-14 2015-12-16 株式会社東芝 半導体発光装置、半導体発光装置の製造方法、発光装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201415671A (zh) * 2010-05-24 2014-04-16 Toshiba Kk 半導體發光裝置
TW201143169A (en) * 2010-05-26 2011-12-01 Toshiba Kk Semiconductor light emitting device and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI740568B (zh) * 2019-10-30 2021-09-21 日商鎧俠股份有限公司 半導體裝置

Also Published As

Publication number Publication date
TW201707232A (zh) 2017-02-16
US9960320B2 (en) 2018-05-01
US20160276560A1 (en) 2016-09-22
CN105990506A (zh) 2016-10-05
CN105990506B (zh) 2019-06-14
TWI699011B (zh) 2020-07-11
JP6555907B2 (ja) 2019-08-07
US20170250307A1 (en) 2017-08-31
US20180204980A1 (en) 2018-07-19
TW201806202A (zh) 2018-02-16
US10505075B2 (en) 2019-12-10
US9705039B2 (en) 2017-07-11
JP2016174020A (ja) 2016-09-29

Similar Documents

Publication Publication Date Title
TWI612688B (zh) 半導體發光裝置
TWI595686B (zh) Semiconductor light-emitting device
TWI529970B (zh) 半導體發光裝置及其製造方法
JP6182050B2 (ja) 半導体発光装置
US10290789B2 (en) Light emitting device, manufacturing method for the light emitting device, and lighting module having the light emitting device
JP2011187679A (ja) 半導体発光装置及びその製造方法
TWI549321B (zh) Electronic device
JP6185415B2 (ja) 半導体発光装置
JP2015533456A (ja) 波長変換発光デバイス
JP2013232503A (ja) 半導体発光装置
JP2012169332A (ja) 半導体発光装置及びその製造方法
JP5845134B2 (ja) 波長変換体および半導体発光装置
TWI505499B (zh) 半導體發光裝置
US10811566B2 (en) Light emitting device, method for producing light emitting device, and light emitting module
US8049241B2 (en) Light emitting device fabrication method thereof, and light emitting apparatus
US20170256695A1 (en) Light emitting device
JP6964421B2 (ja) 半導体発光装置
JP2015216408A (ja) 半導体発光装置