TWI612577B - 半導體裝置之製造方法及電腦記錄媒體 - Google Patents

半導體裝置之製造方法及電腦記錄媒體 Download PDF

Info

Publication number
TWI612577B
TWI612577B TW102107189A TW102107189A TWI612577B TW I612577 B TWI612577 B TW I612577B TW 102107189 A TW102107189 A TW 102107189A TW 102107189 A TW102107189 A TW 102107189A TW I612577 B TWI612577 B TW I612577B
Authority
TW
Taiwan
Prior art keywords
film
plasma
photoresist layer
semiconductor device
manufacturing
Prior art date
Application number
TW102107189A
Other languages
English (en)
Other versions
TW201403705A (zh
Inventor
Manabu Sato
Kazuki Narishige
Takanori Sato
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201403705A publication Critical patent/TW201403705A/zh
Application granted granted Critical
Publication of TWI612577B publication Critical patent/TWI612577B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供一種可效率良好地形成所欲形狀之多段階段狀構造的半導體裝置之製造方法及電腦記錄媒體。
一種將具有交互地層積第1膜與第2膜的多層膜、及光阻層之基板加以蝕刻，而形成階段狀構造的半導體裝置之製造方法，係反覆地進行下述工序：第1工序：係將光阻層作為遮罩來將第1膜電漿蝕刻；第2工序：係使用至少具備含矽製構件的上部電極及下部電極的電漿處理裝置，在對上部電極施加負的直流電壓之狀態下，藉由施加至下部電極的高頻來將含有氬氣與氫氣之處理氣體電漿化，並將基板上所形成之光阻層暴露於該電漿；第3工序：將光阻層加以修飾(trimming)；以及第4工序：在第3工序之後將第2膜電漿蝕刻。

Description

半導體裝置之製造方法及電腦記錄媒體
本發明係關於一種半導體裝置之製造方法及電腦記錄媒體。
以往，半導體裝置之製造工序中，係將電漿作用於半導體晶圓等之基板，來進行施以蝕刻或成膜等之處理的電漿處理。此般半導體裝置之製造工序，例如NAND型快閃記憶體之製造工序中，已知有對交互地層積有不同介電率的2種膜，例如絕緣膜及導電膜之多層膜進行電漿蝕刻與遮罩的修飾，來形成階段狀構造(例如，參照專利文獻1)。
【先前技術文獻】
專利文獻1：日本特開2009-170661號公報
如上述般，在從交互地層積有不同介電率的2種膜，例如絕緣膜及導電膜之多層膜來形成階段狀構造的半導體裝置之製造工序中，有著工序數量變多而製造效率惡化，並且因沉積物之影響等而難以形成所欲形狀的多段階段狀構造的問題。
本發明乃對應於上述習知情事者，提供一種可效率良好地形成所欲形狀之多段階段狀構造的半導體裝置之製造方法及電腦記錄媒體。
本發明之半導體裝置之製造方法的一樣態，係將具有多層膜及光阻層之基板加以蝕刻，而形成階段狀構造的半導體裝置之製造方法，該多層膜係交互地層積具有第1介電率之第1膜與具有和該第1介電率不同之第2介電率的第2膜，該光阻層係位於該多層膜之上層而具有蝕刻遮罩機能，其中係具有下述工序：第1工序：係將該光阻層作為遮罩來將該第1膜電 漿蝕刻；第2工序：係使用至少具備含矽製構件的上部電極及對向於該上部電極所配設之下部電極的電漿處理裝置，在對該上部電極施加負的直流電壓之狀態下，藉由施加至該下部電極的高頻來將含有氬氣與氫氣之處理氣體電漿化，並將該基板上所形成之光阻層暴露於該電漿；第3工序：係在該第2工序後，將該光阻層加以修飾(trimming)；以及第4工序：係將以該第3工序修飾後之該光阻層及以該第1工序電漿蝕刻後之該第1膜作為蝕刻遮罩來將該第2膜電漿蝕刻；藉由反覆進行該第1工序至該第4工序，來使該多層膜成為階段狀構造。
又，本發明之半導體裝置之製造方法的其他樣態，係將基板上所形成之光阻層作為遮罩來將該光阻層下層所形成之膜加以電漿蝕刻之半導體裝置之製造方法，具備有以下工序：光阻改質工序：使用至少具備含矽製構件的上部電極及對向於該上部電極所配設而載置基板之下部電極的電漿處理裝置，在對該上部電極施加負的直流電壓之狀態下，藉由施加至該下部電極的高頻來將含有氬氣與氫氣之處理氣體電漿化，並將該光阻層暴露於該電漿；以及修飾工序：係在該光阻改質工序後，將該光阻層加以修飾；該修飾工序中，該光阻層之高度方向的修飾量y與水平方向的修飾量x之比(y/x)為0.7以下。
依本發明，便可提供一種可效率良好地形成所欲形狀之多段階段狀構造的半導體裝置之製造方法及電腦記錄媒體。
200‧‧‧光阻膜
201‧‧‧二氧化矽膜
202‧‧‧聚矽膜
210‧‧‧層積膜
W‧‧‧半導體晶圓
圖1係概略顯示本發明一實施形態所使用之電漿處理裝置概略構成的圖式。
圖2係概略顯示本發明一實施形態相關之半導體晶圓之剖面概略構成的圖式。
圖3係顯示本發明一實施形態之工序的流程圖。
圖4係概略顯示本發明其他實施形態相關之半導體晶圓的剖面概略構成之圖式。
圖5係顯示本發明其他實施形態之工序的流程圖。
以下，便就本發明一實施形態參照圖式來加以說明。圖1係概略一實施形態相關的之半導體裝置之製造方法所使用之電漿處理裝置概略構成。首先，就電漿處理裝置之構成加以說明。
電漿處理裝置係具有構成為氣密，而電氣性地成為接地電位之處理腔室1。此處理腔室1為圓筒狀，由例如表面形成陽極氧化披覆膜之鋁等所構成。處理腔室1內係設有水平地將為被處理基板之半導體晶圓W加以支撐之載置台2。
載置台2其基材2a係由導電性金屬，例如鋁等所加以構成，而具有作為下部電極之機能。此載置台2係透過絕緣板3而支撐於導體之支撐台4。又，載置台2上方外周係設有例如以單晶矽所形成之聚焦環5。再者，係以包圍載置台2及支撐台4周圍之方式而設有例如石英等所構成之圓筒狀內壁構件3a。
載置台2之基材2a係透過第1匹配器11a而連接有第1高頻電源10a，又，透過第2匹配器11b而連接有第2高頻電源110b。第1高頻電源10a為電漿產生用者，由此第1高頻電源10a將既定頻率(例如60MHz)之高頻電功率供給至載置台2之基材2a。又，第2高頻電源10b係離子吸引用(偏壓用)者，從此第2高頻電源10b將較第1高頻電源10a要低的既定頻率(例如40kHz)之高頻電功率供給至載置台2之基材2a。另一方面，載置台2上方係以和載置台2平行對向的方式設置具有作為上部電極之機能的噴淋頭16，噴淋頭16與載置台2便具有作為一對電極(上部電極及下部電極)之機能。
載置台2上面係設有用以將半導體晶圓W靜電吸附之靜電夾具6。此靜電夾具6係於絕緣體6b之間介設電極6a所構成，而電極6a則連接有直流電源12。然後，藉由從直流電源12將直流電壓施加至電極6a，便能夠成為藉由庫倫力來將半導體晶圓W加以吸附。
載置台2內部係形成有冷媒流道2b，冷媒流道2b係連接有冷媒入口配管2c、冷媒出口配管2d。然後，藉由將卡爾登等之冷媒循環於冷媒流道2b中，便能將支撐台4及載置台2控制在既定溫度。又，以貫穿載置台2等之方式，設置用以將氦氣等冷熱傳導用氣體(背側氣體)供給至半導體晶圓W 之內面側的背側氣體供給配管30。此背側氣體供給配管30係連接有未圖示之背側氣體供給源。藉由此等構成，便能將藉由靜電夾具6吸附保持在載置台2上面的半導體晶圓W控制在既定溫度。
上述噴淋頭16係設於處理腔室1之頂壁部分。噴淋頭16具備有本體部16a及構成電極板之上部頂板16b，透過絕緣性構件45而支撐在處理腔室1之上部。本體部16a係由導電性材料，例如表面經陽極氧化處理之鋁所構成，其下部係以可自由裝卸於矽製的上部頂板16b之方式加以構成。
本體部16a內部係設有氣體擴散室16c,16d，本體部16a之底部係以位於此氣體擴散室16c,16d之下部的方式形成有多數氣體流通恐16e。氣體擴散室係分割成中央部所設置之氣體擴散室16c，及周緣部所設置之氣體擴散室16d，而為可獨立地在中央部及周緣部變更處理氣體的供給狀態。
又，上部頂板16b係以和上述氣體流通孔16e相重疊之方式設有在厚度方向上貫穿該上部頂板16b之氣體導入孔16f。藉由此般構成，被供給至氣體擴散室16c,16d之處理氣體便會透過氣體流通孔16e及導入孔16f而以分散成噴淋狀之方式供給至處理腔室1內。另外，本體部16a等係設有用以將冷媒循環之未圖示的配管，而可在電漿蝕刻處理中將噴淋頭16溫度控制於所欲溫度。
上述本體部16a係形成有用以將處理氣體朝氣體擴散室16c,16d導入之2個氣體導入口16g,16h。該等氣體導入口16g,16h係連接有氣體供給配管15a,15b，此氣體供給配管15a,15b之另端係連接有供給蝕刻用處理氣體之處理氣體供給源15。氣體供給配管15a係由上游側依序設有質流控制器(MFC)15c及開關閥V1。又，氣體供給配管15b係由上游側依序設有質流控制器(MFC)15d及開關閥V2。
然後，電漿蝕刻用之處理氣體會從處理氣體供給源15透過氣體供給配管15a,15b而供給至氣體擴散室16c,16d，再從此氣體擴散室16c,16d透過氣體流通孔16e及氣體導入孔16f而分散呈噴淋狀供給至處理腔室1內。
上述作為上部電極之噴淋頭16係透過低通濾波器(LPF)51電連接有可變直流電源52。此可變直流電源52係藉由ON．OFF開關53而可讓供電ON、OFF。可變直流電源52之電流．電壓以及ON．OFF開關53的ON、OFF係藉由後述之控制部60加以控制。另外，如後述般，在從第1高頻電 源10a、第2高頻電源10b將高頻施加至載置台2而在處理空間產生電漿時，係依需要藉由控制部60來使得ON．OFF開關53為ON，而將既定的直流電壓施加至作為上部電極之噴淋頭16。
從處理腔室1之側壁以較噴淋頭16之高度位置要朝上方延伸之方式設置有圓筒狀之接地導體1a。此圓筒狀接地導體1a係於其上部具有頂壁。
處理腔室1底部係形成有排氣口71，此排氣口71係透過排氣管72而連接有排氣裝置73。排氣裝置73具有真空泵，藉由此真空泵作動而可將處理腔室1內減壓至既定真空度。另一方面，處理腔室1之側壁係設有半導體晶圓W之搬出入口74，此搬出入口74係設有將該搬出入口74加以開閉之閘閥75。
圖中76,77係可自由裝卸之沉積物罩。沉積物罩76係沿著處理腔室1之內壁面所設置，具有防止蝕刻副產物(沉積物)附著於處理腔室1之功用。此沉積物罩76之與半導體晶圓W為略相同的高度位置係設有直流性地接地的導電性構件(GND塊)79，藉此來防止異常放電。
上述構成之電漿處理裝置係藉由控制部60來總括性地控制其動作。此控制部60係設有具備CPU來控制電漿處理裝置之各部的程序控制器61、使用者介面62及記憶部63。
使用者介面62係由工序管理員為了管理電漿處理裝置而進行指令輸入操作的鍵盤，或將電漿處理裝置之運作狀況可視化地加以顯示的顯示器等所構成。
記憶部63係收納有將電漿處理裝置所實行之各種處理藉由程序控制器61之控制而加以實現之控制程式(軟體)或記憶有處理條件數據等之配方。然後，依需要，藉由從來自使用者介面之指示等將任意的配方由記憶部63叫出而在程序控制器61實行，便會在程序控制器61的控制下，以電漿處理裝置來進行所欲處理。又，控制程式或處理條件數據等之配方可利用收納於能以電腦來讀取之電腦記錄媒體(例如，硬碟、CD、軟碟、半導體記憶體等)等之狀態者，或由其他裝置透過例如專用線路而隨時傳送來線上利用者。
接著，就以上述構成之電漿處理裝置來將半導體晶圓W進行電漿處理之順序加以說明。首先，開啟閘閥75，藉由未圖示的搬送機器人等將半導體晶圓W透過未圖示之加載互鎖室而從搬出入口74搬入至處理腔室1內， 並載置於載置台2上。之後，將搬送機器人退避至處理腔室1外，將閘閥75關閉。然後，藉由排氣裝置73之真空泵透過排氣口71將處理腔室1內加以排氣。
在處理腔室1內成為既定真空度後，從處理氣體供給源15將既定之處理氣體(蝕刻氣體)導入至處理腔室1內，並將處理腔室1內保持於既定壓力。此時，可使得中央部及周緣部之來自處理氣體供給源15之處理氣體的供給狀態為不同，又，亦可在處理氣體之整體供給量中，將來自中央部之供給量與來自周緣部之供給量的比率控制在所欲數值。
然後，此狀態下從第1高頻電源10a將頻率為例如60MHz之高頻電功率供給至載置台2之基材2a。又，從第2高頻電源10b將離子吸引用之頻率為例如400kHz之高頻電功率(偏壓用)供給至載置台2之基材2a。此時，從直流電源12將既定之直流電壓施加至靜電夾具6之電極6a，藉由庫倫力來將半導體晶圓W吸附於靜電夾具6。
如上述般藉由將高頻電功率施加至為下部電極之載置台2，便會在為上部電極之噴淋頭16及為下部電極之載置台2之間形成電場。藉由此電場，在存在有半導體晶圓W之處理空間會產生放電，藉由藉此所形成之處理氣體的電漿，來使得半導體晶圓W被電漿處理(蝕刻處理，光阻膜之改質處理等)。
又，如前述，由於在電漿處理中可將直流電壓施加至噴淋頭16，故有以下效果。亦即，依程序，會有需要高電子密度且低離子能量之電漿的情況。在此般情況，使用直流電壓，會因一邊抑制打入半導體晶圓W之離子能量並增加電將之電子密度，使得半導體晶圓W之蝕刻對象的膜之蝕刻率提升，並降低蝕刻對象上部所設置之作為遮罩的膜之濺鍍率而提升選擇性。
然後，當上述電漿處理結束時，便停止高頻電功率之供給、直流電壓之供給及處理氣體之供給，以和上述順序相反之順序，將半導體晶圓W從處理腔室1內搬出。
接著，就本發明半導體裝置之製造方法的一實施形態，參照圖2、圖3來加以說明。圖2係概略顯示本實施形態相關之作為被處理基板的半導體晶圓W之剖面構成，為顯示本實施形態的工序，圖3係顯示本實施形態之工序的流程圖。
如圖2(a)所示，半導體晶圓W最上部係形成有既定形狀圖案而具有作為遮罩機能之光阻膜200。此光阻膜200厚度為例如5μm左右。光阻膜200下側係形成有二氧化矽(SiO2)膜201a，二氧化矽膜201a下側係形成有氮化矽膜202a。
又，氮化矽膜202a下側係形成有二氧化矽膜201b，二氧化矽膜201b下側係形成有氮化矽膜202b。如此般，將二氧化矽膜201與氮化矽膜202交互地層積，來構成層積膜210。層積膜210之層積數為例如二氧化矽膜201為32層，氮化矽膜202為32層，總計為64層等。
另外，本實施形態中，雖係以層積了二氧化矽膜及氮化矽膜的層積膜為例加以說明，但亦適用於層積具有第1介電率之第1膜，及具有與第1介電率不同之第2介電率之第2膜構造之層積膜。更具體而言，可適用於例如層積二氧化矽膜與聚矽膜(摻雜聚矽膜)所構成之層積膜、層積聚矽膜與摻雜聚矽膜所構成之層積膜等。
從圖2(a)所示狀態，首先將光阻膜200作為遮罩，將二氧化矽膜201a電漿蝕刻而成為圖2(b)之狀態(圖3所示工序301)。此電漿蝕刻處理係使用例如C4F6+Ar+O2等之處理氣體的電漿來進行。
接著，進行將光阻膜200上面加以改質之改質處理(cure)，於光阻膜200上面形成改質膜200a，成為圖2(c)之狀態(圖3所示工序302)。此改質處理(cure)，在圖1所示之電漿處理裝置中，係使用Ar與H2之混合氣體作為處理氣體，從第1高頻電源10a將既定頻率之高頻電功率施加至作為下部電極的載置台2而產生此混合氣體之電漿，並從可變直流電源52將負的直流電壓施加至作為上部電極之矽製上部頂板16b來進行。
此情況，電漿中的Ar離子會因被施加至矽製上部頂板16b之負的直流電壓而加速並濺鍍矽製上部頂板16b，以產生矽與電子。該等中的電子會因被施加至頂板16b之負的直流電壓的電場而加速，衝撞光阻膜200上面而改質。又，矽會在光阻膜200上面形成矽化碳等所構成之披覆層而作用。如此般，藉由矽與電子，便會進行光阻膜200上面之改質處理(cure)，來形成改質膜200a。
接著，進行光阻膜200之修飾處理，使得光阻膜200之開口面積增廣。亦即，將光阻膜200下側之二氧化矽膜201a的一部分露出，而成為圖2(d) 之狀態(圖3所示工序303)。此修飾處理係使用例如O2等之處理氣體的電漿來進行。
接著，將光阻膜200及露出一部分之二氧化矽膜201a作為遮罩，來將二氧化矽膜201a下側之氮化矽膜202a加以電漿蝕刻而成為圖2(e)之狀態(圖3所示工序304)。此電漿蝕刻處理係使用例如CH2F2+Ar+O2等之處理氣體的電漿來進行。
依上述工序，形成一階段的階段形狀。之後，以既定次數重複實施從上述二氧化矽膜201之電漿蝕刻至氮化矽膜202之電漿蝕刻的工序(圖3所示工序305)，來形成既定階段數之階段狀構造。
如上述般，本實施形態中，由於修飾處理前進行了光阻膜200上面之改質處理，故可以抑制修飾處理時，光阻膜200上面被修飾的量。從而，修飾處理中，會抑制光阻膜200之膜厚的減少(圖2(d)所示y)，使得光阻膜200之水平方向的修飾量(圖2(d)所示x)變得較多，可使得修飾比(trim ratio)y/x變小。
作為實施例，係使用圖1所示構造之電漿處理裝置，如圖2所示，以以下之處理條件對交互層積二氧化矽膜與氮化矽膜之層積膜進行處理，來形成階段狀構造。
(二氧化矽膜之蝕刻)
處理氣體：C4F6/Ar/O2=15/750/35sccm
壓力：3.33Pa(250mTorr)
高頻電功率(高頻率之高頻/低頻率之高頻)：300W/300W
直流電壓：-150V
(光阻膜之改質)
處理氣體：H2/Ar=100/800sccm
壓力：6.65Pa(50mTorr)
高頻電功率(高頻率之高頻/低頻率之高頻)：300W/0W
直流電壓：-900V
(光阻膜之修飾)
處理氣體：O2=1496sccm
壓力：106.4Pa(800mTorr)
高頻電功率(高頻率之高頻/低頻率之高頻)：2400W/0W
(氮化矽膜之蝕刻)
處理氣體：CH2F2/Ar/O2=70/420/35sccm
壓力：6.65Pa(50mTorr)
高頻電功率(高頻率之高頻/低頻率之高頻)：400W/400W
直流電壓：-300V
複數次重複實施上述工序後，以電子顯微鏡將半導體晶圓放大觀察時，可確認到形成有良好形狀之階段狀構造。
又，上述修飾工序中之修飾比(y/x)為7.0nm/145.5nm=0.05左右。另一方面，作為比較例，係就修飾工序前未進行光阻膜之改質的情況，測量修飾比(y/x)，而為558nm/286.7nm=1.95左右。因此，可確認藉由本實施例般進行光阻膜的改質，能大幅地改善修飾比。
又，上述實施例中，在光阻膜之改質工序中將直流電壓值為-300V的情況，以和上述實施例相同的條件實施一連串處理工序，則修飾工序中修飾比(y/x)便為463nm/259.3nm=1.79左右。此情況中，修飾比雖較未進行光阻膜之改質的情況要為改善，但與直流電壓值為-900V的情況相比，修飾比的改善程度較少。從而，較佳地，光阻膜之改質工序中直流電壓的數值至少要為-300V以上，更佳為-900V以上。製造多段之階段構造時，上述修飾比較佳為1.0以下，更佳為0.7以下。然後，上述實施例中，修飾比為0.05左右，由於為0.1以下，故可有效率地製造多段之階段構造。
另外，光阻膜之改質工序中，壓力可使用1.33~13.3Pa(10~100mTorr)的範圍，雖壓力越高修飾比越好，但會關係到光阻層側壁之不均與平衡(Trade-off)。再者，有助於店將產生之高頻電功率的功率可使用200~500W的範圍，雖功率越高修飾比越好，但會關係到光阻層側壁之不均與平衡。
接著，參照圖4、圖5，就第2實施形態之工序加以說明。另外，與圖2、圖3對應之部分，則賦予對應的符號而省略重複的說明。如圖4(b)所示，實施二氧化矽膜之蝕刻工序(圖5所示工序501)時，在光阻膜200之側壁部會沉積有沉積物220。因此，此第2實施形態中，係在進行二氧化矽膜之蝕刻工序(圖5所示工序501)後，進行了用以去除因電漿蝕刻所產生的沉積物，尤其是沉積於光阻膜200側壁部的沉積物220之沉積物去除處理而成為圖 4(c)之狀態(圖5所示工序502)。
此沉積物去除處理可以以下條件使用例如O2+CF4等之處理氣體來進行。
(沉積物去除處理)
處理氣體：O2/CF4=150/350sccm
壓力：36.6Pa(200mTorr)
高頻電功率(高頻率之高頻/低頻率之高頻)：1500W/0W
進行上述沉積物去除處理後，與前述實施形態同樣地，進行將光阻膜200上面改質之改質處理(cure)，於光阻膜200上面形成改質膜200a，而成為圖4(d)之狀態(圖5所示工序503)。此改質處理(cure)，在圖1所示之電漿處理裝置中，係使用Ar與H2之混合氣體作為處理氣體，從第1高頻電源10a將既定頻率之高頻電功率施加至作為下部電極之載置台2而產生此混合氣體之電漿，並從可變直流電源52將負的直流電壓施加至作為上部電極之矽製上部頂板16b來進行。
接著，進行光阻膜200之修飾處理，使得光阻膜200之開口面積增廣。亦即，將光阻膜200下側之二氧化矽膜201a的一部分露出，而成為圖4(e)之狀態(圖5所示工序504)。此修飾處理係使用例如O2等之處理氣體的電漿來進行。
接著，將光阻膜200及露出一部分之二氧化矽膜201a作為遮罩，來將二氧化矽膜201a下側之氮化矽膜202a加以電漿蝕刻而成為圖4(f)之狀態(圖5所示工序505)。此電漿蝕刻處理係使用例如CH2F2+Ar+O2等之處理氣體的電漿來進行。
依上述工序，形成一階段的階段形狀。之後，以既定次數重複實施從上述二氧化矽膜201之電漿蝕刻至氮化矽膜202之電漿蝕刻的工序(圖5所示工序506)，來形成既定階段數之階段狀構造。
如上述實施形態般，亦可構成為在二氧化矽膜之蝕刻工序與光阻膜之改質處理(cure)工序之間，進行沉積物去除處理工序。
又，上述實施形態及實施例中，係就層積膜210是由二氧化矽(SiO2)膜201a等及氮化矽膜202a等所構成之情況加以說明。但如前所述，亦可適用於層積了不同介電率之2種膜，例如層積了二氧化矽膜與摻雜聚矽膜所構 成之層積膜、層積了聚矽膜與摻雜聚矽膜所構成之層積膜等。
另外，本發明不限定於上述實施形態及實施例，可有各種變形。例如，電漿處理裝置不限於圖式所示之平行平板型的下部雙頻施加型，亦可使用例如於上部電極及下部電極分別施加高頻類型之電漿處理裝置，或於下部電極施加單頻之高頻電功率類型之電漿處理裝置等，各種的電漿處理裝置。
301‧‧‧二氧化矽膜之蝕刻
302‧‧‧光阻膜上面之改質
303‧‧‧光阻膜之修飾
304‧‧‧氮化矽膜之蝕刻
305‧‧‧重複既定次數？

Claims (6)

  1. 一種半導體裝置之製造方法，係將具有多層膜及光阻層之基板加以蝕刻，而形成階段狀構造的半導體裝置之製造方法，該多層膜係交互地層積具有第1介電率之第1膜與具有和該第1介電率不同之第2介電率的第2膜，該光阻層係位於該多層膜之上層而具有蝕刻遮罩機能，其中係具有下述工序：第1工序：係將該光阻層作為遮罩來將該第1膜電漿蝕刻；第2工序：係使用至少具備含矽製構件的上部電極及對向於該上部電極所配設之下部電極的電漿處理裝置，在對該上部電極施加負的直流電壓之狀態下，藉由施加至該下部電極的高頻來將含有氬氣與氫氣之處理氣體電漿化，並將該基板上所形成之光阻層暴露於該電漿；第3工序：係在該第2工序後，將該光阻層加以修飾(trimming)；以及第4工序：係將以該第3工序修飾後之該光阻層及以該第1工序電漿蝕刻後之該第1膜作為蝕刻遮罩來將該第2膜電漿蝕刻；藉由反覆進行該第1工序至該第4工序，來使該多層膜成為階段狀構造；在該第1工序與該第2工序之間具備有將附著於該光阻層之沉積物加以去除之沉積物去除工序。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中該第2工序中，係施加-900V以上之負的直流電壓至該上部電極。
  3. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中該第1膜及該第2膜為二氧化矽膜及摻雜聚矽膜、二氧化矽膜及氮化矽膜、聚矽膜及摻雜聚矽膜之任一者。
  4. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中該第 1膜及該第2膜總計層積64層以上。
  5. 一種半導體裝置之製造方法，係將基板上所形成之光阻層作為遮罩來將該光阻層下層所形成之膜加以電漿蝕刻之半導體裝置之製造方法，具備有以下工序：光阻改質工序：使用至少具備含矽製構件的上部電極及對向於該上部電極所配設而載置基板之下部電極的電漿處理裝置，在對該上部電極施加負的直流電壓之狀態下，藉由施加至該下部電極的高頻來將含有氬氣與氫氣之處理氣體電漿化，並將該光阻層暴露於該電漿；以及修飾工序：係在該光阻改質工序後，將該光阻層加以修飾；該修飾工序中，該光阻層之高度方向的修飾量y與水平方向的修飾量x之比(y/x)為0.7以下；在該光阻改質工序之前具備有將附著於該光阻層之沉積物加以去除之沉積物去除工序。
  6. 一種電腦記錄媒體，係記錄有控制電漿處理裝置之控制程式之電腦記錄媒體，該電漿處理裝置具備有收納被處理基板之處理腔室、將處理氣體供給至該處理腔室內之處理氣體供給機構、產生該處理氣體之電漿的電漿產生機構，其中該控制程式係實行如申請專利範圍第1至5項中任一項的半導體裝置之製造方法來控制該電漿處理裝置。
TW102107189A 2012-03-02 2013-03-01 半導體裝置之製造方法及電腦記錄媒體 TWI612577B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012046487A JP5934523B2 (ja) 2012-03-02 2012-03-02 半導体装置の製造方法及びコンピュータ記録媒体

Publications (2)

Publication Number Publication Date
TW201403705A TW201403705A (zh) 2014-01-16
TWI612577B true TWI612577B (zh) 2018-01-21

Family

ID=49082113

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102107189A TWI612577B (zh) 2012-03-02 2013-03-01 半導體裝置之製造方法及電腦記錄媒體

Country Status (5)

Country Link
US (1) US9355861B2 (zh)
JP (1) JP5934523B2 (zh)
KR (1) KR102071732B1 (zh)
TW (1) TWI612577B (zh)
WO (1) WO2013128900A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007100849A2 (en) 2006-02-27 2007-09-07 Microcontinuum, Inc. Formation of pattern replicating tools
US8329051B2 (en) * 2010-12-14 2012-12-11 Lam Research Corporation Method for forming stair-step structures
US9589797B2 (en) * 2013-05-17 2017-03-07 Microcontinuum, Inc. Tools and methods for producing nanoantenna electronic devices
JP6422262B2 (ja) * 2013-10-24 2018-11-14 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6243722B2 (ja) * 2013-12-10 2017-12-06 東京エレクトロン株式会社 エッチング処理方法
US9305839B2 (en) * 2013-12-19 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Curing photo resist for improving etching selectivity
US9704878B2 (en) 2015-10-08 2017-07-11 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of forming same
JP2019121750A (ja) * 2018-01-11 2019-07-22 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP7426840B2 (ja) 2020-01-28 2024-02-02 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP2023075832A (ja) * 2021-11-19 2023-05-31 東京エレクトロン株式会社 窒化膜の成膜方法及びプラズマ処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110201167A1 (en) * 2010-02-15 2011-08-18 Tomoya Satonaka Method for manufacturing semiconductor device
TW201131639A (en) * 2009-09-08 2011-09-16 Tokyo Electron Ltd Method for processing a target object and computer readable storage medium

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280629A (ja) * 1991-03-08 1992-10-06 Fujitsu Ltd 微細階段状構造体の製造方法およびそれを用いた半導　　　　　　　　　　　　体装置
JPH07193053A (ja) * 1993-12-27 1995-07-28 Sony Corp 超格子構造半導体のエッチング方法
US6894932B1 (en) * 2003-11-18 2005-05-17 Advanced Micro Devices, Inc. Dual cell memory device having a top dielectric stack
JP2007294905A (ja) * 2006-03-30 2007-11-08 Hitachi High-Technologies Corp 半導体製造方法およびエッチングシステム
JP2009170661A (ja) 2008-01-16 2009-07-30 Toshiba Corp 半導体装置の製造方法
US8263499B2 (en) 2008-03-31 2012-09-11 Tokyo Electron Limited Plasma processing method and computer readable storage medium
JP5578782B2 (ja) 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
JP5128421B2 (ja) 2008-09-04 2013-01-23 東京エレクトロン株式会社 プラズマ処理方法およびレジストパターンの改質方法
JP2011003722A (ja) * 2009-06-18 2011-01-06 Toshiba Corp 半導体装置の製造方法
US8563231B2 (en) * 2011-09-22 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning process and materials for lithography

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201131639A (en) * 2009-09-08 2011-09-16 Tokyo Electron Ltd Method for processing a target object and computer readable storage medium
US20110201167A1 (en) * 2010-02-15 2011-08-18 Tomoya Satonaka Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5934523B2 (ja) 2016-06-15
WO2013128900A1 (ja) 2013-09-06
KR20140130111A (ko) 2014-11-07
US9355861B2 (en) 2016-05-31
US20150056816A1 (en) 2015-02-26
JP2013183063A (ja) 2013-09-12
KR102071732B1 (ko) 2020-01-30
TW201403705A (zh) 2014-01-16

Similar Documents

Publication Publication Date Title
TWI612577B (zh) 半導體裝置之製造方法及電腦記錄媒體
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
TWI424792B (zh) Plasma processing device and plasma processing method
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
US20120225561A1 (en) Semiconductor device manufacturing method and computer-readable storage medium
US9911607B2 (en) Method of processing target object
TWI446436B (zh) Plasma etching method, plasma etching device, control program and computer memory media
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI750295B (zh) 電漿處理方法及電漿處理裝置
JP2012204668A (ja) プラズマエッチング方法および記憶媒体
US8642482B2 (en) Plasma etching method, control program and computer storage medium
TW201717276A (zh) 蝕刻方法
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
TWI713486B (zh) 蝕刻方法（二）
WO2018008640A1 (ja) 被処理体を処理する方法
JP7418632B2 (ja) プラズマ処理装置
TWI544543B (zh) A manufacturing method of a semiconductor device, and a computer recording medium
JP5804978B2 (ja) プラズマエッチング方法及びコンピュータ記録媒体