TWI604767B - 含異向性導電層之微電子裝置及其製造方法 - Google Patents

含異向性導電層之微電子裝置及其製造方法 Download PDF

Info

Publication number
TWI604767B
TWI604767B TW102103630A TW102103630A TWI604767B TW I604767 B TWI604767 B TW I604767B TW 102103630 A TW102103630 A TW 102103630A TW 102103630 A TW102103630 A TW 102103630A TW I604767 B TWI604767 B TW I604767B
Authority
TW
Taiwan
Prior art keywords
electrodes
substrate
electrode
insulating layer
conductive particles
Prior art date
Application number
TW102103630A
Other languages
English (en)
Other versions
TW201340813A (zh
Inventor
李晋碩
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201340813A publication Critical patent/TW201340813A/zh
Application granted granted Critical
Publication of TWI604767B publication Critical patent/TWI604767B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709Staggered pads, lands or terminals; Parallel conductors in different planes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Description

含異向性導電層之微電子裝置及其製造方法 相關申請案之交互參照
本申請案主張於2012年2月8日向韓國智慧財產局提出之韓國專利申請號第10-2012-0012882號之優先權及效益,其全部內容係於此併入作為參考。
複數個例示性實施例係有關於一種微電子裝置及其形成方法,更特別的是,有關於一種含有異向性導電層的微電子裝置及其形成方法。
使用異向性導電膜(ACF)的相互連接方法係廣泛使用於電性連接二個基板,每一基板具有複數個電極。異向性導電膜包含分散在基材中的複數個導電性粒子,例如,複數個導電性粒子係設置在二基板之複數個電極之間,以彼此連接並電性連接二個基板。藉由異向性導電膜連接的基板可為例如一般印刷電路板(PCB)、可撓式印刷電路(FPC)及集成電路晶片中的一個或多個。
用於傳送與接收大量數據的一些應用係包含多個電極。在小型應用之情形中,每單元區域的電極數量會增加,從而減少電極之間的距離。如果 電極之間的距離減少,則ACF之導電性粒子可能會接觸不應接觸的電極,從而造成兩者間的短路以及相互連接錯誤。
實施例範例係提供一種含有ACF的微電子裝置,其可避免電極之間的短路並能夠增加電極密度。
實施例範例亦提供一種形成含有ACF之微電子裝置的方法,其可避免電極之間的短路且能夠增加電極密度。
根據實施例,提供一種微電子裝置,其包含第一基板;設置在第一基板上的複數個第一電極;覆蓋第一電極的絕緣層,絕緣層在第一電極上包含開口;以及在絕緣層上的異向性導電膜,異向性導電膜包含透過開口而電性連接至第一電極的複數個導電性粒子。
開口可包含具有對應於導電性粒子之形狀的側壁。
開口可包含具有彎曲剖面的側壁。
開口之側壁可具有弧形剖面。
第一電極與導電性粒子可透過開口彼此接觸。
開口面向第一電極之表面的寬度可等於或少於開口面向異向性導電膜之表面的寬度。
微電子裝置可進一步包含面向第一基板的第二基板、設置在第一基板與第二基板之間的異向性導電膜、以及在第二基板上的第二電極,第二電極係面向且重疊第一電極,而第二電極與導電性粒子係彼此電性連接。
絕緣層之厚度可等於或少於導電性粒子的最小寬度。
導電性粒子可在第一電極上,每一第一電極係電性連接至設置在其上的個別導電性粒子。
每一第一電極可透過個別開口電性連接至位在其上的個別導電性粒子。
每一第一電極可完全地重疊個別開口,以致於相鄰之第一電極之間沒有開口。
絕緣層可為與所有的第一電極同時重疊的一單層。
微電子裝置可進一步包含面向第一基板的第二基板,異向性導電膜係設置在第一基板與第二基板之間,以及包含在第二基板上且面向並與第一電極重疊的複數個第二電極,第二電極與導電性粒子係彼此電性連接,而設置在第一電極與第二電極之重疊區域上的導電性粒子係分别地電性連接至複數個第二電極。
每一第一電極可具有第一區域與第二區域,第二區域之寬度係小於第一區域之寬度。
複數個第二電極可重疊複數個第一電極之第一區域。
複數個第一電極中相鄰的第一電極之間的最小距離可為複數個第一電極中的一個第一電極之第一區域與其相鄰的第一電極之第二區域之間的距離。
複數個第二電極可配置成複數列,複數個第二電極中相鄰的第二電極係位在複數列中的不同列。
根據另一實施例,亦提供一種形成微電子裝置的方法,方法包含在第一基板上形成第一電極,形成覆蓋第一電極的絕緣層,提供在絕緣層上且 包含分散在基材中之導電性粒子的異向性導電膜、在第二基板上形成第二電極、配置具有第二電極的第二基板在異向性導電膜上,以致於第一電極與第二電極彼此重疊,並緊壓第一基板與第二基板,以致於第一電極與第二電極彼此緊壓位於兩者其中的異向性導電膜。
緊壓第一基板與第二基板可包含藉由導電性粒子在絕緣層中形成開口,以致於導電性粒子係電性連接至第一電極。
開口可以僅形成在重疊第一電極與第二電極的區域,以致於在相鄰的第一電極之間的區域或在相鄰的第二電極之間的區域没有開口。
110、1110‧‧‧第一基板
120、1120‧‧‧第一電極
121、1121‧‧‧第一個第一電極
121a‧‧‧第一區域
121b‧‧‧第二區域
122、1122‧‧‧第二個第一電極
123、1123‧‧‧第三個第一電極
124、1124‧‧‧第四個第一電極
125、1125‧‧‧第五個第一電極
210、1210‧‧‧第二基板
220、1220‧‧‧第二電極
221、1221‧‧‧第一個第二電極
222、1222‧‧‧第二個第二電極
223、1223‧‧‧第三個第二電極
224、1224‧‧‧第四個第二電極
225、1225‧‧‧第五個第二電極
300、1300、500、600‧‧‧絕緣層
300a‧‧‧開口
301‧‧‧側壁
400、1400‧‧‧異向性導電膜
410、1410‧‧‧導電性粒子
VI‧‧‧部分圖
III-III’、V-V’、XI-XI’、XIII-XIII’‧‧‧剖面線
W1、W2‧‧‧孔洞寬度
d‧‧‧厚度
藉由參考附圖詳細描述較佳實施例,例示性實施例之上述與其他特性與優勢將變成更清楚明顯,其中:第1圖係為根據一實施例之微電子裝置的剖面圖;第2圖係為在第1圖中所示設置在第一基板上的第一電極之配置平面圖;第3圖係為沿着第2圖之III-III'線所取得的剖面圖;第4圖係為在第1圖中所示設置在第二基板上的第二電極之配置平面圖;第5圖係為沿着第4圖之V-V'線取得的剖面圖;第6圖係為第1圖之VI部分之放大圖;第7圖係為根據另一實施例之微電子裝置的剖面圖;第8圖係為根據再一實施例之微電子裝置的剖面圖;第9圖係為根據再一實施例之微電子裝置的剖面圖;第10圖係為在第9圖所示在第一基板上之第二電極之配置平面圖; 第11圖係為沿着第10圖之XI-XI'線取得的剖面圖;第12圖係為在第9圖所示設置在第二基板上之第二電極之配置平面圖;第13圖係為取得第12圖之XIII-XIII'線取得的剖面圖;以及第14圖至第18圖係根據一實施例之微電子裝置之形成方法之階段的剖面圖。
例示性實施例將參閱其中顯示本發明之較佳實施例的附圖而更完整地描述。然而,例示性實施例可體現成不同形式而不應受限於上述實施例而解釋。相反地,提供此些實施例是為了使本說明書將徹底且完整,且將充分傳遞本發明之範疇予本技術領域具有通常知識者。說明書中相同之參考標號係表示相同構件。於所附之圖式中,層與區域之厚度為了清楚說明而誇張呈現。
應理解的是當一層被稱為在另一層或基板"上(on)"時,可能夠直接在其他層或基板上,或亦可能出現中介層。相反的,當一元件係指「直接」在另一元件「上(on)」時,其間並無存在中介元件。
第1圖係為根據一實施例之微電子裝置的剖面圖。
請參閱第1圖,根據實施例之微電子裝置可包含第一基板110、設置在第一基板110上的第一電極120、覆蓋第一電極120的絕緣層300、設置在絕緣層300上的異向性導電膜(ACF)400、面向第一基板110的第二基板210且異向性導電膜400係位於第一基板110與第二基板210之間、設置在第二基板210上面對第一電極120且重疊第一電極120的第二電極220。
第一基板110可包含各種類型基板。例如,第一基板110可包含一般印刷電路板(PCB)、可撓式印刷電路(FPC)、集成電路晶片、半導體晶圓、以及例如玻璃或塑膠的絕緣基板等等。第一基板110表面上或內部可包含連接線路。進一步地,第一基板110可包含至少一絕緣層與穿透絕緣層的穿透孔或接觸孔。
第一電極120係形成在第一基板110上。第一電極120可為形成在第一基板110上的電極以將包含在第一基板110的連接線路連接至第一基板110以外的電子裝置中或第一基板110上之電子裝置中的其他線路。
應注意的是第1圖在第一基板110上繪示五個第一電極120,但第一電極120之數量並不因此受限制。以下將參考第2圖與第3圖更詳細地描述第一電極120。第2圖係為在第一基板110上的第一電極120之配置平面圖,而第3圖係為沿着第2圖之III-III'線取得的剖面圖。
請參閱第2圖與第3圖,複數個第一電極120的至少一個可具有第一寬度的第一區域121a以及連接至第一區域121a且有小於第一寬度之第二寬度的第二區域121b。在此,"寬度"可在與特定圖樣之延伸方向交叉的方向上測量。第一區域121a可為第二區域121b的寬度延伸所形成的延伸部。在一些實施例中,第一區域121a係形成在一端而第二區域121b係在一方向延伸以連接至連接線路。雖然圖中未顯示,但第一電極120可僅包含第一區域而沒有第二區域,如此第一電極120之第一區域可透過複數個穿透孔連接至第一基板110之連接線路。應注意的是第2圖繪示第一區域為矩形形狀,但例示性實施例並不因此而受限制,例如,第一區域可為多邊形形狀,例如菱形或六邊形、圓形等等。
第一電極120可配置為彼此並聯。在一些實施例中,鄰近第一電極的第一區域121a可配置為彼此不重疊。例如,如第2圖所示,電極122與124之第一區域121a可配置為鄰近電極121、123與125之第二區域121b。亦即,每一電極122與124之第一區域121a到鄰近的個別電極121、123與125之第二區域121b之間的距離可小於每一電極122與124之第一區域121a到鄰近的個別電極121、123與125之第一區域121a之間的距離。換句話說,可配置第一電極120使得其他每一電極沿着垂直軸有偏移量,即,此軸為大致上垂直於連接二個鄰近第一電極120的線,使其第一區域121a不重疊直接相鄰的第一電極之第一區域121a。
因此,電極121、123與125係延伸長於電極122與124,例如,在第一基板110上有更進一步的距離,如此電極121,123與125之第一區域121a可位於電極122與124之端部邊緣之外側。在一些實施例中,電極121、123與125之第一區域121a可定位於相同線上,例如,可彼此對齊。同樣地,電極122與124之第一區域可定位於相同線上,例如,可彼此對齊。然而,電極122與124之第一區域121a所定位之線可不同於電極121、123與125之第一區域121a所定位之線。例如,連接電極122與124之第一區域121a之中心的第一線可不重疊連接電極121、123與125之第一區域121a之中心的第二線,如此第一線與第二線可定義出二列第一區域121a。在一些實施例中,可配置第一區域121a,致使在二列第一區域121a中没有重疊區域。在一些實施例中,第一區域121a可配置成三列或更多列,而複數行第一區域121a可交替地配置於每一列中。
依所繪示之構造,具有相對大寬度的第一區域121a彼此不直接鄰近,而直接鄰近第一電極120的第二區域121b之間的距離可減少並且維持每一第一電極120之第一區域121a與鄰近第一電極120之間的充分距離。因此,根據實 施例,透過相對寬的第一區域121a,不同基板之電極之間的連接可容易地達成,並且減少鄰近電極之間由於增加鄰近電極之間的距離而發生短路的可能性。因此,可防止或實質上最小化因為電極之間不應出現的短路而造成的相互連接錯誤之機率。
請再參閱第1圖,第二基板210係設置與第一基板110彼此隔開一預設距離並面對第一基板110。第二基板210可包含各種類型基板。例如,第二基板210可包含PCB、FPC、集成電路晶片、半導體晶圓、絕緣基板(例如玻璃或塑膠)等等。
第二基板210可與第一基板110相同類型或不同類型。第二基板210表面上或內部可包含連接線路。進一步地,第二基板210可包含至少一絕緣層與穿透絕緣層的穿透孔或接觸孔。
第二電極220係形成在第二基板210上。第二電極220可為形成在第二基板210上的電極以將包含在第二基板210的連接線路連接至第二基板210以外的電子裝置中或第二基板210上之電子裝置中的其他線路。
應注意的是第1圖在第二基板210上繪示二個第二電極220,但第二電極之數量並不因此受限制。以下將參考第4圖與第5圖更詳細地描述第二電極220。第4圖係為第二基板210上之第二電極220之配置平面圖,而第5圖係為沿着第4圖之V-V'線取得的剖面圖。
請參閱第4圖與第5圖,複數個第二電極220可透過穿透孔或被絕緣層覆蓋的線路連接至第二基板210之連接線路。複數個第二電極220可分别地連接至第一電極120。除了複數個第二電極220之外,不連接至複數個第一電極120的其他電極可進一步配置在第二基板210上。
為了將複數個第二電極220分别地電性連接複數個第一電極120,複數個第二電極220與複數個第一電極120可彼此面對配置。例如,為了彼此電性連接,複數個第二電極220與複數個第一電極120可彼此重疊配置。
在一些實施例中,複數個第二電極220可配置以重疊複數個第一電極120之第一區域121a。當第一電極120之第一區域121a為交替地配置時,如在第2圖中所繪示,第二電極220亦可交替地配置,例如,複數個第二電極220僅位於複數個第一電極120之個別第一區域121a上方。例如,當第一電極120之第一區域121a係配置成二列而複數行第一區域係交替地配置於每一列時,複數個第二電極220亦可配置成二列而複數行第二電極220可交替地配置於每一列。
在一些實施例中,複數個第二電極220之形狀可與所重疊之第一區域121a之形狀大致相同。例如,如果第一電極120之第一區域為矩形,重疊第一電極120之第一區域121a的第二電極220亦可為矩形。如果第一電極120之第一區域121a為圓形,則重疊第一電極120之第一區域121a的第二電極220亦可為圓形。複數個第二電極220之形狀可與第一區域121a之形狀大致相同。第二電極220可具有相對於第一區域121a的任何合適尺寸,即,大於、較小或相同。
請再參閱第1圖,絕緣層300可形成在第一基板110與第一電極120上以覆蓋複數個第一電極120。根據實施例,如第1圖所示,絕緣層300可形成一體以完全地,例如,連續地覆蓋複數個第一電極120。因此,可藉由形成絕緣層300為一體,例如,同時覆蓋所有的第一電極120的單一連續層,來簡化形成絕緣層300之製程。
絕緣層300可用一般絕緣材料製成。例如,絕緣層300可用能藉由外部壓力而破裂的材料製成。例如,絕緣層300可包含穿透其中的開口300a,例 如,透過後述的導電性粒子來施加外部壓力至絕緣層300而形成的開口。在一些實施例中,開口300a可形成在重疊至少一第一電極120的絕緣層之區域中,例如,開口300a可形成在第一電極120與第二電極220之重疊區域中。以下將參考第6圖更詳細描述絕緣層300。
請再參閱第1圖,ACF 400係設置在絕緣層300與第二基板210之間。ACF 400可包含含有樹脂與複數個導電性粒子分散在基材中的基材。基材可包含熱固性樹脂或熱塑性樹脂。在一些實施例中,基材可藉由加熱融化或藉由紫外線光硬化。基材400可透過導電性粒子410將第一基板110機械性地,例如,物理性地連接至第二基板210,例如,導電性粒子410可固定配置以連接第一基板110與第二基板210。
詳細地說明,複數個導電性粒子410係以導電性材料製成。例如,可將鎳與金依序地塗佈在聚本乙烯(polystyrene)珠表面上以配置複數個導電性粒子410。然而,例示性實施例之態樣並不因此而受限制。在一些實施例中,導電性粒子410可具有各種形狀,例如,球形或大致上球形。
複數個導電性粒子410可施加壓力至絕緣層300以在施加壓力處形成開口300a。導電性粒子410係透過開口300a電性連接至第一電極120。例如,如在第1圖中所繪示,設置在第二個第一電極122與第二個第二電極222之間區域的導電性粒子410可透過絕緣層300中的開口300a電性連接至第二個第一電極122,而設置在第四個第一電極124與第四個第二電極224之間區域的導電性粒子410可透過絕緣層300中的開口300a電性連接至第四個第一電極124。在一些實施例中,導電性粒子410與第一電極120彼此接觸以彼此電性連接。此外,由於ACF 400之基材包含只有在導電性粒子410與第一電極120彼此鄰近(即使其不必彼此 直接接觸)時才能夠從近距離傳送電流的材料,因此導電性粒子410可透過開口300a電性連接至第一電極120。
從複數個導電性粒子410施加至絕緣層300的壓力可為緊壓第二基板210與第一基板110之過程中傳送到導電性粒子的壓力。在第一基板110與第二基板210緊壓期間,設置在第一電極120與第二電極220之重疊區域的導電性粒子410傳送壓力至絕緣層300,從而在第一電極120與第二電極220之間的重疊區域之絕緣層300中形成開口300a。當壓力係施加以緊壓第一基板110與第二基板210時,藉由設置在複數個第一電極120與複數個第二電極220之重疊區域中的導電性粒子410,使複數個第一電極120與複數個第二電極220之間的距離能夠維持固定,例如,等於導電性粒子410之直徑。
設置在複數個第一電極120與複數個第二電極220之非重疊區域中的導電性粒子410係配置在第一基板110與第二基板210之間的距離大於每一導電性粒子410寬度的區域中。因此,即使壓力施加至第一基板110與第二基板210,設置在複數個第一電極120與第二電極220之非重疊區域中的導電性粒子410可比在複數個第一電極120與第二電極220之重疊區域中的導電性粒子410受到較小壓力。因此,可能無法在複數個第一電極120與第二電極220不重疊之區域中的絕緣層300中形成開口300a。
設置在複數個第一電極120與複數個第二電極220之重疊區域的導電性粒子410係電性連接至第二電極220。例如,設置在第二個第一電極122與第二個第二電極222之間區域的導電性粒子410可電性連接至第二個第二電極222,而設置第四個第一電極124與第四個第二電極224之間區域的導電性粒子410可電性連接至第四個第二電極224。在一些實施例中,導電性粒子410與第二 電極220係彼此接觸以彼此電性連接。此外,由於基材包含如果導電性粒子410與第二電極220彼此接近(即使其不必彼此直接接觸)時能夠從近距離傳送電流的材料,因此導電性粒子410可220電性連接至第二電極。
在複數個第一電極120與複數個第二電極220之中,相重疊之電極係連接至設置在重疊區域中的導電性粒子410。因此,複數個第一電極120與第二電極220係彼此電性連接。亦即,根據實施例,開口300a係藉由複數個第一電極120與複數個第二電極220之重疊區域中的導電性粒子410而形成在絕緣層300中,如此複數個第一電極120與複數個第二電極220可彼此電性連接。同時,開口300a不形成在複數個第一電極120與複數個第二電極220之非重疊區域中,如此位於此非重疊區域中的電極係彼此相隔離。
更詳細地說,例如,相重疊之第二個第一電極122與第二個第二電極222係彼此電性連接。然而,因為没有開口300a形成在鄰近第二個第一電極122與第二個第二電極222的第一個第一電極121與第三個第一電極123中,所以第一個第一電極121中與第三個第一電極123係與其他電極相隔離。如此,第一個第一電極121與第三個第一電極123不會透過導電性粒子410而電性連接至第二個第一電極122或第二個第二電極222。因此,第二個第一電極122或第二個第二電極222與鄰近電極之間,例如,第一個第一電極121與第三個第一電極123之間,發生短路之可能性可降低。亦即,根據例示性實施例,能夠減少鄰近電極之間不應出現的短路發生之可能性。在此,本描述係基於第二個第一電極122與第二個第二電極222、第四個第一電極124與第四個第二電極224之重疊區域之截面部分。鑑於第一個第一電極121與第一個第二電極221、第三個第一電極123與第三個第二電極223、第五個第一電極125與第五個第二電極225之截面部分,開 口300a可形成在覆蓋第一個第一電極121、第三個第一電極123與第五個第一電極125之絕緣層300中。
根據實施例,因為能夠避免電極之間不應出現的短路,所以即使互連線路之間的距離進一步減少,電極之間不應出現的短路之可能性能夠維持在預設公差位準之下。因此,電極密度能夠增加,而相比於習知情形,大量數據能夠透過設置在相同區域基板上的電極而傳輸。
以下將參考第6圖更詳細描述絕緣層300。第6圖係為一藉由第1圖之VI部分表示的絕緣層300之放大圖。
請參閱第6圖,絕緣層300包含藉由導電性粒子410形成的開口300a。在一些實施例中藉由從導電性粒子410施加至絕緣層300的壓力使絕緣層300破裂以形成開口300a。因此,開口300a之側壁301可能會成形為對應於導電性粒子410之形狀。例如,如果導電性粒子410為球形,則側壁301可為弧形截面。如果導電性粒子410為大致上球形,則側壁301可具有彎曲截面。在一些實施例中,當導電性粒子410設置在開口300a中,絕緣層300之開口300a之側壁301與導電性粒子410可完全地彼此接觸。
在一些實施例中,當導電性粒子410穿透絕緣層時可形成開口300a。因此,導電性粒子410可在絕緣層300之第一表面上,即,面向第二基板210之表面,形成用於開口300a的孔洞且穿透絕緣層300以在絕緣層300的第二表面上,即,面向第一基板110之表面形成孔洞。面向第一基板110之表面上的孔洞寬度w2可等於或小於面向第二基板210之表面上的孔洞寬度w1。
在一些實施例中,絕緣層300之厚度d可等於或小於導電性粒子410的寬度。如果導電性粒子410不是球形,則絕緣層300之厚度可等於或小於導 電性粒子410的最小寬度。如果絕緣層300之厚度d等於或小於導電性粒子410的最小寬度,則分散在開口300a中的導電性粒子410可能會在同一時間接觸第一電極120與第二電極220,從而使第一電極120與第二電極220彼此電性連接。
第7圖係為根據另一實施例之微電子裝置的剖面圖。
請參閱第7圖,微電子裝置包含第一基板110、設置在第一電極110上的第一電極120、覆蓋第一電極120的絕緣層500、設置在絕緣層500上的ACF 400、面向第一基板110的第二基板210且ACF 400係設置在第一基板110與第二基板210之間、以及設置在第二基板210上且面對並重疊第一電極110的第二電極220。
絕緣層500可設置以覆蓋在第一基板110面向第二基板210之表面上的複數個第一電極120。絕緣層500可能不是一體形成而是可被劃分而設置在能夠覆蓋複數個第一電極120的區域中。例如,絕緣層500可包含複數個分離的,例如,不連續的部分,以致於每一分離部分可位於個別的第一電極120上。因為絕緣層500係僅設置在需要覆蓋複數個第一電極120的區域中,例如,没有絕緣層500分離部分位於鄰近第一電極120之間,如此相比於形成一體的絕緣層,可減少為形成絕緣層所需的必要原始材料之消耗,從而減少製造成本。即使絕緣層500係劃分設置在複數個第一電極120可被覆蓋的區域,藉由導電性粒子410施加至絕緣層500而產生的開口係沒有形成在複數個第一電極120與複數個第二電極220之非重疊區域之絕緣層500,從而避免電極不應出現的短路。
第8圖係為根據再一實施例之微電子裝置的剖面圖。
請參閱第8圖,微電子裝置可包含第一基板110、設置在第一基板110上的第一電極120、與第一基板110與相分隔且面向第一基板110的第二基板 210、設置在第二基板210上且面對與重疊第一電極120的第二電極220、覆蓋第二電極220的絕緣層600、以及設置在每一絕緣層600與第一基板110之間的ACF 400。
絕緣層600可形成在第二基板210面向第一基板110之表面上。絕緣層600可形成連續地覆蓋複數個第二電極220。如果絕緣層600係形成一體,則能夠簡化製造流程。此外,在一些實施例中,雖然未顯示,絕緣層600可能不是形成一體而是可劃分設置在複數個第一電極120能夠被覆蓋的區域中。如果絕緣層600係劃分設置,則可減少為形成絕緣層所需必要的原始材料之消耗,從而減少成本。
複數個第二電極220係透過絕緣層600電性連接至設置在開口的導電性粒子410。設置在開口中的導電性粒子410係電性連接至第一電極120,從而讓相重疊的複數個第一電極120與複數個第二電極220彼此電性連接。例如,當碰觸第二個第一電極122或接近第二個第一電極122時,分散在第二個第一電極122與第二個第二電極222之間的導電性粒子係透過開口而連接至第二個第二電極222,從而建立電性連接。如此,分散在第二個第一電極122與第二個第二電極222之間的導電性粒子410可將第二個第一電極122與第二個第二電極222彼此電性連接。
在鄰近複數個第一電極120的相重疊之複數個第二電極220之中發生短路之可能性減少。例如,第二個第二電極222與第二個第一電極122彼此重疊。第二個第一電極122鄰近第一個第一電極121與第三個第一電極123。開口係藉由從導電性粒子410施加至第二個第二電極222之側壁的壓力形成在絕緣層600中而導電性粒子410設置在開口。因此,在第二個第二電極222與第一個第一 電極121或第三個第一電極123之間可能發生短路。然而,因為能在絕緣層600中形成開口的充分壓力沒有從導電性粒子410施加至第二個第二電極222之側壁,因此減少在第二個第二電極222與第一個第一電極121或第三個第一電極123之間的短路發生的可能性。即是說,在一些實施例中,可減少在複數個第二電極220與鄰近相重疊複數個第一電極120的第一電極之間的短路發生之可能性。
雖然未顯示,在一些實施例中,微電子裝置可形成包含如第5圖所示在第一基板110上形成絕緣層300,以及如第8圖所示在第二基板210上形成絕緣層600。
第9圖係為根據再一實施例之微電子裝置的剖面圖。
請參閱第9圖,微電子裝置可包含第一基板1110、設置在第一基板1110上的第一電極1120、覆蓋第一電極1120的絕緣層1300、設置在絕緣層1300上的ACF 1400、面向第一基板1110的第二基板1210且ACF 1400介於第一基板1110與第二基板1210之間、設置在第二基板1210上而面對且重疊第一電極1120的第二電極1220。例如,複數個第一電極1120可配置在第一基板1110上。
將參考第10圖與第11圖進一步詳細描述第一電極。第10圖係為繪示設置在第9圖所示之第一基板上的第二電極之配置平面圖,而第11圖係為沿着第10圖之XI-XI'線取得的剖面圖。
請參閱第10圖與第11圖,每一第一電極1120可具有預設寬度。如果複數個第一電極1120之寬度大致上不變,則電極製造流程能夠簡化與變容易。
請再參閱第9圖,第二電極1220係在第二基板1210上形成。第二電極1220可為在第二基板1210形成以將在第二基板1210中的連接線路連接至第 二基板1210之外的電子裝置中的其他線路或是在第二基板1210中的其他線路的電極。
在一些實施例中,複數個第二電極1220可為連接至在第一基板1110上形成的複數個第一電極1120的電極,而第二基板1210可進一步包含複數個第二電極1220之外不連接至第一電極1120的電極。
將參考第12圖與第13圖進一步詳細描述第二電極。第12圖係為繪示設置在第9圖所示之第二基板上的第二電極之配置平面圖,而第13圖係為沿着第12圖之XIII-XIII'線取得的剖面圖。
為了電性連接複數個第二電極1220至複數個第一電極1120,第一基板1110與第二基板1210可設置使ACF 1400介於複數個第二電極1220與複數個第一電極1120之間。如此,複數個第二電極1220與複數個第一電極1120可設置以在至少一些區域中彼此重疊。
複數個第二電極1220可形成以僅重疊複數個第一電極1120之一些區域。例如,如第12圖所示,複數個第二電極1220係配置成二列,而複數行複數個第二電極1220可針對每一交替地配置。在一些實施例中,複數個第二電極1220亦可配置致使此二列第二電極1220在任何區域都不彼此重疊。雖然未顯示,在一些實施例中,複數個第二電極1220亦可配置成三列或更多列,而複數行第二電極1220可在每一列中交替地配置。
如所繪示之構造,第一電極1120與第二電極1220之重疊區域可設置以在水平方向上彼此不鄰近,使得在第一電極1120與第二電極1220之重疊區域中能夠取得相對大的水平距離。在一些後述的實施例中,當絕緣層1300中的 開口僅形成在第一電極1120與第二電極1220之重疊區域時,其可減少在鄰近電極之間不應出現的短路一發生可能性。
請再參閱第9圖,絕緣層1300係形成在第一基板1110面向第二基板1210之表面上。絕緣層1300可形成以覆蓋複數個第一電極1120。因此,藉由將絕緣層1300形成一體,能夠簡化絕緣層1300之形成流程。
雖然未顯示,但絕緣層1300可能不形成一體而是可劃分設置在能夠覆蓋複數個第一電極1120的區域中。如果絕緣層1300係劃分複數個部分,則可減少形成絕緣層所需必要的原始材料之消耗,從而減少成本。
設置在第一電極1120與第二電極1220之重疊區域中的導電性粒子1410可在形成於第一電極1120上的絕緣層1300形成開口。在一些實施例中,導電性粒子1410可在第一電極1120與第二電極1220之重疊區域中絕緣層1300中形成開口。形成開口的導電性粒子1410可透過開口電性連接至第一電極1120。
因為設置在第一電極1120與第二電極1220之非重疊區域中的導電性粒子1410沒有受到足夠大的壓力,所以開口可能不會形成在絕緣層1300中。即是說,如第9圖所示,開口不會形成在覆蓋第一個第一電極1121、第三個第一電極1123或第五個第一電極1125的絕緣層1300中,藉此與其他鄰近電極相隔離。因此,具有絕緣層1300上形成的開口之第二個第一電極1122與第一個第一電極1121或第三個第一電極1123之間的發生短路之可能性會減少。亦即,在相鄰的第一電極1120彼此之間發生短路之可能性會減少。在此,本描述係基於第二個第一電極1122與第二個第二電極1222、第四個第一電極1124與第四個第二電極1224之重疊區域之截面部分。鑑於第一個第一電極1121與第一個第二電極1221、第三個第一電極1123與第三個第二電極1223、以及第五個第一電極1125 與第五個第二電極1225之重疊區域之截面部分,在覆蓋第一個第一電極1121、第三個第一電極1123與第五個第一電極1125的絕緣層1300中可形成複數個開口。
例如,除了用於第二個第一電極1122電性連接至第二個第二電極1222之外,第二個第二電極1222係鄰近第一個第一電極1121與第三個第一電極1123。如上所述,開口沒有形成在第一個第一電極1121與第三個第一電極1123上的絕緣層1300時,第一個第一電極1121與第三個第一電極1123係與其他電極電性隔離。因此,第二個第二電極1222與第一個第一電極1121或第三個第一電極1123之間的發生短路之可能性減少。亦即,其有可能的可以減少複數個第二電極1220與在複數個第一電極1120之中被視為電性連接至複數個第二電極1220之間的第一電極1120之間發生短路之可能性。
下文中,將參考第14圖至第18圖描述形成根據實施例之微電子裝置的方法。第14圖至第18圖係根據複數個實施例範例之實施例之微電子裝置之形成方法之複數個階段的剖面圖。
請參閱第14圖,形成根據實施例之微電子裝置包含準備第一基板110與形成在第一基板110上的複數個第一電極。
請參閱第15圖,絕緣層300係形成以覆蓋在具有複數個第一電極設置其上之第一基板110之表面上的複數個第一電極120。絕緣層300可用使用光罩之屏蔽方法形成。雖然第15圖繪示絕緣層300係形成一體,但是絕緣層可劃分成複數個部分以彼此分别地覆蓋第一電極120,例如,第7圖之絕緣層500。
請參閱第16圖,含有基材與分散在基材中的複數個導電性粒子410的ACF 400可形成在絕緣層300上。可在絕緣層300上提供異向性導電層以形 成ACF 400。在一些實施例中,異向性導電層通常包含異向性導電膜與黏合異向性導電膜的薄膜。異向性導電層係設置以使基材鄰近絕緣層然後移除薄膜係,從而在絕緣層300上形成ACF 400,如第16圖所示。
請參閱第17圖,第二基板210係設置在ACF 400相對於第一基板110設置之表面的另一表面上。複數個第二電極220係形成在第二基板210上,而可配置第二基板210與複數個第二電極220以致於複數個第二電極220面對第一基板110。在一些實施例中,可配置第二基板210以致於複數個第二電極220與複數個第一電極120彼此盡可能在許多區域中重疊。
如第17圖所示,配置第二基板之後,如果壓力在相對的方向上施加至第一基板110與第二基板210,藉由設置在第一電極120與第二電極220之重疊區域中的導電性粒子410,開口係形成在絕緣層300中,從而形成第1圖中所示的微電子裝置。
另外,代替第15圖繪示之階段,準備第二基板210,而ACF 400可形成在第二電極220形成其上的第二基板210之表面上,如第18圖所繪示。之後,覆蓋第一基板110與第一電極120的絕緣層300,如第14圖所示,可設置在ACF 400之相對於第二基板210所設置之表面的其他表面上。可將第二基板210配置如第17圖所示,使複數個第二電極220面對第一基板110。此外,如果壓力係在相對的方向上施加至第一基板110與第二基板210,則開口可藉由導電性粒子410而形成在絕緣層300中,繼而形成在第1圖中所示的微電子裝置。
複數個實施例範例已參考其例示性實施例而特別地顯示及描述,此技術領域中的通常知識者將理解的是在未脫離下列的申請專利範圍定義之精神與範圍下,各種形式與細節上的改變皆為可行。本複數個實施例在所有 方面都應考慮為說明性而非為限制性,本發明的範圍係指所附的申請專利範圍而非前述的描述。
110‧‧‧第一基板
120‧‧‧第一電極
121‧‧‧第一個第一電極
122‧‧‧第二個第一電極
123‧‧‧第三個第一電極
124‧‧‧第四個第一電極
125‧‧‧第五個第一電極
210‧‧‧第二基板
220‧‧‧第二電極
222‧‧‧第二個第二電極
224‧‧‧第四個第二電極
300‧‧‧絕緣層
300a‧‧‧開口
400‧‧‧異向性導電膜
410‧‧‧導電性粒子
VI‧‧‧部分圖

Claims (16)

  1. 一種微電子裝置,包含:一第一基板;複數個第一電極,係設置在該第一基板上,該複數個第一電極各具有一第一區域與一第二區域,該第二區域之寬度係小於該第一區域;一絕緣層,係覆蓋該第一電極,該絕緣層包含複數個開口在該複數個第一電極的該些第一區域上;一異向性導電膜,係在該絕緣層上,該異向性導電膜包含透過該複數個開口電性連接該複數個第一電極的該第一區域的複數個導電性粒子;一第二基板,係面向該第一基板,且該異向性導電膜係設置在該第一基板與該第二基板之間;以及複數個第二電極,係在該第二基板上,該複數個第二電極係面向且重疊僅該複數個第一電極的該些第一區域,該複數個第二電極與該複數個導電性粒子係彼此電性連接,而設置在該複數個第一電極與該複數個第二電極之重疊區域上的該複數個導電性粒子係分别地電性連接至該複數個第二電極。
  2. 如申請專利範圍第1項所述之微電子裝置,其中該複數個開口包含具有對應於該複數個導電性粒子之形狀的一側壁。
  3. 如申請專利範圍第1項所述之微電子裝置,其中該複數個開口包含具有一彎曲剖面的一側壁。
  4. 如申請專利範圍第3項所述之微電子裝置,其中該複數個開口 之該側壁有一弧形剖面。
  5. 如申請專利範圍第1項所述之微電子裝置,其中該複數個第一電極與該複數個導電性粒子係透過該複數個開口彼此接觸。
  6. 如申請專利範圍第1項所述之微電子裝置,其中該複數個開口面向該複數個第一電極之表面的寬度係等於或少於該複數個開口面向該異向性導電膜之表面的寬度。
  7. 如申請專利範圍第1項所述之微電子裝置,進一步包含:一第二基板,係面向該第一基板,該異向性導電膜係設置在該第一基板與該第二基板之間;以及複數個第二電極,係在該第二基板上,該複數個第二電極係面向與重疊該複數個第一電極,且該複數個第二電極與該複數個導電性粒子彼此電性連接。
  8. 如申請專利範圍第1項所述之微電子裝置,其中該絕緣層之厚度係等於或少於該複數個導電性粒子的最小寬度。
  9. 如申請專利範圍第1項所述之微電子裝置,其中該複數個導電性粒子係在該複數個第一電極上,該複數個第一電極各個係電性連接至設置在其上的一個別導電性粒子。
  10. 如申請專利範圍第9項所述之微電子裝置,其中該複數個第一電極各個係透過一個別開口電性連接至該個別導電性粒子。
  11. 如申請專利範圍第9項所述之微電子裝置,其中該複數個第一電極各個係完全地重疊一個別開口,以致於在相鄰的第一電極之間没有開口。
  12. 如申請專利範圍第9項所述之微電子裝置,其中該絕緣層係為 與所有該複數個第一電極同時重疊的一單層。
  13. 如申請專利範圍第1項所述之微電子裝置,其中該複數個第二電極係配置成複數列,該複數個第二電極中相鄰的第二電極係位在該複數列中的不同列中。
  14. 一種形成微電子裝置的方法,包含:在一第一基板上形成複數個第一電極,該複數個第一電極各具有一第一區域與一第二區域,該第二區域之寬度係小於該第一區域;形成覆蓋該複數個第一電極的一絕緣層;在該絕緣層上提供一異向性導電膜,該異向性導電膜包含分散在一基材中的複數個導電性粒子;在一第二基板上形成複數個第二電極;在該異向性導電膜上配置具有該複數個第二電極的該第二基板,以致於僅該複數個第一電極的該些第一區域與該複數個第二電極彼此重疊;以及緊壓該第一基板與該第二基板,以致於該複數個第一電極與該複數個第二電極彼此緊壓位於其中的該異向性導電膜。
  15. 如申請專利範圍第14項所述之方法,其中緊壓該第一基板與該第二基板之步驟包含藉由該導電性粒子在該絕緣層中形成複數個開口,以致於該導電性粒子係電性連接至該複數個第一電極的該些第一區域。
  16. 如申請專利範圍第15項所述之方法,其中該複數個開口係僅形成在該複數個第一電極與該複數個第二電極重疊的區域,以致 於在相鄰的第一電極之間的區域或在相鄰的第二電極之間的區域没有包含開口。
TW102103630A 2012-02-08 2013-01-31 含異向性導電層之微電子裝置及其製造方法 TWI604767B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120012882A KR20130091521A (ko) 2012-02-08 2012-02-08 이방성 도전층을 포함하는 미세 전자 소자 및 미세 전자 소자 형성 방법

Publications (2)

Publication Number Publication Date
TW201340813A TW201340813A (zh) 2013-10-01
TWI604767B true TWI604767B (zh) 2017-11-01

Family

ID=48901902

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103630A TWI604767B (zh) 2012-02-08 2013-01-31 含異向性導電層之微電子裝置及其製造方法

Country Status (4)

Country Link
US (1) US20130199824A1 (zh)
KR (1) KR20130091521A (zh)
CN (1) CN103247588A (zh)
TW (1) TWI604767B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812625B2 (en) * 2014-02-18 2017-11-07 Nichia Corporation Light-emitting device having resin member with conductive particles
JP2015195198A (ja) * 2014-03-20 2015-11-05 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
CN107784952A (zh) * 2017-11-17 2018-03-09 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
KR102449450B1 (ko) * 2018-02-08 2022-09-30 삼성디스플레이 주식회사 압력 센서 부재 및 이를 포함하는 표시 장치
CN110943110A (zh) * 2019-11-25 2020-03-31 武汉华星光电半导体显示技术有限公司 一种显示装置
CN114078945A (zh) * 2021-11-16 2022-02-22 合肥维信诺科技有限公司 邦定结构及显示装置
US11903143B2 (en) * 2021-12-20 2024-02-13 Microsoft Technology Licensing, Llc Soldering printed circuits using radiant heat

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH0527251A (ja) * 1991-07-23 1993-02-05 Ricoh Co Ltd 液晶表示素子の電極接続装置
JP3415845B2 (ja) * 1993-07-27 2003-06-09 シチズン時計株式会社 電気的接続構造及びその電気的接続方法
FR2726397B1 (fr) * 1994-10-28 1996-11-22 Commissariat Energie Atomique Film conducteur anisotrope pour la microconnectique
JPH08138773A (ja) * 1994-11-02 1996-05-31 Ricoh Co Ltd 印刷配線板の電極部構造
JP2699951B2 (ja) * 1995-09-28 1998-01-19 日本電気株式会社 電子部品の接続構造及び製造方法
KR0157905B1 (ko) * 1995-10-19 1998-12-01 문정환 반도체 장치
TW460991B (en) * 1999-02-04 2001-10-21 United Microelectronics Corp Structure of plug that connects the bonding pad
JP3491595B2 (ja) * 2000-02-25 2004-01-26 ソニーケミカル株式会社 異方導電性接着フィルム
JP3886401B2 (ja) * 2002-03-25 2007-02-28 ソニーケミカル&インフォメーションデバイス株式会社 接続構造体の製造方法
KR100559937B1 (ko) * 2003-01-08 2006-03-13 엘에스전선 주식회사 미세회로의 접속방법 및 그에 의한 접속 구조체
CN100380741C (zh) * 2003-06-25 2008-04-09 日立化成工业株式会社 电路连接材料、电路构件的连接结构及其制造方法
KR20060085750A (ko) * 2005-01-25 2006-07-28 삼성전자주식회사 표시장치
WO2007039959A1 (ja) * 2005-10-05 2007-04-12 Sharp Kabushiki Kaisha 配線基板及びそれを備えた表示装置
US20090039495A1 (en) * 2005-10-05 2009-02-12 Sharp Kabushiki Kaisha Wiring substrate and display device including the same
JP4432949B2 (ja) * 2006-09-15 2010-03-17 パナソニック株式会社 電気部品の接続方法
CN101256998B (zh) * 2008-04-10 2010-06-16 日月光半导体制造股份有限公司 利用各向异性导电胶层的半导体装置及其制造方法
EP2426787A4 (en) * 2009-04-28 2013-11-20 Hitachi Chemical Co Ltd CIRCUIT CONNECTING MATERIAL, FILM-TYPE CIRCUIT CONNECTING MATERIAL USING THE CIRCUIT CONNECTING MATERIAL, CIRCUIT MEMBER CONNECTING STRUCTURE, AND CIRCUIT ELEMENT CONNECTING METHOD

Also Published As

Publication number Publication date
TW201340813A (zh) 2013-10-01
CN103247588A (zh) 2013-08-14
KR20130091521A (ko) 2013-08-19
US20130199824A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
TWI604767B (zh) 含異向性導電層之微電子裝置及其製造方法
TWI758320B (zh) 半導體封裝
JP3671192B2 (ja) 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにicチップ表面への絶縁層付角柱状バンプの製造方法
TWI429339B (zh) 電路板用之基材、電路板以及電路板的製造方法
TWI479644B (zh) 影像感應模組
US20140319554A1 (en) Conductive particle and display device including the same
TWI741885B (zh) 顯示裝置
CN106783813B (zh) 包括芯片的柔性封装
US10103092B2 (en) Multilayer substrate, component mounted board, and method for producing component mounted board
US20090243093A1 (en) Contact structure and connecting structure
JP2006294527A (ja) コネクタ及びその製造方法
TWI579990B (zh) 晶片封裝基板、晶片封裝結構及製作方法
TW201448140A (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
US8215969B2 (en) Contact structure and forming method thereof and connecting structure thereof
US10256209B2 (en) Resin substrate, component-mounted resin substrate, method of manufacturing resin substrate, and method of manufacturing component-mounted resin substrate
US9972567B2 (en) Multilayer substrate, component mounted board, and method for producing component mounted board
TWI492344B (zh) 半導體封裝件及其製法
CN106206519B (zh) 包括用于抑制焊桥的电气图案的电气装置
TWI703686B (zh) 薄膜覆晶封裝結構
US7312142B2 (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
JP2007329327A (ja) 半導体装置及びその製造方法
JP2016139633A (ja) シート基板およびその製造方法
TW202016711A (zh) 觸控面板之製作方法及觸控面板
CN109819585A (zh) 电路板及其制作方法
US20070114578A1 (en) Layout structure of ball grid array