TWI603583B - 多工器、查找表及ｆｐｇａ - Google Patents

多工器、查找表及ｆｐｇａ Download PDF

Info

Publication number
TWI603583B
TWI603583B TW102105916A TW102105916A TWI603583B TW I603583 B TWI603583 B TW I603583B TW 102105916 A TW102105916 A TW 102105916A TW 102105916 A TW102105916 A TW 102105916A TW I603583 B TWI603583 B TW I603583B
Authority
TW
Taiwan
Prior art keywords
gate
multiplexer
transistor
input
input terminal
Prior art date
Application number
TW102105916A
Other languages
English (en)
Other versions
TW201340601A (zh
Inventor
理察 費蘭特
Original Assignee
Soitec公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec公司 filed Critical Soitec公司
Publication of TW201340601A publication Critical patent/TW201340601A/zh
Application granted granted Critical
Publication of TWI603583B publication Critical patent/TWI603583B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/735—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)

Description

多工器、查找表及FPGA
本發明係有關一種多工器、基於該多工器的查找表和FPGA。特別是，本發明的涉及的多工器至少包含：一第一輸入端、一第二輸入端和一輸出端，該多工器的輸出端藉由一第一通閘(pass gate)連接到該第一輸入端且藉由一第二通閘連接到該第二輸入端。此外，本發明涉及的查找表至少包含：一第一存儲裝置、一第二存儲裝置，和一第一多工器。其中，該第一多工器的第一輸入端連接到該第一存儲裝置，且該多工器的第二輸入端連接到該第二存儲裝置。此外，本發明涉及的FPGA包含該查找表，其中藉由該第一存儲裝置及/或第二存儲裝置的設定值可將該FPGA程式化。
使用查找表通常是為了在多個輸入端中檢索存儲的資料。特別是，多個輸入端可以被視為：一個位址可唯一識別查找表中每一個存儲的資料。此外，查找表可用來執行FPGA的邏輯。特別是，藉由將適當的資料設定存儲於查找表的暫存器(register)中，可將該查找表程式化，以便在查 找表的輸出端獲得任意輸入組合的布林(Boolean)數值。
例如，圖四係本發明實施例之查找表4000。
特別地，圖四中的查找表4000具有三個控制輸入端A、B和C。據此，在暫存器4020中經由這三個控制輸入端所存取的數目最多有8個。該查找表4000的輸出端4041藉由多數個通閘4071、4072、4091、4092等與每一個暫存器4021至4028連接。例如，當控制輸入端A、B和C都是在高邏輯位準時，通閘4071、4081和4091將導通，而查找表4000中的其餘所有通閘為開路(open)狀態。這在輸出端4041和暫存器4021之間提供了一個連接。
藉由在暫存器4020適當地設定數值，在輸出端4041可獲得由控制輸入A、B和C所組合的任意布林數值。這種方式可允許以查找表4000實現FPGA。
為了便於說明，在圖4的例子中，該通閘僅以NMOS電晶體表示。實際上，一個NMOS電晶體可實施做為一通閘，一個PMOS電晶體也可實施做為一通閘，由NMOS電晶體和PMOS電晶體組成的互補式耦合亦可實施做為一通閘。或者，其他結構如雙極性電晶體等，只要允許通閘的輸入與輸出連結由訊號控制，都是可以的。
如圖4所示，查找表4000有三個控制輸入端A、B、C，它需要十四個電晶體。在此例中，每一個通閘由單獨一電晶體所構成。若使用互補式CMOS，則需要二十八個電 晶體。
更普遍地，隨著控制輸入數”n”增加，所需的電晶體數目亦將增加。實際上，當一個通閘由單獨一電晶體所構成時，所需的電晶體數目如下列公式(1)所示：
而由NMOS和PMOS電晶體組成的CMOS互補式耦合例子中，所需的電晶體數目為上述公式之兩倍。
此可看出，隨著控制輸入的數目增加，所需的電晶體數目亦將快速地增加。當查找表的矽面積和功率隨電晶體數目增加時，這些數值亦將隨控制輸入的數目增加而增加。相反地，查找表的速度將隨電晶體數目增加而降低。
因此，本發明的一目的是提供一可減少電晶體數目的多工器，本發明的另一目的是以該多工器實現一查找表，本發明的進一步目的是以該查找表實現一FPGA。
本發明係有關一個多工器至少包含：一第一輸入端、一第二輸入端和一輸出端，該多工器的輸出端藉由一第一通閘連接到該第一輸入端及一第二通閘連接到該第二輸入端。其中，該第一通閘至少包含一第一雙閘極電晶體，該第二通閘至少包含一第二雙閘極電晶體，每一個第一與第二雙閘極電晶體具有由一第一控制信號所控制的一第一閘極且具有由一第二控制信號所控制的一第二閘極。
由於此種方法，該多工器可以用少數目的通閘去 擴增輸入端數目。
在較佳的實施例中，該多工器更包含：一第一控制輸入端及一第一反相控制輸入端；一第二控制輸入端及一第二反相控制輸入端。其中，第一控制信號輸入至該第一控制輸入端且第二控制信號輸入至該第二控制輸入端，且第一控制信號的反相信號輸入至該第一反相控制輸入端且第二控制信號的反相信號輸入至該第二反相控制輸入端。
由於此種方法，該多工器可用一簡單且有效的方法去驅動。
在較佳的實施例中，該第一與第二雙閘極電晶體中的第一閘極可與該第一控制輸入端與該第一反相控制輸入端二者中之一做連接，該第一與第二雙閘極電晶體中的第二閘極可與該第二控制輸入端與該第二反相控制輸入端二者之一做相同連接；或者，該第一與第二雙閘極電晶體中的第一閘極可與該第一控制輸入端與該第一反相控制輸入端二者之一做相同連接，該第一與第二雙閘極電晶體中的第二閘極可與該第二控制輸入端與該第二反相控制輸入端二者之一做連接；或者，該第一與第二雙閘極電晶體中的第一閘極可與該第一控制輸入端與該第一反相控制輸入端二者之一做連接，該第一與第二雙閘極電晶體中的第二閘極可與該第二控制輸入端與該第二反相控制輸入端二者之一做連接。
由於此種方法，該多工器可用一有彈性的方法來實現。
在較佳的實施例中，該多工器更包含：一第三輸 入端及/或一第四輸入端；其中，該輸出端藉由一第三通閘更被連接到該第三輸入端，及/或藉由一第四通閘更被連接到該第四輸入端；該第三輸入端至少包含一第三雙閘極電晶體，且該第四輸入端至少包含一第四雙閘極電晶體，且每一第三與第四雙閘極電晶體具有一第一閘極，它是由一第一控制信號所控制。且每一第三與第四雙閘極電晶體具有一第二閘極，它是由一第二控制信號所控制。
由於此種方法，該多工器可以少量數目的通閘去擴增輸入端數目。
在較佳的實施例中，該任一雙閘極電晶體可以是任一部份空乏型的SOI電晶體，及/或是任一空乏型的SOI電晶體，及/或是一鰭式場效電晶體(finfet)。
由於此種方法，該多工器可被大量生產。
在較佳的實施例中，任一該雙閘極電晶體的臨界電壓(threshold voltage)至少可由第一閘極及/或第二閘極間之一所驅動產生。此臨界電壓致使該電晶體無傳導電流，這個臨界電壓與加在其他閘極的電壓並無關。
由於此種方法，該多工器可用少量的雙閘極電晶體來完成。
此外，本發明涉及的查找表至少包含：一第一存儲裝置與一第二存儲裝置；和根據上述請求項之一第一多工器。其中，該第一多工器的第一輸入端連接到該第一存儲裝置，且該多工器的第二輸入端連接到該第二存儲裝置。
由於此種方法，該查找表可用少量的電晶體數目 來完成。據此，功率和矽面積可降低，而良率和速度都能增加。
在較佳的實施例中，該查找表更包含一第三存儲裝置與一第四存儲裝置；根據上述較佳實施例之一第二多工器；根據上述較佳實施例之一第三多工器。其中，該第一與第二多工器由第一與第二控制信號所控制，且該第一多工器的輸出端連接到該第三多工器的第一輸入端，且該第二多工器的輸出端連接到該第三多工器的第二輸入端。
由於此種方法，該查找表的模組具有實現任意尺寸查找表之功效。
此外，本發明所涉及的FPGA包含上述實施例之查找表，其中，藉由該第一存儲裝置及/或第二存儲裝置的設定值可將該將FPGA程式化。
由於此種方法，該FPGA可用少量的電晶體來完成。
為使本發明更易瞭解及實施，請參見以下實施例和圖示。所述的實施例僅是可能的架構，然而，如上所述的各個特徵可彼此獨立的實施或被省略。圖示中相同的元件使用相同的符號標記。在不同圖示中，部分相同的元件符號可能被省略。
1000、3100~3500‧‧‧多工器
1011、1011N、1012、1012N‧‧‧控制輸入端
1021~1024、3121~3124、3321~3324、3421~3424、4020~4028‧‧‧暫存器
1031~1034、4071、4072、4081、4082、4091、4092‧‧‧通閘
1031A、1031B、1032A、1032B、1033A、1033B、1034A、1034B‧‧‧閘極
1041、3041、4041‧‧‧輸出端
1051~1054‧‧‧輸入端
1061、1062‧‧‧反相器
1000B、3000B‧‧‧佈局實施圖
1611、1612‧‧‧背側閘極
1621~1624‧‧‧上側閘極
3000、4000‧‧‧查找表
3221~3224‧‧‧存儲裝置
圖1係根據本發明實施例之多工器示意圖。
圖1(b)係圖一多工器之可能佈局實施示意圖。
圖2係圖1多工器之特性示意圖。
圖3係依據本發明實施例之查找表示意圖。
圖3(b)係圖3查找表之部分可能佈局實施示意圖。
圖4係查找表示意圖。
圖1為依據本發明實施例之多工器1000。該多工器1000具有4個輸入端1051、1052、1053、1054分別連接到四個暫存器1021、1022、1023、1024。此外，該多工器1000有四個控制輸入端1011、1011N、1012和1012N，用以接收控制信號。另外，該多工器1000有一個輸出端1041，藉由四個通閘1031至1034連接到四個輸入端1051至1054。特別是，通閘的開/閉狀態由輸入至控制輸入端1011、1011N、1012和1012N的控制信號所控制。
更具體地，該多工器1000是一個4對1多工器，依據控制輸入端1011、1011N、1012和1012N的控制信號，它允許四個暫存器1021至1024中的一個連接至輸出端1041。甚至更具體地，輸入至控制輸入端1011和1011N的控制信號源自於單一控制信號A，該控制信號A輸入到控制輸入端1011且經由反相器1061產生反相信號而連接至反相控制輸入端1011N。同樣地，輸入至控制輸入端1012和1012N的控制信號來自於單一控制信號B，該控制信號B輸入到控制輸入端1012且經由反相器1062產生反相信號而連接至反 相控制輸入端1012N。
據此，依據控制信號A和B的值，圖1的多工器1000經由通閘1031至1034允許四個暫存器1021至1024將其中的一個暫存器選出而連接至輸出端1041。該多工器的工作原理將詳細描述如下。
雖然已提過該多工器1000包含四個通閘1031至1034，但本發明不侷限於此。可替代改變地，或者可將通閘的數目降至為2，以成為2對1的多工器。例如，這可在這些通閘1031至1034中任選出兩個加以組合即可達成。仍可替代改變地，或者將通閘數目變高些也可以。
此外，雖然已提到多工器1000被連接到四個暫存器1021至1024，但本發明不侷限於此。可選擇地，或另外地，取代暫存器，可將任一訊號可以輸入到該多工器的任一輸入端1051至1054。例如，任一輸入端1051至1054可與其它電路產生的信號連接，將如下所示。
圖1中可以看出，在多工器1000中四個通閘1031至1034可用四個雙閘NMOS電晶體來實施。更具體地說，每個雙閘電晶體都具有一第一閘極和一第二閘極。特別是，以該雙閘電晶體做成的通閘1031具一第一閘極1031A和一第二閘極1031B。以該雙閘電晶體做成的通閘1032具一第一閘極1032A和一第二閘極1032B。以該雙閘電晶體做成的通閘1033具一第一閘極1033A和一第二閘極1033B。以該雙閘電晶體做成的通閘1034具一第一閘極1034A和一第二閘極1034B。
圖1(b)顯示圖1中該多工器1000之可能佈局實 施圖1000B。
該佈局實施圖1000B包含四個雙閘電晶體，每一個雙閘電晶體實施成為該通閘1031至1034中之一個。
該雙閘電晶體被區分成兩列，使得兩個垂直相臨的電晶體可共用一共同的背側閘極(back gate)。特別地，以該電晶體實施的通閘1034和1032共用背側閘極1611，該背側閘極1611與控制信號A相連接。類似地，以該電晶體實施的通閘1031和1033共用背側閘極1611，該背側閘極1611與控制信號A的反相相連接。故，該背側閘極1611實施成為第一閘極1032A和第一閘極1034A，而該背側閘極1612實施成為第一閘極1031A和第一閘極1033A。
這允許佈局緊密且該背側閘極1611和1612的接觸數目亦可降低。
可選擇地，或另外地，垂直相臨的電晶體可共用一共同的上側閘極(top gate)，以降低上側閘極的接觸數目。
此外，該四個電晶體都有一源極、一汲極和一上側閘極。而電晶體的上側閘極1621用來實施通閘1031，且與該第二閘極1031B有對應關係。類似地，電晶體的上側閘極1622、1623、1624分別用來實施通閘1032、1033、1034，且分別與該第二閘極1032B、1033B、1034B有對應關係。
此外，在該佈局實施圖1000B中，每一電晶體的第一閘極1031A至1034A被實施成為背側閘極1611與1612，而第二閘極1031B至1034B被實施成為上側閘極1621至1624。但本發明並不侷限於此，這些閘極可被切換改變，如 將第一閘極1031A至1034A實施成上側閘極1621至1624且將第二閘極1031B至1034B被實施成背側閘極1611與1612。
為方便清楚表示，雖然在上述較佳的實施例中每一通閘是由一單閘、雙閘、或NMOS電晶體來實施，但本發明並不侷限於此。可選擇地，或另外地，每一通閘可由一雙閘PMOS電晶體來實施，及/或可由NMOS電晶體和PMOS電晶體組成的互補式耦合來實施。更普遍地，每一通閘1031至1034可由具有至少兩個控制端的電路來實施，此行為請參照圖2之描述。
該多工器1000的行為描述請參照圖1與圖2。
圖2為圖1中多工器1000多工器之操作示意表。特別地，圖2有七行2001至2007，每一行有5。每一行中的第一列所包含的參考代號與圖1中的參考代號相對應。
特別地，該2001第一列的參考代號A即與圖1的控制信號A相關連，該行2002第一列的參考代號B即與圖一的控制信號B相關連，該行2003第一列的參考訊號1031即與圖1中通閘1031的狀態相關連，該行2004第一列的參考訊號1032即與圖1中通閘1032的狀態相關連，該行2005第一列的參考訊號1033即與圖1中通閘1033的狀態相關連，該行2006第一列的參考訊號1034即與圖1中通閘1034的狀態相關連。最後，當圖2中相關列的輸出信號A與B被給定時，該行2007第一列的參考信號1041即與圖1中輸出端1041出現的數值相關連。
該行2001與2002中的第二至第五列指出控制訊 號A與B的邏輯值。為易於表示，只寫出控制信號A與B的邏輯值。這將可易於明白的，這些信號將被分別輸入至控制輸入端1011和1012，而控制信號A與B的反相信號將被分別輸入至反相控制輸入端1011N和1012N。
延續圖1的例子，該通閘1031至1034可用雙閘NMOS電晶體來實施，該行2003至2006中的第二至第五列指出每一電晶體的各個狀態，而假設這些電晶體為NMOS型態。特別地，該行2003至2006中的每一列有兩個表示，分別用逗號分開。”LVT”代表各別電晶體有一低的臨界電壓(threshold voltage)；”HVT”代表各別電晶體有一高的臨界電壓。此外，”on”代表各別電晶體為導通狀態，亦即閉路(closed)；而”off”代表各別電晶體為不導通狀態，亦即開路(opened)。
當每個雙閘極電晶體中的任一閘極為低邏輯狀態時，電晶體的臨界電壓為高值，例如該臨界電壓值較供應電源為高，電晶體為開路，亦即不導通，這和其餘閘極的輸入信號是無關的。例如，以下將以行2005為具體例子進行描述。
在該行2005中的第二列，輸入至控制輸出端1011的控制信號A與輸入至控制輸出端1012的控制信號B皆為低的邏輯狀態。據此，由雙閘極NMOS電晶體實施的通閘1033於第二閘極1033B上將出現低的邏輯值。反過來說，這將致使臨界電壓值為高值，亦即”HVT”。由於信號A經由反相器1061反相後連接於反相控制輸入端1011N，雖然此情 形下第一閘極1033A有一輸入的高邏輯值，但是這邏輯值仍不夠高以讓電晶體為閉路(close)。所以，通閘1033並不導通，也就是持續開路(open)，亦即表示為”off”。
在行2005中的第五列，控制信號A與B都有高的邏輯值。在此例中，經由該控制輸入端1012，輸入至電晶體第二閘極1033B的信號為高邏輯值。因此，這將致使電晶體有低的臨界電壓值LVT。在此情況下，電晶體的行為是由輸入至其餘閘極的邏輯值來決定。因為經由反相控制輸入端1011N，第一閘極1033A的輸入值為低邏輯，故該通閘1033將為開路。也就是說不會導通，亦即以”off”表示。
另一方面，在行2005中的第三列中，該通閘1033為導通，亦即以”on”表示。特別地，輸入至電晶體第二閘極1033B的信號為高邏輯值。因此，這將驅使電晶體的臨界電壓為LVT值。同時，輸入至第一閘極1033A為高邏輯值。所以，電晶體為閉路且通閘為導通狀態。
更普遍地，由於每一雙閘極電晶體中任一閘極的影響，臨界電壓可設為高HVT值或低LVT值。當設為高HVT值時，其餘閘極並不足夠使電晶體為閉路。當設為低LVT值時，電晶體為閉路或開路與其餘閘極上的值有關。這將可以達成的，例如使用SOI全空乏型(FD)電晶體，及/或SOI部分乏型(PD)電晶體，及/或是一鰭式場效電晶體(FinFET)。
雖然在上面的例子中，已經舉例說明了臨界電壓的影響是由兩個閘1033A或1033B之一所驅動，但是本發明並不侷限於此。特別是，兩個閘極可對電晶體臨界電壓具有 對稱上的影響。所以，對於任何的電晶體，兩個閘之連接將可以使其反相。
可選擇地，或另外地，兩個閘極中的一個可能比另一個對臨界電壓具有更大的影響。例如，在FDSOI電晶體的例子中，相較於對稱的電晶體為達到相同的效應，一個更高的適當的電壓可能必須施加於背測閘極上。
在額定臨界電壓(nominal threshold voltage)0.3至0.4V的範圍或更大時，使用雙閘極電晶體可能有利於實現具有低於1V的電源(VDD)電壓。此額定臨界電壓是意指當第二閘極為0V時電晶體的臨界電壓。
舉例來說，一個有利的實施方式可使用額定臨界電壓為0.6V時約0.5V的電源電壓。在一NMOS的例子中，如果只有一個閘極為高電位時，因為單一電晶體將無法超過此臨界電壓，電晶體將為關閉(off)。然而，假如兩個閘極皆為高電位，其臨界電壓將被降低，電晶體將為導通(on)。
在其餘例子中，行2003、2004和2006可由行2005中所描述的行為推論出。
故，和圖4比較，在圖1中可看出，本發明允許實現僅使用四個電晶體為通閘1031至1034的4對1多工器，而非使用六個電晶體。因此，圖1的多工器可用少量電晶體數目而達到相同的功用。反過來，這提供相同的功效，且用更少的矽面積、更低的功耗和有更快的速度。
雖然圖1所描述的多工器為一個4對1的多工器，但本發明不侷限於此。可選地，或另外地，本發明可實 現為一個2對1的多工器。例如，將通閘1031至1034中的兩個通閘任意組合即可。仍可選地，或另外地，本發明可實現為一個3對1的多工器。例如，將通閘1031至1034中的三個通閘任意組合即可。更一般地，任意組合通閘都可以實施。
在多工器1000中，已經描述了以一個雙閘NMOS電晶體來實施通閘1031至1034。然而，本發明並不侷限於。可選地，或另外地，任何通閘可使用雙閘PMOS電晶體、或一NMOS雙閘電晶體與一PMOS雙閘電晶體耦合成的CMOS互補式來實施。仍另選的是，或附加地，任何結構有如在圖2中的行為都可以用來實施。
圖3為依據本發明之進一步實施例。
特別地，圖3所示之查找表3000是以上述實施例中使用五個多工器1000來實施。更具體地說，該多工器3100至3500中的每一個和圖1的多工器1000相關連。為了方便說明，只有該多工器3100的輸入被明確標示參考符號，此參考符號和圖1的多工器1000有對應關係。但仍然意指：所示該多工器3200至3500的輸入是和多工器3100的輸入有對應關係。
每個多工器3100至3400具有連接到四個暫存器的輸入端1051至1054。例如，多工器3100的輸入端1051至1054連接至暫存器3121至3124。另一方面，多工器3500的輸入端1051至1054連接至多工器3100至3400的輸出端1041。換句話說，這五個多工器3100至3500為4對1的多 工器。其中，該多工器3100至3400連接到暫存器，而該多工器3500與該多工器3100至3400的輸出端串連接。
多工器3100至3400的控制信號的是共享的。特別地，控制輸入端1011、1011N、1012和1012N都分別連接到控制信號A、控制信號A的反相、控制信號B、控制信號B的反相。所以，例如，當控制信號A和B分別被設定為0和0時，多工器3100的輸出端1041將連接到暫存器3121。類似地，多工器3200的輸出端1041將連接到暫存器3221；多工器3300的輸出端1041將連接到暫存器3321；且多工器3400的輸出端1041將連接到暫存器3421。
另一方面，控制信號C和D以及它們的反向信號連接至多工器3500的控制輸入端。特別地，控制信號C、C的反相信號、控制信號D、D的反相信號連接至多工器3500的控制輸入端1011、1011 N、1012、1012N。
因此，多工器3500允許在多工器3100至3500輸出之間有更高階的選擇。在上述例子中控制信號A和B被設定為0和0。將控制信號C和D被設定為0和0時，該暫存器3121。將連接到查找表3000的輸出端3041，此與多工器3500的輸出端1041對應。
據此，圖3中實施的結構藉由多工器3100至3500允許16個暫存器與輸出端3041連接。這意味著：如果該多工器3100至3500中每一個都依圖1實施例來實施，該查找表3000可用二十個雙閘極電晶體操作。這將比圖4之技術提供更好的優點。事實上，這樣的建構方式，當處理十六個暫 存器時需要三十個電晶體。
因此，電晶體的數量可減少，這意味著可用較小的矽面積。反之，這意味著成本可降低且良率可增加。此外，暫存器3121的輸出信號至輸出端3041只經兩個電晶體。而在圖4的結構中，相同的信號須經四個電晶體。反之，這意味著到達輸出端的信號較慢。此外，由於信號經過較少的電晶體，可降低了中繼器的需求。這將進一步改善速度，而面積、功率消耗及價格都可降低。
圖三(b)顯示查找表3000中之可能佈局實施圖3000B。
此可看出，雖然本發明並不侷限於此且該多工器3100至3500可任意順序放置。經由對準該多數個多工器3100至3500，佈局可以有利地被實施在一單列上。如同佈局1000B，該多數多工器3100至3500中的每一個都可用類似的方式實施。
由於這樣的安排，暫存器3121至3424可放放置於佈局3000B的兩側。對於暫存器的選定(selecting)與設定(setting)，此將易與暫存器連和電源連接。
暫存器3121至3424與多工器3100至3400的連接以虛線表示，以便指出那些是邏輯連接且不需物理形狀連接。例如，暫存器可以用交錯的方式放置在佈局3000B的一或多側面上。可替換地，或另外地，暫存器可以放置在單一列，但是暫存器的間距可能會比多工器3100至3400中相應連接的間距還大，這是因為置於多工器3200和3300之間的 多工器3500不需要連接到暫存器。
此外，在多工器3100、3200、3300、3400之間置放的多工器3500允許從每個多工器3100至3400輸出端1041的連接被路由到單一金屬層上的多工器3500輸入端，而並沒有重疊。
1000‧‧‧多工器
1011、1011N、1012、1012N‧‧‧控制輸入端
1021~1024‧‧‧暫存器
1031~1034‧‧‧通閘
1031A、1031B、1032A、1032B、1033A、1033B、1034A、1034B‧‧‧閘極
1041‧‧‧輸出端
1051~1054‧‧‧輸入端
1061、1062‧‧‧反相器

Claims (7)

  1. 一種多工器(1000)，至少包含：一第一輸入端(1051)與一第二輸入端(1052,1053,1054)；及一輸出端(1041)，藉由一第一通閘(1031)與該第一輸入端連接且藉由一第二通閘(1032,1033,1034)與該第二輸入端連接，其中，該第一通閘至少包含一第一雙閘極電晶體且該第二通閘至少包含一第二雙閘極電晶體，且每一個第一雙閘極電晶體與第二雙閘極電晶體具有一第一閘極(1031A,1032A,1033A,1034A)是由控制一第一控制信號(A)所控制且具有一第二閘極(1031B,1032B,1033B,1034B)由一第二控制信號(B)所控制；一第一控制輸入端(1011)及一第一反相控制輸入端(1011N)；及一第二控制輸入端(1012)及一第二反相控制輸入端(1012N)，其中，第一控制信號(A)輸入至該第一控制輸入端，第二控制信號(B)輸入至該第二控制輸入端，及與第一控制信號反相的信號輸入至該第一反相控制輸入端，與第二控制信號相反的信號輸入至該第二反相控制輸入端；其中該第一雙閘極電晶體及該第二雙閘極電晶體中的任一者的臨界電壓由該第一閘極及該第二閘極的其中之一者所驅動產生，且此臨界電壓致使該電晶體無傳導電流，並與 加在該第一閘極及該第二閘極中的另一者的電壓無關，其中該第一雙閘極電晶體與第二雙閘極電晶體中的第一閘極(1031A、1032A)分別與該第一控制輸入端與該第一反相控制輸入端中的不同一個做連接，且該第一雙閘極電晶體與第二雙閘極電晶體中的第二閘極(1031B、1032B)與該第二控制輸入端與該第二反相控制輸入端中之相同一個做連接，或者該第一雙閘極電晶體與第二雙閘極電晶體中的第一閘極(1031A、1032A)與該第一控制輸入端與該第一反相控制輸入端中的相同一個做連接，且該第一雙閘極電晶體與第二雙閘極電晶體中的第二閘極(1031B、1032B)分別與該第二控制輸入端與該第二反相控制輸入端中的不同一個做連接，或者該第一雙閘極電晶體與第二雙閘極電晶體中的第一閘極(1031A、1032A)分別與該第一控制輸入端與該第一反相控制輸入端中的不同一個做連接，且該第一與第二雙閘極電晶體中的第二閘極(1031B、1032B)分別與該第二控制輸入端與該第二反相控制輸入端中的不同一個做連接。
  2. 如請求項1之多工器，更包含：一第三輸入端(1053)及一第四輸入端(1054)；其中，該輸出端藉由第三通閘(1033)更被連接到該第三輸入端，及藉由第四通閘(1034)更被連接到該第四輸入端，該第三通閘至少包含一第三雙閘極電晶體，且該第四通閘 至少包含一第四雙閘極電晶體，且每一第三雙閘極電晶體與第四雙閘極電晶體具有一第一閘極(1033A、1034A)，它是由該第一控制信號(A)所控制，且每一第三雙閘極電晶體與第四雙閘極電晶體具有一第二閘極(1033B、1034B)，它是由該第二控制信號(B)所控制。
  3. 如上述請求項1或2之多工器，其中任一雙閘極電晶體為一部分乏型絕緣層上覆矽(SOI)電晶體，全空乏型絕緣層上覆矽(SOI)電晶體，及鰭式場效電晶體中的至少一者。
  4. 一種查找表架構，至少包含：一第一存儲裝置(1021、3121)與一第二存儲裝置(1022、1023、1024、3122、3123、3124)；一第一多工器(3100)，該第一多工器(3100)為如上述請求項1至3中任一項之一種多工器；其中，該第一多工器的第一輸入端連接到該第一存儲裝置，且該第一多工器的第二輸入端連接到該第二存儲裝置。
  5. 如上述請求項4之查找表架構，更包含：一第二多工器(3200)，該第二多工器(3200)為如請求項1至3中任一項之一種多工器；一第三多工器(3500)，該第三多工器(3500)為如請求項1至3中任一項之一種多工器，其中，該第一多工器與第二多工器由第一控制信號(A)與第二控制信號(B)所控制，且該第一多工器的輸出端連接到該第三多工器的第一輸入端，且該第二多工器的輸出端連接到該 第三多工器的第二輸入端。
  6. 一種現場可程式化閘陣列(FPGA)，包含如請求項4或5之查找表架構，其中，藉由第一存儲裝置及第二存儲裝置的設定值可將該將現場可程式化閘陣列(FPGA)程式化。
  7. 如請求項1之多工器，更包含：一第三輸入端(1053)；其中，該輸出端藉由第三通閘(1033)更被連接到該第三輸入端，該第三通閘至少包含一第三雙閘極電晶體，且該第三雙閘極電晶體具有一第一閘極(1033A)，它是由該第一控制信號(A)所控制，且該第三雙閘極電晶體具有一第二閘極(1033B)，它是由該第二控制信號(B)所控制。
TW102105916A 2012-03-06 2013-02-20 多工器、查找表及ｆｐｇａ TWI603583B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1252016A FR2987959B1 (fr) 2012-03-06 2012-03-06 Multiplexeur, table de correspondance et fgpa

Publications (2)

Publication Number Publication Date
TW201340601A TW201340601A (zh) 2013-10-01
TWI603583B true TWI603583B (zh) 2017-10-21

Family

ID=47681923

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102105916A TWI603583B (zh) 2012-03-06 2013-02-20 多工器、查找表及ｆｐｇａ

Country Status (6)

Country Link
US (1) US20150028920A1 (zh)
KR (1) KR101987791B1 (zh)
CN (1) CN104160623A (zh)
FR (1) FR2987959B1 (zh)
TW (1) TWI603583B (zh)
WO (1) WO2013131717A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017084104A1 (zh) * 2015-11-20 2017-05-26 京微雅格（北京）科技有限公司 一种基于fpga的查找表工艺映射方法及查找表
WO2017132974A1 (en) * 2016-02-05 2017-08-10 Apple Inc. Concurrent connectivity techniques
CN105958997B (zh) * 2016-04-22 2018-10-09 宁波大学 一种基于FinFET管的一位全加器
CN105958998B (zh) * 2016-04-22 2018-08-14 宁波大学 一种基于FinFET混合逻辑的一位全加器
US9762245B1 (en) * 2016-06-14 2017-09-12 Globalfoundries Inc. Semiconductor structure with back-gate switching
KR101986206B1 (ko) * 2018-01-03 2019-06-05 연세대학교 산학협력단 비휘발성 메모리 소자를 이용한 가변 입출력 구조의 룩업 테이블 회로
RU186349U1 (ru) * 2018-09-04 2019-01-16 Акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" (АО НПЦ "ЭЛВИС") Симметричный мультиплексор на комплементарных металл-окисел-полупроводник (кмоп) транзисторах
TWI695250B (zh) * 2018-11-28 2020-06-01 大陸商北京集創北方科技股份有限公司 可減少多工器數量的查找表配置方法及利用其之資訊處理裝置
CN111600596B (zh) * 2020-05-08 2023-12-29 广西中科蓝谷半导体科技有限公司 一种基于三输入fet器件的一位全加器
TWI779423B (zh) * 2020-12-15 2022-10-01 瑞昱半導體股份有限公司 電源切換電路以及電源切換方法
TWI813070B (zh) * 2021-11-16 2023-08-21 瑞昱半導體股份有限公司 電源供應電路以及電源供應方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955912A (en) * 1995-10-25 1999-09-21 Texas Instruments Incorporated Multiplexer circuits
TWI222711B (en) * 2002-12-13 2004-10-21 Taiwan Semiconductor Mfg Chip incorporating partially-depleted, fully-depleted and multiple-gate transistors and method of fabricating the multiple-gate transistor
TWI255043B (en) * 2003-04-30 2006-05-11 Taiwan Semiconductor Mfg Chip incorporating partially-depleted and fully-depleted transistors and method of fabricating the same
US7061271B1 (en) * 2004-06-08 2006-06-13 Xilinx, Inc. Six-input look-up table for use in a field programmable gate array
US20070264762A1 (en) * 2003-11-04 2007-11-15 Yee-Chia Yeo Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7307445B2 (en) * 2004-05-19 2007-12-11 Altera Corporation Apparatus and methods for multi-gate silicon-on-insulator transistors
US20090219778A1 (en) * 2008-02-28 2009-09-03 International Business Machines Corporation Back-gate decode personalization

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002304241B2 (en) * 2001-06-26 2006-02-02 Casio Computer Co., Ltd. Image acquisition apparatus
US6781409B2 (en) * 2001-10-10 2004-08-24 Altera Corporation Apparatus and methods for silicon-on-insulator transistors in programmable logic devices
JP4013572B2 (ja) * 2002-02-06 2007-11-28 セイコーエプソン株式会社 出力回路、入力回路、電子回路、マルチプレクサ、デマルチプレクサ、ワイヤードｏｒ回路、ワイヤードａｎｄ回路、パルス処理回路、多相クロック処理回路およびクロック逓倍回路
JP4531340B2 (ja) * 2003-02-27 2010-08-25 ルネサスエレクトロニクス株式会社 マルチプレクサセルのレイアウト構造
US6917082B1 (en) * 2004-01-26 2005-07-12 Altera Corporation Gate-body cross-link circuitry for metal-oxide-semiconductor transistor circuits
US7525341B1 (en) * 2004-09-20 2009-04-28 Marvell Israel (M.I.S.L.) Ltd. Time-balanced multiplexer switching methods and apparatus
WO2011031749A2 (en) * 2009-09-08 2011-03-17 The Regents Of The University Of California Dram cell utilizing a doubly gated vertical channel
US7795907B1 (en) * 2009-10-10 2010-09-14 Wang Michael C Apparatus of low power, area efficient FinFET circuits and method for implementing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955912A (en) * 1995-10-25 1999-09-21 Texas Instruments Incorporated Multiplexer circuits
TWI222711B (en) * 2002-12-13 2004-10-21 Taiwan Semiconductor Mfg Chip incorporating partially-depleted, fully-depleted and multiple-gate transistors and method of fabricating the multiple-gate transistor
TWI255043B (en) * 2003-04-30 2006-05-11 Taiwan Semiconductor Mfg Chip incorporating partially-depleted and fully-depleted transistors and method of fabricating the same
US20070264762A1 (en) * 2003-11-04 2007-11-15 Yee-Chia Yeo Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7307445B2 (en) * 2004-05-19 2007-12-11 Altera Corporation Apparatus and methods for multi-gate silicon-on-insulator transistors
US7061271B1 (en) * 2004-06-08 2006-06-13 Xilinx, Inc. Six-input look-up table for use in a field programmable gate array
US20090219778A1 (en) * 2008-02-28 2009-09-03 International Business Machines Corporation Back-gate decode personalization

Also Published As

Publication number Publication date
US20150028920A1 (en) 2015-01-29
TW201340601A (zh) 2013-10-01
FR2987959B1 (fr) 2014-03-14
KR101987791B1 (ko) 2019-06-11
CN104160623A (zh) 2014-11-19
KR20140138228A (ko) 2014-12-03
WO2013131717A1 (en) 2013-09-12
FR2987959A1 (fr) 2013-09-13

Similar Documents

Publication Publication Date Title
TWI603583B (zh) 多工器、查找表及ｆｐｇａ
JP5639612B2 (ja) 半導体集積回路
US7521959B2 (en) Configurable IC having a routing fabric with storage elements
CN110663182B (zh) 具有支持广电压供应范围的并联电压阈值架构的电路
US8441279B2 (en) Scan flip-flop circuits and scan test circuits including the same
US20150194964A1 (en) Controllable storage elements for an ic
TWI601382B (zh) 查找表
JP2011060876A (ja) 半導体装置及びその耐圧制御方法
US20080197879A1 (en) Apparatus and method for a programmable logic device having improved look up tables
JP2017538347A (ja) 再構成可能回路およびその利用方法
JP2006039572A (ja) ディスプレイデバイス駆動回路
JP6473331B2 (ja) 標準マイクロコントローラに統合された周辺装置としてのアナログ信号適合可能ｃｍｏｓ
WO2011064917A1 (ja) プッシュプル型駆動回路
Lin et al. A nonvolatile look-up table using ReRAM for reconfigurable logic
KR102469091B1 (ko) 레벨 쉬프터 및 그 동작 방법
TW201334415A (zh) 三態閘
JP2019033327A (ja) 半導体集積回路
US9941882B1 (en) Tristate multiplexers with immunity to aging effects
KR101115474B1 (ko) 지연회로
US6326808B1 (en) Inversion of product term line before or logic in a programmable logic device (PLD)
TW201523621A (zh) 可再構成之邏輯元件
JP2010200083A (ja) 二重ゲート電界効果トランジスタを用いたｍｏｓトランジスタ回路およびｃｍｏｓトランジスタ回路
CN116612793A (zh) 存储器单元、利用该存储器单元实施的查找表及方法