TWI601271B - 具有呈彎曲部段形狀之浮動閘極的快閃記憶體 - Google Patents

具有呈彎曲部段形狀之浮動閘極的快閃記憶體 Download PDF

Info

Publication number
TWI601271B
TWI601271B TW099132163A TW99132163A TWI601271B TW I601271 B TWI601271 B TW I601271B TW 099132163 A TW099132163 A TW 099132163A TW 99132163 A TW99132163 A TW 99132163A TW I601271 B TWI601271 B TW I601271B
Authority
TW
Taiwan
Prior art keywords
floating
gate
floating gate
gates
memory
Prior art date
Application number
TW099132163A
Other languages
English (en)
Other versions
TW201143033A (en
Inventor
森 湯
克里西納Ｋ 帕拉特
劉海濤
Original Assignee
英特爾公司
美光科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司, 美光科技股份有限公司 filed Critical 英特爾公司
Publication of TW201143033A publication Critical patent/TW201143033A/zh
Application granted granted Critical
Publication of TWI601271B publication Critical patent/TWI601271B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

具有呈彎曲部段形狀之浮動閘極的快閃記憶體
本發明係有關於具有呈彎曲部段形狀之浮動閘極的快閃記憶體。
 發明背景
本發明一般是有關於快閃記憶體。
快閃記憶體是具有一浮動閘極以及疊加於該浮動閘極上的一控制閘極之半導體記憶體。在該浮動閘極上之電荷積聚可藉由該控制閘極被控制以規劃記憶體胞元成為至少二種狀態之一。
尤其是，當裝置尺度成為更小時，在一記憶體元件陣列中相鄰閘極之間的電容性耦合漸漸地成為一重要的議題。電容性耦合導致較慢裝置速率。一般，尺度變小之一優點是成本降低，但是，另一優點一般是速率上之改進。因此，閘極耦合可能隨著減少閘極尺度以及減少相鄰記憶體胞元之浮動閘極間的間隔而成為一較大的問題。
依據本發明之一實施例，係提出一種方法，其包含有下列步驟：形成一快閃記憶體浮動閘極，該快閃記憶體浮動閘極具有面向一控制閘極之一彎曲表面以及面向一下面基體之一實質平坦表面。
圖式簡單說明
第1圖是本發明一實施例的較早製造階段之放大截面圖；第2圖是依據一實施例之依序階段的放大截面圖；第3圖是依據一實施例在第2圖中所展示者之依序階段的放大截面圖；第4圖是本發明一實施例之理想化截面圖；第5a圖是大致沿著第4圖的線段5-5所採取之本發明一實施例的截面圖；第5b圖是在本發明一不同實施例中大致沿著第4圖的線段5-5所採取的截面圖；以及第6圖是一實施例之較早製造階段的展示圖。
 較佳實施例之詳細說明
依據一些實施例，在一浮動閘極以及一控制閘極之間的電容性耦合可被改進或至少被維持，而同時降低在相鄰浮動閘極之間的電容性耦合。結果，於一些實施例中，當尺度比率下調時，不利之電容性耦合效應可被降低，而改善性能。尤其是，在30奈米之下的記憶體技術中，此處說明之原理可逐漸地成為重要。
參看至第1圖，在一早先製造階段之一快閃記憶體可包括任何習見材料之一基體10。於一些實施例中，一淺隔離槽12被形成在用於一邏輯、控制或周圍電路(被標記為“周圍”)的一聚合閘極16以及在第1圖中之其左方其中記憶體胞元形成一記憶體陣列(被標記為“陣列”)的一區域之間。於一些實施例中，該隔離槽可包括一凹口18。
在這階段時，陣列之各記憶體胞元位置可包含一浮動閘極電極22，其可以任何習見的材料被製造。在相鄰記憶體胞元位置之間，可以是淺隔離槽14。於一實施例中，浮動閘極22延伸進入頁面中，於這實施例中，其一般對應於完成的裝置中之位元線或行方向。浮動閘極22可被形成在由任何介電質所形成的閘極介電質20之上。
因此，於一些實施例中，浮動閘極22在這階段未被分區。但是，於其他實施例中，浮動閘極22已先前地被分區並且可以是一般具有可匹配之寬度及長度的點狀物，各個浮動閘極22點狀物已先前地與一分離且可區分之記憶體胞元區域結合。
依據本發明一些實施例，浮動閘極22具有一彎曲上方表面。這彎曲上方表面可有效地降低在一閘極以及其相鄰者之間的電容性耦合，至少在第1圖形的“列方向”中。於一些實施例中，在這階段，浮動閘極22具有一圓柱形上方表面。一般，浮動閘極之上方表面構成一彎曲部段。藉由“部段”之稱呼，其是有意地指示一彎曲、封閉形狀的部份。封閉形狀之範例可包括球體形、圓柱形以及橢圓形實體。這些彎曲部段各包括位於基體10上之一平坦或平面的下方表面。在該平坦或平面的下方表面以及基體10之間可以是一閘極介電質20。
多種不同的彎曲形狀可被使用於浮動閘極之彎曲部段。圓柱形、半球形、或橢圓形實體之一部份可被使用，其可以是任何其他的彎曲形狀，於其中浮動閘極之一中央部份是比其之邊緣較厚，至少在一維度中，其可以是位元線或字組線維度(在第1圖中垂直於列方向並且進入頁面中)。於一些實施例中，降低的厚度邊緣可被呈現在所有的方向完全地繞著浮動閘極，於其情況中浮動閘極是一半球形部段。
於一些實施例中，浮動閘極22可具有一縱橫比，就有效地耦合至將被沉積的控制閘極，而同時降低對其相鄰浮動閘極的電容性耦合而言，其是有利的。於一些實施例中，自1對4至4對2的縱橫比(例如，在列方向中之高度對寬度比率)可能是有利的。但是，縱橫比範圍同時也可在行方向中被得到。
接著參看第2圖，在這時，一層間介電質28已被沉積，而同時在周圍中，在淺隔離槽12的右邊，該介電質28至少部分地被移除。該層間介電質可以是包括氧化物/氮化物/氧化物(ONO)之任何適當的材料。層間介電質28具有符合於浮動閘極22之複數個彎曲部段。
接著，形成控制閘極之一控制閘極層30被沉積在淺隔離槽12左側的陣列之上，而同時一較厚的聚合層16先前地被沉積在該陣列之外側。於一實施例中，多晶矽可被使用於控制閘極層30和16中。如同介電質28，控制閘極層30也包括跟隨著浮動閘極之曲率的匹配彎曲部段。字組線24可被沉積並且被成型為延長的長條狀，於一些實施例中，在橫交於浮動閘極22之長度的列方向中延伸。層26可以是一適當的介電質層。
在一實施例中，字組線，一旦它們已被成型，則可被使用作為一遮罩以分割浮動閘極22成為供用於各個記憶體胞元之分離的區段。於此一實施例中，浮動閘極接著具有彎曲上方表面，如在第2圖中之展示，但是在位元線或行線的方向中具有相對立的平坦端。於其他實施例中，例如，其中浮動閘極在沉積字組線24之前被分區，該浮動閘極可在所有的方向被彎曲，包括字組線以及位元線方向兩者。這可減低在列以及行方向中的電容性耦合。
接著，如在第3圖中之展示，周圍中之結構被成型以形成電晶體32，而同時陣列側被遮罩。
接著，參看第4圖，因為浮動閘極22上方表面之曲率，在浮動閘極以及控制閘極30之間耦合的區域被增加。這事實上是因為浮動閘極之彎曲表面比一對應習見的平坦上方表面浮動閘極具有一較長的延伸。同時，因為下方邊緣外形(例如，在列方向中)，對相鄰者之電容性耦合可被降低。
參看第5a圖，在一實施例中，浮動閘極，在行方向中分離的，具有平坦垂直端31以及33。這可能是因為沉積平行矩形長條材料以形成閘極並且接著在閘極分離之前蝕刻以環繞上方閘極閘表面。
相對地，依據另一實施例，在第5b圖中展示，浮動閘極上方表面在列以及行兩方向被彎曲，並且，於一些實施例中，可被彎曲而環繞其整個周圍。此一實施例可在列以及行兩方向具有降低之電容性耦合。於一些情況中，可能需一額外的遮罩步驟以製造此一裝置。
彎曲上方表面浮動閘極之形成可自一習見的矩形固體浮動閘極長條片22a開始，如在第6圖中之展示，其接著被曝露於物理濺射以環繞邊緣的一電漿蝕刻“A”，如在第1圖中之展示。熟習本技術者應明白，藉由使用一稍微地同向性蝕刻，可比純粹異向性蝕刻之情況得到較大之環繞周圍的蝕刻。在使得蝕刻更具同向性之方式中包括使用更多之氬或更多的壓力。其他技術同樣也可被使用。
本發明實施例可配合於NOR型快閃記憶體與NAND型快閃記憶體兩者使用。此處說明之技術是可應用於具有重疊電極之任何半導體裝置上，其中需要增加垂直重疊電極之間的耦合電容性而同時降低對橫向相鄰者之電容性耦合。
關於所有這說明中表示與實施例有關之上述特點、結構、或特性的“一實施例”或“一個實施例”，可包括在包含於本發明內之至少一實作例中。因此，“一實施例”或“在一實施例中”詞組之顯現不必然意指相同之實施例。更進一步地，除了展示的特定實施例之外，本發明之特點、結構或特性亦可以其他適當的形式被制定，並且所有的此些形式亦可被包含在本發明申請專利範圍之內。
雖然本發明已經對於有限定數目的實施例被說明，熟習本技術者應明白，本發明於其中可有許多的修改以及變化。後附申請專利範圍將涵蓋所有落在本發明真正精神及範疇之內的此些修改及變化。
10‧‧‧基體
12‧‧‧淺隔離槽
14‧‧‧淺隔離槽
16‧‧‧聚合閘極
18‧‧‧凹口
20‧‧‧閘極介電質
22‧‧‧浮動閘極
24‧‧‧字組線
26‧‧‧介電質層
28‧‧‧層間介電質
30‧‧‧控制閘極層
31‧‧‧垂直端
32‧‧‧電晶體
33‧‧‧垂直端
第1圖是本發明一實施例的較早製造階段之放大截面圖；第2圖是依據一實施例之依序階段的放大截面圖；第3圖是依據一實施例在第2圖中所展示者之依序階段的放大截面圖；第4圖是本發明一實施例之理想化截面圖；第5a圖是大致沿著第4圖的線段5-5所採取之本發明一實施例的截面圖；第5b圖是在本發明一不同實施例中大致沿著第4圖的線段5-5所採取的截面圖；以及第6圖是一實施例之較早製造階段的展示圖。
10．．．基體
12．．．淺隔離槽
14．．．淺隔離槽
16．．．聚合閘極
20．．．閘極介電質
22．．．浮動閘極
24．．．字組線
26．．．介電質層
28．．．層間介電質
30．．．控制閘極層

Claims (9)

  1. 一種用於形成半導體記憶體之方法，其包含：形成一對並列主動式快閃記憶體浮動閘極，該等快閃記憶體浮動閘極各具有面向一控制閘極的一球形表面之一凸面球形表面與面向一下面基體之一實質平坦表面，以及一絕緣體鄰接該等閘極並且具有一凹面球形表面，該等浮動閘極各包括一對相對垂直側邊被連接到該凸面球形表面，以及隔離槽鄰接該等垂直側邊的整個延伸，每一浮動閘極對其他浮動閘極僅呈現沒有被隔離槽阻礙之一彎曲表面以降低在該等浮動閘極之間的耦合，以及將該浮動閘極形成為一形狀，而使得相較於一矩形浮動閘極可增加對該控制閘極之電容耦合且同時降低對相鄰浮動閘極的電容耦合。
  2. 如申請專利範圍第1項之方法，其包括將該浮動閘極形成為具有自1：4至2：1的高度：寬度縱橫比。
  3. 如申請專利範圍第1項之方法，其包括藉由蝕刻一矩形閘極以具有一彎曲上方表面而形成該浮動閘極。
  4. 如申請專利範圍第1項之方法，其包括形成具有小於30奈米之一形貌體尺度的該浮動閘極。
  5. 一種快閃記憶體，其包含：一基體；在該基體之上的一對並列主動式浮動閘極，該等浮動閘極具有面向該基體之一大致平坦表面並且具有一 球形上方表面，該等浮動閘極各具有一彎曲、整體非平坦表面，使得各浮動閘極對其他浮動閘極僅呈現一彎曲表面以降低在該等浮動閘極之間的耦合，且各浮動閘極包括一對相對垂直側邊被連接到該非平坦表面，以及隔離槽鄰接該等垂直側邊的整個延伸；在該浮動閘極之上的一控制閘極，該控制閘極具有一球形表面面向該浮動閘極之該球形上方表面；以及一絕緣體鄰接該等閘極並且具有一凹面球形表面，其中該浮動閘極的形狀被形成用以相較於一矩形浮動閘極增加對該控制閘極之電容耦合且同時降低對相鄰浮動閘極的電容耦合。
  6. 如申請專利範圍第5項之記憶體，其中該記憶體是一個NOR快閃記憶體。
  7. 如申請專利範圍第5項之記憶體，其中該浮動閘極具有自1：4至2：1的高度：寬度縱橫比。
  8. 如申請專利範圍第5項之記憶體，其中該控制閘極的該球形表面具有匹配該浮動閘極的該球形上方表面之曲率的一曲率。
  9. 如申請專利範圍第5項之記憶體，其中該浮動閘極具有小於20奈米之一形貌體尺度。
TW099132163A 2009-12-03 2010-09-23 具有呈彎曲部段形狀之浮動閘極的快閃記憶體 TWI601271B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/629,992 US20110133266A1 (en) 2009-12-03 2009-12-03 Flash Memory Having a Floating Gate in the Shape of a Curved Section

Publications (2)

Publication Number Publication Date
TW201143033A TW201143033A (en) 2011-12-01
TWI601271B true TWI601271B (zh) 2017-10-01

Family

ID=43086757

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099132163A TWI601271B (zh) 2009-12-03 2010-09-23 具有呈彎曲部段形狀之浮動閘極的快閃記憶體

Country Status (5)

Country Link
US (1) US20110133266A1 (zh)
CN (1) CN102087972B (zh)
DE (1) DE102010046506B4 (zh)
GB (1) GB2475942B (zh)
TW (1) TWI601271B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673204B2 (en) 2014-12-29 2017-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
KR102463483B1 (ko) 2017-08-29 2022-11-04 마이크론 테크놀로지, 인크 고 밴드 갭 재료를 포함하는 스트링 드라이버들을 갖는 디바이스들 및 시스템들, 및 형성 방법들
US10944049B2 (en) * 2017-11-13 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. MTJ device performance by controlling device shape

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126046A1 (en) * 2005-12-02 2007-06-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory and method of fabricating the same
US20070290274A1 (en) * 2006-06-20 2007-12-20 Toshitake Yaegashi Nonvolatile semiconductor memory device including memory cells formed to have double-layered gate electrodes
US20080237680A1 (en) * 2007-03-27 2008-10-02 Kiran Pangal Enabling flash cell scaling by shaping of the floating gate using spacers

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5544103A (en) * 1992-03-03 1996-08-06 Xicor, Inc. Compact page-erasable eeprom non-volatile memory
US5973353A (en) * 1997-12-18 1999-10-26 Advanced Micro Devices, Inc. Methods and arrangements for forming a tapered floating gate in non-volatile memory semiconductor devices
JP2000114402A (ja) * 1998-10-02 2000-04-21 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US6093608A (en) * 1999-04-23 2000-07-25 Taiwan Semiconductor Manufacturing Company Source side injection programming and tip erasing P-channel split gate flash memory cell
JP2002164448A (ja) * 2000-11-29 2002-06-07 Sony Corp 不揮発性記憶素子及び不揮発性記憶素子の製造方法
KR100396473B1 (ko) * 2001-05-29 2003-09-02 삼성전자주식회사 플로팅 게이트를 갖는 반도체 메모리 장치 및 그 제조방법
JP2003007869A (ja) * 2001-06-26 2003-01-10 Fujitsu Ltd 半導体装置及びその製造方法
US20040152260A1 (en) * 2001-09-07 2004-08-05 Peter Rabkin Non-volatile memory cell with non-uniform surface floating gate and control gate
TW541662B (en) * 2002-02-05 2003-07-11 Winbond Electronics Corp Memory floating gate and manufacturing method thereof
US6627945B1 (en) * 2002-07-03 2003-09-30 Advanced Micro Devices, Inc. Memory device and method of making
KR100466192B1 (ko) * 2002-07-18 2005-01-13 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP3762385B2 (ja) * 2003-04-28 2006-04-05 株式会社東芝 不揮発性半導体記憶装置
KR100518595B1 (ko) * 2003-09-09 2005-10-04 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
KR100520846B1 (ko) * 2004-05-11 2005-10-12 삼성전자주식회사 플로팅 게이트 형성 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법
KR100585146B1 (ko) * 2004-06-15 2006-05-30 삼성전자주식회사 스플릿 게이트형 플래쉬 메모리 소자 및 그 제조 방법
US7250651B2 (en) * 2004-08-19 2007-07-31 Infineon Technologies Ag Semiconductor memory device comprising memory cells with floating gate electrode and method of production
JP2006066695A (ja) * 2004-08-27 2006-03-09 Renesas Technology Corp 半導体装置およびその製造方法
JP2006093707A (ja) * 2004-09-22 2006-04-06 Samsung Electronics Co Ltd 半導体素子及びその製造方法
KR100676598B1 (ko) * 2005-04-01 2007-01-30 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP4912647B2 (ja) * 2005-09-08 2012-04-11 ルネサスエレクトロニクス株式会社 半導体記憶装置およびその製造方法
JP2007165862A (ja) * 2005-11-15 2007-06-28 Toshiba Corp 半導体装置の製造方法
KR100731069B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 플래시 메모리 소자의 플로팅 게이트 및 그 형성방법
JP2007251132A (ja) * 2006-02-16 2007-09-27 Toshiba Corp Ｍｏｎｏｓ型不揮発性メモリセル、不揮発性メモリおよびその製造方法
JP4521366B2 (ja) * 2006-02-22 2010-08-11 株式会社東芝 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
US8004032B1 (en) * 2006-05-19 2011-08-23 National Semiconductor Corporation System and method for providing low voltage high density multi-bit storage flash memory
US7452766B2 (en) * 2006-08-31 2008-11-18 Micron Technology, Inc. Finned memory cells and the fabrication thereof
KR100827441B1 (ko) * 2006-10-12 2008-05-06 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법
KR20080035916A (ko) * 2006-10-20 2008-04-24 삼성전자주식회사 반도체 소자 및 그 제조방법
KR100772905B1 (ko) * 2006-11-01 2007-11-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2008277694A (ja) * 2007-05-07 2008-11-13 Toshiba Corp 半導体装置
KR20080099460A (ko) * 2007-05-09 2008-11-13 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
KR101386430B1 (ko) * 2007-10-02 2014-04-21 삼성전자주식회사 반도체 소자의 제조방법
JP5190985B2 (ja) * 2008-02-08 2013-04-24 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
JP2009289813A (ja) * 2008-05-27 2009-12-10 Toshiba Corp 不揮発性半導体記憶装置の製造方法
US9059302B2 (en) * 2009-04-06 2015-06-16 Infineon Technologies Ag Floating gate memory device with at least partially surrounding control gate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126046A1 (en) * 2005-12-02 2007-06-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory and method of fabricating the same
US20070290274A1 (en) * 2006-06-20 2007-12-20 Toshitake Yaegashi Nonvolatile semiconductor memory device including memory cells formed to have double-layered gate electrodes
US20080237680A1 (en) * 2007-03-27 2008-10-02 Kiran Pangal Enabling flash cell scaling by shaping of the floating gate using spacers

Also Published As

Publication number Publication date
GB2475942B (en) 2012-04-11
US20110133266A1 (en) 2011-06-09
CN102087972A (zh) 2011-06-08
TW201143033A (en) 2011-12-01
GB2475942A (en) 2011-06-08
GB201015957D0 (en) 2010-11-03
CN102087972B (zh) 2014-04-30
DE102010046506B4 (de) 2019-08-29
DE102010046506A1 (de) 2011-06-09

Similar Documents

Publication Publication Date Title
US20150249092A1 (en) Memory arrays with a memory cell adjacent to a smaller size of a pillar having a greater channel length than a memory cell adjacent to a larger size of the pillar and methods
US7510934B2 (en) Methods of fabricating nonvolatile memory devices
CN108231784A (zh) 分栅闪速存储器单元中的选择栅极自对准图案化
TWI737114B (zh) 電晶體、包含該電晶體之三維記憶體元件及製造該記憶體元件之方法
TWI601271B (zh) 具有呈彎曲部段形狀之浮動閘極的快閃記憶體
US8030699B2 (en) Flash memory device
JP5266672B2 (ja) 半導体装置の製造方法
US7465631B2 (en) Method of fabricating a non-volatile memory device
TW202215440A (zh) 具有設置在字線閘上方之抹除閘的分離閘2位元非揮發性記憶體單元及其製造方法
JP2010087159A (ja) 不揮発性半導体記憶装置およびその製造方法
US9520400B2 (en) NOR structure flash memory and manufacturing method thereof
US7611948B2 (en) Methods of forming non-volatile memory device
US7691699B2 (en) Transistor for semiconductor device and method of forming the same
US20150236035A1 (en) Methods For Forming Contact Landing Regions In Split-Gate Non-Volatile Memory (NVM) Cell Arrays
US20140284683A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20080038899A1 (en) Method Of Manufacturing A Flash Memory Device
US20150069485A1 (en) Semiconductor device and method of manufacturing the same
US7306992B2 (en) Flash memory device and method of fabricating the same
US20050184331A1 (en) Space process to prevent the reverse tunneling in split gate flash
US6518125B1 (en) Method for forming flash memory with high coupling ratio
KR100948299B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
US8119475B2 (en) Method of forming gate of semiconductor device
KR100685621B1 (ko) 플래쉬 메모리 소자의 제조방법
KR101002550B1 (ko) 플래시 메모리 소자의 제조방법
JP2005317992A (ja) 半導体記憶装置の製造方法および半導体記憶装置