TWI601163B - Substrate with transparent electrode and its manufacturing method - Google Patents

Substrate with transparent electrode and its manufacturing method Download PDF

Info

Publication number
TWI601163B
TWI601163B TW102147129A TW102147129A TWI601163B TW I601163 B TWI601163 B TW I601163B TW 102147129 A TW102147129 A TW 102147129A TW 102147129 A TW102147129 A TW 102147129A TW I601163 B TWI601163 B TW I601163B
Authority
TW
Taiwan
Prior art keywords
transparent electrode
electrode layer
substrate
film
amorphous
Prior art date
Application number
TW102147129A
Other languages
English (en)
Other versions
TW201447926A (zh
Inventor
Hironori Hayakawa
Takashi Kuchiyama
Kenji Yamamoto
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of TW201447926A publication Critical patent/TW201447926A/zh
Application granted granted Critical
Publication of TWI601163B publication Critical patent/TWI601163B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/412—Transparent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/702—Amorphous
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/208—Touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1194—Thermal treatment leading to a different chemical state of a material, e.g. annealing for stress-relief, aging

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Non-Insulated Conductors (AREA)
  • Laminated Bodies (AREA)

Description

附透明電極的基板及其製造方法
本發明，係有關於一種在透明薄膜基板上具備透明電極層之附透明電極的基板，特別是有關於一種靜電容量式觸控面板用之附透明電極的基板及其製造方法。
在透明薄膜、玻璃等的透明基板上形成有由導電性氧化物薄膜所構成的透明電極層之附透明電極的基板，係被廣泛地使用作為顯示器、觸控面板等的透明電極。決定附透明電極的基板之性能之主要因素，係透明電極層的電阻及光透射率，而且廣泛地利用銦錫複合氧化物(ITO)作為兼具低電阻及高透射之材料。
近年來，伴隨著顯示器和觸控面板的大畫面化，一般認為具備比先前更低電阻的透明導電層之附透明電極的基板係必要的。專利文獻1係記載藉由使玻璃基板上的ITO之氧化錫濃度增加，載體密度係增加且ITO透明電極層係被低電阻化。更具體地，在專利文獻1，係使用氧化錫含量為10質量%左右的標靶，而且在基板溫度230~250℃的範圍進行製膜。
另一方面，使用薄膜作為透明基板時，因為基板的耐熱性之問題，致使製膜時無法提高基板溫度。因此，使用薄膜基板時係廣泛地使用以下的方法：藉由低溫(例如150℃以 下)的濺鍍法，在薄膜基板上形成非晶的ITO膜之後，藉由在氧環境下進行加熱退火，來使ITO從非晶轉換成為結晶。但是，如在專利文獻2所記載，因為隨著ITO膜中的氧化錫之濃度變大，結晶化所必要的時間變長，致使附透明電極的基板之生產性低落，或是結晶化變為不充分，而有低電阻化受到妨礙之問題。
針對如此的問題，在玻璃基板上製膜形成的ITO膜時，藉由在200℃以上的高溫進行退火，能夠縮短結晶化所必要的時間。但是，因為薄膜基板無法經得起如此高溫，在透明薄膜基板上製膜形成的ITO膜，必須在150℃左右之比較低溫使其結晶化，所以不容易縮短結晶化所需要的時間來提高生產性。
專利文獻3係記載一種藉由將氧化錫濃度高的ITO及氧化錫濃度低的ITO積層，來縮短結晶化所必要的時間之方法。但是，在專利文獻3的方法，因為部分地使用氧化錫濃度低的ITO，所以結晶化後的ITO膜之充分的低電阻化係受到妨礙。又，因為將氧化錫濃度不同之複數種ITO膜積層，必須使用氧化錫濃度不同之複數種標靶，所以可能成為使生產性低落、生產設備成本增大之原因。
在專利文獻4，係記載藉由將ITO膜的製膜開始前及製膜中的處理室(chamber)內之水分壓極端地降低至1.0×10-4Pa以下，能夠縮短ITO膜結晶化所必要的時間。為了實現此種低分壓，必須在ITO的製膜開始前，降低處理室壓力而將吸附在基板薄膜的水分和氣體除去。使用真空幫浦將處理 室內排氣時，到達壓力越低(到達真空度為越高)，排氣所需要的時間係指數函數地增加。為了在ITO的製膜開始前，使處理室內的水分壓為1.0×10-4Pa以下，製膜前必須長時間的真空排氣，因為從將薄膜基板導入至處理室內至製膜完成為止所需要的時間(佔有製膜裝置的時間)變長，即便能夠結晶化時間縮短，但是就整體而言，有生產性低落之傾向。
先前技術文獻
專利文獻
[專利文獻1]日本特開2011-18623號公報
[專利文獻2]日本特開2010-80290號公報
[專利文獻3]日本特開2012-114070號公報
[專利文獻4]日本特開2012-134085號公報
鑒於上述的課題，本發明之目的，係提供一種具備生產性優異且低電阻的ITO膜之附透明電極的基板。更具體地，其目的係提供一種具備非晶透明電極層之附透明電極的基板，該非晶透明電極層係能夠使用氧化錫濃度高的ITO標靶，在透明薄膜基板上藉由比較低溫的退火而短時間結晶化。
本發明者等專心研討的結果，發現藉由使結晶化前之非晶透明電極層中的低電阻粒之量增加，而能夠使結晶化所必要的活化能量降低，而且使結晶化所必要的時間縮短。
亦即，本發明係有關於一種具備非晶透明電極層之附透明電極的基板，該非晶透明電極層係在透明薄膜基板上，由氧化錫含量為6.5質量%以上且小於16質量%之非晶銦-錫複合氧化物所構成。非晶透明電極層係被施加0.1V的偏電壓時，具有50個/μm2以上之在加電壓面的電流值為50nA以上且連續的面積為100nm2以上之區域。
在本發明之附透明電極的基板之一實施形態，非晶透明電極層的氧化錫含量為大於8質量%且小於16質量%。氧化錫的含量為該範圍時，藉由將非晶透明電極層而結晶化時，能夠得到較低電阻的結晶質透明電極層。在本發明之附透明電極的基板之另外實施形態，非晶透明電極層的氧化錫含量為6.5質量%~8質量%。氧化錫的含量為該範圍時，在能夠保持低電阻率之同時，能夠進一步縮短結晶化所需要的時間。
非晶透明電極層的膜厚係以10nm~35nm為佳。非晶透明電極層係於150℃加熱時，結晶化所需要的時間係以30分鐘以下為佳。又，非晶透明電極層之用以結晶化的活化能量，係以1.3eV以下為佳。非晶透明電極層係於150℃被加熱處理30分鐘後之電阻率，係以1.5×10-4~3.0×10-4Ωcm為佳。
而且，本發明係有關於一種在附透明電極的基板具備非晶透明電極層之附透明電極的基板之製造方法，其中該非晶透明電極層係於透明薄膜基板上，由氧化錫含量為6.5質量%以上且小於16質量%之ITO所構成。在本發明的製造方法，係在透明薄膜基板上使用濺鍍法製膜形成由非晶銦-錫複合氧化物所構成之透明電極層(透明電極層製膜步驟)。在透明 電極層製膜步驟，係使用氧化錫含量為6.5質量%以上且小於16質量%之氧化銦與氧化錫的複合氧化物標靶。該標靶的氧化錫含量係較佳是大於8質量%且小於16質量%。
在本發明的製造方法之一形態，透明電極層製膜時的電源功率密度為2.0W/cm2以上。在本發明的製造方法之另外一形態，係在透明電極層的製膜開始前，以電源功率密度為2.0W/cm2以上進行預濺鍍。預濺鍍時的電源功率密度，係以透明電極層製膜時的電源功率密度以上為佳。又，可以在製膜開始前進行預濺鍍，進而以功率密度2.0W/cm2以上進行製膜。
在本發明的製造方法，係以在透明電極層的製膜前，進行真空排氣至處理室內的水分壓成為2×10-4Pa~1×10-3Pa為佳。透明電極層製膜時之處理室內的水分壓，係以3×10-4Pa~3×10-3Pa為佳。
而且，本發明係有關於一種在透明薄膜基板上具備低電阻的結晶質透明電極層之附透明電極的基板之製造方法。藉由將上述的非晶透明電極層加熱，能夠得到非晶ITO經結晶化之結晶質透明電極層。結晶質透明電極層的電阻率，係以1.5×10-4~3.0×10-4Ωcm為佳。
因為本發明之附透明電極的基板，係非晶透明電極層的氧化錫濃度大，所以結晶化後的透明電極層能夠低電阻化。又，因為非晶透明電極層中之低電阻粒的密度大，所以ITO結晶化完成所必要的時間較短。而且，因為在製膜開始前不必 將處理室內過度地減壓，所以真空排氣所需要的時間能夠縮短。亦即，因為本發明之附透明電極的基板能夠低電阻化，而且從薄膜基板被導入至製膜處理室內至製膜完成為止所需要的時間(佔有製膜裝置的時間)、及製膜完成後，結晶化所需要的時間之雙方為較短，能夠縮短在製造步驟整體所需要的時間，所以生產性優異。
10‧‧‧透明薄膜基板
11‧‧‧透明薄膜
12‧‧‧基底層
20‧‧‧透明電極層
21‧‧‧非晶相
22‧‧‧低電阻粒
100‧‧‧附透明電極的基板
L‧‧‧安裝有電極之邊的長度
D‧‧‧電極間距離
第1圖係一實施形態之附透明電極的基板之示意剖面圖。
第2圖係安裝有用以測定退火中的電阻率變化之平行電極之附透明電極的基板之示意圖。
第3圖係用以說明從退火中之ITO膜的電阻的時間變化圖表，求取反應速度常數之方法之圖。
第4圖係表示退火中之ITO膜的電阻的時間變化之圖表。
第5圖係求取非晶透明電極層用以結晶化的活化能量時之圖表(阿瑞尼氏圖；Arrhenius plot)。
第6圖係顯示實施例的透明電極層表面之電流影像(二值化處理完畢)之圖。
第7圖係顯示比較例的透明電極層表面之電流影像(二值化處理完畢)之圖。
以下，說明本發明的較佳實施形態。又，為了圖式的清晰化及簡略化，在本申請的各圖，係適當地變更厚度等的尺寸關係，而不是表示實際的尺寸關係。
第1圖係顯示在透明薄膜基板10上具備透明電極層20之附透明電極的基板100之示意剖面圖。透明電極層20係非晶膜，而且在非晶相21中含有低電阻粒22。
[透明薄膜基板]
作為透明薄膜基板，能夠利用在可見光區域為無色透明者。透明薄膜基板的材料，例如以聚對酞酸乙二酯(PET)、聚對酞酸丁二酯(PBT)、聚萘二甲酸乙二酯(PEN)等的聚酯樹脂；環烯烴系樹脂、聚碳酸酯樹脂、纖維素系樹脂等的泛用樹脂為佳。該等由泛用樹脂由所構成之透明薄膜的玻璃轉移溫度，係通常為50℃~150℃左右。又，透明聚醯亞胺等的樹脂係具有200℃以上之高玻璃轉移溫度，但是由此種超耐熱性的樹脂所構成之薄膜係非常昂貴。因此，從削除附透明電極的基板之製造成本之觀點，透明薄膜的材料係以如上述的泛用樹脂為佳。尤其是使用聚對酞酸乙二酯和環烯烴系樹脂為佳。
透明薄膜基板的厚度係沒有特別限定，以0.01~0.4mm為佳，以0.02~0.3mm為較佳。薄膜基板越厚，越不容易因製膜而蒙受變形。另一方面，薄膜基板太厚時，柔軟性喪失，使用捲繞式(roll to roll)方式之透明電極層的製膜係有變為困難之傾向。透明薄膜基板的厚度為上述範圍內時，能夠抑制因熱引起薄膜基板變形，能夠生產性良好地以捲繞式方式製膜形成透明電極層。
如第1圖所表示、透明薄膜基板10係可以在透明薄膜11上具有基底層12。在透明薄膜基板10上製膜形成透明電極層20時，基底層12係成為製膜基底。例如，藉由具備矽 氧化物(SiOx)等的無機絕緣層作為基底層12，能夠提升透明薄膜基板10與透明電極層20的密著性。又，透明薄膜基板10亦可具有有機材料層、有機無機複合材料層係作為基底層12。有機材料層和有機無機複合材料層係能夠作為易接著層和應力緩衝層之作用。基底層12可以是由1層所構成者，亦可以由2層以上的積層所構成。
亦能夠使透明薄膜基板的基底層12，具有作為光學調整層之功能。例如，藉由使用從透明薄膜11側，依照順序將由SiOx(x=1.8~2.0)所構成之中折射率層、由氧化鈮所構成之高折射率層、及由SiO2所構成低折射率層之基底層12積層，能夠抑制在透明電極層被圖案化後之圖案視認。光學調整層的構成係不被此種3層構成限定。又，各層的膜厚係能夠考慮材料的折射率等而適當地設定。
在透明薄膜上形成矽氧化物、氧化鈮等的無機絕緣層作為基底層12時，作為其製膜方法，就能夠形成不純物少且均質的膜而言，且就製膜速度大且生產性優異而言，以濺鍍法為佳。作為濺鍍標靶，能夠使用金屬和金屬氧化物、金屬碳化物。
為了使透明薄膜基板10與透明電極層20的附著性提升之目的，亦可對基板表面施行表面處理。作為表面處理的手段，例如，有使基板表面具有電極性而提高附著力之方法等。具體而言，可舉出電暈放電、電漿處理等。
[透明電極層]
在透明薄膜基板10上，係形成由ITO所構成之透明電極 層20。透明電極層20係以使用濺鍍法製膜為佳。透明電極層的膜厚係沒有特別限制，能夠按照被認為必要的電阻值等而適當地設定。附透明電極的基板係被使用於觸控面板的位置檢測電極時，透明電極層20的膜厚係以10nm~35nm為佳，以15nm~30nm為較佳。
在透明薄膜基板上藉由濺鍍法製膜所形成的ITO透明電極層，在剛製膜後的原始沈積(as deposit)狀態係非晶膜。非晶透明電極層20係以在非晶相21中含有低電阻粒22為佳。又，在本說明書，係將結晶化率為30%以下者定義為非晶。結晶化率係能夠從顯微鏡觀察時在觀察視野內之結晶粒所佔有的面積之比率求取。
非晶透明電極層的氧化錫濃度，係相對於氧化銦與氧化錫的合計，為6.5質量%以上且小於16質量%。藉由將氧化錫濃度設為上述範圍，能夠將結晶化後的透明電極層低電阻化。氧化錫含量太小時，結晶化後的透明電極層之載體密度小，而無法期待充分的低電阻化。另一方面，氧化錫濃度太大時，因為氧化錫將電子散射致使移動度低落，電阻有增大之傾向。又，氧化錫濃度太大時，膜中的載體濃度係極端地變大，致使長波長的光線被吸收，而有可見光的透射率低落之情形。因此，為了能夠以較短時間結晶化，非晶透明電極層的氧化錫濃度係以6.5質量%~8質量%為佳。另一方面，為了使結晶化後的透明電極層成為較低電阻，非晶透明電極層的氧化錫濃度係以大於8質量%且小於16質量%為佳，以大於8質量%且14質量%以下為較佳，以9質量%~12質量%為更佳。
在本發明，非晶透明電極層20係在施加有偏電壓時，以在加電壓面之具有多數個電流值大的區域為佳。更具體地，在被施加0.1V的偏電壓時，在加電壓面之電流值為50nA以上之區域的數，係以50個/μm2以上為佳。
加電壓面的電流係藉由使用具備導電性懸臂之掃描式探測探計顯微鏡，使導電性懸臂接觸加電壓面，而且邊監控流進懸臂之電流，邊掃描測定區域來測定。藉由本測定，能夠得到電流的二維分布(電流影像)。在本測定，因為透明電極層係被施加偏電壓為一定電壓，所以電流較大處為低電阻。亦即，電流影像(電流值的分布)係可說是顯示電阻的分布。
將所得到的電流影像，藉由臨限值(threshold value)50nA進行二值化處理，而且將電流量為50nA以上的區域(低電阻區域)之面積成為100nm2以上之連續的區域視為一個低電阻粒，並且計算該低電阻粒的個數，來求取在加電壓面之電流值成為50nA以上之區域的數目(參照第6圖及第7圖)。
如上述，在進行藉由加熱而結晶化(退火)前之非晶透明電極層20，係在高電阻的非晶相21之中，低電阻粒22為埋在底下的狀態。藉由測定微小區域的電阻分布，能夠評價低電阻粒的分布。在非晶透明電極層的加電壓面之電流值大的區域(低電阻粒)之密度越大，結晶化所需要的活化能量降低，有能夠縮短結晶化時間之傾向。電流量為50nA以上的區域之密度係以50個/μm2以上為佳，以80個/μm2以上為較佳，以100個/μm2以上為更佳，以120個/μm2以上為最佳。低電阻粒密度的上限係沒有特別限定。在薄膜基板的耐熱溫度之範圍內 (150℃以下)進行製膜時，非晶透明電極層中之低電阻粒的密度係通常為1000個/μm2以下，以500個/μm2以下為佳，較佳為400個/μm2以下。
從提高附透明電極的基板之生產性之觀點，在透明薄膜基板10上之透明電極層20的製膜，係以使用捲取式濺鍍裝置且使用捲繞式方式進行為佳。在濺鍍製膜所使用的電源係沒有特別限定，能夠使用DC電源、MF電源、RF電源等。從提高附透明電極的基板之生產性的觀點，在透明電極層的濺鍍製膜所使用的電源，係以DC電源或MF電源為佳，以DC電源為特佳。特別是在透明電極層的製膜前進行預濺鍍時，使用DC電源時，能夠藉由短時間的預濺鍍而增大透明電極層中的低電阻粒密度。
作為濺鍍標靶，以使用使氧化錫固熔於氧化銦而成之複合燒結體為佳。標靶中的氧化錫之含量，係相對於氧化銦與氧化錫的合計，以6.5質量%以上且小於16質量%為佳。標靶中的氧化錫之含量，係能夠以非晶透明電極層的氧化錫濃度成為前述的範圍內之方式，在上述範圍內選擇。
只要能夠使原始沈積的低電阻粒密度為上述範圍，透明電極層的濺鍍製膜條件就沒有特別限定。藉由在透明電極層的製膜開始前進行預濺鍍；提高製膜時的電源功率密度；及提高基板溫度等；低電阻粒密度有變大之傾向。更具體地，藉由在製膜開始前使用2.0W/cm2以上、較佳為3.0W/cm2以上的電源功率密度進行預濺鍍；使製膜時的電源功率密度為2.0W/cm2以上、較佳為3.0W/cm2以上；將製膜時的加熱溫度(基 板溫度)設為100℃~150℃、較佳為100℃~120℃；或是組合該等的條件；能夠形成低電阻粒的密度為50個/μm2以上之非晶透明電極層。
已知大氣開放的處理室係吸附水分子。處理室內的水分子係在形成ITO等的透明導電性氧化物層時被收容在膜中，其作用有可能作為阻礙結晶化的因子。因此，水分子被收容在膜中時，非晶透明電極層的結晶化時間有變長之傾向。因而在本發明，係將薄膜基板投入至濺鍍製換裝置內後，以在透明電極層的製膜前進行處理室真空排氣，使處理室內的水分壓降低為佳。因為藉由邊搬運薄膜基板邊進行真空排氣，除了吸附在處理室的水以外，亦能夠除去在薄膜基板的內部和表面所存在的水分，所以能夠縮短非晶透明電極層的結晶化時間。
藉由製膜開始前的真空排氣，以將處理室的水分壓設為1×10-3Pa以下為佳，以設為8×10-4Pa以下為較佳，以設為6×10-4Pa以下為更佳。製膜開始前的水分壓為越小，結晶化時間有越縮短之傾向。另一方面，因為真空排氣所需要的時間係伴隨著到達壓力的減少而指數函數地增加，所以將製膜開始前的水分壓設定為過度較低時，在製膜的前步驟(將薄膜基板導入至處理室內之後，至開始製膜為止)所需要的時間變長，有可能成為使生產性低落之原因。因此製膜開始前，藉由真空排氣之處理室內的水分壓，係以2×10-4Pa以上為佳。又，製膜開始前及製膜時之處理室內的水分壓，係能夠使用四極質譜儀(quadrupole mass spectrometer；Qmass)來測定。
又，在透明電極層的製膜開始前進行預濺鍍時， 在預濺鍍前，以進行真空排氣，使處理室內的水分壓為上述範圍內為佳。又，使用具備複數個處理室之濺鍍製膜裝置，連續製膜形成矽氧化物等的無機絕緣層作為基底層12及透明電極層20時，在無機絕緣層的製膜開始前，以進行真空排氣，使處理室內的水分壓為上述範圍內為佳。
在本發明，係即便不使製膜開始前的水分壓過度減小，藉由如前述地實施預濺鍍、調整製膜時的功率密度和基板溫度，能夠使非晶透明電極的低電阻粒密度增大且縮短結晶化時間。在此所謂「預濺鍍」，係意味著在製膜形成ITO透明電極層前，對透明薄膜基板上之不成為製品的部分進行濺鍍放電。例如，在透明薄膜11上形成矽氧化物等的基底層12時，係意味著製膜形成基底層後，在形成ITO透明電極層之前，進行放電。
在透明電極層的製膜開始前進行預濺鍍時，從將標靶上的不純物排氣除去之觀點，處理室內的壓力，係與透明電極層製膜時的壓力同等、或是比透明電極層製膜時更低壓為佳。預濺鍍時的氧導入量，係依照標靶表面的氧化狀態等而其最佳值為不同。因此，按照標靶的性狀等且以透明電極層製膜後的結晶化時間變短之方式設定氧分壓為佳。
預濺鍍時的功率密度之最佳值，係依據裝置大小(處理室容積)等而多少改變亦是可以預料的，如前述以2.0W/cm2以上為佳，以3.0W/cm2以上為較佳。又，預濺鍍時的電源功率密度，係較佳是與透明電極層製膜時的電源功率密度同等或其以上。預濺鍍時的功率密度，係以透明電極層製膜 時的功率密度之1~10倍為佳，以1.5~5倍為較佳，以2~4倍為更佳。以高功率密度進行預濺鍍之後，藉由使用與其同等或更低的功率密度製膜形成透明電極層，在抑制製膜引起對薄膜基板等的損傷之同時，能夠增大低電阻粒的密度。因此，能夠得到結晶化時間短且結晶化後的電阻率低之非晶透明電極層。
預濺鍍時的溫度係沒有特別限定，通常能夠在室溫(20℃左右)~150℃之範圍內進行。又，亦可在比室溫更低溫進行(例如邊將製膜輥冷卻)預濺鍍。預濺鍍時間係能夠按照標靶表面的狀態、預濺鍍的溫度、功率密度等的條件而適當地設定，以3分鐘以上為佳，以5分鐘以上為較佳。
按照必要而進行預濺鍍之後，邊將氬等的惰性氣體及氧導入至處理室內邊進行透明電極層的製膜。製程氣體導入後的製膜壓力係以0.2Pa~0.6Pa為佳。透明電極層製膜時之氬、氧等製程氣體的導入量，係能夠考慮兼顧處理室體積、製膜壓力、製膜功率密度等而設定。氬等的惰性氣體之導入量，係以200sccm~1000sccm為佳，較佳為250sccm~500sccm。氧氣體的導入量係以1sccm~10sccm為佳，較佳為2sccm~5sccm。
透明電極層製膜時之處理室內的水分壓，係以3×10-3Pa以下為佳，以2×10-3Pa以下為較佳。製膜時的水分壓越小，結晶化時間有越縮短之傾向。另一方面，為了減小製膜時的水分壓，必須減小製膜開始前的水分壓，真空排氣所需要的時間有變長之傾向。又，欲保持製膜時的水分壓為較小時，裝置的大型化係成為困難，或是有能夠使用的薄膜基板之種類係受到限定(使用水分含量大的薄膜係成為困難)之情況。因 此，製膜時的水分壓係以3×10-4Pa以上為佳，較佳為5×10-4Pa以上。
在透明電極層的製膜前進行預濺鍍時，製膜時的功率密度係只要能夠產生濺鍍放電之範圍，就沒有特別限制，例如，能夠是0.4W/cm2以上之任意範圍。在透明電極層的製膜前不進行預濺鍍時，透明電極層的製膜功率密度係以2W/cm2以上為佳，以2.5W/cm2以上為較佳。
另一方面，從抑制製膜損傷之觀點，製膜功率密度係以10W/cm2以下為佳。功率密度過度高時，結晶化速度上升之反面，因製膜損傷等的影響，致使結晶化後的電阻率有無法充分地變低之情況。如前述，製膜前進行預濺鍍時，製膜時的功率密度可小於2W/cm2，例如，製膜時的功率密度為0.4W/cm2~0.8W/cm2左右，亦能夠得到低電阻粒的密度大且結晶化所需要的時間短之非晶透明電極層。
透明電極層製膜時的基板溫度越高，低電阻粒的密度變為越大，結晶化時間有縮短之傾向。因此基板溫度係以20℃以上為佳，以30℃以上為較佳。又，基板溫度係製膜時之薄膜基板的溫度。在透明電極層的製膜前進行預濺鍍時，或製膜功率密度為2W/cm2以上時，即便製膜時未進行加熱之室溫製膜，亦能夠使低電阻粒的密度為50個/μm2以上。又，即便室溫製膜，因為藉由濺鍍放電，製膜輥及薄膜基板係被加熱，所以基板溫度有上升至50℃左右之情況。又，將預濺鍍時的功率密度增大、或增長預濺鍍時間時，即便在比基板溫度更低20℃的溫度進行製膜，亦能夠使低電阻粒的密度為50個/μm2以 上。
透明電極層製膜時的基板溫度為100℃以上時，低電阻粒的密度係進一步增大且結晶化時間有進一步縮短之傾向。另一方面，從抑制薄膜基板的熱變形等的損傷之觀點，透明電極層製膜時的基板溫度，係以100℃以下為佳，以90℃以下為較佳。如前述，在本發明，藉由實施預濺鍍和使製膜功率密度上升，即便未過度提高基板溫度，亦能夠製膜形成能夠以短時間結晶化之透明電極層。
如上述，藉由在透明薄膜基板上濺鍍製膜形成非晶透明電極層，能夠得到附透明電極的基板。在本發明，係即便未進行過度的真空排氣和高溫加熱，亦能夠形成能夠以短時間結晶化之透明電極層。因此，因為製膜條件的製程餘裕度(process window)寬闊且能夠抑制製膜面內的特性之偏差，所以能夠得到大面積之附透明電極的基板。
非晶透明電極層的電阻率，係以5×10-4Ω．cm~9×10-4Ω．cm左右之範圍內為佳，以6×10-4Ω．cm~8×10-4Ω．cm為較佳。非晶透明電極層的載體密度係以3×10-20/cm3~5×10-20/cm3左右為佳。ITO膜中的氧化錫濃度越高，膜中載體密度有變高之傾向。
[透明電極層的結晶化]
在透明薄膜基板上具備非晶透明電極層之本發明之附透明電極的基板，係以藉由透明電極層的結晶化而被低電阻化為佳。原始沈積的非晶透明電極層係大部分由非晶ITO所構成。藉由該非晶ITO變化成為結晶，使得透明電極層被低電阻化。 例如，藉由將附透明電極的基板在氧存在下進行加熱退火，非晶透明電極層係被轉換成為結晶質透明電極層。在上述所謂「加熱退火」，係意味著藉由ITO的結晶化和電極形成時的加熱等熱源，而對透明電極積極地進行施加熱量一定時間之處理。從薄膜基板的耐熱性之觀點，用以結晶化的加熱退火溫度，係以180℃以下為佳，以160℃以下為較佳。
如上述，本發明之附透明電極的基板，係因為其非晶透明電極層中之低電阻粒的密度大，所以結晶化所需要的時間較短。具體而言，於150℃進行加熱退火時，至結晶化完成為止所需要的時間係以30分鐘以下為佳。又，在本發明，藉由調整製膜條件等，亦能夠將至非晶透明電極層的結晶化完成為止所需要的時間設為20分鐘以下、15分鐘以下、10分鐘以下、或是5分鐘以下。結晶化是否完成，係能夠藉由將附透明電極的基板在室溫且7%的鹽酸浸泡30秒時，浸漬前後的電阻值的變化來進行評價。浸漬後的電阻為浸漬前的電阻之1.3倍以下時，能夠視為結晶化完成。使用上述條件進行酸處理時，因為非晶ITO係完全被溶解除去，當結晶化不充分時，未溶解的結晶部分係島狀地殘留且被電絕緣之緣故，致使電阻大幅度地增大。
結晶化速度的大小，雖然亦能夠藉由如上述的結晶化時間來判斷，但是更嚴密地係藉由結晶化所必要的活化能量來評價。本發明之附透明電極的基板，其用以將非晶透明電極層結晶化之活化能量係以1.3eV以下為佳，以1.1eV以下為較佳，以1.0eV以下為更佳。非晶透明電極層中之低電阻粒的 密度越大，活化能量有變小之傾向。活化能量為越小，結晶化時間變為越短。
結晶化所必要的活化能量之計算，係利用速度常數與溫度的關係式之阿瑞尼氏(Arrhenius)的式k=A×exp(-E/RT)。k為速度常數，E為活化能量，A為常數，R為氣體常數，T為絕對溫度。
藉由採用上述式的兩邊之對數且整理，能夠變形成為ln(1/k)=-E×1/(RT)-ln(A)之形式，而且藉由將縱軸以ln(1/k)標繪且將橫軸以1/(RT)標繪，能夠從直線的斜度求取活化能量E(阿瑞尼氏圖)。在此，ln係表示自然對數。在本申請，係求取在溫度130℃、140℃及150℃的3個溫度之反應速度常數k，而且藉由進行製作阿瑞尼氏圖，來算出活化能量E。
上述的反應速度常數k，係能夠將反應率設為x，將從反應開始所經過時間設為t時，從x=exp(-kt)之反應速度理論的關係來求取。在此，在透明電極層的結晶化過程，電阻係伴隨著結晶化而降低，而且結晶化係完全地完成時，電阻的時間變化係結束。亦即，電阻的變化量係反映已變化成為結晶之非晶量，而且能夠藉由調查加熱退火中之電阻的時間變化，來調查結晶化過程的時間變化。因此，藉由監控電阻的變化量代替反應率(結晶化率)x，能夠求取反應速度常數k。假設加熱退火前的結晶化率為0%且結晶化完成後的結晶比率為100%，電阻成為退火前的電阻值R0與退火後的電阻值Rc之平均值Rh時，假設結晶比率為50%，藉由求取至此為止的時間th且將x=0.5、t=th代入x=exp(-kt)，能夠算出反應速度常數k。
如上述，在本發明，藉由透明薄膜基板上，製膜形成低電阻粒密度大之非晶透明電極層，即便膜中的氧化錫含量大於8質量%時，亦能夠以短時間結晶化。又，因為膜中的氧化錫含量大，所以膜中載體密度高，結晶化後的透明電極層係被低電阻化。亦即，依照本發明，能夠生產性高地得到低電阻之附透明電極的基板。又，在本發明，即便製膜前的水分壓為2×10-4Pa以上時，亦能夠得到能夠以短時間結晶化之透明電極層。因此，能夠改良包含從製膜至ITO的加熱結晶化為止之總生產性。
而且，依照本發明所得到之附透明電極的基板，其結晶化後的透明電極層之電阻率，係以3.0×10-4Ωcm以下為佳，較佳為2.7×10-4Ωcm以下，更佳為2.5×10-4Ωcm以下。
本發明之附透明電極的基板，係能夠使用作為顯示器、發光元件、光電變換元件等的透明電極，而且能夠使用作為觸控面板用的透明電極。尤其是因為結晶化後的透明電極層為低電阻，所以能夠適合使用在靜電容量方式觸控面板。
[實施例]
以下，舉出實施例而具體地說明本發明，但是本發明係不被該等實施例限定。
[電阻率測定]
透明電極層的薄片電阻，係使用低電阻率計Loresta GP(MCP-T710、三菱化學公司製)且藉由四探針壓接測定來測定。透明電極層的電阻率係藉由薄片電阻的值與膜厚之積來算出。又，結晶後的電阻率係將結晶化結束後的試樣從烘箱取出 且冷卻至室溫為止之後進行測定。
[結晶化時間的測定]
如第2圖所表示，在退火前之附透明電極的基板100的透明電極層20側的面之相向的2邊安裝平行電極，而且測定進行退火中的電阻。安裝平行電極時，藉由使電極間距離D與安裝有電極之邊的長度L相等，而成為能夠從電阻值計算薄片電阻之狀態。將與電阻的時間變化消失時的電阻值Rc之差為2Ω/□以內之時間設為結晶化完成時間tc。例如，在第3圖(實施例1、加熱溫度150℃)，電阻的時間變化消失時的電阻值Rc為100Ω/□，能夠讀取結晶化完成時間tc為15分鐘。
[活化能量測定]
使非晶透明電極層結晶化時的活化能量E，係從以預定溫度將附非晶質透明電極層的基板進行加熱退火而結晶化時之反應速度常數k的溫度依存性算出。針對各加熱溫度，在橫軸標繪加熱時間，在縱軸標繪透明電極層的表面電阻，而且求取表面電阻值成為初期值(測定開始時)與終端值(結晶化係完全進行且結晶化度成為大約100%的狀態)的平均值之時間t。將在該時間t之反應率視為50%且將反應率=0.5代入式：反應率=1-exp(kt)，來算出在各加熱溫度之反應速度常數k。
從在加熱溫度：130℃、140℃、150℃各自的反應速度常數k與加熱溫度，進行製作阿瑞尼氏圖(橫軸：1/RT、縱軸：ln(1/k))，而且將直線的斜度設為活化能量E。將實施例1的阿瑞尼氏圖顯示在第5圖。從第5圖的圖表之斜度，求取結晶化的活化能量E=1.25eV。
[低電阻粒測定]
低電阻區域的數目之測定，藉由具備掃描式探計顯微鏡單元(Nanocute)及測定控制單元(NanoNavi Probe Station)之掃描式探計顯微鏡系統(NanoNavi Real、SII NanoTechnology製、掃描器型號：FS20N)，且使用在接觸面經施行30nm的銠塗覆之導電性懸臂(SI-DF3R、SIISII NanoTechnology製、彈簧常數：1.6N/m)而進行電流影像測定，而且從電流影像的分布進行低電阻區域的評價。
將附透明電極的基板切取5mm四方，而且透過銅帶使ITO膜面與試料保持器導通。使探針接觸試料之後，從保持器施加1V的偏電壓且掃描2μm2之範圍而進行靜電除去。其次，在使探針接觸的狀態下，將施加電壓變更為0.IV而在經進行靜電除去的區域之中心附近掃描1μm2的範圍，而且藉由2畫面測定來得到形狀影像及電流影像。測定係在室溫環境下進行。詳細的測定條件係如以下。
測定模式：AFM
撓曲量：-1mm
掃描頻率：1.08Hz
I gain(I增益)：0.45
P gain：0.11
Again：0
DIF感度：40.00mV/nm
解像度(X×Y)：256×256
畫質：標準
利用附屬裝置的解析程式(NanoNaviStation ver 6.00B)且將電流值50nA設為臨限值，而將電流影像進行二值化處理。此時，未進行斜度修正。第6圖係將實施例1的電流影像進行二值化處理者。在經二值化處理之電流影像，將電流值為50nA以上的部分(在第5圖之白色部分)之面積成為100nm2以上之連續的區域視為一個低電阻粒，並且計算該低電阻粒的個數。從第6圖，低電阻粒的數目係能夠讀取為51個/μm2。
[結晶化率測定]
在進行退火前的透明電極層所含有的結晶成分之總量，係藉由將非晶成分完全蝕刻且計算剩餘的結晶粒之面積來進行評價。作為蝕刻條件，係於室溫浸漬在1.7%的鹽酸90秒，而且隨後進行流水洗淨。使用掃描式電子顯微鏡拍攝該試樣的表面，從影像求取剩餘的結晶成分之量。
[實施例1]
在兩面形成有硬塗層之玻璃轉移溫度80℃的PET薄膜基板上，使用捲繞式方式的濺鍍裝置而製膜形成矽氧化物層及透明電極層。
首先，將薄膜基板投入製膜裝置後，邊在製膜裝置內搬運薄膜邊進行真空排氣至處理室的水分壓成為4×10-4Pa為止。此時真空排氣需要2小時。
在將處理室內真空排氣後，使用Si作為標靶且邊以20sccm的流量供給氧，以100sccm的流量供給氬，邊在基板溫度40℃、處理室內壓力0.2Pa的條件下使用MF電源以 3.0W/cm2的功率密度進行濺鍍，來形成矽氧化物層。所得到的矽氧化物層的膜厚為45nm。
使用氧化銦與氧化錫的複合氧化物燒結標靶(錫氧化物含量為10質量%)，邊以4.0sccm的流量供給氧，以250sccm的流量供給氬至處理室內，邊在基板溫度40℃、處理室內壓力0.3Pa、水分壓1×10-3Pa的條件下使用DC電源以功率密度3.0W/cm2進行預濺鍍15分鐘。在預濺鍍後，將氧流量變更為2.0sccm且以DC電源的功率密度0.6W/cm2進行濺鍍製膜，而在矽氧化物層上形成ITO透明電極層。所得到的透明電極層的膜厚為26nm。
又，透明電極層製膜時的氧流量，係在氧流量以外的條件為同等時，以結晶化所必要的時間成為最小的方式設定(在以下的實施例及比較例亦同樣)。製膜中的基板溫度，係藉由在透明薄膜基板預先貼上熱感應標籤(thermo label)(TEMP-PLATE、IP技研製)，在製膜結束後讀取熱感應標籤的最高溫度來求取。又，熱感應標籤係選擇在真空排氣時不被加熱的區域而貼上。透明電極層的膜厚係藉由觀察透射型電子顯微鏡(TEM)觀察剖面所求得之值。製膜開始前及製膜中的水分壓係使用四極質譜儀而測定。
[實施例2]
透明電極層製膜前不進行預濺鍍，將透明電極層製膜時的氧流量設為4.0sccm，將功率密度設為3.0W/cm2。此外，係與實施例1同樣地進行而製造附透明電極的基板。所得到的透明電極層之膜厚為26nm。
[實施例3]
在透明電極層製膜前進行預濺鍍15分鐘之後，使用與預濺鍍相同條件進行ITO透明電極層的製膜。此外，係與實施例1同樣地進行而製造附透明電極的基板。所得到的透明電極層之膜厚為26nm。
[實施例4]
將製膜前的脫氣體溫度、及製膜時的基板溫度設為120℃。此外，係與實施例3同樣地進行而製造附透明電極的基板。所得到的透明電極層之膜厚為26nm。
[實施例5]
將製膜前的脫氣體溫度、及製膜時的基板溫度設為120℃。此外，係與實施例1同樣地進行而製造附透明電極的基板。所得到的透明電極層之膜厚為26nm。
[比較例1]
除了透明電極層製膜前不進行預濺鍍以外，係與實施例1同樣地進行而製造附透明電極的基板。所得到的透明電極層之膜厚為26nm。
[比較例2]
除了透明電極層製膜前不進行預濺鍍以外，係與實施例5同樣地進行而製造附透明電極的基板。所得到的透明電極層之膜厚為26nm。
[比較例3]
在製膜前，進行真空排氣至處理室的水分壓成為1×10-4Pa為止。透明電極層製膜時的水分壓係降低至2×10-4Pa。此外， 係與比較例2同樣地進行而製造附透明電極的基板。所得到的透明電極層之膜厚為26nm。但是在比較例3，因為係將製膜前之處理室內的水分壓設為1×10-4，所需要的時間為30小時。又，在比較例3，製膜形成非晶透明電極層後，於150℃進行加熱退火時，在從加熱開始起30分鐘後，結晶化係未完成且電阻率為4.4×10-4Ω．cm。
上述各實施例及比較例的透明電極層之製膜條件、製膜後之非晶膜的特性、結晶化條件(結晶化時間及活化能量)、以及結晶化後的特性記載在表1。
從表1的結果，得知結晶化所必要的退火時間，係依存於低電阻粒的密度，非晶膜中之低電阻粒的數目越多，能夠以短時間結晶化。具體而言，得知低電阻粒密度為50個/μm2以上時，能夠以30分鐘以下完成結晶化。又，得知此時的結晶化所必要的活化能量係1.3eV以下。亦即，得知製膜後原始沈積的非晶透明電極層係含有大量的低電阻粒時，用以結 晶化之活化能量E為較小，而能夠以短時間結晶化。
從實施例1與比較例1之對比，得知藉由在ITO的製膜前進行預濺鍍，低電阻粒的數目增加且結晶化速度上升。又，從實施例2與比較例1之對比，得知藉由以高功率密度製膜形成透明電極層，亦能夠得到與預濺鍍同樣的效果。從實施例1及實施例2與實施例3之對比，得知進行預濺鍍之後，藉由以高功率密度製膜，結晶化速度係進一步上升。
從實施例1與實施例5之對比、及實施例3與實施例4之對比，得知藉由設透明電極層製膜時的基板溫度設為高溫，結晶化速度係進一步上升。另一方面，從實施例1及實施例2與比較例2之對比、及比較例1與比較例2之對比，得知相較於將基板溫度(製膜溫度)設為高溫，以預濺鍍和高功率密度進行製膜，係能夠更有效地使結晶化速度上升。又，依照實施例1~5，得知藉由組合透明電極層製膜前的預濺鍍、製膜時的功率密度增大、基板溫度上升等的製膜條件使低電阻粒的數目增大，能夠進一步縮短結晶化時間。
從比較例2與比較例3之對比，得知藉由將製膜開始前的排氣時間增長，製膜開始前及製膜時的水分壓減少且結晶化速度上升。但是，因為比較例3之製膜開始前的真空排氣需要很長的時間用以減少處理室內的水分壓。因此，相較於結晶化時間的縮短使得生產性提升之效果，製膜開始前的排氣時間(佔有製膜裝置的時間)增大所引起的生產性低落係更顯著，結果使生產性變差。
比較例2與比較例3的低電阻粒密度係大略同 等，相較於實施例1~5，比較例3之結晶化所需要的時間為較長。從該等結果，得知依照本發明之縮短透明電極層的結晶化時間，相較於先前已知藉由水分壓減低來縮短結晶化時間，係藉由不同的機構且在生產性的提升及低電阻化之雙方均比先前技術更優越。
[實施例6]
在兩面形成有硬塗層之玻璃轉移溫度80℃的PET薄膜基板上，使用捲繞式方式的濺鍍裝置而製膜形成矽氧化物層及透明電極層。
首先，將薄膜基板投入製膜裝置後，邊在製膜裝置內搬運薄膜邊進行真空排氣，至處理室的水分壓成為2×10-4Pa為止。將處理室內真空排氣後，使用與實施例1同樣的條件形成膜厚3nm的矽氧化物層。
使用氧化銦與氧化錫的複合氧化物燒結標靶(錫氧化物含量7.5質量%)，邊將氧以1.2sccm的流量，將氬以400sccm的流量供給至處理室內，邊在製膜輥溫度(設定溫度)-20℃、處理室內壓力0.2Pa、水分壓1×10-3Pa的條件下使用MF電源，以功率密度5.0W/cm2進行預濺鍍180分鐘。在預濺鍍後，使用與預濺鍍時相同條件進行濺鍍製膜而在矽氧化物層上形成ITO透明電極層。所得到的透明電極層之膜厚為26nm，電阻率為6.0×10-4Ω．cm，每1μm2之低電阻粒的數目為56個。
將該透明電極層於150℃加熱而進行結晶化時，至結晶化完成為止所需要的時間為20分鐘，結晶化後的透明電 極層之電阻率為2.2×10-4Ω．cm。又，用以結晶化的活化能量為1.27eV。
從上述實施例6的結果，得知即便氧化錫含量為8質量%以下時，亦能夠製膜形成具有50個/μm2以上的低電阻粒之非晶透明電極層，而且能夠以30分鐘以內的短時間結晶化。
10‧‧‧透明薄膜基板
11‧‧‧透明薄膜
12‧‧‧基底層
20‧‧‧透明電極層
21‧‧‧非晶相
22‧‧‧低電阻粒
100‧‧‧附透明電極的基板

Claims (17)

  1. 一種附透明電極的基板，在透明薄膜基板上具備非晶透明電極層，其中前述非晶透明電極層係由氧化錫含量為大於8質量%且小於16質量%之非晶銦-錫複合氧化物所構成，而且非晶透明電極層係被施加0.1V的偏電壓時，具有50個/μm2以上之在加電壓面的電流值為50nA以上且連續的面積為100nm2以上之區域。
  2. 如申請專利範圍第1項所述之附透明電極的基板，其中前述非晶透明電極層係於150℃加熱時，結晶化所需要的時間為30分鐘以下。
  3. 如申請專利範圍第1項所述之附透明電極的基板，其中前述非晶透明電極層之用以結晶化的活化能量為1.3eV以下。
  4. 如申請專利範圍第1項所述之附透明電極的基板，其中前述非晶透明電極層係於150℃被加熱處理30分鐘後之電阻率為1.5×10-4~3.0×10-4Ωcm。
  5. 如申請專利範圍第1至4項中任一項所述之附透明電極的基板，其中前述非晶透明電極層的膜厚為10nm~35nm。
  6. 一種附透明電極的基板之製造方法，製造如申請專利範圍第1至5項中任一項所述之附透明電極的基板，具有在透明薄膜基板上使用濺鍍法製膜形成由非晶銦-錫複合氧化物所構成之透明電極層之透明電極層製膜步驟，在前述透明電極層製膜步驟，係使用氧化錫含量為大於8質量%且小於16質量%之氧化銦與氧化錫的複合氧化物標 靶，而且製膜時的電源功率密度為2.0W/cm2以上。
  7. 一種附透明電極的基板之製造方法，製造如申請專利範圍第1至5項中任一項所述之附透明電極的基板，具有在透明薄膜基板上使用濺鍍法製膜形成由非晶銦-錫複合氧化物所構成之透明電極層之透明電極層製膜步驟，在前述透明電極層製膜步驟，係使用氧化錫含量為大於8質量%且小於16質量%之氧化銦與氧化錫的複合氧化物標靶，而且在透明電極層的製膜開始前，以電源功率密度2.0W/cm2以上進行預濺鍍。
  8. 如申請專利範圍第7項所述之附透明電極的基板之製造方法，其中前述預濺鍍時的電源功率密度，係透明電極層製膜時的電源功率密度以上。
  9. 如申請專利範圍第7或8項所述之附透明電極的基板之製造方法，其中透明電極層製膜時之電源功率密度為2.0W/cm2以上。
  10. 如申請專利範圍第6或7項所述之附透明電極的基板之製造方法，其中進行真空排氣至處理室內的水分壓成為2×10-4Pa~1×10-3Pa後，進行前述透明電極層製膜步驟。
  11. 如申請專利範圍第6或7項所述之附透明電極的基板之製造方法，其中透明電極層成膜時之處理室內的水分壓為3×10-4Pa~3×10-3Pa。
  12. 一種附透明電極的基板之製造方法，製造在透明薄膜基板上具備電阻率為1.5×10-4~3.0×10-4Ωcm的結晶質透明電極層之附透明電極的基板， 其特徵在於：藉由將如申請專利範圍第1至5項中任一項所述之附透明電極的基板加熱，而將前述非晶透明電極層結晶化。
  13. 一種附透明電極的基板之製造方法，製造在透明薄膜基板上具備電阻率為1.5×10-4~3.0×10-4Ωcm的結晶質透明電極層之附透明電極的基板，其特徵在於：藉由將使用如申請專利範圍第6至11項中任一項所述之方法所得到之附透明電極的基板加熱，而將前述非晶透明電極層結晶化。
  14. 一種附透明電極的基板，在透明薄膜基板上具備非晶透明電極層，其中前述非晶透明電極層係由氧化錫含量為6.5質量%~8質量%之非晶銦-錫複合氧化物所構成，而且非晶透明電極層係被施加0.1V的偏電壓時，具有50個/μm2以上之在加電壓面的電流值為50nA以上且連續的面積為100nm2以上之區域。
  15. 如申請專利範圍第14項所述之附透明電極的基板，其中前述非晶透明電極層係於150℃被加熱時，結晶化所需要的時間為30分鐘以下。
  16. 如申請專利範圍第14或15項所述之附透明電極的基板，其中前述非晶透明電極層之用以結晶化的活化能量為1.3eV以下。
  17. 如申請專利範圍第14或15項所述之附透明電極的基板， 其中前述非晶透明電極層，其於150℃被加熱處理30分鐘後的電阻率為1.5×10-4~3.0×10-4Ωcm。
TW102147129A 2012-12-19 2013-12-19 Substrate with transparent electrode and its manufacturing method TWI601163B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012277453 2012-12-19

Publications (2)

Publication Number Publication Date
TW201447926A TW201447926A (zh) 2014-12-16
TWI601163B true TWI601163B (zh) 2017-10-01

Family

ID=50978451

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147129A TWI601163B (zh) 2012-12-19 2013-12-19 Substrate with transparent electrode and its manufacturing method

Country Status (5)

Country Link
US (2) US9903015B2 (zh)
JP (1) JP6270738B2 (zh)
CN (1) CN104871258B (zh)
TW (1) TWI601163B (zh)
WO (1) WO2014098131A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI549030B (zh) * 2014-10-20 2016-09-11 Far Eastern New Century Corp Conductive transparent laminates, patterned conductive transparent laminates and touch panels
CN104714698A (zh) * 2015-04-09 2015-06-17 合肥鑫晟光电科技有限公司 触摸基板及其制作方法、触摸显示面板
US10133428B2 (en) 2015-05-29 2018-11-20 Samsung Display Co., Ltd. Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part
JP6464042B2 (ja) * 2015-06-23 2019-02-06 株式会社カネカ 透明電極付き基板およびその製造方法
TWI664646B (zh) * 2016-09-12 2019-07-01 日商愛發科股份有限公司 附透明導電膜之基板之製造方法、附透明導電膜之基板之製造裝置、及附透明導電膜之基板
JP7247546B2 (ja) * 2018-11-26 2023-03-29 日新電機株式会社 薄膜トランジスタの製造方法
CN113225900B (zh) * 2021-04-30 2021-11-23 深圳市启新智能电子集团有限公司 一种散热的复合线路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200617997A (en) * 2004-08-17 2006-06-01 Toray Industries Composite transparent conductive substrate for touch panel and touch panel
CN102448717A (zh) * 2009-06-03 2012-05-09 东洋纺织株式会社 透明导电性层叠膜
TW201232569A (en) * 2010-12-02 2012-08-01 Nitto Denko Corp Transparent conductive film and touch panel
TW201233827A (en) * 2010-12-24 2012-08-16 Nitto Denko Corp Transparent electroconductive film and manufacturing method therefor

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3427430B2 (ja) 1993-07-14 2003-07-14 旭硝子株式会社 エレクトロクロミック調光体の製造方法およびスパッタリング装置
JP3257913B2 (ja) * 1994-12-21 2002-02-18 住友ベークライト株式会社 透明電極
JP3689524B2 (ja) * 1996-03-22 2005-08-31 キヤノン株式会社 酸化アルミニウム膜及びその形成方法
JP2000238178A (ja) * 1999-02-24 2000-09-05 Teijin Ltd 透明導電積層体
JP2002042582A (ja) * 2000-07-25 2002-02-08 Nippon Sheet Glass Co Ltd 透明導電膜付き基板の製造方法、及び該製造方法により製造された透明導電膜付き基板、並びに該基板を用いたタッチパネル
JP4043044B2 (ja) * 2006-03-31 2008-02-06 三井金属鉱業株式会社 酸化インジウム系透明導電膜及びその製造方法
KR20090127357A (ko) * 2007-03-30 2009-12-10 미츠이 긴조쿠 고교 가부시키가이샤 산화인듐계 투명 도전막의 제조 방법
JP5099893B2 (ja) * 2007-10-22 2012-12-19 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
JP5374998B2 (ja) 2008-09-26 2013-12-25 東洋紡株式会社 透明導電性フィルムの製造方法
CN102165535B (zh) * 2008-09-26 2014-12-31 东洋纺织株式会社 透明导电性膜及触摸面板
JP5375536B2 (ja) 2008-12-26 2013-12-25 住友金属鉱山株式会社 静電容量式タッチパネルとその製造方法及び該タッチパネルを備えた液晶表示装置
JP5492479B2 (ja) 2009-07-10 2014-05-14 ジオマテック株式会社 透明導電膜の製造方法
CN102024507A (zh) * 2009-09-15 2011-04-20 迎辉科技股份有限公司 具有结晶的透明导电薄膜
JP4844692B2 (ja) 2009-10-19 2011-12-28 東洋紡績株式会社 透明導電性積層フィルム
JP5122670B2 (ja) 2010-11-05 2013-01-16 日東電工株式会社 透明導電性フィルムの製造方法
JP5101719B2 (ja) 2010-11-05 2012-12-19 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
TWI464066B (zh) * 2011-02-02 2014-12-11 Toyo Boseki 積層體
JP2012223904A (ja) * 2011-04-15 2012-11-15 Nitto Denko Corp 粘着剤層付き透明樹脂フィルム、積層フィルムおよびタッチパネル
TW201331960A (zh) * 2011-11-30 2013-08-01 Toyo Boseki 透明導電性薄膜
WO2013118693A1 (ja) 2012-02-10 2013-08-15 東洋紡株式会社 透明導電性フィルム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200617997A (en) * 2004-08-17 2006-06-01 Toray Industries Composite transparent conductive substrate for touch panel and touch panel
CN102448717A (zh) * 2009-06-03 2012-05-09 东洋纺织株式会社 透明导电性层叠膜
TW201232569A (en) * 2010-12-02 2012-08-01 Nitto Denko Corp Transparent conductive film and touch panel
TW201233827A (en) * 2010-12-24 2012-08-16 Nitto Denko Corp Transparent electroconductive film and manufacturing method therefor

Also Published As

Publication number Publication date
CN104871258A (zh) 2015-08-26
TW201447926A (zh) 2014-12-16
US10662521B2 (en) 2020-05-26
JPWO2014098131A1 (ja) 2017-01-12
US20150345009A1 (en) 2015-12-03
CN104871258B (zh) 2017-05-17
US9903015B2 (en) 2018-02-27
WO2014098131A1 (ja) 2014-06-26
JP6270738B2 (ja) 2018-01-31
US20180187300A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
TWI601163B (zh) Substrate with transparent electrode and its manufacturing method
JP5492479B2 (ja) 透明導電膜の製造方法
TWI569312B (zh) A substrate having a transparent electrode and a method for manufacturing the same
Lu et al. Effects of substrate temperature on the resistivity of non-stoichiometric sputtered NiOx films
KR100649838B1 (ko) 투명한 전도성 적층물 및 이의 제조방법
TWI595512B (zh) Transparent conductive film and its manufacturing method
JP6267641B2 (ja) 透明電極付き基板の製造方法、および透明電極付き基板
TW201435107A (zh) 透明導電膜及其製造方法
TW201435106A (zh) 透明導電膜之製造方法
Liang et al. Structural and optoelectronic properties of transparent conductive c-axis-oriented ZnO based multilayer thin films with Ru interlayer
US20170088938A1 (en) Method for producing transparent conductive film
Huang et al. Influence of discharge power and annealing temperature on the properties of indium tin oxide thin films prepared by pulsed-DC magnetron sputtering
JP6285911B2 (ja) 透明導電積層フィルムおよびその製造方法
JP2011181803A (ja) Ｉｇｚｏ系アモルファス酸化物薄膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
TWI625739B (zh) Transparent conductive film and method of producing the same
TW201342400A (zh) 透明導電性薄膜
JP6126395B2 (ja) 透明電極付き基板の製造方法
JP2015193882A (ja) 透明導電フィルムの製造方法
CN103031517A (zh) 氧化铟锡膜及其制作方法
TW201326443A (zh) 透明導電膜及其製造方法
KR20240019750A (ko) 투명 도전성 필름
TW202414440A (zh) 導電性膜及導電性膜之製造方法
CN116397194A (zh) 低温ito薄膜的制备方法及ito薄膜
JP2012119113A (ja) 透明導電性積層膜