CN104871258A - 带透明电极的基板及其制造方法 - Google Patents

带透明电极的基板及其制造方法 Download PDF

Info

Publication number
CN104871258A
CN104871258A CN201380066868.5A CN201380066868A CN104871258A CN 104871258 A CN104871258 A CN 104871258A CN 201380066868 A CN201380066868 A CN 201380066868A CN 104871258 A CN104871258 A CN 104871258A
Authority
CN
China
Prior art keywords
substrate
electrode layer
transparent electrode
masking
crystallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380066868.5A
Other languages
English (en)
Other versions
CN104871258B (zh
Inventor
早川弘毅
口山崇
山本宪治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of CN104871258A publication Critical patent/CN104871258A/zh
Application granted granted Critical
Publication of CN104871258B publication Critical patent/CN104871258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/412—Transparent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/702—Amorphous
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/208—Touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1194—Thermal treatment leading to a different chemical state of a material, e.g. annealing for stress-relief, aging

Abstract

本发明提供带透明电极的基板及其制造方法，带透明电极的基板(100)在透明薄膜基板(10)上具备非晶透明电极层(20)。非晶透明电极层(20)在被施加了0.1V的偏压的情况下，具有50个/μm2以上的在加电压面的电流值为50nA以上且连续的面积为100nm2以上的区域。在一实施方式中，非晶透明电极层(20)的氧化锡的含量大于8质量％且小于16质量％。在另一实施方式中，非晶透明电极层(20)的氧化锡的含量为6.5质量％～8质量％。本发明的带透明电极的基板能够通过短时间的加热实现透明电极层的结晶化。

Description

带透明电极的基板及其制造方法
技术领域
本发明涉及在透明薄膜基板上具备透明电极层的带透明电极的基板，特别涉及电容式触摸板用的带透明电极层的基板及其制造方法。
背景技术
在透明薄膜、玻璃等的透明基板上形成有由导电性氧化物薄膜构成的透明电极层的带透明电极的基板被广泛用作显示器、触摸板等的透明电极。决定带透明电极的基板的性能的主要因素是透明电极层的电阻与透光率，而且广泛地利用铟-锡复合氧化物(ITO)作为兼具低电阻与高透过率的材料。
近年来，随着显示器、触摸板的大画面化，需要具备电阻比以往更低的透明导电层的带透明电极的基板。专利文献1中记载有如下内容：通过增加玻璃基板上的ITO的氧化锡浓度使载流子密度增加，使ITO透明电极层低电阻化。更具体而言，在专利文献1中，使用氧化锡含量为10质量％左右的靶材，在基板温度为230℃～250℃的范围内进行制膜。
另一方面，在使用薄膜作为透明基板的情况下，因为基板的耐热性的问题导致制膜时无法提高基板温度。因此，在使用薄膜基板的情况下，广泛地使用如下方法：通过低温(例如150℃以下)的溅射法，在薄膜基板上形成非晶ITO膜之后，在氧气氛围下进行加热退火，由此使ITO从非晶体转化为晶体。然而，如专利文献2中记载，随着ITO膜中的氧化锡的浓度变大，结晶化所需时间变长，因此带透明电极的基板的生产率降低，结晶化变得不充分，而有妨碍低电阻化之类的问题。
对于这样的问题，若是在玻璃基板上制膜形成的ITO膜，则能够通过在200℃以上的高温进行退火来缩短结晶化所需时间。然而，因为薄膜基板无法承受这样的高温，所以在透明薄膜基板上制膜形成的ITO膜需要在150℃左右的比较低的温度下使其结晶化，因而不易通过缩短结晶化所需时间来提高生产率。
专利文献3中记载有通过将氧化锡浓度较高的ITO与氧化锡浓度较低的ITO层叠来缩短结晶化所需时间的方法。然而，在专利文献3的方法中，因为局部地使用氧化锡浓度较低的ITO，所以妨碍结晶化后的ITO膜的充分低电阻化。另外，为了将氧化锡浓度不同的多个ITO膜层叠，需要使用氧化锡浓度不同的多个靶材，因此可能成为生产率降低、使生产设备的成本增加的原因。
专利文献4中记载有如下内容：通过将ITO膜制膜开始前以及制膜中的腔室内的水分压极端地降低为1.0×10-4Pa以下，能够缩短ITO膜结晶化所需时间。为了实现这种较低的分压，需要在ITO制膜开始前降低腔室压力，除去吸附于基板薄膜的水分、气体。在通过真空泵对腔室内进行排气的情况下，到达压力越低(到达真空度越高)，排气所需要的时间越呈指数函数地增加。为了在ITO制膜开始前使腔室内的水分压为1.0×10-4Pa以下，制膜前需要长时间的真空排气，从而从将薄膜基板导入腔室内至制膜完成为止所需要的时间(制膜装置的占用时间)变长，因此即便缩短结晶化时间，整体的生产率也有降低的趋势。
专利文献1：日本特开2011-18623号公报
专利文献2：日本特开2010-80290号公报
专利文献3：日本特开2012-114070号公报
专利文献4：日本特开2012-134085号公报
发明内容
鉴于上述课题，本发明的目的在于提供一种具备生产率优良且低电阻的ITO膜的带透明电极的基板。更具体而言，其目的在于，提供一种具备非晶透明电极层的带透明电极的基板，该非晶透明电极层能够使用氧化锡浓度较高的ITO靶材在透明薄膜基板上通过比较低温的退火而短时间结晶化。
本发明的发明人们深入研究的结果是，发现通过增加结晶化前的非晶透明电极层中的低电阻粒的量，能够降低结晶化所需的活化能，缩短结晶化所需时间。
即，本发明涉及在透明薄膜基板上具备非晶透明电极层的带透明电极的基板，该非晶透明电极层由氧化锡含量为6.5质量％以上且小于16质量％的非晶铟-锡复合氧化物构成。非晶透明电极层在施加了0.1V的偏压的情况下，具有50个/μm2以上的在加电压面的电流值为50nA以上且连续的面积为100nm2以上的区域。
在本发明的带透明电极的基板的一实施方式中，非晶透明电极层的氧化锡含量大于8质量％且小于16质量％。若氧化锡的含量为该范围，则在通过加热将非晶透明电极层结晶化时，能够得到电阻更低的结晶质透明电极层。在本发明的带透明电极的基板的另一实施方式中，非晶透明电极层的氧化锡含量为6.5质量％～8质量％。若氧化锡的含量为该范围，则既能够保持低电阻率，又能够进一步缩短结晶化所需要的时间。
优选非晶透明电极层的膜厚为10nm～35nm。优选非晶透明电极层在以150℃进行加热的情况下，结晶化所需要的时间为30分钟以下。另外，优选非晶透明电极层的用于结晶化的活化能为1.3eV以下。优选非晶透明电极层被以150℃加热处理30分钟后的电阻率为1.5×10-4～3.0×10-4Ωcm。
并且，本发明涉及一种带透明电极的基板的制造方法，该带透明电极的基板在透明薄膜基板上具备由氧化锡含量为6.5质量％以上且不足16质量％的ITO构成的非晶透明电极层。在本发明的制造方法中，在透明薄膜基板上通过溅射法而制膜形成由非晶铟-锡复合氧化物构成的透明电极层(透明电极层制膜工序)。在透明导电层制膜工序中，使用氧化锡含量为6.5质量％以上且不足16质量％的氧化铟与氧化锡的复合氧化物靶材。优选该靶材的氧化锡含量大于8质量％且小于16质量％。
在本发明的制造方法的一实施方式中，透明电极层制膜时的电源功率密度为2.0W/cm2以上。在本发明的制造方法的又一实施方式中，在透明电极层制膜开始前，以2.0W/cm2以上的电源功率密度进行预溅射。优选预溅射时的电源功率密度为透明电极层制膜时的电源功率密度以上。另外，也可以在制膜开始前进行预溅射，并以2.0W/cm2以上的功率密度进行制膜。
在本发明的制造方法中，优选在透明电极层制膜前，进行真空排气直至腔室内的水分压为2×10-4Pa～1×10-3Pa。优选透明电极层制膜时的腔室内的水分压为3×10-4Pa～3×10-3Pa。
并且，本发明涉及在透明薄膜基板上具备低电阻的结晶质透明电极层的带透明电极的基板的制造方法。通过加热上述非晶透明电极层，能够讲非晶ITO结晶化，而得到结晶质透明电极层。优选结晶质透明电极层的电阻率为1.5×10-4～3.0×10-4Ωcm。
对本发明的带透明电极的基板而言，非晶透明电极层的氧化锡浓度较大，因此结晶化后的透明电极层能够低电阻化。另外，非晶透明电极层中的低电阻粒的密度较大，因此ITO结晶化完成所需时间较短。此外，在制膜开始前无需过度地对腔室内进行减压，因此能够缩短真空排气所需要的时间。即，本发明的带透明电极的基板能够实现低电阻化，并且从将薄膜基板导入制膜腔室内至制膜完成所需要的时间(制膜装置的占用时间)、以及制膜完成后结晶化所需要的时间这两者较短，而能够缩短制造工序整体所需要的时间，因此生产率优良。
附图说明
图1是一实施方式的带透明电极的基板的示意剖视图。
图2是为了测定退火中的电阻率变化而安装有平行电极的带透明电极的基板的示意图。
图3是用于对根据退火中的ITO膜的电阻的时间变化图表求得反应速度常数的方法进行说明的图。
图4是表示退火中的ITO膜的电阻的时间变化的图表。
图5是求得非晶透明电极层的用于结晶化的活化能时的图表(阿仑尼乌斯图：Arrhenius plot)。
图6是表示实施例的透明电极层表面的电流图像(二值化处理完毕)的图。
图7是表示比较例的透明电极层表面的电流图像(二值化处理完毕)的图。
具体实施方式
以下，对本发明的优选实施方式进行说明。此外，为了使附图清晰与简单，在本申请的各图中对厚度等尺寸关系进行适当变更，而不表示实际的尺寸关系。
图1是在透明薄膜基板10上具备透明电极层20的带透明电极的基板100的示意剖视图。透明电极层20是非晶膜，且在非晶相21中含有低电阻粒22。
[透明薄膜基板]
作为透明薄膜基板，能够利用在可见光区域为无色透明的基板。透明薄膜基板的材料例如优选聚对苯二甲酸乙二醇酯(PET)、聚对苯二甲酸丁二醇酯(PBT)、聚萘二甲酸乙二醇酯(PEN)等聚酯树脂或环烯烃系树脂、聚碳酸酯树脂、以及纤维素系树脂等通用树脂。由上述通用树脂构成的透明薄膜的玻璃化转变温度一般为50℃～150℃左右。此外，透明聚酰亚胺等树脂虽然具有200℃以上的较高的玻璃化转变温度，但由这样的超耐热性的树脂构成的薄膜非常昂贵。因此，从降低带透明电极的基板的制造成本的观点出发，透明薄膜的材料优选上述通用树脂。其中，优选使用聚对苯二甲酸乙二醇酯、环烯烃系树脂。
透明薄膜基板的厚度虽然未特别限定，但优选为0.01mm～0.4mm，更优选为0.02mm～0.3mm。薄膜基板越厚，越不容易因制膜而发生变形。另一方面，若薄膜基板过厚，则柔软性丧失，从而存在以辊对辊(roll to roll)方式进行的透明电极层的制膜变困难的趋势。若透明薄膜基板的厚度在上述范围内，则能够抑制因热引起的薄膜基板的变形，能够生产率良好地以辊对辊方式制膜形成透明电极层。
如图1所示，透明薄膜基板10也可以在透明薄膜11上具有基底层12。基底层12是在透明薄膜基板10上制膜形成透明电极层20时的制膜基底。例如，具备硅氧化物(SiOx)等无机绝缘层作为基底层12，从而能够提高透明薄膜基板10与透明电极层20的紧贴性。另外，透明薄膜基板10可以具有有机材料层、有机无机复合材料层作为基底层12。有机材料层、有机无机复合材料层能够作为易粘合层、应力缓冲层来发挥作用。基底层12可以由1层构成，也可以是2层以上的层叠结构。
还能够使透明薄膜基板的基底层12具有作为光学调整层的功能。例如，通过使用从透明薄膜11侧开始依次层叠有由SiOx(x＝1.8～2.0)构成的中折射率层、由氧化铌构成的高折射率层、以及由SiO2构成的低折射率层的基底层12，能够抑制透明电极层被图案化时的图案可视性。光学调整层的结构并不限定于这种3层结构。另外，各层的膜厚可以考虑材料的折射率等而适当地设定。
在透明薄膜上形成硅氧化物、氧化铌等的无机绝缘层作为基底层12的情况下，作为其制膜方法，从能够形成杂质较少且均质的膜这一点和制膜速度较大且生产率优良这一点考虑，优选溅射法。作为溅射靶材，可以使用金属、金属氧化物、金属炭化物。
为了提高透明薄膜基板10与透明电极层20的附着性，可以对基板表面实施表面处理。作为表面处理的方法，例如存在通过使基板表面具有电极性来提高附着力的方法等。具体而言，可以举出电晕放电、电浆处理等。
[透明电极层]
在透明薄膜基板10上形成有由ITO构成的透明电极层20。透明电极层20优选通过溅射法而制膜。透明电极层的膜厚并不特别限制，可以根据所需的电阻值等适当地进行设定。在将带透明电极的基板用于触摸板的位置检测电极的情况下，透明电极层20的膜厚优选为10nm～35nm，更优选为15nm～30nm。
在透明薄膜基板上通过溅射法而制膜形成的ITO透明电极层在制膜之后不久的原始沉积(アズデポ(as deposit))的状态下为非晶膜。优选非晶透明电极层20在非晶相21中含有低电阻粒22。此外，在本说明书中，将结晶率为30％以下的定义为非晶。结晶率根据显微镜观察时结晶粒在观察视野内所占的面积的比例来求取。
非晶透明电极层的氧化锡浓度相对于氧化铟与氧化锡的合计为6.5质量％以上且不足16质量％。通过将氧化锡浓度设置为上述范围，能够使结晶化后的透明电极层低电阻化。若氧化锡含量过小，则结晶化后的透明电极层的载流子密度较小，从而无法期望充分的低电阻化。另一方面，若氧化锡浓度过大，则氧化锡使电子散射由此迁移率降低，从而存在电阻增大的趋势。另外，若氧化锡浓度过大，则膜中的载流子浓度极端地变大，使长波长的光被吸收，从而存在可见光的透射率降低的情况。因此，为了能够在更短时间内实现结晶化，非晶透明电极层的氧化锡浓度优选为6.5质量％～8质量％。另一方面，为了使结晶化后的透明电极层为更低的电阻，非晶透明电极层的氧化锡浓度优选大于8质量％且小于16质量％，更优选为大于8质量％且为14质量％以下，进一步优选为9质量％～12质量％。
在本发明中，非晶透明电极层20优选在施加了偏压时，具有多个加电压面上的电流值较大的区域。更具体而言，在施加了0.1V的偏压的情况下，优选加电压面上的电流值为50nA以上的区域的数量为50个/μm2以上。
加电压面的电流通过使用具备导电性悬臂的扫描探针显微镜使导电性悬臂与加电压面接触，边监测流入悬臂的电流边扫描测定区域，来进行测定。通过本测定，能够得到电流的二维分布(电流图像)。在本测定中，以恒定电压对透明电极层施加偏压，因此电流较大的位置为低电阻。即，电流图像(电流值的分布)可以说是表示电阻的分布。
将得到的电流图像以阈值50nA来进行二值化处理，且将电流量是50nA以上的区域(低电阻区域)的面积为100nm2以上的连续的区域视为一个低电阻粒，通过计算该低电阻粒的个数，求得加电压面上的电流值为50nA以上的区域的个数(参照图6以及图7)。
如上所述，进行基于加热而结晶化(退火)之前的非晶透明电极层20处于低电阻粒22埋在高电阻的非晶相21中的状态。能够通过测定微小区域的电阻分布来评价低电阻粒的分布。非晶透明电极层的加电压面的电流值较大的区域(低电阻粒)的密度越大，结晶化所需要的活化能越低，存在缩短结晶化时间的趋势。电流量为50nA以上的区域的密度优选为50个/μm2以上，更优选为80个/μm2以上，进一步优选为100个/μm2以上，最优选为120个/μm2以上。低电阻粒的密度的上限并不特别限定。在薄膜基板的耐热温度的范围内(150℃以下)进行制膜的情况下，非晶透明电极层中的低电阻粒的密度一般为1000个/μm2以下，优选为500个/μm2以下，更优选为400个/μm2以下。
从提高带透明电极的基板的生产率的观点出发，向透明薄膜基板10上的透明电极层20的制膜优选使用卷取式溅射装置以辊对辊方式来进行。用于溅射制膜的电源并不特别限定，可以使用DC电源、MF电源、RF电源等。从提高带透明电极的基板的生产率的观点出发，用于透明电极层的溅射制膜的电源优选DC电源或MF电源，特别优选DC电源。特别是在透明电极层制膜前进行预溅射的情况下，若使用DC电源，则能够通过短时间的预溅射增大透明电极层中的低电阻粒密度。
作为溅射靶材，优选使用将氧化锡固溶于氧化铟而成的复合烧结体。靶材中的氧化锡的含量相对于氧化铟与氧化锡的合计优选为6.5质量％以上且不足16质量％。为了使非晶透明电极层的氧化锡浓度为上述范围内，靶材中的氧化锡的含量在上述范围内选择。
只要能够使原始沉积的低电阻粒密度为上述范围，透明电极层的溅射制膜条件就不特别限定。通过在透明电极层制膜开始前进行预溅射、提高制膜时的电源功率密度、提高基板温度等，由此存在低电阻粒密度变大的趋势。更具体而言，通过在制膜开始前以2.0W/cm2以上、更优选为3.0W/cm2以上的电源功率密度进行预溅射；使制膜时的电源功率密度为2.0W/cm2以上、更优选为3.0W/cm2以上；使制膜时的加热温度(基板温度)为100℃～150℃、更优选为100℃～120℃；或者对上述条件进行组合，由此形成低电阻粒的密度为50个/μm2以上的非晶透明电极层。
公知在大气开放的腔室吸附有水分子。腔室内的水分子在ITO等透明导电性氧化物层形成时被吸入膜中，能够作为阻碍结晶化的因子而发挥作用。因此，若水分子被吸入膜中，则存在非晶透明电极层的结晶化时间变长的趋势。因此，在本发明中，优选在将薄膜基板投入溅射制膜装置内之后，在透明电极层制膜之前，进行腔室的真空排气来降低腔室内的水分压。通过边输送薄膜基板边进行真空排气，除能够除去吸附于腔室的水之外，还能够除去存在于薄膜基板的内部、表面的水分，因此能够缩短非晶透明电极层的结晶化时间。
通过制膜开始前的真空排气，优选使腔室的水分压为1×10-3Pa以下，更优选为8×10-4Pa以下，进一步优选为6×10-4Pa以下。存在制膜开始前的水分压越小，结晶化时间越短的趋势。另一方面，真空排气所需要的时间随着到达压力的减少而呈指数函数地增加，因此若将制膜开始前的水分压设定得过小，则制膜的前工序(从将薄膜基板导入腔室内至开始制膜)所需要的时间变长，从而可能成为生产率降低的主要因素。因此，基于制膜开始前的真空排气的腔室内的水分压优选为2×10-4Pa以上。此外，制膜开始前以及制膜时的腔室内的水分压能够通过四极质谱仪(Qmass)来进行测定。
此外，在透明电极层制膜开始前进行预溅射的情况下，优选在预溅射前进行真空排气来使腔室内的水分压为上述范围内。另外，在使用具备多个腔室的溅射制膜装置来连续制膜形成作为基底层12的硅氧化物等无机绝缘层与透明电极层20的情况下，优选在无机绝缘层制膜开始前以使腔室内的水分压为上述范围内的方式进行真空排气。
在本发明中，即使不过度减小制膜开始前的水分压，通过如上述那样实施预溅射、调整制膜时的功率密度、基板温度，也能够使非晶透明电极的低电阻粒密度增大、缩短结晶化时间。这里的“预溅射”是指在制膜形成ITO透明电极层之前，对透明薄膜基板上的不能成为产品的部分进行溅射放电。例如，在透明薄膜11上形成硅氧化物等基底层12的情况下，是指在制膜形成基底层之后，在制膜形成ITO透明电极层之前，进行放电。
在透明电极层制膜开始前进行预溅射的情况下，从排气除去靶材上的杂质的观点出发，腔室内的压力优选为与透明电极层制膜时的压力相同或比透明电极层制膜时的压力低。预溅射时的氧气导入量因靶材表面的氧化状态等而导致其最佳值不同。因此，优选根据靶材的性状等以缩短透明电极层制膜后的结晶化时间的方式来设定氧分压。
虽然预溅射时的功率密度的最佳值根据装置尺寸(腔室容积)等而稍微改变也是可以预料的，但如上所述，优选为2.0W/cm2以上，更优选为3.0W/cm2以上。另外，预溅射时的电源功率密度优选为与透明电极层制膜时的电源功率密度相同或其以上。预溅射时的功率密度优选为透明电极层制膜时的功率密度的1～10倍，更优选为1.5～5倍，进一步优选为2～4倍。在以高功率密度进行预溅射之后，通过以与其相同或更低的功率密度制膜形成透明电极层，由此能够抑制因制膜对薄膜基板等造成的损伤，且能够增大低电阻粒的密度。因此，能够得到结晶化时间短且结晶化后的电阻率低的非晶透明电极层。
虽然预溅射时的温度并不特别限定，但一般在室温(20℃左右)～150℃的范围内进行。此外，也可以在比室温更低的温度下(例如边冷却制膜辊)进行预溅射。预溅射时间虽然可以根据靶材表面的状态、预溅射的温度、以及功率密度等条件而适当地设定，但优选为3分钟以上，更优选为5分钟以上。
在根据需要进行预溅射之后，边将氩气等惰性气体以及氧气导入腔室内边进行透明电极层的制膜。工艺气体导入后的制膜压力优选为0.2Pa～0.6Pa。透明电极层制膜时的氩气、氧气等工艺气体的导入量是考虑兼顾腔室体积、制膜压力、制膜功率密度等而设定的。氩气等惰性气体的导入量优选为200sccm～1000sccm，更优选为250sccm～500sccm。氧气的导入量优选为1sccm～10sccm，更优选为2sccm～5sccm。
透明电极层制膜时的腔室内的水分压优选为3×10-3Pa以下，更优选为2×10-3Pa以下。制膜时的水分压越小，结晶化时间越有缩短的趋势。另一方面，为了减小制膜时的水分压，需要减小制膜开始前的水分压，从而有真空排气所需要的时间变长的趋势。另外，若欲将制膜时的水分压保持得较小，则存在装置的大型化变困难，可使用的薄膜基板的种类被限定(难以使用水分含量较大的薄膜)的情况。因此，制膜时的水分压优选为3×10-4Pa以上，更优选为5×10-4Pa以上。
在透明电极层制膜前进行预溅射的情况下，制膜时的功率密度只要为能够产生溅射放电的范围就不特别限制，例如可以是0.4W/cm2以上的任意范围。在透明电极层制膜前不进行预溅射的情况下，透明电极层的制膜功率密度优选为2W/cm2以上，更优选为2.5W/cm2以上。
另一方面，从抑制制膜损伤的观点出发，制膜功率密度优选为10W/cm2以下。若功率密度过高，则结晶化速度上升，相反地，存在因制膜损伤等的影响而导致结晶化后的电阻率不足够低的情况。如上所述，在进行制膜前的预溅射的情况下，制膜时的功率密度也可以不足2W/cm2，例如，即使制膜时的功率密度为0.4W/cm2～0.8W/cm2左右，也能够得到低电阻粒的密度大且结晶化所需要的时间短的非晶透明电极层。
透明电极层制膜时的基板温度越高，低电阻粒的密度变得越大，从而有结晶化时间缩短的趋势。因此，基板温度优选为20℃以上，更优选为30℃以上。此外，基板温度是制膜时的薄膜基板的温度。在透明电极层制膜前进行预溅射的情况下、或制膜功率密度为2W/cm2以上的情况下，即使是制膜时不进行加热的室温制膜，也能够使低电阻粒的密度为50个/μm2以上。此外，即使是室温制膜，因为能够通过溅射放电来加热制膜辊以及薄膜基板，所以存在基板温度上升至50℃左右的情况。此外，若增大预溅射时的功率密度、延长预溅射时间，则即使在基板温度比20℃更低的温度下进行制膜，也能够使低电阻粒的密度为50个/μm2以上。
在透明电极层制膜时的基板温度为100℃以上的情况下，有低电阻粒的密度进一步增大，结晶化时间进一步缩短的趋势。另一方面，从抑制薄膜基板的热变形等损伤的观点出发，透明电极层制膜时的基板温度优选为100℃以下，更优选为90℃以下。如上所述，在本发明中，通过实施预溅射、提高制膜功率密度，由此即使不过度提高基板温度，也能够制膜形成可在短时间内结晶化的透明电极层。
如上所述，通过在透明薄膜基板上溅射制膜形成非晶透明电极层能够得到带透明电极的基板。在本发明中，即使不进行过度的真空排气、高温加热，也能够形成可在短时间内结晶化的透明电极层。因此，制膜条件的工艺窗口(process window)较宽且能够抑制制膜面内的特性的偏差，所以能够得到大面积的带透明电极的基板。
非晶透明电极层的电阻率优选在5×10-4Ω·cm～9×10-4Ω·cm左右的范围内，更优选为6×10-4Ω·cm～8×10-4Ω·cm。非晶透明电极层的载流子密度优选为3×10-20/cm3～5×10-20/cm3左右。ITO膜中的氧化锡浓度越高，膜中载流子密度越有变高的趋势。
[透明电极层的结晶化]
在透明薄膜基板上具备非晶透明电极层的本发明的带透明电极的基板优选通过透明电极层的结晶化来降低电阻。原始沉积的非晶透明电极层的大部分由非晶的ITO构成。通过该非晶ITO变为晶体，从而透明电极层被低电阻化。例如，通过在氧气存在条件下对带透明电极的基板进行加热退火，由此使非晶透明电极层转化为结晶质透明电极层。上述“加热退火”是指基于ITO的结晶化、电极形成时的加热等将热源的热积极地对透明电极施加恒定时间的处理。从薄膜基板的耐热性的观点出发，用于结晶化的加热退火的温度优选为180℃以下，更优选为160℃以下。
如上所述，本发明的带透明电极的基板因非晶透明电极层中的低电阻粒的密度较大从而结晶化所需要的时间较短。具体而言，在以150℃进行加热退火的情况下，直到结晶化完成为止所需要的时间优选为30分钟以下。另外，在本发明中，也可以通过调整制膜条件等使直至非晶透明电极层的结晶化完成为止所需要的时间为20分钟以下、15分钟以下、10分钟以下或5分钟以下。结晶化是否完成根据在室温下将带透明电极的基板浸于7％的盐酸30秒时，浸渍前后的电阻值的变化来进行评价。若浸渍后的电阻为浸渍前的电阻的1.3倍以下，则视为结晶化完成。若按照上述条件进行酸处理，则非晶ITO被完全溶解除去，因此在结晶化不充分的情况下，未溶解的结晶部分呈岛状残存而被电绝缘，因而电阻大幅度增大。
结晶化速度的大小虽然也可以如上述那样根据结晶化时间来判断，但更严格地是根据结晶化所需的活化能来进行评价。对本发明的带透明电极的基板而言，用于使非晶透明电极层结晶化的活化能优选为1.3eV以下，更优选为1.1eV以下，进一步优选为1.0eV以下。非晶透明电极层中的低电阻粒的密度越大，活化能越有变小的趋势。活化能越小，结晶化时间变得越短。
结晶化所需的活化能的计算利用速度常数与温度的关系式亦即阿仑尼乌斯方程式：k＝A×exp(-E/RT)。K为速度常数，E为活化能，A为常数，R为气体常数，T为绝对温度。
通过对上述式子的两边取对数进行整理，能够变形为ln(1/k)＝-E×1/(RT)-ln(A)这一形式，通过以ln(1/k)描绘纵轴、以1/(RT)描绘横轴，由此能够根据直线的斜率求得活化能E(阿仑尼乌斯图)。这里，ln表示自然对数。在本申请中，在温度130℃、140℃以及150℃这3个温度下求得反应速度常数k，并绘制阿仑尼乌斯图，由此来计算活化能E。
在将反应率设为x、将从反应开始经过的时间设为t时，上述反应速度常数k能够根据x＝exp(-kt)这一反应速度理论关系求得。这里，在透明电极层的结晶化过程中，电阻随着结晶化而降低，若结晶化完全完成，则电阻随时间的变化结束。即，电阻的变化量反应已转换为晶体的非晶体的量，从而能够通过研究加热退火中的电阻随时间的变化来研究结晶化过程随时间的变化。因此，能够通过监测电阻的变化量取代监测反应率(结晶率)x来求出反应速度常数k。假设加热退火前的结晶率为0％、结晶化完成后的结晶率为100％，假设电阻成为退火前的电阻值R0与退火后的电阻值RC的平均值Rh时的结晶率为50％，求出此前的时间th，并将x＝0.5、t＝th代入x＝exp(-kt)，由此能够计算出反应速度常数k。
如上所述，在本发明中，在透明薄膜基板上制膜形成低电阻粒密度较大的非晶透明电极层，由此即使在膜中的氧化锡含量大于8质量％的情况下，也能够在短时间内实现结晶化。另外，因为膜中的氧化锡含量较大，所以膜中载流子密度较高，结晶化后的透明电极层的被低电阻化。即，根据本发明，能够以较高的生产率得到低电阻的带透明电极的基板。另外，在本发明中，即使在制膜前的水分压为2×10-4Pa以上的情况下，也能够得到可在短时间内结晶化的透明电极层。因此，能够改善包含从制膜至ITO的加热结晶化在内的总生产率。
并且，通过本发明得到的带透明电极的基板的结晶化后的透明电极层的电阻率优选为3.0×10-4Ωcm以下，更优选为2.7×10-4Ωcm以下，进一步优选为2.5×10-4Ωcm以下。
本发明的带透明电极的基板能够用作显示器或发光元件、光电转换元件等的透明电极，并适当地用作触摸板用的透明电极。其中，结晶化后的透明电极层为低电阻，因此优选用于电容式触摸板。
以下，列举实施例对本发明具体地进行说明，但本发明并不限定于以下实施例。
[电阻率测定]
透明电极层的薄膜电阻使用低电阻率计Loresta GP(MCP-T710，三菱化学社制)并通过四探针压接测定来进行测定。透明电极层的电阻率根据薄膜电阻的值与膜厚之积来计算。此外，结晶后的电阻率在将结晶化结束后的样本从烘箱取出并冷却至室温之后进行测定。
[结晶化时间的测定]
如图2所示，在退火前的带透明电极的基板100的透明电极层20侧的面的相对的2边安装平行电极，并进行退火中的电阻测定。在安装平行电极时，使电极间距离D与安装有电极的边的长度L相等，由此处于能够根据电阻值计算出薄膜电阻的状态。将与电阻随时间的变化消失时的电阻值RC之差为2Ω/□以内的时间作为结晶化完成时间tc。例如，在图3(实施例1，加热温度150℃)中，能够看出电阻随时间的变化消失时的电阻值RC为100Ω/□，结晶化完成时间tC为15分钟。
[活化能测定]
使非晶透明电极层结晶化时的活化能E根据以规定温度将带非晶透明电极层的基板进行加热退火而使其结晶化时的反应速度常数k的温度依存性来进行计算。针对各加热温度，在横轴描绘加热时间，在纵轴描绘透明电极层的表面电阻，从而求得表面电阻值成为初始值(测定开始时)与终止值(结晶化完全完成，结晶度大约为100％的状态)的平均值的时间t。在该时间t，将反应率视为50％，并将反应率＝0.5代入式子：反应率＝1-exp(kt)，而计算出各加热温度下的反应速度常数k。
根据加热温度130℃、140℃、150℃的各自的反应速度常数k与加热温度绘制阿仑尼乌斯图(横轴：1/RT，纵轴：ln(1/k))，将直线的斜率作为活化能E。实施例1的阿仑尼乌斯图如图5所示。根据图5的图表的斜率求出结晶化的活化能E＝1.25eV。
[低电阻粒测定]
低电阻区域的数量的测定通过具备扫描探针显微镜单元(Nanocute)以及测定控制单元(Nano Navi Probe Station)的扫描探针显微镜系统(Nano NaviReal，SII Nano Technology制，扫描仪型号：FS20N)，使用在接触面实施有30nm的铑涂层的导电性悬臂(SI-DF3R，SIINano Technology制，弹簧常数：1.6N/m)来进行电流图像测定，并根据电流图像的分布进行低电阻区域的评价。
将带透明电极的基板切出5mm的方块，并经由铜带使ITO膜面与样品支架导通。在使探针与样品接触之后，从支架施加1V的偏压并扫描2μm2的范围，进行静电去除。接下来，在使探针接触的状态下，将施加电压变更为0.1V，并在进行过静电去除后的区域的中心附近扫描1μm2的范围，通过2画面测定得到形状图像与电流图像。测定在室温环境下进行。详细的测定条件如下。
测定模式：AFM
挠曲量：-1mm
扫描频率：1.08Hz
I增益：0.45
P增益：0.11
A增益：0
DIF灵敏度：40.00mV/nm
分辨率(X×Y)：256×256
画质：标准
利用装置附带的解析程序(Nano Navi Station ver6.00B)以电流值50nA为阈值来对电流图像进行二值化处理。此时，不进行斜率修正。图6是对实施例1的电流图像进行二值化处理后的图。在二值化处理后的电流图像中，将电流值为50nm以上的部分(图5中白色部分)的面积成为100nm2以上的连续的区域视为一个低电阻粒，并数出该低电阻粒的个数。从图6中能够看出低电阻粒的数量为51个/μm2。
[结晶率测定]
进行退火前的透明电极层所含的结晶成分的总量通过完全蚀刻非晶成分并计算残留的结晶粒的面积来进行评价。作为蚀刻条件，在室温下浸渍于1.7％的盐酸90秒，然后进行流水清洗。利用扫描电子显微镜对该样本的表面进行拍摄，并根据图像求出残留的结晶成分的量。
[实施例1]
在两面形成有硬涂层且玻璃化转变温度为80℃的PET薄膜基板上，使用辊对辊式的溅射装置制膜形成硅氧化物层以及透明电极层。
首先，在将薄膜基板投入制膜装置之后，边在制膜装置内输送薄膜边进行真空排气，直至腔室的水分压为4×10-4Pa。此时，真空排气需要2小时。
在对腔室内进行真空排气后，将Si用作靶材，边以20sccm的流量供给氧气、以100sccm流量供给氩气，边在基板温度为40℃、腔室内压力为0.2Pa的条件下使用MF电源以3.0W/cm2的功率密度进行溅射，从而形成硅氧化物层。得到的硅氧化物层的膜厚为45nm。
使用氧化铟与氧化锡的复合氧化物烧结靶材(锡氧化物含量为10质量％)，边将氧气以4.0sccm的流量、将氩气以250sccm的流量向腔室内供给，边在基板温度为40℃、腔室内压力为0.3Pa、水分压为1×10-3Pa的条件下使用DC电源以3.0W/cm2的功率密度进行15分钟的预溅射。在预溅射后，将氧气流量变更为2.0sccm，并以0.6W/cm2的DC电源的功率密度进行溅射制膜，从而在硅氧化物层上形成ITO透明电极层。得到的透明电极层的膜厚为26nm。
此外，透明电极层制膜时的氧气流量在除氧气流量以外的条件相同的情况下，以结晶化所需时间成为最小的方式进行设定(在以下的实施例以及比较例中也相同)。制膜中的基板温度通过预先在透明薄膜基板粘贴热感应标签(thermo label)(TEMP-PLATE，IP技研制)，在制膜结束后读取热感应标签的最高温度而求得。此外，热感应标签选择在真空排气时未被加热的区域进行粘贴。透明电极层的膜厚是通过透射电子显微镜(TEM)观察剖面而求出的值。制膜开始前以及制膜中的水分压使用四极质谱仪来测定。
[实施例2]
不进行透明电极层制膜前的预溅射，将透明电极层制膜时的氧气流量设为4.0sccm，将功率密度设为3.0W/cm2。除此之外与实施例1相同地制作带透明电极的基板。得到的透明电极层的膜厚为26nm。
[实施例3]
在透明电极层制膜前进行15分钟的预溅射之后，在与预溅射相同的条件下进行ITO透明电极层的制膜。除此之外与实施例1相同地制作带透明电极的基板。得到的透明电极层的膜厚为26nm。
[实施例4]
将制膜前的脱气温度、以及制膜时的基板温度设置为120℃。除此之外与实施例3相同地制作带透明电极的基板。得到的透明电极层的膜厚为26nm。
[实施例5]
将制膜前的脱气温度、以及制膜时的基板温度设置为120℃。除此之外与实施例1相同地制作带透明电极的基板。得到的透明电极层的膜厚为26nm。
[比较例1]
除在透明电极层制膜前不进行预溅射以外，以与实施例1相同的方式制作带透明电极的基板。得到的透明电极层的膜厚为26nm。
[比较例2]
除在透明电极层制膜前不进行预溅射以外，以与实施例5相同的方式制作带透明电极的基板。得到的透明电极层的膜厚为26nm。
[比较例3]
在制膜前，进行真空排气直至腔室的水分压为1×10-4Pa。透明电极层制膜时的水分压降低至2×10-4Pa。除此之外与比较例2相同地制作带透明电极的基板。得到的透明电极层的膜厚为26nm。但是，在比较例3中，为了使制膜前的腔室内的水分压为1×10-4所需要的时间为30小时。此外，在比较例3中，制膜形成非晶透明电极层后，在以150℃进行加热退火时，从加热开始起30分钟后，结晶化未完成，电阻率为4.4×10-4Ω·cm。
上述各实施例以及比较例的透明电极层的制膜条件、制膜后的非晶膜的特性、结晶化条件(结晶化时间以及活化能)、以及结晶化后的特性记载在表1中。
[表1]
根据表1的结果，可知结晶化所需的退火时间取决于低电阻粒的密度，非晶膜中的低电阻粒的数量越多，越能够在短时间内实现结晶化。具体而言，可知若低电阻粒密度为50个/μm2以上，则结晶化在30分钟以下完成。另外，可知此时的结晶化所需的活化能为1.3eV以下。即，可知在制膜后原始沉积的非晶透明电极层含有大量的低电阻粒的情况下，用于结晶化的活化能E较小，而能够在短时间内实现结晶化。
从实施例1与比较例1的对比可知，通过在ITO制膜前进行预溅射，低电阻粒的数量增加，结晶化速度上升。另外，从实施例2与比较例1的对比可知，通过以高功率密度制膜形成透明电极层，也能够得到与预溅射相同的效果。从实施例1以及实施例2与实施例3的对比可知，通过在进行预溅射之后，以高功率密度进行制膜，结晶加速度进一步上升。
从实施例1与实施例5的对比以及实施例3与实施例4的对比可知，通过使透明电极层制膜时的基板温度为高温，从而结晶化速度进一步上升。另一方面，从实施例1以及实施例2与比较例2的对比、以及比较例1与比较例2的对比可知，与使基板温度(制膜温度)为高温相比，以预溅射、高功率密度进行制膜能够更有效地使结晶加速度上升。另外，根据实施例1～5可知，通过透明电极层制膜前的预溅射、制膜时的功率密度增大、基板温度上升等制膜条件的组合，能够增大低电阻粒的数量，进一步缩短结晶化时间。
从比较例2与比较例3的对比可知，通过延长制膜开始前的排气时间，从而制膜开始前以及制膜时的水分压减少，结晶加速度上升。但是，在比较例3中，为了减少腔室内的水分压，制膜开始前的真空排气需要很长的时间。因此，与结晶化时间的缩短带来的生产率提高的效果相比，因制膜开始前的排气时间(制膜装置的占用时间)增加导致的生产率降低更显著，结果是使生产率恶化。
比较例2与比较例3的低电阻粒密度大致相同，在比较例3中，与实施例1～5相比，结晶化所需要的时间较长。从上述结果可知，本发明的透明电极层的结晶化时间的缩短基于与以往公知的因水分压减少带来的结晶化时间缩短不同的机理，在生产率的提高与低电阻化这两方面，均比现有技术更加优良。
[实施例6]
在两面形成有硬涂层的玻璃化转变温度为80℃的PET薄膜基板上，使用辊对辊式的溅射装置制膜形成硅氧化物层以及透明电极层。
首先，将薄膜基板投入制膜装置之后，边在制膜装置内输送薄膜边进行真空排气直至腔室的水分压为2×10-4Pa。在对腔室内进行真空排气后，在与实施例1相同的条件下形制膜厚为3nm的硅氧化物层。
使用氧化铟与氧化锡的复合氧化物烧结靶材(锡氧化物含量7.5质量％)，边将氧气以1.2sccm的流量、将氩气以400sccm的流量向腔室内供给，边在制膜辊温度(设定温度)为-20℃、腔室内压力为0.2Pa、水分压为1×10-3Pa的条件下使用MF电源以5.0W/cm2的功率密度进行180分钟的预溅射。在预溅射后，在与预溅射时相同的条件下进行溅射制膜，从而在硅氧化物层上形成ITO透明电极层。得到的透明电极层的膜厚为26nm，电阻率为6.0×10-4Ω·cm，每1μm2的低电阻粒的数量为56个。
以150℃将该透明电极层加热进行了结晶化，至结晶化完成为止所需要的时间为20分钟，结晶化后的透明电极层的电阻率为2.2×10-4Ω·cm。另外，用于结晶化的活化能为1.27eV。
从上述实施例6的结果可知，即使在氧化锡含量为8质量％以下的情况下，也能够制膜形成具有50个/μm2以上的低电阻粒的非晶透明电极层，并能够在30分钟以内的短时间内实现结晶化。

Claims (19)

1.一种带透明电极的基板，在透明薄膜基板上具备非晶透明电极层，
所述带透明电极的基板的特征在于，
所述非晶透明电极层由氧化锡含量大于8质量％且小于16质量％的非晶铟-锡复合氧化物构成，并且在施加了0.1V的偏压的情况下，具有50个/μm2以上的在加电压面的电流值为50nA以上且连续的面积为100nm2以上的区域。
2.根据权利要求1所述的带透明电极的基板，其特征在于，
所述非晶透明电极层在以150℃进行加热的情况下，结晶化所需要的时间为30分钟以下。
3.根据权利要求1或2所述的带透明电极的基板，其特征在于，
所述非晶透明电极层的用于结晶化的活化能为1.3eV以下。
4.根据权利要求1～3中任一项所述的带透明电极的基板，其特征在于，
所述非晶透明电极层被以150℃加热处理30分钟后的电阻率为1.5×10-4～3.0×10-4Ωcm。
5.根据权利要求1～4中任一项所述的带透明电极的基板，其特征在于，
所述非晶透明电极层的膜厚为10nm～35nm。
6.一种带透明电极的基板，在透明薄膜基板上具备非晶透明电极层，
所述带透明电极的基板的特征在于，
所述非晶透明电极层的膜厚为10nm～35nm，
由氧化锡含量为大于8质量％且小于16质量％的非晶铟-锡复合氧化物构成，并且，
用于结晶化的活化能为1.3eV以下。
7.一种带透明电极的基板的制造方法，用于制造权利要求1～6中任一项所述的带透明电极的基板，
所述带透明电极的基板的制造方法的特征在于，
具有透明电极层制膜工序，在所述透明电极层制膜工序中，在透明薄膜基板上通过溅射法制膜形成由非晶铟-锡复合氧化物构成的透明电极层，
在所述透明导电层制膜工序中，使用氧化锡含量大于8质量％且小于16质量％的氧化铟与氧化锡的复合氧化物靶材，制膜时的电源功率密度为2.0W/cm2以上。
8.一种带透明电极的基板的制造方法，用于制造权利要求1～6中任一项所述的带透明电极的基板，
所述带透明电极的基板的制造方法的特征在于，
具有透明电极层制膜工序，在所述透明电极层制膜工序中，在透明薄膜基板上通过溅射法制膜形成由非晶铟-锡复合氧化物构成的透明电极层，
在所述透明导电层制膜工序中，使用氧化锡含量大于8质量％且小于16质量％的氧化铟与氧化锡的复合氧化物靶材，在透明电极层制膜开始前，以2.0W/cm2以上的电源功率密度进行预溅射。
9.根据权利要求8所述的带透明电极的基板的制造方法，其特征在于，
所述预溅射时的电源功率密度为透明电极层制膜时的电源功率密度以上。
10.根据权利要求8或9所述的带透明电极的基板的制造方法，其特征在于，
透明电极层制膜时的电源功率密度为2.0W/cm2以上。
11.根据权利要求7～10中任一项所述的带透明电极的基板的制造方法，其特征在于，
在进行真空排气直至腔室内的水分压为2×10-4Pa～1×10-3Pa之后，进行所述透明电极层制膜工序。
12.根据权利要求7～11中任一项所述的带透明电极的基板的制造方法，其特征在于，
透明电极层制膜时的腔室内的水分压为3×10-4Pa～3×10-3Pa。
13.一种带透明电极的基板的制造方法，用于制造在透明薄膜基板上具备电阻率为1.5×10-4～3.0×10-4Ωcm的结晶质透明电极层的带透明电极的基板，
所述带透明电极的基板的制造方法的特征在于，
通过加热权利要求1～6中任一项所述的带透明电极的基板，将所述非晶透明电极层结晶化。
14.一种带透明电极的基板的制造方法，用于制造在透明薄膜基板上具备电阻率为1.5×10-4～3.0×10-4Ωcm的结晶质透明电极层的带透明电极的基板，
所述带透明电极的基板的制造方法的特征在于，
通过加热借助权利要求7～12中任一项所述的方法得到的带透明电极的基板，将所述非晶透明电极层结晶化。
15.一种带透明电极的基板的制造方法，用于制造在透明薄膜基板上具备非晶透明电极层的带透明电极的基板，
所述带透明电极的基板的制造方法的特征在于，
具有透明电极层制膜工序，在所述透明电极层制膜工序中，在透明薄膜基板上通过溅射法而制膜形成由非晶铟-锡复合氧化物构成的透明电极层，
在所述透明导电层制膜工序中，使用氧化锡含量大于8质量％且小于16质量％的氧化铟与氧化锡的复合氧化物靶材，在透明电极层制膜开始前，以2.0W/cm2以上的电源功率密度进行预溅射，透明电极层制膜时的电源功率密度为2.0W/cm2以上。
16.一种带透明电极的基板，在透明薄膜基板上具备非晶透明电极层，
所述带透明电极的基板的特征在于，
所述非晶透明电极层由氧化锡含量为6.5质量％～8质量％的非晶铟-锡复合氧化物构成，并且在施加了0.1V的偏压的情况下，具有50个/μm2以上的在加电压面的电流值为50nA以上且连续的面积为100nm2以上的区域。
17.根据权利要求16所述的带透明电极的基板，其特征在于，
所述非晶透明电极层在以150℃进行加热的情况下，结晶化所需要的时间为30分钟以下。
18.根据权利要求16或17所述的带透明电极的基板，其特征在于，
所述非晶透明电极层的用于结晶化的活化能为1.3eV以下。
19.根据权利要求16～18中任一项所述的带透明电极的基板，其特征在于，
所述非晶透明电极层被以150℃加热处理30分钟后的电阻率为1.5×10-4～3.0×10-4Ωcm。
CN201380066868.5A 2012-12-19 2013-12-18 带透明电极的基板及其制造方法 Active CN104871258B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-277453 2012-12-19
JP2012277453 2012-12-19
PCT/JP2013/083905 WO2014098131A1 (ja) 2012-12-19 2013-12-18 透明電極付き基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN104871258A true CN104871258A (zh) 2015-08-26
CN104871258B CN104871258B (zh) 2017-05-17

Family

ID=50978451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380066868.5A Active CN104871258B (zh) 2012-12-19 2013-12-18 带透明电极的基板及其制造方法

Country Status (5)

Country Link
US (2) US9903015B2 (zh)
JP (1) JP6270738B2 (zh)
CN (1) CN104871258B (zh)
TW (1) TWI601163B (zh)
WO (1) WO2014098131A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109642307A (zh) * 2016-09-12 2019-04-16 株式会社爱发科 带透明导电膜的基板的制造方法、带透明导电膜的基板的制造装置及带透明导电膜的基板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI549030B (zh) * 2014-10-20 2016-09-11 Far Eastern New Century Corp Conductive transparent laminates, patterned conductive transparent laminates and touch panels
CN104714698A (zh) * 2015-04-09 2015-06-17 合肥鑫晟光电科技有限公司 触摸基板及其制作方法、触摸显示面板
US10133428B2 (en) * 2015-05-29 2018-11-20 Samsung Display Co., Ltd. Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part
JP6464042B2 (ja) * 2015-06-23 2019-02-06 株式会社カネカ 透明電極付き基板およびその製造方法
JP7247546B2 (ja) * 2018-11-26 2023-03-29 日新電機株式会社 薄膜トランジスタの製造方法
CN113225900B (zh) * 2021-04-30 2021-11-23 深圳市启新智能电子集团有限公司 一种散热的复合线路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08180748A (ja) * 1994-12-21 1996-07-12 Sumitomo Bakelite Co Ltd 透明電極
CN102024507A (zh) * 2009-09-15 2011-04-20 迎辉科技股份有限公司 具有结晶的透明导电薄膜
CN102448717A (zh) * 2009-06-03 2012-05-09 东洋纺织株式会社 透明导电性层叠膜
JP2012134085A (ja) * 2010-12-24 2012-07-12 Nitto Denko Corp 透明導電性フィルムおよびその製造方法
TW201238765A (en) * 2011-02-02 2012-10-01 Toyo Boseki A laminate

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3427430B2 (ja) 1993-07-14 2003-07-14 旭硝子株式会社 エレクトロクロミック調光体の製造方法およびスパッタリング装置
JP3689524B2 (ja) * 1996-03-22 2005-08-31 キヤノン株式会社 酸化アルミニウム膜及びその形成方法
JP2000238178A (ja) * 1999-02-24 2000-09-05 Teijin Ltd 透明導電積層体
JP2002042582A (ja) * 2000-07-25 2002-02-08 Nippon Sheet Glass Co Ltd 透明導電膜付き基板の製造方法、及び該製造方法により製造された透明導電膜付き基板、並びに該基板を用いたタッチパネル
WO2006019019A1 (ja) * 2004-08-17 2006-02-23 Toray Industries, Inc. タッチパネル用複合透明導電性基材およびタッチパネル
JP4043044B2 (ja) * 2006-03-31 2008-02-06 三井金属鉱業株式会社 酸化インジウム系透明導電膜及びその製造方法
KR20090127357A (ko) * 2007-03-30 2009-12-10 미츠이 긴조쿠 고교 가부시키가이샤 산화인듐계 투명 도전막의 제조 방법
JP5099893B2 (ja) * 2007-10-22 2012-12-19 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
JP5374998B2 (ja) 2008-09-26 2013-12-25 東洋紡株式会社 透明導電性フィルムの製造方法
US9096921B2 (en) * 2008-09-26 2015-08-04 Toyo Boseki Kabushiki Kaisha Transparent conductive film and touch panel
JP5375536B2 (ja) 2008-12-26 2013-12-25 住友金属鉱山株式会社 静電容量式タッチパネルとその製造方法及び該タッチパネルを備えた液晶表示装置
JP5492479B2 (ja) 2009-07-10 2014-05-14 ジオマテック株式会社 透明導電膜の製造方法
JP4844692B2 (ja) * 2009-10-19 2011-12-28 東洋紡績株式会社 透明導電性積層フィルム
JP5122670B2 (ja) 2010-11-05 2013-01-16 日東電工株式会社 透明導電性フィルムの製造方法
JP5101719B2 (ja) 2010-11-05 2012-12-19 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
WO2012074059A1 (ja) * 2010-12-02 2012-06-07 日東電工株式会社 透明導電性フィルムおよびタッチパネル
JP2012223904A (ja) * 2011-04-15 2012-11-15 Nitto Denko Corp 粘着剤層付き透明樹脂フィルム、積層フィルムおよびタッチパネル
JPWO2013081106A1 (ja) 2011-11-30 2015-04-27 東洋紡株式会社 透明導電性フィルム
WO2013118693A1 (ja) 2012-02-10 2013-08-15 東洋紡株式会社 透明導電性フィルム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08180748A (ja) * 1994-12-21 1996-07-12 Sumitomo Bakelite Co Ltd 透明電極
CN102448717A (zh) * 2009-06-03 2012-05-09 东洋纺织株式会社 透明导电性层叠膜
CN102024507A (zh) * 2009-09-15 2011-04-20 迎辉科技股份有限公司 具有结晶的透明导电薄膜
JP2012134085A (ja) * 2010-12-24 2012-07-12 Nitto Denko Corp 透明導電性フィルムおよびその製造方法
TW201238765A (en) * 2011-02-02 2012-10-01 Toyo Boseki A laminate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109642307A (zh) * 2016-09-12 2019-04-16 株式会社爱发科 带透明导电膜的基板的制造方法、带透明导电膜的基板的制造装置及带透明导电膜的基板
CN109642307B (zh) * 2016-09-12 2020-04-10 株式会社爱发科 带透明导电膜的基板的制造方法、带透明导电膜的基板的制造装置及带透明导电膜的基板

Also Published As

Publication number Publication date
US10662521B2 (en) 2020-05-26
JP6270738B2 (ja) 2018-01-31
WO2014098131A1 (ja) 2014-06-26
US20150345009A1 (en) 2015-12-03
US20180187300A1 (en) 2018-07-05
TW201447926A (zh) 2014-12-16
TWI601163B (zh) 2017-10-01
JPWO2014098131A1 (ja) 2017-01-12
US9903015B2 (en) 2018-02-27
CN104871258B (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
CN104871258A (zh) 带透明电极的基板及其制造方法
TWI607099B (zh) Transparent conductive film and its manufacturing method
JP5395994B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP3785109B2 (ja) 透明導電積層体の製造方法
CN105830173B (zh) 带有透明电极的基板及其制造方法
TW201530238A (zh) 導電性積層體、附有圖案配線之透明導電性積層體及光學裝置
CN101866708B (zh) 高透过率柔性透明导电薄膜及其制备方法
CN104603320B (zh) 带透明电极的基板的制造方法、以及带透明电极的基板
CN102934175B (zh) 氧化锌系透明导电膜及其制造方法和用途
JP4861707B2 (ja) 透明導電積層体
WO2004065656A1 (ja) Ｉｔｏ薄膜、その成膜方法、透明導電性フィルム及びタッチパネル
JP4687733B2 (ja) 透明電極、透明導電性基板および透明タッチパネル
Kondratiev et al. Low temperature sol-gel technique for processing Al-doped zinc oxide films
CN105874545A (zh) 透明导电膜的制造方法
JP2004149884A (ja) Ｉｔｏ透明導電薄膜の成膜方法とｉｔｏ透明導電薄膜、透明導電性フィルム及びタッチパネル
CN107109639B (zh) 带透明电极的基板及带透明电极的基板的制造方法
TW201342400A (zh) 透明導電性薄膜
JP2002170430A (ja) 導電膜付き基体およびその製造方法
CN102486694B (zh) 触摸面板传感器
JP2013253325A (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
Chen et al. Effects of varying nitride concentration in Ar: N2 sputtering of indium-tin-oxide film for use as electrode in resistance switching device
TW201326443A (zh) 透明導電膜及其製造方法
Jung et al. High Temperature Durability Amorphous ITO: Yb Films Deposited by Magnetron Co-Sputtering

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant