TWI597847B - 高壓半導體裝置 - Google Patents

高壓半導體裝置 Download PDF

Info

Publication number
TWI597847B
TWI597847B TW105128604A TW105128604A TWI597847B TW I597847 B TWI597847 B TW I597847B TW 105128604 A TW105128604 A TW 105128604A TW 105128604 A TW105128604 A TW 105128604A TW I597847 B TWI597847 B TW I597847B
Authority
TW
Taiwan
Prior art keywords
metal
semiconductor device
high voltage
voltage semiconductor
metal barrier
Prior art date
Application number
TW105128604A
Other languages
English (en)
Other versions
TW201813103A (zh
Inventor
布 蘇
陳柏安
克 維
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW105128604A priority Critical patent/TWI597847B/zh
Priority to CN201710004486.XA priority patent/CN107799595B/zh
Application granted granted Critical
Publication of TWI597847B publication Critical patent/TWI597847B/zh
Publication of TW201813103A publication Critical patent/TW201813103A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

高壓半導體裝置
本發明係有關於半導體裝置，且特別係有關於高壓半導體裝置。
高壓半導體裝置技術適用於高電壓與高功率的積體電路領域。傳統高壓半導體裝置，例如垂直式擴散金氧半導體(vertically diffused metal oxide semiconductor，VDMOS)電晶體及水平擴散金氧半導體(LDMOS)電晶體，主要用於18V以上的元件應用領域。高壓半導體裝置技術的優點在於符合成本效益，且易相容於其它製程，已廣泛應用於顯示器驅動IC元件、電源供應器、電力管理、通訊、車用電子或工業控制等領域中。
在傳統的高壓半導體裝置中，隔離結構(例如為場氧化層)會直接曝露在保護層或模塑料下，形成上述材料的過程中可能產生裂縫，而使得游離電荷(mobile charge)會滲透至場氧化層上，造成崩潰電壓下降且使得漏電的機率上升。
因此，有必要尋求一種新的高壓半導體裝置結構以解決上述的問題。
本揭露的一些實施例係關於高壓半導體裝置，其包含基底，源極區及汲極區各別設置於基底內，且被隔離結構 隔開，第一金屬層設置於基底上，包含：第一金屬層主體部與源極區及汲極區各自電性連接，以及複數個第一金屬阻擋塊，設置在隔離結構的正上方，第二金屬層設置於第一金屬層上，包含：第二金屬層主體部與源極區及汲極區各自電性連接，以及複數個第二金屬阻擋塊設置在隔離結構的正上方，其中每一個第一金屬阻擋塊與對應的第二金屬阻擋塊之間具有重疊部分，以及導通孔設置於第一金屬層與第二金屬層間，其中導通孔設置於第一金屬阻擋塊與第二金屬阻擋塊間的重疊部分。
100‧‧‧基底
102‧‧‧第一井區
104‧‧‧第二井區
106‧‧‧第一摻雜區
108‧‧‧第二摻雜區
110‧‧‧第三摻雜區
112‧‧‧第四摻雜區
114、116、118‧‧‧隔離結構
120‧‧‧閘極結構
120a‧‧‧閘極介電層
120b‧‧‧閘極電極
122‧‧‧絕緣側壁層
124‧‧‧接觸窗
126‧‧‧介電層
130‧‧‧第一金屬層
132‧‧‧第一金屬主體部
134‧‧‧第一金屬阻擋塊
140‧‧‧第二金屬層
142‧‧‧第二金屬主體部
144‧‧‧第二金屬阻擋塊
150、152、154‧‧‧導通孔
160‧‧‧金屬層間介電層
170‧‧‧第一高壓井區
180‧‧‧第二高壓井區
190‧‧‧多晶矽層
200、300、400‧‧‧高壓半導體裝置
A、B‧‧‧重疊部分
D、D1、D2、D3、D4‧‧‧長度
為讓本發明之特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。
第1圖係高壓半導體裝置的剖面圖。
第2圖係根據本發明的一些實施例之高壓半導體裝置的剖面圖。
第3圖係根據本發明的一些實施例之高壓半導體裝置的剖面圖。
第4A-4D圖係根據本發明的一些實施例之第一金屬阻擋塊、第二金屬阻擋塊與導通孔的布局之剖面圖。
以下針對本揭露之高壓半導體裝置及其製造方法作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本揭露之不同樣態。以下所述特定的元件及排列方式儘為簡單描述本揭露。當然，這些僅用以舉例而非用以限定本揭露之範圍。此外，在不同實施例中可能使用重複的 標號或標示。這些重複僅為了簡單清楚地敘述本揭露，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，例如，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。
必需了解的是，特別描述之圖示之元件可以此技術人士所熟知之各種形式存在。此外，當某層在其它層或基板「上」時，有可能是指「直接」在其它層或基板上，或指某層在其它層或基板之間夾設其它層。
此外，實施例中可能使用相對性的用語，例如「較低」、「下方」或「底部」及「較高」、「上方」或「頂部」，以描述圖示的一個元件對於另一元件的相對關係。能理解的是，如果將圖示的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。
在此，「約」、「大約」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內。在此給定的數量為大約的數量，意即在沒有特定說明的情況下，仍可隱含「約」、「大約」之含義。
本發明係揭露高壓半導體裝置之實施例，且上述實施例可被包含於例如微處理器、記憶元件及/或其他元件之積體電路(IC)中。上述積體電路(IC)也可包含不同的被動和主動微電子元件，例如薄膜電阻器(thin-film resistor)、其他類型電容器(例如金屬-絕緣體-金屬電容(metal-insulator-metal capacitor,MIMCAP))、電感、二極體、金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor field-effect transistors,MOSFETs)、互補式MOS電晶體、雙載子接面電晶體(BJTs)、橫向擴散型MOS電晶體(LDMOS)、高功率MOS電晶體或其他類型的電晶體。在本發明所屬技術領域中具有通常知識者可以了解也可將高壓半導體裝置使用於其他類型的半導體元件。
參見第1圖，第1圖係高壓半導體裝置200的剖面圖。首先提供基底100。基底100可為半導體基板，例如矽基板。此外，上述半導體基板亦可為元素半導體，包括鍺(germanium)；化合物半導體，包括碳化矽(silicon carbide)、砷化鎵(gallium arsenide)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)；合金半導體，包括矽鍺合金(SiGe)、磷砷鎵合金(GaAsP)、砷鋁銦合金(AlInAs)、砷鋁鎵合金(AlGaAs)、砷銦鎵合金(GaInAs)、磷銦鎵合金(GaInP)及/或磷砷銦鎵合金(GaInAsP)或上述材料之組合。此外，基底100也可以是絕緣層上覆半導體(semiconductor on insulator)。此外，基底100也可包含磊晶層(未繪示)。此磊晶層可包含矽、鍺、矽與鍺、III-V族化合物或上述之組合。此磊晶層可藉由磊晶成長(epitaxial growth)製程形成，例如金屬有機物化學氣相沉積法(metal-organic chemical vapor deposition,MOCVD)、金屬有機物化學氣相磊晶法(metal-organic vapor phase epitaxy,MOVPE)、電漿增強型化學氣相沉積法(plasma-enhanced chemical vapor deposition,PECVD)、遙控電漿化學氣相沉積法 (remote plasma chemical vapor deposition,RP-CVD)、分子束磊晶法(molecular beam epitaxy,MBE)、氫化物氣相磊晶法(hydride vapor phase Epitaxy,HVPE)、液相磊晶法(liquid phase epitaxy,LPE)、氯化物氣相磊晶法(chloride vapor phase epitaxy,Cl-VPE)或類似的方法形成。
此外，如第1圖所示，基底100亦包含隔離結構114、116、118形成於其中。隔離結構114、116、118可用區域氧化法(local Oxidation of Silicon,LOCOS)而形成。
如第1圖所示，高壓半導體裝置200包含閘極結構120。閘極結構120設置於基底100上，且一部分的閘極結構120延伸至隔離結構116的上方。
閘極結構120包含閘極介電層120a以及設置於其上的閘極電極120b。可先依序毯覆性沈積一介電材料層(用以形成閘極介電層120a)及位於其上之導電材料層(用以形成閘極電極120b)於基底100上，再藉由微影製程與蝕刻製程將介電材料層及導電材料層分別圖案化以形成閘極介電層120a及閘極電極120b。
上述介電材料層之材料(亦即閘極介電層120a之材料)可為氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料、或其它任何適合之介電材料、或上述之組合。此高介電常數(high-k)介電材料之材料可為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、鋯矽酸鹽、鋯鋁酸鹽。例如，此高介電常數(high-k)介電材料可為LaO、AlO、ZrO、 TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfO2、HfO3、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO3(BST)、Al2O3、其它適當材料之其它高介電常數介電材料、或上述組合。此介電材料層可藉由前述化學氣相沉積法(CVD)或旋轉塗佈法形成。
前述導電材料層之材料(亦即閘極電極120b之材料)可為非晶矽、多晶矽、一或多種金屬、金屬氮化物、導電金屬氧化物、或上述之組合。上述金屬可包含但不限於鉬(molybdenum)、鎢(tungsten)、鈦(titanium)、鉭(tantalum)、鉑(platinum)或鉿(hafnium)。上述金屬氮化物可包括但不限於氮化鉬(molybdenum nitride)、氮化鎢(tungsten nitride)、氮化鈦(titanium nitride)以及氮化鉭(tantalum nitride)。上述導電金屬氧化物可包含但不限於釕金屬氧化物(ruthenium oxide)以及銦錫金屬氧化物(indium tin oxide)。此導電材料層之材料可藉由前述之化學氣相沉積法(chemical vapor deposition,CVD)、濺鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沈積方式形成，可用低壓化學氣相沈積法(low pressure chemical vapor deposition,LPCVD)在525~650℃之間沈積而製得非晶矽導電材料層或多晶矽導電材料層，其厚度範圍可為約1000Å至約10000Å。閘極電極120b可為多晶矽層。
此外，高壓半導體裝置200亦包含絕緣側壁層122設置於閘極結構120的兩側側壁。可以低壓化學氣相沉積(LPCVD)或電漿增強型化學氣相沉積在350~850℃下沈積一層厚度約200~2000Å的絕緣層，例如氧化矽或氮化矽；又，若是 製作複合式(composite)側壁層，則可沈積一層以上的絕緣層。沈積完畢後，使用SF6、CF4、CHF3、或C2F6當作蝕刻源，以反應性離子蝕刻程序進行非等向性的蝕刻，便可在閘極結構120的側壁形成絕緣側壁層122。
如第1圖所示，高壓半導體裝置200亦包含第一井區102、第二井區104，第一井區102與第二井區104設置於隔離結構116的兩側。其中，第一井區102具有第一導電型態，第二井區104具有不同於第一導電型態的第二導電型態。第一導電型態可為P型，第二導電型態可為N型，第一井區102可摻雜例如硼(B)、鋁(Al)、鎵(Ga)、銦(In)或上述組合，摻雜濃度可例如為1015cm3-1017cm3，第二井區104可摻雜例如磷，摻雜濃度可例如為1015cm3-1017cm3。高壓半導體裝置200包含第一高壓井區170及第二高壓井區180，第一高壓井區170具有第二導電型態，第二高壓井區180具有第一導電型態，其中第一高壓井區170的摻雜濃度可例如為1014cm3-1017cm3，第二高壓井區180的摻雜濃度可例如為1014cm3-1017cm3。
如第1圖所示，高壓半導體裝置200包含第一摻雜區106、第二摻雜區108、第三摻雜區110及第四摻雜區112設置於基底100內。第一摻雜區106、第二摻雜區108位於隔離結構114與隔離結構116之間，亦位於隔離結構114與閘極結構120之間。且位於第一井區102內。其中，第一摻雜區106具有第一導電型態，第二摻雜區108具有第二導電型態，第一摻雜區106與第二摻雜區108的摻雜濃度可例如為1018/cm3-1020/cm3，第一摻雜區106與第二摻雜區108可作為高壓半導體裝置200的源極 區。第三摻雜區110設置於隔離結構116與隔離結構118之間，且位於第二井區104內，第三摻雜區110具有第二導電型態，第三摻雜區110的摻雜濃度可例如為1018/cm3-1020/cm3，第三摻雜區110可作為高壓半導體裝置200的汲極區。第四摻雜區112設置在隔離結構114之相對於第一摻雜區106的另一側，第四摻雜區112具有第一導電型態，第四摻雜區112的摻雜濃度可例如為1018/cm3-1020/cm3。
如第1圖所示，高壓半導體裝置200包含設置在基底100上的介電層126。介電層126可包含由多個介電材料形成的多層結構，如氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃(phosphosilicate glass,PSG)、硼磷矽玻璃(borophosphosilicate glass,BPSG)、低介電常數(low-k)介電材料或其他適合的介電材料。低介電常數介電材料包含氟化石英玻璃(fluorinated silica glass,FSG)、碳摻雜氧化矽(carbon doped silicon oxide)、無定形氟化碳(amorphous fluorinated carbon)、聚對二甲苯(parylene)、對苯並環丁烯(bis-benzocyclobutenes,BCB)、聚亞醯胺(polyimide)，但並不限於此。
如第1圖所示，高壓半導體裝置200包含設置在基底100上的接觸窗124，其設置於介電層126內，且接觸窗124電性連接至第一摻雜區106、第二摻雜區108、第三摻雜區110及第四摻雜區112。接觸窗124的材料包含導電材料，例如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、氮化鉭(TaN)、矽化鎳(NiSi)、矽化鈷(CoSi)、碳化鉭(TaC)、矽氮化鉭(TaSiN)、碳氮化鉭(TaCN)、鋁化鈦(TiAl)，鋁氮化鈦(TiAlN)、其他適合 的導電材料或前述之組合。
此外，如第1圖所示，高壓半導體裝置200包含第一金屬層130、第二金屬層140、導通孔150設置於位於介電層126上的金屬層間介電層(inter-metal dielectric,IMD)160內。
如第1圖所示，第一金屬層130包含第一金屬層主體部132及複數個第一金屬阻擋塊134，第一金屬層主體部132藉由接觸窗124各自與第一摻雜區106、第二摻雜區108、第三摻雜區110及第四摻雜區112電性連接，亦即，第一金屬層主體部132各自與源極區和汲極區電性連接。這些第一金屬阻擋塊134設置在隔離結構116的正上方。第二金屬層140設置於第一金屬層上，其包含第二金屬層主體部142及複數個第二金屬阻擋塊144，第二金屬層主體部142藉由導通孔150、第一金屬層主體部132及接觸窗124與第一摻雜區106、第二摻雜區108、第三摻雜區110及第四摻雜區112各自電性連接，亦即，第二金屬層主體部142與源極區和汲極區各自電性連接。這些第二金屬阻擋塊144設置在隔離結構116和第一金屬阻擋塊134的正上方。
第一金屬層130、第二金屬層140、導通孔150的材料可與接觸窗124相同，金屬層間介電層160的材料可與介電層126相同。
如第1圖所示，每一個第一金屬阻擋塊134與對應的第二金屬阻擋塊144之間具有重疊部分A，該重疊部分A的寬度並無特別限制。
第一金屬阻擋塊134與第二金屬阻擋塊144的設置 可減低游離電子滲透至隔離結構116的機率，藉此防止高壓半導體裝置200的崩潰電壓下降。
參閱第2圖，第2圖係根據本發明的一些實施例之高壓半導體裝置300的剖面圖。第2圖所示的高壓半導體裝置300與第1圖所示的高壓半導體裝置200的不同處在於：高壓半導體裝置300更包含導通孔152。在一些實施例，導通孔152設置於第一金屬阻擋塊134與第二金屬阻擋塊144間的重疊部分A之中。如第2圖所示，導通孔152設置於隔離結構116的正上方，第一金屬阻擋塊134藉由導通孔152與第二金屬阻擋塊144連接。導通孔152的材料可與導通孔150相同，並且可在同一步驟形成導通孔152及導通孔150。第一金屬阻擋塊134及第二金屬阻擋塊144並未和第一摻雜區106、第二摻雜區108、第三摻雜區110、第四摻雜區112電性連接。
設置在隔離結構116正上方，且位於第一金屬阻擋塊134與第二金屬阻擋塊144間的導通孔152可進一步限制游離電子遷移的路徑，來降低游離電子滲透至隔離結構116的機率。在未設置第一金屬阻擋塊134、第二金屬阻擋塊144和導通孔152的情況下，特別是在高溫(例如溫度大於150℃)的環境時，電子具有較大的動能而更容易滲透至隔離結構116，使得高壓半導體裝置的崩潰電壓降低，並且造成漏電。而第2圖所示的高壓半導體裝置300相較於第1圖所示的高壓半導體裝置200多了導通孔152設置在第一金屬阻擋塊134與第二金屬阻擋塊144之間，此導通孔152的作用與第一金屬阻擋塊134和第二金屬阻擋塊144相同，其係用來作為阻斷游離電子遷移的手 段。在第1圖所示的高壓半導體裝置200，游離電子可以在第一金屬阻擋塊134與第二金屬阻擋塊144之間的區域遷移，例如，游離電子可從最左邊的第二金屬阻擋塊144處遷移到最右邊的第一金屬阻擋塊134處。而第2圖所示的高壓半導體裝置300所設置的導通孔152截斷了上述遷移路徑的可能性，亦即，游離電子遷移僅能從相鄰的兩個第二金屬阻擋塊144間遷移到對應的相鄰的兩個第一金屬阻擋塊134間。藉由導通孔152的設置，游離電子的遷移路徑受到更多的限制。
在一些實施例，如第1圖所示的高壓半導體裝置200的崩潰電壓約為789V，而如第2圖所示的高壓半導體裝置300的崩潰電壓約為745V。雖然如第2圖所示的高壓半導體裝置300的崩潰電壓略低於第1圖所示的高壓半導體裝置200，但如第2圖所示的高壓半導體裝置300更能防止游離電子滲透至隔離結構116上，而減低崩潰電壓下降和漏電的機率。在高溫(例如溫度大於150℃)的環境時，游離電子的動能較高，此情況下，如第2圖所示的高壓半導體裝置300之游離電子滲透至隔離結構116的機率會更明顯地低於如第1圖所示的高壓半導體裝置200，因此更能防止漏電流發生。
參閱第3圖，第3圖係根據本發明的一些實施例之高壓半導體裝置400的剖面圖。在一些實施例，高壓半導體裝置400更包含多晶矽層190及導通孔154，多晶矽層190的作用和第一金屬阻擋塊134及第二金屬阻擋塊144類似，用以產生更多的堆疊來限制游離電子的遷移路徑。多晶矽層190位於第一金屬阻擋塊134與隔離結構116之間，且位於隔離結構116的正上 方。此外，導通孔154設置於多晶矽層190與第一金屬阻擋塊134間的重疊部分B。在一些實施例，重疊部分A與重疊部分B可以重疊。在一些實施例，重疊部分A與重疊部分B並未重疊。如第3圖所示，導通孔154的作用與導通孔152相同，其係用來作為阻斷游離電子遷移的手段，導通孔154的材料可與接觸窗124相同，並且可在同一步驟形成導通孔154及接觸窗124。相較於第2圖所示的高壓半導體裝置300，可以更進一步限制游離電子的遷移路徑，因此，在高溫的環境時，更能防止漏電流發生。
參閱第4A-4D圖，第4A-4D圖係根據本發明的一些實施例之第一金屬阻擋塊134、第二金屬阻擋塊144與導通孔152的布局之剖面圖。在一些實施例，如第4A圖所示，每一個第一金屬阻擋塊134的長度D與每一個第二金屬阻擋塊144的長度D相同，且每一個第一金屬阻擋塊134與對應的第二金屬阻擋塊144在基底100上的投影完全重疊。在一些實施例，如第4B圖所示，每一個第一金屬阻擋塊134的長度D與每一個第二金屬阻擋塊144的長度D相同，且每一個第一金屬阻擋塊134與對應的第二金屬阻擋塊144在基底100上的投影未完全重疊，亦即，一部分的第一金屬阻擋塊134與一部分的第二金屬阻擋塊144在基底100上的投影重疊，而導通孔152設置在此重疊部分之中。在一些實施例，如第4C圖所示，這些第一金屬阻擋塊134具有第一長度D1及不同於第一長度D1的第二長度D2，這些第二金屬阻擋塊144具有第一長度D1及第二長度D2，且第一金屬阻擋塊134與相應的第二金屬阻擋塊144的長度相同，例如相對應的第一金屬阻擋塊134和第二金屬阻擋塊144皆為第一長度 D1或皆為第二長度D2。在一些實施例，如第4D圖所示，這些第一金屬阻擋塊134具有第一長度D1、第二長度D2、第三長度D3及第四長度D4，這些第二金屬阻擋塊144具有第一長度D1、第二長度D2、第三長度D3及第四長度D4，且第一金屬阻擋塊134與相應的第二金屬阻擋塊144的長度相同。在此實施例，第一長度D1、第二長度D2、第三長度D3及第四長度D4之間的關係可為線性遞減，例如第一長度D1>第二長度D2>第三長度D3>第四長度D4。在一些實施例，第一長度D1、第二長度D2、第三長度D3及第四長度D4之間的關係可為線性遞增，例如第一長度D1<第二長度D2<第三長度D3<第四長度D4。
雖然在本發明的實施例僅揭示高壓半導體裝置包含第一金屬層及第二金屬層，但在其他實施例，高壓半導體裝置更包含第三金屬層、第四金屬層或更多的金屬層，本發明並不以此為限。此外，第一金屬阻擋塊的長度與對應的第二金屬阻擋塊的長度可相同，亦可不同，本發明並不以此為限。
雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露使用。因此，本揭露之保護範圍 包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。
100‧‧‧基底
102‧‧‧第一井區
104‧‧‧第二井區
106‧‧‧第一摻雜區
108‧‧‧第二摻雜區
110‧‧‧第三摻雜區
112‧‧‧第四摻雜區
114、116、118‧‧‧隔離結構
120‧‧‧閘極結構
120a‧‧‧閘極介電層
120b‧‧‧閘極電極
122‧‧‧絕緣側壁層
124‧‧‧接觸窗
126‧‧‧介電層
130‧‧‧第一金屬層
132‧‧‧第一金屬主體部
134‧‧‧第一金屬阻擋塊
140‧‧‧第二金屬層
142‧‧‧第二金屬主體部
144‧‧‧第二金屬阻擋塊
150、152‧‧‧導通孔
160‧‧‧金屬層間介電層
170‧‧‧第一高壓井區
180‧‧‧第二高壓井區
300‧‧‧高壓半導體裝置
A‧‧‧重疊部分

Claims (12)

  1. 一種高壓半導體裝置，包括：一基底；一源極區及一汲極區，設置於該基底內，且被一隔離結構隔開；一閘極結構，設置於該基底上，其中該閘極結構延伸至該隔離結構上；一第一金屬層，設置於該基底上，包括：第一金屬層主體部，與該源極區及該汲極區各自電性連接；以及複數個第一金屬阻擋塊，設置在該隔離結構的正上方，且電性絕緣於該閘極結構；一第二金屬層，設置於該第一金屬層上，包括：第二金屬層主體部，與該源極區及該汲極區各自電性連接；以及複數個第二金屬阻擋塊，設置在該隔離結構的正上方，其中每一個該第一金屬阻擋塊與對應的該第二金屬阻擋塊之間具有一第一重疊部分；以及一第一導通孔，設置於該些第一金屬層與該些第二金屬層間，其中該第一導通孔設置於該第一金屬阻擋塊與該第二金屬阻擋塊間的該第一重疊部分。
  2. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第一導通孔設置在該隔離結構的正上方。
  3. 如申請專利範圍第1項所述之高壓半導體裝置，其中每一個 該第一金屬阻擋塊的長度相同，每一個該第二金屬阻擋塊的長度相同。
  4. 如申請專利範圍第1項所述之高壓半導體裝置，其中該些第一金屬阻擋塊具有一第一長度及一不同於該第一長度的第二長度。
  5. 如申請專利範圍第4項所述之高壓半導體裝置，其中該些第二金屬阻擋塊具有該第一長度及該第二長度，且每一個該第一金屬阻擋塊與對應的該第二金屬阻擋塊的長度相同。
  6. 如申請專利範圍第1項所述之高壓半導體裝置，其中每一個該第一金屬阻擋塊與對應的該第二金屬阻擋塊完全重疊。
  7. 如申請專利範圍第1項所述之高壓半導體裝置，其中每一個該第一金屬阻擋塊與對應的該第二金屬阻擋塊未完全重疊。
  8. 如申請專利範圍第1項所述之高壓半導體裝置，其中每一個該第一金屬阻擋塊的長度不同，且該些第一金屬阻擋塊的長度呈線性遞減或遞增。
  9. 如申請專利範圍第1項所述之高壓半導體裝置，更包括：一多晶矽層，設置於該些第一金屬阻擋塊與該隔離結構之間，該多晶矽層具有複數個部分，每一個該多晶矽層的該部分與對應的該第一金屬阻擋塊之間具有一第二重疊部分；以及一第二導通孔，設置於該些第一金屬層與該多晶矽層間，其中該第二導通孔設置於該第一金屬阻擋塊與該多晶矽層間的該第二重疊部分。
  10. 如申請專利範圍第1項所述之高壓半導體裝置，其中該些第一金屬阻擋塊與該些第二金屬阻擋塊，設置於該隔離結構之正中央上方。
  11. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第一導通孔為複數個，且每一個該第一導通孔個別設置於每一個該第一金屬阻擋塊與對應的該第二金屬阻擋塊之間。
  12. 如申請專利範圍第1項所述之高壓半導體裝置，其中該些第一金屬阻擋塊未延伸至該閘極結構上方，且相鄰的兩個該第一金屬阻擋塊互相電性隔離。
TW105128604A 2016-09-05 2016-09-05 高壓半導體裝置 TWI597847B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105128604A TWI597847B (zh) 2016-09-05 2016-09-05 高壓半導體裝置
CN201710004486.XA CN107799595B (zh) 2016-09-05 2017-01-04 高压半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105128604A TWI597847B (zh) 2016-09-05 2016-09-05 高壓半導體裝置

Publications (2)

Publication Number Publication Date
TWI597847B true TWI597847B (zh) 2017-09-01
TW201813103A TW201813103A (zh) 2018-04-01

Family

ID=60719554

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128604A TWI597847B (zh) 2016-09-05 2016-09-05 高壓半導體裝置

Country Status (2)

Country Link
CN (1) CN107799595B (zh)
TW (1) TWI597847B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI693686B (zh) * 2018-08-09 2020-05-11 新唐科技股份有限公司 半導體封裝結構及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201017881A (en) * 2008-10-27 2010-05-01 Vanguard Int Semiconduct Corp Lateral double-diffused metal oxide semiconductor
TW201236081A (en) * 2010-11-03 2012-09-01 O2Micro Inc Methods for fabricating high voltage transistor and the semiconductor device
TW201240085A (en) * 2011-03-24 2012-10-01 Macronix Int Co Ltd Ultra-high voltage n-type-metal-oxide-semiconductor (UHV NMOS) device and methods of manufacturing the same
TW201606985A (zh) * 2014-08-07 2016-02-16 旺宏電子股份有限公司 包括高電壓二極體之半導體裝置
US20160149007A1 (en) * 2014-11-25 2016-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154748A (ja) * 1997-08-04 1999-02-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2007017803A2 (en) * 2005-08-10 2007-02-15 Nxp B.V. Ldmos transistor
JP5703105B2 (ja) * 2011-04-15 2015-04-15 株式会社東芝 半導体装置及びその製造方法
JP5714413B2 (ja) * 2011-05-23 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201017881A (en) * 2008-10-27 2010-05-01 Vanguard Int Semiconduct Corp Lateral double-diffused metal oxide semiconductor
TW201236081A (en) * 2010-11-03 2012-09-01 O2Micro Inc Methods for fabricating high voltage transistor and the semiconductor device
TW201240085A (en) * 2011-03-24 2012-10-01 Macronix Int Co Ltd Ultra-high voltage n-type-metal-oxide-semiconductor (UHV NMOS) device and methods of manufacturing the same
TW201606985A (zh) * 2014-08-07 2016-02-16 旺宏電子股份有限公司 包括高電壓二極體之半導體裝置
US20160149007A1 (en) * 2014-11-25 2016-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design

Also Published As

Publication number Publication date
CN107799595B (zh) 2020-05-26
CN107799595A (zh) 2018-03-13
TW201813103A (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
US11152306B2 (en) Dielectric film for semiconductor fabrication
KR20160021007A (ko) 트랜지스터, 집적 회로 및 그 제조 방법
US11532717B2 (en) Forming metal contacts on metal gates
US11637099B2 (en) Forming ESD devices using multi-gate compatible processes
TWI683437B (zh) 高壓半導體裝置
CN105789280B (zh) 高压半导体装置及其制造方法
CN105762134A (zh) 集成电路设备和形成集成电路设备的方法
TWI597847B (zh) 高壓半導體裝置
US11271102B2 (en) Semiconductor structure
TWI618241B (zh) 高壓半導體裝置及其製造方法
TWI658501B (zh) 高壓半導體裝置及其製造方法
TWI716865B (zh) 半導體裝置結構
CN115249707A (zh) 半导体装置
TWI658590B (zh) 高壓半導體裝置及其形成方法
CN105529362B (zh) 高压半导体装置及其制造方法
TW201719893A (zh) 半導體裝置及其製造方法
TWI570931B (zh) 高壓半導體裝置及其製造方法
US11756876B2 (en) Semiconductor devices having power rails and signal tracks arranged in different layer
US20240006417A1 (en) Semiconductor structure
TWI544639B (zh) 高壓半導體裝置及其製造方法
US20230292525A1 (en) Memory structure and method of forming the same
US20220293595A1 (en) Integrated circuit devices
US20240006467A1 (en) Co-integration of gate-all-around nanosheet logic device and precision mol resistor
US20240105554A1 (en) Transistors with via-to-backside power rail spacers
TWI587505B (zh) 高壓半導體結構