TWI597800B - 氮化鎵對矽之直接晶圓接合 - Google Patents

氮化鎵對矽之直接晶圓接合 Download PDF

Info

Publication number
TWI597800B
TWI597800B TW102118516A TW102118516A TWI597800B TW I597800 B TWI597800 B TW I597800B TW 102118516 A TW102118516 A TW 102118516A TW 102118516 A TW102118516 A TW 102118516A TW I597800 B TWI597800 B TW I597800B
Authority
TW
Taiwan
Prior art keywords
ammonia
bonded
gan
nitride
wafer
Prior art date
Application number
TW102118516A
Other languages
English (en)
Other versions
TW201405702A (zh
Inventor
烏珊柯亞歷山大
Original Assignee
康寧公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 康寧公司 filed Critical 康寧公司
Publication of TW201405702A publication Critical patent/TW201405702A/zh
Application granted granted Critical
Publication of TWI597800B publication Critical patent/TWI597800B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

氮化鎵對矽之直接晶圓接合 【相關申請案的交叉引用】
本專利申請案依據專利法主張於2012年5月31日提出申請的美國專利申請案序號第13/484,542號的優先權權益，該申請案之全部內容以引用方式併入本文中。
本揭示大體而言係關於晶圓接合，並且更具體言之，本揭示係關於形成基板封裝的方法，該基板封裝包括接合到矽撐體的氮化鎵層。該基板封裝可用於製造發光二極體。
預計在不久的將來，由於白熾燈的效率低和螢光燈管的壽命相對較短，發光二極體(LED)將會取代白熾燈和螢光燈管。用於這種LED的產業標準起始材料為單晶氮化鎵。為了製作習知的LED，將例如GaInN的薄膜半導體磊晶生長在單晶GaN層上。
獨立的GaN基板可用於GaN層，雖然現有用於GaN生長的技術對於LED產品的成本競爭力而言過於昂貴。因此，大部份採用GaN的LED基板便將GaN層磊晶生長在下面的撐體上。撐體的屬性包括：熱傳導性、導電性以及熱膨脹係數等等。然而，也許撐體最重要的屬性是撐體的晶格常 數。
為了能夠磊晶生長，撐體的晶格常數必須緊密匹配GaN的晶格常數。候選的撐體材料包括藍寶石、碳化矽和矽。雖然這些材料中每個的晶格常數皆足夠接近GaN而能夠磊晶生長，但晶格不匹配的程度會導致GaN膜中產生限制性能的缺陷。
上述候選撐體材料中，矽是最經濟的。然而，矽也具有最大的、與GaN的晶格常數不匹配。因此，由生長在矽上的磊晶GaN膜製作的LED通常品質是低的。另一方面，雖然碳化矽能夠有最高品質的磊晶GaN，但SiC是最昂貴的選擇。藍寶石被視為可在磊晶GaN的成本和品質之間提供合理的妥協。
另一種提供磊晶GaN的方法是另外由基板形成GaN，並使用層轉移製程來從源基板獲取GaN材料薄膜。層轉移製程不需要GaN膜與撐體基板之間的晶格常數匹配。事實上，撐體基板不需要是結晶的。結果，重點不是需要緊密匹配的晶格常數，而是可以選擇來滿足其他參數的撐體材料，其他參數例如熱傳導性、導電性以及熱膨脹係數。
層轉移製程通常牽涉到沿著離子植入進入源晶圓所界定的分裂平面分裂源晶圓。通常情況下，使用氫作為離子植入物種。層轉移製程的優點在於氫植入物引起的剝離可被重複許多次，所以可以從初始獨立的GaN晶圓穫取許多薄膜。LED可以從這樣轉移的GaN膜來製造。
習知涉及GaN的層轉移製程在GaN表面併入二氧化 矽(SiO2)層，使得產生的複合基板在GaN和矽之間包括二氧化矽層。二氧化矽層形成在GaN的表面上，並產生親水性表面，該親水性表面可以被接合到另一個親水性表面。不希望被理論所束縛，據信在氮化物化合物(包括氮化鎵)中形成親水性表面是非常困難的。因此，可以將氧化矽沉積在GaN上並用來作為中間層，以提供適用於將GaN接合到矽的表面。
然而，對於LED製造，在GaN和撐體基板之間的絕緣SiO2層是不理想的。中間介電層會阻止撐體晶圓作為與LED的電接觸。因此，為了使用習知的層轉移製程來提供用於LED製造的GaN，需要將GaN與SiO2去接合，並且必須沉積另一個導電層。不幸的是，額外的剝離和沉積步驟會增加製程和所得產物的成本。
鑑於上述情況，一種直接將GaN或其他氮化物表面接合到矽撐體基板的經濟方法是高度理想的。這種直接接合的方法能夠以低成本製造具有單晶GaN層的複合基板，該單晶GaN層適用於形成高效率和低成本的、用於一般照明的LED。
將在以下的實施方式中提出本發明的其他特徵和優點，並且從該些描述或藉由實施本文所述的發明(包括以下的實施方式、申請專利範圍以及附圖)，本技術領域中具有通常知識者將可理解到，部分的特徵和優點是顯而易見的。
可以瞭解的是，前面的一般性描述和以下的實施方式皆呈現本發明之實施例，並且意圖提供用於瞭解本發明之性質和特徵(如申請專利範圍中所主張的)的概述或框架。 附圖被涵括，以提供對本發明更進一步的瞭解，並且附圖被併入本說明書以及構成本說明書的一部分。圖式說明了本發明的各種實施例，並與說明書一起用於解釋本發明之原理和操作。
一種直接接合GaN和矽晶圓的方法涉及在接觸之前使待結合表面成為親氨性的。在結合之前，在氨電漿中處理待結合表面。
一種用於形成混成半導體結構的方法，包含提供待接合矽表面及待接合氮化物表面；使該矽表面及該氮化物表面曝露於含氨電漿，以形成各個經氨處理的表面；結合該經氨處理的矽表面及該經氨處理的氮化物表面，以形成中間接合結構；以及使該中間接合結構退火，以形成接合的混成半導體結構，該接合的混成半導體結構具有接合界面，該接合界面介於該矽表面及該氮化物表面之間。可以使用該方法來提供用於形成發光二極體的基板。
各個待接合表面之電漿處理可以包括使每個表面曝露於含氨電漿，以於該等表面上形成氨自由基，並且後續使該等自由基終端表面曝露於氨分子，以形成包括氨自由基和氨分子的複合氨層。
120‧‧‧晶圓
122‧‧‧GaN薄膜
124‧‧‧平面
140‧‧‧撐體基板
162‧‧‧結構
第1圖為介於氮化鎵晶圓和矽晶圓之間的中間接合結構之示意圖；第2圖為部分的層轉移製程之示意圖示； 第3圖圖示依據本揭示之一個實施例的GaN-Si混成結構；以及第4圖圖示使用習知的層轉移處理生產的GaN-SiO2-Si結構。
可以使用氨電漿處理待接合表面而直接接合氮化鎵和矽晶圓。氨處理藉由使表面成為親氨性來修飾各個表面的終端化學性質。
用於形成混成半導體結構的方法包含曝露矽表面和氮化物表面中的每一個於含氨的電漿，以形成個別的氨處理表面，並將氨處理的矽表面和氨處理的氮化物表面結合，以形成中間接合結構。該中間接合結構隨後被退火，以形成接合的混成半導體結構，該混成半導體結構具有在矽表面和氮化物表面之間的接合界面。在實施例中，該接合的混成半導體結構可以包含絕緣體上矽結構。
在實施例中，該氨處理是以兩個連續的步驟進行。在第一個步驟中，將待接合表面曝露於活性的含氨電漿。電漿曝露將醯胺基自由基(例如NH2 -陰離子)引入各個晶圓表面。在第二步驟中，使先前經電漿處理的表面曝露於氨分子(例如NH3)，在此步驟期間，一或多個單層氨分子被吸附到激化的表面上。然後，可以使處理過的晶圓表面被接觸，以形成中間接合結構，該中間接合結構包含矽和氮化物之間的氨自由基和分子橋接。將體現該中間接合結構的中間自由基和分子層示意性圖示於第1圖中。
所揭示的晶圓接合方法可以與層轉移製程一起進行，其中例如將待接合氮化鎵表面從GaN源晶圓分裂。將一部分這樣的層轉移製程示意性圖示於第2圖。GaN單晶晶圓120被氫離子植入至所需的深度，以界定將被轉移的GaN薄膜122。將植入的晶圓120預先接合至撐體基板140，撐體基板140為例如矽基板。加熱預先接合的組件，以產生富含氫的平面124並使界定的GaN薄膜122從GaN晶圓120分裂。然後可以將具有轉移膜122的撐體基板140加熱，以完成基板和轉移膜之間的接合。可以使GaN薄膜進行表面拋光並去除多餘的撐體基板，以形成所需的結構162。可以將GaN源晶圓120和多餘的撐體基板140再循環回到製程中。
在實施例中，將氮化鎵預先接合到矽撐體基板是藉由加熱來完成的。預先接合的加熱步驟可以與用於從源晶圓分裂GaN薄膜的加熱一起進行。如本技術領域中具有通常知識者將理解到的，理想的是在分裂GaN基板之前發展GaN晶圓和撐體基板之間預先接合的接合強度，並且此初始接合足夠強大，以使形成的GaN膜能夠在分裂事件的整個過程中和之後保持附著於基板。
在退火步驟中，加熱中間接合結構驅離了表面終端物種(NH2 -陰離子以及NH3分子)，並產生完全接合的矽-氮化物界面。中間接合結構的退火可以藉由使用例如烘箱在400℃到1200℃範圍中的溫度下進行，並持續在5到60分鐘範圍中的加熱時間。
在後熱處理過的混成結構中，接合界面沒有醯胺基 自由基和氨，而且也沒有氧和含氧物種。將依據所揭示的方法生產的氮化鎵-矽混成結構示意性圖示於第3圖。將依據習知層轉移製程生產的比較性氮化鎵-矽結構圖示於第4圖。雖然第4圖的比較性結構包括在氮化鎵和矽之間的中間氧化物層，但使用所揭示的製程形成的氮化鎵-矽混成結構並無這樣的界面氧化物層。
在形成經氨處理的表面之前，待接合的每個晶圓可以被預先清洗，以去除污染物，該污染物包括表面吸附的物種，例如水、羥基以及在矽的情況下為原生氧化物薄膜。舉例來說，可以使用在氟化氫水溶液中的蝕刻來從矽晶圓去除SiO2原生氧化物。
氮化物晶圓可以包含氮化鎵晶圓。在以下說明本揭示之各種實施例的實例中，氮化鎵晶圓係直接接合到矽晶圓。
實例1
氮化鎵(GaN)晶圓是獨立的半透明基板，有180微米的厚度和2吋的直徑。GaN晶圓是藉由氫化物氣相磊晶(HVPE)所形成的，並且將待接合的GaN表面預先拋光到0.2奈米(nm)RMS的表面粗糙度。矽晶圓是直徑4吋的頂級晶圓(SEMI標準規格)。
最初使用習知的RCA清洗處理兩個晶圓。為了去除原生氧化物，另外在稀釋的HF浴中沖洗矽晶圓。
將清洗過的晶圓載入具有13.56MHz電源的反應離子刻蝕工具(Technics 800 Micro-RIE)。提供氨到蝕刻工具作為製程氣體，並提供氮氣作為吹洗氣體。
在1毫托的基礎壓力和100W的電漿功率下進行電漿處理。在電漿處理的過程中，氨氣流速為10sccm，電漿處理時間為1分鐘。
晶圓載台配備有用於評估親氨性的加熱/冷卻站。在電漿處理之前，分級的晶圓被冷卻至-80℃，以防止液體的無水氨在晶圓表面上沸騰。在氮氣的流動下進行晶圓冷卻，以盡量減少水冷凝在晶圓表面上。
為了評估親氨性，將每個晶圓的接合表面與一滴液體無水氨接觸。在電漿處理之前，矽接合表面為強烈疏氨性的：氨液滴在矽上的潤濕角為約120°。在電漿處理之前，GaN接合表面為氨中性的(亦即既非疏氨亦非親氨的)。氨液滴在GaN表面的潤濕角為約90°。
電漿處理的結果，氨落到矽接合表面和氮化鎵接合表面的潤濕角為約30°，這表示實現了一定程度的親氨性。
在電漿處理終止後，將腔室打開，並且將兩個晶圓之氨處理過的、電漿活化的接合表面立即結合。隨著晶圓的結合，從半透明的GaN晶圓觀察到接合波的傳播。接合波的速度小於1公分/秒，此足以形成無空隙的中間接合結構，以及在該中間結構退火之後形成無空隙的混成半導體結構。
中間接合結構在1000℃下退火30分鐘。該退火步驟從Si-GaN界面去除氨物種，並產生完全接合的結構。試圖在晶圓之間插入刀片來測試接合強度。藉由GaN晶圓在任何可量測的剝離等級之前破裂而驗證成功的、永久的接合。
實例2
在進一步的示例性實施例中，以類似於實例1中所使用的方式製備第二矽晶圓-氮化鎵晶圓對，不同之處僅在於在1分鐘的電漿處理步驟之後、但在打開腔室並結合晶圓之前，以氨氣吹洗腔室。
由於電漿處理和額外曝露於氨分子的結果，氨液滴在矽接合表面和氮化鎵接合表面的潤濕角小於10°，這表示實現了比實例1中僅以電漿處理的方法更強的親氨度。
在電漿和氨氣處理終止之後，打開腔室並將兩個晶圓之電漿活化和氨處理接合表面立即結合。接合波的速度為每秒幾公分，這在不到2秒中產生了完全接合的Si-GaN結構。在中間結構退火之後，可以使用晶圓之間的強吸引力來形成無空隙的混成半導體結構。較強的吸引力可以被用來以高產量接合大致上平的以及彎曲的晶圓。中間的接合結構在1000℃下退火30分鐘。
穩定地接合彎曲的晶圓以及平的晶圓的能力可能是很重要的，例如在層轉移衍生GaN晶圓的情況下，其中高劑量的氫離子植入(例如在1×1017/cm2至3×1017/cm2的等級)可以引發明顯的應力和伴隨的GaN晶圓翹曲。
在個別接合表面之間足夠強大的吸引力可以克服應變並產生具有無空隙接合界面的高品質複合結構。這種接合的混成半導體結構可以被使用於例如製造低成本、高效率的LED。
如本文中所使用的，單數形「一」和「該」包括複數的指稱物，除非上下文另有清楚指明。因此，舉例來說， 提及「金屬」包括具有兩個或兩個以上這樣的「金屬」的實例，除非上下文另有清楚指明。
本文中可以將範圍表達為從「約」一個特定值及/或到「約」另一個特定值。當表達這樣的範圍時，實例包括從該一個特定值及/或到該另一個特定值。同樣地，當值以近似值表達時，藉由使用先行詞「約」將可瞭解到的是，該特定值形成另一個態樣。將進一步瞭解的是，每個範圍的端點在與另一個端點相關或是獨立於另一端點皆是有意義的。
除非另有清楚指明，否則絕無意圖將本文中提出的任何方法解讀為需要以特定的順序執行其步驟。因此，在方法請求項未實際詳述其步驟應遵循的順序或是在申請專利範圍或描述中未以其他方式具體說明該等步驟被限制在特定的順序時，絕無意圖推斷出任何特定的順序。
還注意到的是，本文中的詳述係指本發明的元件「設以」或「適以」以特定的方式發揮功能。在這個方面，這樣的元件「設以」或「適以」體現特定的性質，或以特定的方式發揮功能，其中這樣的詳述為結構性詳述，與意圖使用的詳述相反。更具體地，本文中提及元件「設以」或「適以」的方式表示該元件之現有物理狀態，並因而被視為該元件之結構特性的明確詳述。
對於本技術領域中具有通常知識者而言，顯而易見地可以在不偏離本發明的精神和範圍下對本發明進行各種修改和變更。由於本技術領域中具有通常知識者可以想到結合本發明之精神和物質的揭示實施例之修改組合、次組合和變 更，故應將本發明解讀為包括在所附申請專利範圍及其等同物之範圍內的一切。

Claims (13)

  1. 一種用於形成一混成半導體結構的方法，該方法包含以下步驟：提供一待接合矽表面及一待接合氮化物表面；使該矽表面及該氮化物表面曝露於一含氨電漿，以形成各個經氨處理的表面；結合該經氨處理的矽表面及該經氨處理的氮化物表面，以形成一中間接合結構；以及使該中間接合結構退火，以形成一接合的混成半導體結構，該接合的混成半導體結構具有一接合界面，該接合界面介於該矽表面及該氮化物表面之間。
  2. 如請求項1所述之方法，其中該氮化物表面包含氮化鎵。
  3. 如請求項1所述之方法，其中該等經氨處理的表面包含氨自由基。
  4. 如請求項1所述之方法，其中該等經氨處理的表面包含氨分子。
  5. 如請求項1所述之方法，其中該等經氨處理的表面包含氨自由基以及氨分子。
  6. 如請求項1所述之方法，其中該等經氨處理的表面包含 與該待接合表面接觸的氨自由基以及與該等氨自由基接觸的氨分子。
  7. 如請求項1所述之方法，進一步包含在使該矽表面及該氮化物表面曝露於一含氨電漿之後，使該矽表面及該氮化物表面曝露於氨分子。
  8. 如請求項1所述之方法，其中該退火可有效從該經氨處理的矽表面及該經氨處理的氮化物表面去除氨自由基及氨分子。
  9. 如請求項1所述之方法，其中該接合界面為實質上無氧的。
  10. 如請求項1所述之方法，其中該接合的混成半導體結構為一絕緣體上矽結構。
  11. 一種中間接合結構，包含一待接合矽表面、一待接合氮化物表面、與每一待接合表面接觸的氨自由基以及與該等氨自由基接觸的氨分子。
  12. 一種根據請求項1所述之方法製造的接合的混成半導體結構，其中該接合的混成半導體結構具有一接合界面，該接合界面介於一矽表面及一氮化物表面之間，且該接合界面為 實質上無氧的。
  13. 一種LED，包含如請求項12所述之接合的混成半導體結構。
TW102118516A 2012-05-31 2013-05-24 氮化鎵對矽之直接晶圓接合 TWI597800B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/484,542 US8796054B2 (en) 2012-05-31 2012-05-31 Gallium nitride to silicon direct wafer bonding

Publications (2)

Publication Number Publication Date
TW201405702A TW201405702A (zh) 2014-02-01
TWI597800B true TWI597800B (zh) 2017-09-01

Family

ID=49669153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102118516A TWI597800B (zh) 2012-05-31 2013-05-24 氮化鎵對矽之直接晶圓接合

Country Status (6)

Country Link
US (1) US8796054B2 (zh)
EP (1) EP2859592B1 (zh)
CN (1) CN104471726B (zh)
IN (1) IN2014DN10143A (zh)
TW (1) TWI597800B (zh)
WO (1) WO2013181053A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9690042B2 (en) 2013-05-23 2017-06-27 Electronics And Telecommunications Research Institute Optical input/output device, optical electronic system including the same, and method of manufacturing the same
JP6176069B2 (ja) * 2013-11-13 2017-08-09 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
CN103887379B (zh) * 2014-03-28 2017-04-19 西安神光皓瑞光电科技有限公司 用湿法腐蚀减少GaN外延缺陷的方法
FR3029352B1 (fr) 2014-11-27 2017-01-06 Soitec Silicon On Insulator Procede d'assemblage de deux substrats
DE102015103323A1 (de) * 2015-03-06 2016-09-08 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
TWI645479B (zh) * 2015-05-13 2018-12-21 財團法人工業技術研究院 貼合結構、其製造方法及晶粒結構

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988109B (zh) * 2005-12-21 2012-03-21 弗赖贝格化合物原料有限公司 生产自支撑iii-n层和自支撑iii-n基底的方法
JP4756418B2 (ja) 2006-02-28 2011-08-24 公立大学法人大阪府立大学 単結晶窒化ガリウム基板の製造方法
JP2008004821A (ja) * 2006-06-23 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
EP2269226A1 (en) 2008-03-13 2011-01-05 S.O.I.Tec Silicon on Insulator Technologies Substrate having a charged zone in an insulating buried layer
TWI492275B (zh) * 2008-04-10 2015-07-11 Shinetsu Chemical Co The method of manufacturing the bonded substrate
US8692260B2 (en) 2008-09-26 2014-04-08 Soitec Method of forming a composite laser substrate
US8551862B2 (en) 2009-01-15 2013-10-08 Shin-Etsu Chemical Co., Ltd. Method of manufacturing laminated wafer by high temperature laminating method
JP2010192872A (ja) * 2009-01-23 2010-09-02 Sumitomo Electric Ind Ltd 半導体基板の製造方法、半導体デバイスの製造方法、半導体基板および半導体デバイス
US8367519B2 (en) * 2009-12-30 2013-02-05 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
US8330245B2 (en) * 2010-02-25 2012-12-11 Memc Electronic Materials, Inc. Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same

Also Published As

Publication number Publication date
EP2859592B1 (en) 2018-09-26
EP2859592A4 (en) 2016-03-02
US8796054B2 (en) 2014-08-05
CN104471726A (zh) 2015-03-25
IN2014DN10143A (zh) 2015-08-21
CN104471726B (zh) 2018-01-09
US20130320404A1 (en) 2013-12-05
EP2859592A1 (en) 2015-04-15
TW201405702A (zh) 2014-02-01
WO2013181053A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
TWI597800B (zh) 氮化鎵對矽之直接晶圓接合
US8349076B2 (en) Method of fabricating GaN substrate
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
JP6373354B2 (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
KR20080036209A (ko) 스트레인드 실리콘-온-인슐레이터 구조의 제조 방법
US8461018B2 (en) Treatment for bonding interface stabilization
CN1155755A (zh) 绝缘体上的硅(soi)衬底的制造工艺
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
US20140235032A1 (en) Method for producing transparent soi wafer
KR20110086038A (ko) 헤테로 구조체를 제작하기 위한 사파이어 기판의 표면 준비
US9824891B1 (en) Method of manufacturing the thin film
US20200303243A1 (en) Method for manufacturing semiconductor structure
CN103828021A (zh) 制造复合晶片的方法
TWI414021B (zh) 具有氮化銦鎵層之半導體裝置
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
US10910258B2 (en) Engineered substrate structure and method of manufacture
US20120280367A1 (en) Method for manufacturing a semiconductor substrate
EP2091074A1 (en) Method for preparing hydrophobic surfaces
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2013098572A (ja) 薄膜接合基板の製造方法
JP2017139266A (ja) 複合基板、半導体装置、およびこれらの製造方法
JP2015126052A (ja) 複合基板の製造方法
WO2009106177A1 (en) Method of transferring a thin layer onto a support substrate
CN113097124B (zh) 异质集成GaN薄膜及GaN器件的制备方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees