TWI594072B - 線路板的製作方法 - Google Patents

線路板的製作方法 Download PDF

Info

Publication number
TWI594072B
TWI594072B TW105117806A TW105117806A TWI594072B TW I594072 B TWI594072 B TW I594072B TW 105117806 A TW105117806 A TW 105117806A TW 105117806 A TW105117806 A TW 105117806A TW I594072 B TWI594072 B TW I594072B
Authority
TW
Taiwan
Prior art keywords
layer
stamp
photoresist
dielectric
dielectric layer
Prior art date
Application number
TW105117806A
Other languages
English (en)
Other versions
TW201809861A (zh
Inventor
程石良
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Application granted granted Critical
Publication of TWI594072B publication Critical patent/TWI594072B/zh
Publication of TW201809861A publication Critical patent/TW201809861A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

線路板的製作方法
本發明是有關於一種線路板的製作方法以及印模，且特別是有關於一種使用黏著層來移除光阻殘留物或介電殘留物的線路板的製作方法以及用於上述方法中的印模。
奈米壓印微影(nano-imprint lithography，NIL)是一種製作細線路的技術，廣泛應用於LED、OLED等產業。奈米壓印微影是將有圖案的模具原型(通常稱為模具(mold)、印模(stamper)、模板(template))壓於光阻材料使其發生力學變形，從而精密地轉印微細圖案。因此，一旦模具製作完成，奈米結構等微細結構便可簡單地反覆成型，可有效降低製程成本以及製程中有害廢棄物的產生，因此，近年來奈米壓印微影被期待應用於各種領域中。
然而，奈米壓印微影利用印模將圖案轉印到光阻材料後，需進行全面性地曝光，導致欲形成的圖案化光阻層與不必要 的殘留光阻材料皆受到光線曝照，無法簡單地以顯影液將殘留的光阻層移除。因此，不必要的光阻殘留物必須使用感應耦合電漿(ICP)或反應性離子蝕刻技術(RIE)來移除，使得欲形成的的光阻圖案容易受到破壞，造成製程良率不佳。此外，若不必要的殘留光阻材料的厚度過厚，也不易使用感應耦合電漿或反應性離子蝕刻技術來完全移除。
本發明提供一種線路板的製作方法，其使用黏著層來移除光阻殘留物或介電殘留物。
本發明提供一種印模，其可用於上述線路板的製作方法。
本發明的線路板的製作方法包括以下步驟。提供介電基板。於所述介電基板上形成線路圖案以及覆蓋所述線路圖案的介電層。於所述介電層中形成與所述線路圖案連接的導電孔。於所述介電層上形成光阻材料層。以印模對所述光阻材料層進行壓印製程，以形成圖案化光阻層，其中所述印模朝向所述線路圖案的施壓端在經受壓力時產生黏性，以在所述壓印製程中黏附來自所述光阻材料層的光阻殘留物。。於所述圖案化光阻層所暴露的區域上形成圖案化金屬層。移除所述圖案化光阻層。
在本發明的線路板的製作方法的一實施例中，所述光阻材料層例如為負型光阻材料層，且所述壓印製程包括以下步驟：以所述印模對所述光阻材料層進行壓印；使光穿過所述印模，以 對所述光阻材料層進行曝光；移除所述印模。
在本發明的線路板的製作方法的一實施例中，所述光阻材料層例如為正型光阻材料層，且所述壓印製程包括以下步驟：以所述印模對所述光阻材料層進行壓印；移除所述印模。
本發明的線路板的製作方法包括以下步驟。提供介電基板。於所述介電基板上形成線路圖案。於所述介電基板上形成介電層，所述介電層覆蓋所述線路圖案。以印模對所述介電層進行壓印製程，以形成圖案化介電層，其中所述印模朝向所述線路圖案的施壓端在經受壓力時產生黏性，以在所述壓印製程中黏附來自所述介電層的介電殘留物，且其中所述圖案化介電層具有暴露部分所述線路圖案的開孔及不暴露所述線路圖案的溝槽。形成埋入式線路層於所述溝槽中以及形成電性連接所述線路圖案的導電孔於所述開孔中。
在本發明的線路板的製作方法的一實施例中，所述介電層例如為負型感光介電層，且所述壓印製程包括以下步驟：以所述印模對所述介電層進行壓印；使光穿過所述印模，以對所述介電層進行曝光；移除所述印模。
在本發明的線路板的製作方法的一實施例中，所述介電層例如為正型感光介電層，且所述壓印製程包括以下步驟：以所述印模對所述介電進行壓印；移除所述印模。
本發明的印模用以對光阻材料層進行壓印，其中所述印模具有朝向所述光阻材料層的施壓端，且所述施壓端在經受壓力 時產生黏性，以在所述壓印製程中黏附來自所述光阻材料層的光阻殘留物。
在本發明的印模的一實施例中，所述施壓端例如為所述印模的一部分，且所述施壓端的材料為感壓黏著材料，所述感壓黏著材料在經受壓力時產生黏性。
在本發明的印模的一實施例中，所述施壓端包括所述印模的一部分以及貼附於所述部分上的黏著層，所述黏著層的材料為感壓黏著材料，所述感壓黏著材料在經受壓力時產生黏性。
基於上述，在本發明中，由於印模的施壓端在壓印的過程中經受壓力時會產生黏性，因此在形成圖案化光阻層或圖案化介電層的過程中，可藉由具有黏性的施壓端來黏附光阻殘留物或介電殘留物。如此一來，在移除印模時，可以輕易地去除光阻殘留物或介電殘留物。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20‧‧‧線路板
100、200‧‧‧介電基板
102、120、202a、202b‧‧‧線路圖案
104、204a、204b‧‧‧介電層
106、214a、214b‧‧‧開孔
108、220a、220b‧‧‧圖案化金屬層
110、218a、218b‧‧‧導電晶種層
112‧‧‧光阻材料層
112a‧‧‧光阻殘留物
112b‧‧‧圖案化光阻層
114、206a、206b‧‧‧印模
114a‧‧‧施壓端
116、208a、208b‧‧‧黏著層
118、211‧‧‧紫外光
119‧‧‧圖案化金屬層
200a‧‧‧第一表面
200b‧‧‧第二表面
210a、210b‧‧‧介電殘留物
212a、212b‧‧‧圖案化介電層
216a、216b‧‧‧溝槽
圖1A至圖1F為依據本發明第一實施例所繪示的線路板的製作流程剖面示意圖。
圖2A至圖2D為依據本發明第二實施例所繪示的線路板的製作流程剖面示意圖。
在以下各實施例中，在形成圖案化光阻層或圖案化介電層的過程中，藉由經受壓力而產生黏性的印模的施壓端來黏附光阻殘留物或介電殘留物，因此在移除印模的同時可以輕易地去除光阻殘留物或介電殘留物，且因此不需進行額外的殘留物移除處理。
第一實施例
圖1A至圖1F為依據本發明第一實施例所繪示的線路板的製作流程剖面示意圖。首先，請參照圖1A，於介電基板100上形成線路圖案102。線路圖案102的形成方法例如是藉由壓合的方式將導電層形成於介電基板100上並對導電層進行圖案化製程。介電基板100的材料例如是環氧樹脂、玻璃纖維布或陶瓷。上述導電層的材料例如是銅。然後，於介電基板100上形成介電層104。介電層104覆蓋介電基板100上的線路圖案102。介電層104的材料例如是環氧樹脂。介電層104例如是藉由壓合的方式形成於介電基板100上。接著，於介電層104中形成暴露部分線路圖案102的開孔106。開孔106的形成方法例如是進行雷射鑽孔或機械鑽孔。然後，於開孔106中形成導電層108。導電層108的材料例如為銅，其形成方法例如是進行電鍍製程。或者，導電層108的材料例如為導電膠，其形成方法例如是進行塞孔製程。導電層108做為用以連接線路圖案102的導電孔(conductive via)。接著， 於介電層110與導電層108上形成導電晶種層110。導電晶種層110的材料例如為銅。
接著，請參照圖1B，於導電晶種層110上形成光阻材料層112。光阻材料層112的形成方法例如是旋塗法。在本實施例中，光阻材料層112例如是負型光阻材料層，其在後續的曝光製程中受到紫外光照射的部分會固化。此外，提供印模114，以對光阻材料層112進行壓印製程。印模114具有對應於欲形成於介電層104中的線路圖案的圖案。當將印模114壓於光阻材料層112時，可使光阻材料層112發生力學變形，從而精密地將圖案轉印於光阻材料層112上。此外，印模114的施壓端114a在經受壓力時會產生黏性。在本實施例中，施壓端114a包括印模114的一部分以及貼附於此部分上的黏著層116。黏著層116的材料可為感壓黏著材料，其在經受壓力時會產生黏性，且在未經受壓力時則不具有黏性。感壓黏著材料例如是酚醛樹脂類感壓黏著材料、尿素甲醛樹脂類感壓黏著材料、三聚氰胺樹脂類感壓黏著材料、聚醋酸乙烯樹脂類感壓黏著材料、聚乙烯-醋酸乙烯樹脂類感壓黏著材料、聚丙烯酸樹脂類感壓黏著材料、聚胺基甲酸乙脂、環氧樹脂或氯丁二烯橡膠。
接著，請參照圖1C，以印模114對光阻材料層112進行壓印製程。詳細地說，以印模114對光阻材料層112進行壓印。當將印模114壓於光阻材料層112時，光阻材料層112變形，使得印模114的圖案能夠精密地將轉印於光阻材料層112。在進行上 述的壓印時，印模114與導電晶種層110之間通常會存在一層極薄且不可避免的光阻殘留物112a。特別是，對於印模114與導電晶種層110之間的大面積接觸區域來說，上述極薄且不可避免的光阻殘留物112a大多會集中在接觸區域的中心處，且其厚度分佈由周邊朝向中心呈現類似高斯曲線(Gaussian distribution)分佈。由於印模114大多是以高分子材料來形成，因此如圖1C中所示，印模114的與光阻殘留物112a接觸的區域會隨著光阻殘留物112a產生些微的形變。然後，對經壓印的光阻材料層112進行曝光製程而使其固化。在本實施例中，使用紫外光118對經壓印的光阻材料層112進行全面性地照射。紫外光118穿過印模114而照射至光阻材料層112時，可使光阻材料層112產生交聯反應而固化。
然後，請參照圖1D，移除印模114。由於印模114的施壓端114a在壓印的過程中經受壓力而產生黏性，因此施壓端114a可以黏附光阻殘留物112a(在本實施例中，藉由黏著層116來黏附光阻殘留物112a)。如此一來，在移除印模114時，光阻殘留物112a可隨著黏著層116而被移除，不會殘留於導電晶種層110上。在移除印模114之後，導電晶種層110上形成有圖案化光阻層112b。圖案化光阻層112b所暴露的區域即為後續所欲形成線路圖案的區域。
特別一提的是，對於一般常用的光阻材料來說，其對於導電晶種層的黏著力小於3公斤/英吋，因此對於黏著層116的材料的選擇，只要其在經受壓力而產生黏性後對於光阻殘留物112a 的黏著力大於或等於3公斤/英吋即可(較佳大於3.75公斤/英吋)。如此一來，可在移除印模114時有效地移除光阻殘留物112a。在本實施例中，可使用市售的感壓膠來做為黏著層116，其例如是由3M公司生產的VHB-4913、VHB-4914、VHB-4920等。
接著，請參照圖1E，於圖案化光阻層112b所暴露的區域上形成圖案化金屬層119。圖案化金屬層119的材料例如為銅。圖案化金屬層119的形成方法例如是利用導電晶種層110來進行電鍍製程。
之後，請參照圖1F，移除圖案化光阻層102b。移除圖案化光阻層112b的方法例如是進行濕式剝膜製程。接著，移除圖案化光阻層112b下方的導電晶種層110。移除導電晶種層110的方法例如是進行快速蝕刻(flash etch)製程。如此一來，即完成本實施例的線路板10的製作。在線路板10中，介電層104上的圖案化金屬層119及其下方的導電晶種層110構成線路圖案120，且線路圖案120藉由導電孔108與線路圖案102連接。
在本實施例中，由於在移除印模114時，光阻殘留物112a可隨著黏著層116而被移除，因此光阻殘留物112a不會殘留於導電晶種層110上。藉此，在移除印模114之後不需要進行額外的光阻殘留物移除製程，因而可避免所形成的圖案化光阻層112b受到損壞。
特別一提的是，在本實施例中，光阻材料層112為負型光阻材料層，但本發明不限於此。在另一實施例中，光阻材料層 112亦可為正型光阻材料層。當光材料層112為正型光阻材料層時，在上述圖1C所述的步驟中，在以印模114對光阻材料層112進行壓印之後不需要進行曝光製程，可直接移除印模114(如圖1D所示)。
此外，在本實施例中，在壓印過程中產生黏性的施壓端114a包括印模114的一部分以及貼附於此部分上的黏著層116，但本發明不限於此。在另一實施例中，在壓印過程中產生黏性的施壓端114a可全部為印模114的一部分，即印模114本身由感壓黏著材料所形成。如此一來，可不需額外貼附黏著層116。感壓黏著材料如上所述，於此不另行說明。
第二實施例
圖2A至圖2D為依據本發明第二實施例所繪示的線路板的製作流程剖面示意圖。首先，請參照圖2A，於介電基板200的第一表面200a上形成線路圖案202a，以及於介電基板200的第二表面200b上形成線路圖案202b。線路圖案202a、202b的形成方法例如是藉由壓合的方式將導電層分別形成於第一表面200a與第二表面200b上並對導電層進行圖案化製程。介電基板200的材料例如是環氧樹脂、玻璃纖維布或陶瓷。上述導電層的材料例如是銅。然後，於第一表面200a上形成介電層204a以及於第二表面200b上形成介電層204b。介電層204a覆蓋第一表面200a上的線路圖案202a，介電層204b覆蓋第二表面200b上的線路圖案202b。在本實施例中，介電層204a、204b例如是負型感光介電層，其在 後續的曝光製程中受到紫外光照射的部分會固化。介電層204a、204b例如是藉由壓合的方式分別形成於第一表面200a與第二表面200b上。
接著，請參照圖2B，以印模206a對介電層204a進行壓印製程，以及以印模206b對介電層204b進行壓印製程。印模206a、206b分別具有對應於欲形成於介電層204a、204b中的線路圖案與導電孔的圖案。當將印模206a壓於介電層204a以及將印模206b壓於介電層204b時，可使介電層204a、204b發生力學變形，從而精密地將圖案轉印於介電層204a、204b上。此外，如同第一實施例中的印模114，印模206a、206b的施壓端在經受壓力時會產生黏性。在本實施例中，印模206a的施壓端包括印模206a的一部分以及貼附於此部分上的黏著層208a，印模206b的施壓端包括印模206b的一部分以及貼附於此部分上的黏著層208b。黏著層208a、208b的材料可為感壓黏著材料，其在經受壓力時會產生黏性，且在未經受壓力時則不具有黏性。感壓黏著材料如上所述，於此不另行說明。
詳細地說，以印模206a對介電層204a進行壓印，以及以印模206b對介電層204b進行壓印。當將印模206a壓於介電層204a時，介電層204a變形，使得印模206a的圖案能夠精密地將轉印於介電層204a。此外，當將印模206b壓於介電層204b時，介電層204b變形，使得印模206b的圖案能夠精密地將轉印於介電層204b。在進行上述的壓印時，印模206a與線路圖案202a之 間通常會存在一層極薄且不可避免的介電殘留物210a，以及印模206b與線路圖案202b之間通常會存在一層極薄且不可避免的介電殘留物210b。然後，對經壓印的介電層204a、204b進行曝光製程而使其固化。在本實施例中，使用紫外光211對經壓印的介電層204a、204b進行全面性地照射。紫外光211穿過印模206a、206b而照射至介電層204a、204b時，可使介電層204a、204b產生交聯反應而固化。
然後，請參照圖2C，移除印模206a、206b。由於印模206a、206b的施壓端在壓印的過程中經受壓力而產生黏性，因此施壓端可以黏附介電殘留物210a、210b(在本實施例中，藉由黏著層208a來黏附介電殘留物210a以及藉由黏著層208b來黏附介電殘留物210b)。如此一來，在移除印模206a、206b時，介電殘留物210a可隨著黏著層208a而被移除，且介電殘留物210b可隨著黏著層208b而被移除，不會殘留於線路圖案202a、202b上。在移除印模206a、206b之後，形成圖案化介電層212a、212b。圖案化介電層212a具有暴露部分線路圖案202a的開孔214a及不暴露線路圖案202a的溝槽216a，圖案化介電層212b具有暴露部分線路圖案202b的開孔214b及不暴露線路圖案202b的溝槽216b。
之後請參照圖2D，於開孔214a與溝槽216a的每一者中形成導電晶種層218a與圖案化金屬層220a，以及於開孔214b與溝槽216b的每一者中形成導電晶種層218b與圖案化金屬層220b。詳細地說，於圖案化介電層212a上共形地形成導電晶種層 218a，以及於圖案化介電層212b上共形地形成導電晶種層218b。然後，利用導電晶種層218a、218b進行電鍍製程，以於導電晶種層218a上形成圖案化金屬層220a，以及於導電晶種層218b上形成圖案化金屬層220b。接著，進行平坦化製程(例如化學機械研磨製程)，移除開孔214a與溝槽216a外的導電晶種層218a與圖案化金屬層220a，以及移除開孔214b與溝槽216b外的導電晶種層218b與圖案化金屬層220b。如此一來，即完成本實施例的線路板20的製作。在線路板20中，開孔214a中的導電晶種層218a與圖案化金屬層220a構成與線路圖案202a連接的導電孔，開孔214b中的導電晶種層218b與圖案化金屬層220b構成與線路圖案202b連接的導電孔。此外，溝槽216a中的導電晶種層218a與圖案化金屬層220a以及溝槽216b中的導電晶種層218b與圖案化金屬層220b則做為線路板20中的埋入式線路層。
特別一提的是，在本實施例中，介電層204a、204b為負型感光介電層，但本發明不限於此。在另一實施例中，介電層204a、204b亦可為正型感光介電層。當介電層204a、204b為正型感光介電層時，在上述圖2B所述的步驟中，在以印模206a對介電層204a進行壓印以及以印模206b對介電層204b進行壓印之後不需要進行曝光製程，可直接移除印模206a、206b(如圖2C所示)。
此外，在本實施例中，在壓印過程中產生黏性的施壓端包括印模本身的一部分以及貼附於此部分上的黏著層，但本發明 不限於此。在另一實施例中，在壓印過程中產生黏性的施壓端可全部為印模本身的一部分，即印模206a、206b本身由感壓黏著材料所形成。如此一來，可不需額外貼附黏著層。感壓黏著材料如上所述，於此不另行說明。
雖然本發明已以實施例發明如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧介電基板
102‧‧‧線路圖案
104‧‧‧介電層
108‧‧‧圖案化金屬層
110‧‧‧導電晶種層
112a‧‧‧光阻殘留物
112b‧‧‧圖案化光阻層
114‧‧‧印模
114a‧‧‧施壓端
116‧‧‧黏著層

Claims (6)

  1. 一種線路板的製作方法，包括：提供介電基板，其中所述介電基板上設置有線路圖案、覆蓋所述線路圖案的介電層以及位於所述介電層中且與所述線路圖案連接的導電孔；形成光阻材料層於所述介電層上；以印模對所述光阻材料層進行壓印製程，以形成圖案化光阻層，其中所述印模朝向所述線路圖案的施壓端在經受壓力時產生黏性，以在所述壓印製程中黏附來自所述光阻材料層的光阻殘留物；形成圖案化金屬層於所述圖案化光阻層所暴露的區域上；以及移除所述圖案化光阻層。
  2. 如申請專利範圍第1項所述的線路板的製作方法，其中所述光阻材料層為負型光阻材料層，且所述壓印製程包括：以所述印模對所述光阻材料層進行壓印；使光穿過所述印模，以對所述光阻材料層進行曝光；以及移除所述印模。
  3. 如申請專利範圍第1項所述的線路板的製作方法，其中所述光阻材料層為正型光阻材料層，且所述壓印製程包括：以所述印模對所述光阻材料層進行壓印；以及移除所述印模。
  4. 一種線路板的製作方法，包括：提供介電基板，其中所述介電基板上設置有線路圖案以及覆蓋所述線路圖案的介電層；以印模對所述介電層進行壓印製程，以形成圖案化介電層，其中所述印模朝向所述線路圖案的施壓端在經受壓力時產生黏性，以在所述壓印製程中黏附來自所述介電層的介電殘留物，且其中所述圖案化介電層具有暴露部分所述線路圖案的開孔及不暴露所述線路圖案的溝槽；以及形成埋入式線路層於所述溝槽中以及形成電性連接所述線路圖案的導電孔於所述開孔中。
  5. 如申請專利範圍第4項所述的線路板的製作方法，其中所述介電層為負型感光介電層，且所述壓印製程包括：以所述印模對所述介電層進行壓印；使光穿過所述印模，以對所述介電層進行曝光；以及移除所述印模。
  6. 如申請專利範圍第4項所述的線路板的製作方法，其中所述介電層為正型感光介電層，且所述壓印製程包括：以所述印模對所述介電層進行壓印；以及移除所述印模。
TW105117806A 2016-03-17 2016-06-06 線路板的製作方法 TWI594072B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662309930P 2016-03-17 2016-03-17
US62/309,930 2016-03-17

Publications (2)

Publication Number Publication Date
TWI594072B true TWI594072B (zh) 2017-08-01
TW201809861A TW201809861A (zh) 2018-03-16

Family

ID=59688072

Family Applications (4)

Application Number Title Priority Date Filing Date
TW105110727A TWI628062B (zh) 2016-03-17 2016-04-06 線路板的製作方法與感壓印模
TW105114268A TWI586235B (zh) 2016-03-17 2016-05-09 線路板的製作方法
TW105116429A TWI603834B (zh) 2016-03-17 2016-05-26 線路板的製作方法與印膜
TW105117806A TWI594072B (zh) 2016-03-17 2016-06-06 線路板的製作方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW105110727A TWI628062B (zh) 2016-03-17 2016-04-06 線路板的製作方法與感壓印模
TW105114268A TWI586235B (zh) 2016-03-17 2016-05-09 線路板的製作方法
TW105116429A TWI603834B (zh) 2016-03-17 2016-05-26 線路板的製作方法與印膜

Country Status (2)

Country Link
US (6) US10098234B2 (zh)
TW (4) TWI628062B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658767B (zh) 2017-09-28 2019-05-01 欣興電子股份有限公司 電路板的製造方法以及應用於製造其之堆疊結構
CN114554704A (zh) * 2022-03-25 2022-05-27 深圳市大族数控科技股份有限公司 线路板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW527739B (en) * 1999-11-23 2003-04-11 Univ Princeton Method for patterning devices
TW200820392A (en) * 2006-10-20 2008-05-01 Phoenix Prec Technology Corp Package substrate and method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000127175A (ja) 1998-10-28 2000-05-09 Canon Inc 成形装置
ITTO20030473A1 (it) * 2003-06-23 2004-12-24 Infm Istituto Naz Per La Fisi Ca Della Mater Procedimento litografico di nanoimpressione che prevede l'utilizzo di uno stampo presentante una regione atta a
JP4082322B2 (ja) 2003-09-18 2008-04-30 松下電器産業株式会社 回路基板の製造方法および回路基板
TWI263870B (en) 2004-02-24 2006-10-11 Univ Nat Cheng Kung Imprinting process
EP1594001B1 (en) * 2004-05-07 2015-12-30 Obducat AB Device and method for imprint lithography
US7816472B2 (en) 2004-08-19 2010-10-19 3M Innovative Properties Company Polydiacetylene polymer compositions and methods of manufacture
TWI256121B (en) * 2005-04-07 2006-06-01 Advanced Semiconductor Eng Package substrate, method for fabricating the same, and chip package process
JP2008062486A (ja) 2006-09-06 2008-03-21 Kyocera Corp 成形用スタンパおよび成形装置
KR100739812B1 (ko) * 2006-09-11 2007-07-13 삼성전자주식회사 참조광 역반사 장치 및 이를 구비하는 홀로그래픽 정보기록/재생 장치
KR100782412B1 (ko) * 2006-10-25 2007-12-05 삼성전기주식회사 전사회로 형성방법 및 회로기판 제조방법
US8940117B2 (en) * 2007-02-27 2015-01-27 Microcontinuum, Inc. Methods and systems for forming flexible multilayer structures
TWI335490B (en) 2007-06-01 2011-01-01 Univ Nat Cheng Kung Nano-imprinting process
JP4981712B2 (ja) * 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
WO2009148138A1 (ja) 2008-06-05 2009-12-10 旭硝子株式会社 ナノインプリント用モールド、その製造方法および表面に微細凹凸構造を有する樹脂成形体ならびにワイヤグリッド型偏光子の製造方法
GB2473200B (en) * 2009-09-02 2014-03-05 Pragmatic Printing Ltd Structures comprising planar electronic devices
JP5546893B2 (ja) * 2010-02-16 2014-07-09 東京エレクトロン株式会社 インプリント方法
TWI537147B (zh) 2010-08-13 2016-06-11 視覺物理有限責任公司 竄改指示安全裝置、包括安裝在薄片材料的表面上或至少局部地嵌入薄片材料內的竄改指示安全裝置之薄片材料、由薄片材料所製成的證書、用於以安全裝置揭示或指示竄改的方法、以及用於造成安全裝置分開或分離成層的方法
JP5638463B2 (ja) 2011-05-16 2014-12-10 株式会社東芝 パターン転写方法
JP6012344B2 (ja) 2011-10-24 2016-10-25 キヤノン株式会社 膜の形成方法
CN109637995B (zh) * 2013-09-03 2022-11-22 日月光半导体制造股份有限公司 基板结构、封装结构及其制造方法
TWI526895B (zh) 2014-01-16 2016-03-21 達鴻先進科技股份有限公司 觸控面板的製程方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW527739B (en) * 1999-11-23 2003-04-11 Univ Princeton Method for patterning devices
TW200820392A (en) * 2006-10-20 2008-05-01 Phoenix Prec Technology Corp Package substrate and method thereof

Also Published As

Publication number Publication date
TW201809861A (zh) 2018-03-16
TW201735749A (zh) 2017-10-01
US20170273190A1 (en) 2017-09-21
US10512166B2 (en) 2019-12-17
TWI603834B (zh) 2017-11-01
US20170273186A1 (en) 2017-09-21
TWI586235B (zh) 2017-06-01
US10999935B2 (en) 2021-05-04
US20180376599A1 (en) 2018-12-27
TW201733765A (zh) 2017-10-01
US20170273191A1 (en) 2017-09-21
US20170273189A1 (en) 2017-09-21
US10098234B2 (en) 2018-10-09
US10813223B2 (en) 2020-10-20
US10362682B2 (en) 2019-07-23
US20190281703A1 (en) 2019-09-12
TWI628062B (zh) 2018-07-01
US10426038B2 (en) 2019-09-24
TW201733772A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
TWI279830B (en) Compliant template for UV imprinting
US6517977B2 (en) Lithographic template and method of formation and use
CN101170874B (zh) 用于形成转录电路的方法和用于制造电路板的方法
US7955545B2 (en) Nano-imprinting process
KR20050075066A (ko) 반도체 공정에서 포토레지스트 패턴 형성 방법,포토레지스트 패턴 형성용 템플레이트 및 이의 제조 방법.
KR20100065819A (ko) 나노 임프린트 리소그래피 방법
TWI594072B (zh) 線路板的製作方法
KR100956409B1 (ko) 하이브리드 나노임프린트 마스크의 제조방법 및 이를이용한 전자소자의 제조방법
US20100264560A1 (en) Imprint lithography apparatus and method
JP2019527938A (ja) 導電性材料のインプリントリソグラフィの方法、インプリントリソグラフィのためのスタンプ、及びインプリントリソグラフィのための装置
JP5531463B2 (ja) マイクロコンタクトプリント用スタンプの製造に用いるマスター版とその製造方法、マイクロコンタクトプリント用スタンプとその製造方法、および、マイクロコンタクトプリント用スタンプを用いたパターン形成方法
JP4083725B2 (ja) 薄膜トランジスタの製造方法及びその製造装置
JP2010287765A (ja) インプリント方法、配線パターンの形成方法、および積層電子部品
KR20220153241A (ko) 미세 연성 회로 기판 제조 방법
KR100782403B1 (ko) 회로기판 제조방법
KR20090076380A (ko) 미세 회로가 형성된 필름 기판 및 그 제조방법
KR101437174B1 (ko) 미세 회로가 형성된 필름 기판 및 그 제조방법
KR20220153242A (ko) 미세 연성 회로 기판 제조 방법
TW202011112A (zh) 用以製造一多層壓印模之方法、多層壓印模、及一多層壓印模之使用
JP3031481B2 (ja) アライメント転写方法およびアライメント転写装置
KR20060091493A (ko) 피씨비 제조 방법
KR20110088883A (ko) 나노 임프린트용 스탬프 및 그 제조 방법
KR20110038997A (ko) 임프린트용 스탬프의 제조방법