TWI590458B - 多閘極薄膜電晶體 - Google Patents

多閘極薄膜電晶體 Download PDF

Info

Publication number
TWI590458B
TWI590458B TW102125604A TW102125604A TWI590458B TW I590458 B TWI590458 B TW I590458B TW 102125604 A TW102125604 A TW 102125604A TW 102125604 A TW102125604 A TW 102125604A TW I590458 B TWI590458 B TW I590458B
Authority
TW
Taiwan
Prior art keywords
gate electrode
semiconductor layer
control signal
charge
conductive
Prior art date
Application number
TW102125604A
Other languages
English (en)
Other versions
TW201413962A (zh
Inventor
洪約翰亨哲
金天弘
馮子青
Original Assignee
高通微機電系統技術公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通微機電系統技術公司 filed Critical 高通微機電系統技術公司
Publication of TW201413962A publication Critical patent/TW201413962A/zh
Application granted granted Critical
Publication of TWI590458B publication Critical patent/TWI590458B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

多閘極薄膜電晶體 【優先權數據】
本案主張由Hong等人於2012年7月24日提出申請的、標題為「MULTI-GATE THIN-FILM TRANSISTOR(多閘極薄膜電晶體)」的共同待審的美國專利申請案第13/557,039號(代理人案卷號120304/QUALP134)的優先權權益，該美國專利申請案出於所有用途經由全文引用而明確地納入於此。
本案一般係關於電荷儲存和傳輸元件，更具體地係關於適用於儲存電荷以及將電荷傳輸至電子群組件或機電子群組件的多閘極薄膜電晶體結構(諸如顯示元件)。
機電系統(EMS)包括具有電氣及機械元件、諸如致動器和感測器之類的換能器、光學元件(包括鏡子)以及電子裝置的設備。EMS可以在各種尺度上製造，包括但不限於微米尺度和奈米尺度。例如，微機電系統(MEMS)裝置可包括具有範圍從大約一微米到數百微米或以上的大小的結構。奈米機電系統(NEMS)裝置可包括具有小於一微米的大小(包括，例如小於幾百奈米的大小)的結構。機電子群組件 可使用沈積、蝕刻、光刻或蝕刻掉基底或所沈積的材料層部分或添加層以形成電氣、機械和機電裝置的其他微機械加工製程來製作。
一種類型的EMS裝置被稱為干涉量測(interferometric)調變器(IMOD)。如本文所使用的，術語IMOD或干涉量測光調變器是指使用光學干涉原理來選擇性地吸收或反射光的裝置。在一些實現中，IMOD可包括一對導電板，這對導電板中的一者或兩者可以是完全或部分透明或反射性的，且能够在施加合適電信號時進行相對運動。在一實現中，一塊板可包括沈積在基底上的靜止層，而另一塊板可包括與靜止層相隔一氣隙的反射膜。一塊板相對於另一塊板的位置可改變入射在IMOD上的光的光學干涉。IMOD裝置具有很廣範圍的應用，且預期將用於改善現有產品以及製作新產品，尤其是彼等具有顯示能力的產品。
在IMOD顯示面板和諸如液晶顯示器(LCD)之類的其他電壓/電荷驅動的像素顯示器中，通常需要為整個訊框而同步更新各顯示元件。在一般的同步訊框更新方案中，每一訊框的像素或顯示元件資料被寫入或掃瞄入每一相應像素處的電荷記憶元件(諸如，被動電容器)，每次寫入或掃瞄入一行像素。之後，在一個步驟中將所儲存的電荷從記憶元件同步地傳輸到相應的像素。這個操作方法一般需要許多電容器和電晶體。這在緊凑的形式因素和可靠性兩者是設計所關心的時，使得實現變得困難。
本案的結構、裝置、裝置、系統和程式各自具有若干個創新性態樣，其中並不由任何單個態樣全權負責本文中所揭示的期望屬性。
所揭示的是多閘極薄膜電晶體、裝置、裝置、系統和相關的製造程式的示例實現。根據本案中描述的標的的一個創新性態樣，裝置包括被安排在基底之上的薄膜半導體層。汲極被耦合到半導體層，並被配置為接收輸入信號。源極被耦合到半導體層的另一端，並被配置為驅動輸出信號。裝置亦包括三個閘極電極。第一閘極電極被安排為與半導體層相鄰並在汲極與源極之間，並被配置為接收第一控制信號。第二閘極電極被安排為與半導體層相鄰並在汲極與源極之間，並被配置為接收第二控制信號。第三閘極電極被安排為與半導體層相鄰並在汲極與源極之間，並被配置為接收第三控制信號。第二閘極電極被安排在第一閘極電極與第三閘極電極之間，使得存在第一閘極電極和第二閘極電極的某一重疊，以及第二閘極電極和第三閘極電極的某一重疊，但不存在第一和第三閘極電極的任何重疊。一或多個介電層使第一閘極電極與半導體層絕緣、使第二閘極電極與半導體層絕緣、使第三閘極電極與半導體層絕緣、並使第一閘極電極、第二閘極電極和第三閘極電極彼此絕緣。在一些實現中，在第一操作模式中，第一閘極電極、第二閘極電極和第三閘極電極被配置為使電荷從汲極傳入，並積累在處於半導體層的與第二閘極電極相鄰的區域內的勢阱中。在一些實現中，在第二操作模式中，第一閘極電極、第二閘極電極和第三閘極電極 被配置為使得之前積累在半導體層的與第二閘極電極相鄰的區域中的電荷被傳輸通過半導體層的與第三閘極電極相鄰的區域，隨後被傳輸通過源極，並作為輸出信號被輸出。
在一些實現中，當處於第一操作模式時，第三閘極電極斷開；第一閘極電極接收第一控制信號，並回應於該第一控制信號而被開啟；第二閘極電極接收第二控制信號，並回應於該第二控制信號而被開啟；及汲極接收輸入信號，並回應於該輸入信號而將電荷傳輸到半導體層中。在一些實現中，第一閘極電極隨後在電荷沿著半導體層被積累後被斷開。結果，在第一閘極電極被斷開後，沿著半導體層積累的電荷在處於半導體層的與第二閘極電極相鄰的區域內的勢阱中積累。
在一些實現中，當處於第二操作模式時，第三閘極電極接收第三控制信號，並回應於該第三控制信號而被開啟；第二閘極電極被斷開；並在第三閘極電極被開啟並且第二閘極電極被斷開之後，之前積累在半導體層的與第二閘極電極相鄰的區域中的電荷被傳輸至源極，隨後作為回應，該源極基於所傳輸的電荷產生輸出信號。
在一些實現中，當處於第一操作模式時，第二閘極電極回應於第二控制信號而被配置為高電容狀態，以促進電荷的傳輸及電荷在半導體層的與第二閘極電極相鄰的區域中的積累。在一些實現中，當處於第二操作模式時，第二閘極電極被配置為低電容狀態，以促進電荷從半導體層的與第二閘極電極相鄰的區域經由該半導體層至源極的傳輸。
在一些實現中，第一閘極電極被安排為與半導體層的第一側相鄰，第二閘極電極被安排為與半導體層的第二側相鄰，該第二側與第一側相對，以及第三閘極電極被安排為與第一側相鄰。在此類一些實現中，半導體層的第二側與基底相鄰，使得第二閘極電極被安排在薄膜半導體層與基底之間。在一些其他實現中，所有三個閘極電極皆被安排為與半導體層的單個側相鄰。
在一些實現中，當第一閘極電極、第二閘極電極和第三閘極電極中的一或多個中的任何一個開啟時，與相應閘極電極相鄰的半導體層部分表現為處於積累模式的導電溝道。在一些實現中，當第一閘極電極、第二閘極電極和第三閘極電極中的一或多個中的任何一個斷開時，與相應閘極電極相鄰的半導體層部分呈現能量勢壘，並實際上不導電。
根據本案中描述的標的的另一個創新性態樣，一種裝置包括被安排在基底之上的薄膜半導體裝置。汲極裝置與該半導體裝置耦合，並被配置為接收輸入信號。源極裝置與該半導體裝置的另一端耦合，並被配置為驅動輸出信號。該裝置亦包括三個門控裝置。第一門控裝置被安排為在汲極裝置與源極裝置之間與半導體裝置相鄰，並被配置為接收第一控制信號。第二門控裝置被安排為在汲極裝置與源極裝置之間與半導體裝置相鄰，並被配置為接收第二控制信號。第三門控裝置被安排為在汲極裝置與源極裝置之間與半導體裝置相鄰，並被配置為接收第三控制信號。第二門控裝置被安排在第一與第三門控裝置之間，使得第一門控裝置和第二門控 裝置存在某一重疊，且第二門控裝置和第三門控裝置存在某一重疊，但第一門控裝置和第三門控裝置不存在任何重疊。一或多個絕緣裝置使第一門控裝置與半導體裝置絕緣，使第二門控裝置與半導體裝置絕緣，使第三門控裝置與半導體裝置絕緣，並使第一門控裝置、第二門控裝置及第三門控裝置彼此絕緣。在一些實現中，在第一操作模式中，第一門控裝置、第二門控裝置和第三門控裝置被配置為使得電荷從汲極裝置傳入，並積累在處於與第二門控裝置相鄰的半導體裝置區域內的勢阱中。在一些實現中，在第二操作模式中，第一門控裝置、第二門控裝置和第三門控裝置被配置為使得之前在與第二門控裝置相鄰的半導體裝置區域中積累的電荷被傳輸通過與第三門控裝置相鄰的半導體裝置區域，隨後作為輸出信號被傳輸通過源極裝置。
在一些實現中，當處於第一操作模式時，第三門控裝置被關閉；第一門控裝置接收第一控制信號，並回應於該第一控制信號而開啟；第二門控裝置接收第二控制信號，並回應於該第二控制信號而開啟；汲極裝置接收輸入信號，並回應於該輸入信號而將電荷傳輸到半導體裝置中。在一些實現中，第一門控裝置隨後在電荷沿著半導體層積累後被關閉。結果，沿著半導體裝置積累的電荷在第一門控裝置被關閉之後，積累在半導體裝置的、與第二門控裝置相鄰的區域內的勢阱中。
在一些實現中，當處於第二操作模式時，第三門控裝置接收第三控制信號，並回應於該第三控制信號而被開啟 ；第二門控裝置被關閉；並在第三門控裝置被開啟並且第二門控裝置被關閉之後，之前積累半導體裝置的、在與第二門控裝置相鄰的區域中的電荷被傳輸至源極裝置，隨後作為回應，該源極裝置基於所傳輸的電荷產生輸出信號。
在一些實現中，當處於第一操作模式時，第二門控裝置回應於第二控制信號而被配置為高電容狀態，以促進電荷的傳輸及電荷在半導體裝置的、與第二門控裝置相鄰的區域中的積累。在一些實現中，當處於第二操作模式時，第二門控裝置被配置為低電容狀態，以促進電荷從與第二門控裝置相鄰的半導體裝置區域通過半導體裝置到源極裝置的傳輸。
在一些實現中，第一門控裝置被安排為與半導體裝置的第一側相鄰，第二門控裝置被安排為與半導體裝置的第二側相鄰，該第二側與第一側相對，第三門控裝置被安排為與第一側相鄰。在一些此類實現中，半導體裝置的第二側與基底相鄰，使得第二門控裝置被安排在薄膜半導體裝置與基底之間。在一些其他實現中，所有三個門控裝置皆被安排為與半導體裝置的單個側相鄰。
在一些實現中，當第一門控裝置、第二門控裝置和第三門控裝置中的一或多個中的任何一個開啟時，與相應門控裝置相鄰的半導體裝置部分表現為處於積累模式的導電裝置。在一些實現中，當第一門控裝置、第二門控裝置和第三門控裝置中的一或多個中的任何一個關閉時，與相應門控裝置相鄰的半導體裝置部分呈現能量勢壘，且實際上不導電。
本說明書中所描述的標的的一或多個實現的詳情在附圖及以下描述中闡述。儘管本案中提供的示例可以以基於EMS和MEMS的顯示器的形式來描述，但是本文提供的構思可適用於其他類型的顯示器，諸如液晶顯示器(LCD)、有機發光二極體(OLED)顯示器和場致發射顯示器。其他特徵、態樣和優點將從該說明書、附圖和申請專利範圍中變得明瞭。注意，以下附圖的相對尺寸可能並非按比例繪製。
12‧‧‧IMOD顯示元件
13‧‧‧光
14‧‧‧可移動反射層
15‧‧‧光
16‧‧‧光學堆疊
18‧‧‧柱子
19‧‧‧間隙
20‧‧‧透明基底
21‧‧‧處理器
22‧‧‧陣列驅動器
24‧‧‧行驅動器電路
26‧‧‧列驅動器電路
27‧‧‧網路介面
28‧‧‧訊框緩衝器
29‧‧‧驅動器控制器
30‧‧‧顯示陣列
40‧‧‧顯示裝置
41‧‧‧外殼
43‧‧‧天線
45‧‧‧揚聲器
46‧‧‧話筒
47‧‧‧收發機
48‧‧‧輸入裝置
50‧‧‧電源
52‧‧‧調節硬體
100‧‧‧MOSFET
102‧‧‧半導體基底
104‧‧‧汲極
105‧‧‧汲極接點
106‧‧‧源極
107‧‧‧源極接點
108‧‧‧閘極電極
110‧‧‧介電絕緣層
112‧‧‧溝道區
114‧‧‧半導體介電介面
200‧‧‧三閘極TFT
202‧‧‧基底
204‧‧‧汲極
206‧‧‧源極
208‧‧‧薄膜半導體層
210‧‧‧第一「寫入」閘極電極
212‧‧‧第二「儲存」閘極電極
214‧‧‧第三「傳輸」閘極電極
216‧‧‧第一(或下)介電層
218‧‧‧第二(或上)介電層
220‧‧‧上表面
222‧‧‧下表面
224‧‧‧像素元件
226‧‧‧區域
228‧‧‧開關
500‧‧‧三閘極TFT
502‧‧‧基底
504‧‧‧汲極
506‧‧‧源極
508‧‧‧薄膜半導體層
510‧‧‧第一「寫入」閘極電極
512‧‧‧第二「儲存」閘極電極
514‧‧‧第三「傳輸」閘極電極
516‧‧‧第一(或下)介電層
518‧‧‧第二(或上)介電層
520‧‧‧上表面
522‧‧‧下表面
600‧‧‧三閘極TFT
602‧‧‧基底
604‧‧‧汲極
606‧‧‧源極
608‧‧‧半導體層
610‧‧‧寫入閘極電極
612‧‧‧儲存閘極電極
614‧‧‧傳輸閘極電極
616‧‧‧介電層
626‧‧‧區域
700‧‧‧方法
702‧‧‧框
704‧‧‧框
706‧‧‧框
708‧‧‧框
710‧‧‧框
712‧‧‧框
圖1圖示示例MOSFET的剖面圖描述。
圖2圖示示例三閘極薄膜電晶體的剖面圖描述。
圖3圖示圖示操作圖2所圖示的三閘極薄膜電晶體的示例方法的時序圖。
圖4圖示圖2的儲存區和儲存閘極電極之間的電容根據施加在儲存閘極電極上的閘極電壓的曲綫圖。
圖5圖示示例三閘極薄膜電晶體的剖面圖描述。
圖6圖示示例三閘極薄膜電晶體的剖面圖描述。
圖7圖示圖示可用於形成圖2中圖示的三閘極薄膜電晶體的示例方法的流程圖。
圖8A是圖示干涉量測調變器(IMOD)顯示裝置的一系列顯示元件或顯示元件陣列中兩個毗鄰的IMOD顯示元件的等距視圖。
圖8B是圖示納入基於IMOD的顯示器的電子裝置的系統方塊圖，該基於IMOD的顯示器包括3元件×3元件的IMOD顯示元件陣列。
圖9A和圖9B是圖示包括多個IMOD顯示元件的顯示裝置的系統方塊圖。
各個附圖中相似的元件符號和命名指示相似要素。
所揭示的各實現包括多閘極薄膜電晶體或電晶體裝置/結構(在此均成為「電晶體」)的實例，包括三閘極薄膜電晶體(TFT)。在一些實現中，三閘極TFT可用於儲存電荷並將電荷傳輸至顯示元件(諸如LCD像素、IMOD像素)、另一基於MEMS的裝置或另一電學或機電子群組件。亦揭示相關的裝置、系統和製造方法及技術。
可實現本案中所描述的標的的具體實現以達成以下潛在優點中的一項或更多項。在一些實現中，TFT包括實際用作「主動MOS電容器」的儲存閘極電極。在第一操作模式中，偏置條件是使得儲存閘極電極被配置為高電容狀態，以促進電荷的傳輸以及電荷在TFT中與儲存閘極電極相鄰的半導體層儲存區域中的積累。相反，在第二操作模式中，偏置條件是使得儲存閘極電極被配置為低電容狀態，以促進電荷從儲存區到顯示元件的傳輸。當處於高電容狀態時，相對低的列電壓信號V 列 可以使大量電流注入與儲存閘極電極相鄰的儲存區域中。當處於低電容狀態時，在儲存區域電耦合到顯示元件時，TFT實現到顯示元件的高效電荷傳輸。TFT的從用於寫入和儲存電荷的高電容狀態切換到用於將電荷傳輸到顯示元件的低電容狀態的能力可導致顯著的功率上的節省以及其他優點。即便顯示元件的電容狀態可以改變，電容切換特性 亦允許到顯示元件的準確電荷注入。
作為背景，TFT是特定類型的場效應電晶體(FET)，其中半導體層以及一或多個介電絕緣層和金屬觸點被沈積在基底之上。TFT一般用在顯示器(諸如LCD顯示器)中。TFT FET與常見的FET(諸如，傳統的金屬氧化物半導體(MOS)FET(MOSFET))不同。與TFT FET相反，在MOSFET中，半導體層本身是半導體基底的一部分-通常為矽(Si)晶片-包括汲極和源極區域、介電層、閘極和金屬接點在內的其他電子群組件被沈積在半導體基底之內或之上，或以其他方式形成。
圖1圖示示例MOSFET 100的剖面圖描述。出於比較或參考的目的圖示了MOSFET 100，且MOSFET 100包括半導體基底102、汲極104、汲極接點105、源極106、源極接點107、閘極電極108和介電絕緣層110。在MOS中「金屬」涉及閘極電極108(其實際上可以或可以不是金屬的--例如，多晶體的Si通常被使用)，「氧化」涉及介電層110(其實際上可以或可以不是氧化的--具有較大介電常數的其他介電物質通常被使用)，並且，「半導體」涉及半導體基底102。一般來說，半導體基底可以是p型的(如圖所示)要麼是n型的。在傳統的MOSFET公約中，電流為：使得電子經由源極106進入裝置，在行進經由半導體基底102中的溝道區112時遭受閘極電極108的門控動作，並從汲極104離開。與這個命名方案一致，「空穴」將以相反方向行進--如同在常用的電流術語中，電流被定義為以與正電荷載流子相同的方向流動。
取決於施加在半導體基底102、汲極104、源極106和閘極電極108處的偏置，MOSFET 100--更具體地，在閘極電極108之下的溝道區112內並在源極106與汲極104之間的半導體材料--可被認為處於以下三種物理上不同的偏置狀態之一：積累、耗盡或反型。例如，當p型MOSFET 100被偏置為處於積累時，多數正電荷載流子(即「空穴」)在半導體介電介面114附近積累。當p型MOSFET 100被偏置為處於耗盡時，溝道區112變成耗盡了多數空穴。最後，當p型MOSFET 100被偏置為處於反型時，少數負電荷載流子(亦即，電子)在半導體介電介面114附近積累，從而在溝道區112中形成導電溝道(「n溝道」)。類似地，n型MOSFET被偏置為處於積累，多數電子在半導體介電介面114附近積累；當被偏置為處於耗盡時，溝道區112變為多數電子被耗盡；並且，當被偏置為處於反型時，少數空穴在溝道區112中形成導電溝道(「p溝道」)。
同樣作為背景，顯示器(諸如IMOD顯示器或LCD顯示器)一般包括亦稱為像素的顯示元件陣列。一些此類顯示器可包括被安排在成百行或成千行以及成百列或成千列中的成百、成千或成百萬個像素。例如，一些此類顯示器包括1024x768個陣列、1366x768個陣列或1920x1080個陣列，其中第一個數字用列數來指示顯示器的寬度，第二個數字用行數來指示顯示器的高度。每一像素進而可包括一或多個子像素。例如，每一像素可包括相應地發射紅光、綠光和藍光的紅色子像素、綠色子像素和藍色子像素。這三種顏色可以被選 擇性地組合以產生並顯示不同强度的不同顏色。例如，每一紅色子像素、綠色子像素和藍色子像素又可進一步包括用於離散地調整每一構成色-亦即，由像素發射出的紅、綠和藍-的強度的一或多個子子像素的陣列。
如本案中所描述地，每一像素、子像素或子子像素可以由多閘極TFT來驅動。TFT和相應的像素或像素元件的組合此後可共同被稱為顯示元件。圖2圖示示例三閘極TFT 200的剖面圖描述。TFT 200包括基底202、汲極204、源極206、薄膜半導體層208、第一「寫入」閘極電極210、第二「儲存」閘極電極212、第三「傳輸」閘極電極214、第一(或下)介電層216以及第二(或上)介電層218。在所揭示的實現中，將「汲極」204稱為「汲極」而非「源極」，或將「源極」206稱為「源極」而非「汲極」並不意味著必定帶來或暗示了任何限制。亦即，這兩個術語(亦即，汲極和源極)在本案中可相互替代使用。例如，電子可以經由汲極204進入三閘極TFT 200，並經由源極206離開三閘極TFT 200，或反之亦然，這取決於半導體層208中所使用的半導體材料的類型，並取決於應用於閘極電極210、212和214的偏置。
在圖2所圖示的實現中，寫入閘極電極210和傳輸閘極電極214被安排為與薄膜半導體層208的一側相鄰，而儲存閘極電極212被安排為與薄膜半導體層208的相對側相鄰。更具體地，圖2圖示了如下實現，其中寫入閘極電極210和傳輸閘極電極214被安排在薄膜半導體層208的上表面220的上方，而儲存閘極電極212被安排在半導體層208的下表面222的下 方。在某些其他實現中，該安排可被反轉；亦即，儲存閘極電極212可被安排在上表面220的上方，而寫入閘極電極210和傳輸閘極電極214可被安排在下表面222的下方。例如，圖5圖示此類示例三閘極TFT 500的剖面圖描述。TFT 500包括基底502、汲極504、源極506、薄膜半導體層508、第一「寫入」閘極電極510、第二「儲存」閘極電極512、第三「傳輸」閘極電極514、第一(或下)介電層516以及第二(或上)介電層518。與圖2中圖示的TFT 200一樣，圖5中圖示的TFT 500被安排為使得：寫入閘極電極510和傳輸閘極電極514被安排為與薄膜半導體層508的一側相鄰，而儲存閘極電極512被安排為與薄膜半導體層508的相對側相鄰。然而，與圖2中圖示的TFT 200相反，圖5所圖示的TFT 500被安排為使得：寫入閘極電極510和傳輸閘極電極514被安排在薄膜半導體層508的下表面522之下，而儲存閘極電極512被安排在半導體層508的上表面520的上方。
在又一實現中，所有三個閘極電極--亦即，寫入閘極電極210、儲存閘極電極212和傳輸閘極電極214--皆可以被安排在薄膜半導體層208的同一側上，並在薄膜半導體層208的下方或上方。例如，在後面將描述的圖6中圖示了此類一個實現。
在圖2所圖示的實現中，寫入閘極電極210因上介電層218而與汲極204、薄膜半導體層208和其他元件絕緣。上介電層218亦使傳輸閘極電極214與源極206、薄膜半導體層208和其他元件絕緣。儲存閘極電極212因下介電層216而與薄膜 半導體層208和其他元件絕緣。
在某些實現中，汲極204被電耦合以接收列電壓信號V 列 。在典型的矩陣定址方案中，控制信號以列電壓信號的形式被發送到顯示器的每一列，並以行選擇電壓信號的形式被發送到顯示器的每一行。因此，對於mxn的顯示器，此類方案可能需要m個列電壓信號以及n個行選擇電壓信號。每一個列電壓信號V 列 可被一次施加到顯示元件的整個列。類似地，每一個行選擇電壓信號V 行選擇 可被一次施加到顯示元件的整個行。在圖2所圖示的實現中，寫入閘極電極210被電耦合以接收行選擇電壓信號V 行選擇 。此外，儲存閘極電極212被電耦合以接收儲存控制電壓信號V 儲存 ，傳輸閘極電極214被電耦合以接收傳輸控制電壓信號V 傳輸 ，且源極206被電耦合到負載(諸如，像素或像素元件224)。例如，如上所述，像素元件224可以是LCD像素或IMOD像素。然而，在其他實現中，源極206所耦合到的負載可以是一不同的基於MEMS的元件，或其他電學或機電子群組件。源極206亦可被電耦合以接收重定電壓信號V 重定 。
在某些實現中，在第一操作模式中，寫入閘極電極210、儲存閘極電極212以及傳輸閘極電極214被配置為使得電荷從汲極204傳輸進來，並且隨後在半導體層208的與儲存閘極電極212相鄰的區域226內的電勢阱中積累。在某些實現中，在第二操作模式中，寫入閘極電極210、儲存閘極電極212和傳輸閘極電極214被配置為使得之前積累在半導體層208的與儲存閘極電極212相鄰的區域226中的電荷通過半導體層 208的與傳輸閘極電極214相鄰的區域而被傳輸通過半導體層208並隨後被傳輸到源極206。所傳輸的電荷從源極206被輸出到像素元件224。
圖3圖示圖示操作圖2所圖示的三閘極TFT 200的示例方法的時序圖。在該示例時序圖中，半導體層208是n型半導體材料，但是在p型半導體材料層被使用時的其他實現中電壓可以相反。在某些實現中，在t 0 ，經由列電壓信號V 列 將要寫入顯示元件224的資料應用於汲極204。在時間t 1 ，使行選擇電壓信號V 行選擇 從低(例如，負電壓或小的正電壓)切換到高(例如，比低更大的正電壓)，從而有效地「開啟」或「打開」寫入閘極電極210以經由寫入閘極電極210之下的半導體層208來使能導電。同樣，在時間t 1 或時間t 1 左右，使儲存控制電壓信號V 儲存 從低切換到高。傳輸控制電壓信號V 傳輸 在該時間期間保持為低，使得傳輸閘極電極214處於「斷開」或「關閉」狀態。
作為對汲極204、寫入閘極電極210和儲存閘極電極212的這些偏置的結果，汲極204所接收到的多數電荷載流子(例如，電子)朝向寫入閘極電極210流經半導體層208。一些電荷可積累在寫入閘極電極210下方。作為施加到儲存閘極電極212的偏置電壓V 儲存 的結果，大多數電荷流入與儲存閘極電極212相鄰的區域226。在時間t 3 ，將行選擇電壓信號V 行選擇 從高切換到低。結果，寫入閘極電極210下方的剩餘電荷流入與儲存閘極電極212相鄰的區域226。在t 4 ，關閉列電壓V 列 。現在積累在區域226中的電荷基本上皆被困在半導體層208的與 儲存閘極電極212相鄰的區域226內的電勢阱中。有效地，儲存閘極電極210以及半導體層208的區域226用作電容器的被較低的介電層216隔開的那些板。經由這種方式，要寫入顯示元件224的資料可以作為區域226中的電荷而被有效地儲存。
在某些實現中，當所有資料皆被寫入整個顯示器或子顯示陣列的所有相應的三閘極TFT 200之後，為整個顯示器(或子陣列)儲存的電荷被同步地從三閘極TFT 200傳輸到相應耦合的像素元件224。例如，在時間t 5 ，開始，傳輸控制電壓信號V 傳輸 從低切換到高，以有效地開啟傳輸閘極電極214。在時間t 6 ，儲存控制電壓信號V 儲存 從高切換到低，以有效地斷開儲存閘極電極212。結果，之前積累在區域226中的電荷流經傳輸閘極電極214下方的半導體層208並通過源極206輸出，隨後在源極處將電荷傳輸到像素元件224。在電荷被給予了傳輸到像素元件224的時間後，傳輸控制電壓信號V 傳輸 隨後在t 7 從高切換回低，以斷開傳輸閘極電極214。在某些實現中，重定電壓V 重定 被偏置以在時間t 0 之前或t 5 之前或在另一合適的時間處重定像素元件224。例如，重定電壓V 重定 可用於啟動或關閉開關228(諸如，MOSFET電晶體)，該開關228將像素元件224連接到地。
因此，當給定閘極電極被「開啟」或「打開」時，半導體層208的與給定閘極電極相鄰的部分在積累型的操作模式中對多數電荷載流子(n型半導體材料中的電子)而言是導電的。相反，當給定閘極電極被「斷開」或「關閉」時，半導體層208的與給定閘極電極相鄰的部分實際上是不導電 的，因為它用作能量勢壘。
在某些實現中，汲極204、寫入閘極電極210、儲存閘極電極212、傳輸閘極電極214和源極206被安排為：使得存在汲極204和寫入閘極電極210的某一「垂直」重疊、寫入閘極電極210和儲存閘極電極212的某一垂直重疊、儲存閘極電極212和傳輸閘極電極214的某一垂直重疊，以及傳輸閘極電極214和源極206的某一垂直重疊。這種重叠確保了高電容性耦合，並確保了電荷隨著應用於閘極電極的偏置被切換而跨半導體層208從勢阱到勢阱的有效傳輸；亦即，電荷隨著偏置被切換而從半導體層208在給定的一個閘極電極下方的部分到下一閘極電極的有效傳輸。
儲存閘極電極212有效地用作「主動MOS電容器」。在第一操作模式中，偏置條件為使得儲存閘極電極212被配置為高電容狀態，以促進電荷的傳輸以及電荷在半導體層208的與儲存閘極電極212相鄰的區域226中的積累。相反，在第二操作模式中，偏置條件為使得儲存閘極電極212被配置為低電容狀態，以促進電荷從區域226通過源極206到像素元件224的傳輸。在處於高電容狀態的情況下，相對低的列電壓信號V 列 可以使大量電流注入與儲存閘極電極212相鄰的區域226。在處於低電容狀態的情形，當區域226經由傳輸閘極電極214而被電耦合到像素元件224時，三閘極TFT 200實現到像素元件224的高效電荷傳輸。
在特定實現中，三閘極TFT 200的電容切換能力在降低所需列電壓V 列 態樣扮演主要角色或為關鍵因素。電容切換 能力亦確保由儲存閘極電極212儲存在半導體層208的區域226中的大多數電荷(若不是基本上所有電荷的話)可被傳輸到目標負載，即像素元件224、另一MEMS元件或其他電學元件或裝置。更具體地，經由在傳輸操作期間或之前減少儲存閘極電極212及區域226的電容，儲存在區域226中的基本所有電荷皆可被快速傳輸到負載元件224。這與傳統的組區段式電容器陣列不同，在傳統的主區段式電容器陣列中，電荷的傳輸通常依賴於在每一節點處呈現的電容值；這對於依賴於顯示元件碰巧處於什麼狀態來呈現可變電容的顯示裝置而言可能是個問題。
這亦是與一般的顯示器的一個顯著區別，一般的顯示器使用具有相關聯的固定電容的被動電容器來在寫操作期間儲存和傳輸電荷。在此種一般裝置中，電荷傳輸的程度依賴於儲存電容器的電容以及像素元件224的電容的大小。亦即，在使用被動電容器的一般顯示器中，由於電容是固定的，因此在寫操作期間儲存在被動電容器中的電荷將在被動電容器和其在傳輸操作期間驅動的負載之間共用。這至少部分地因為由例如主動矩陣顯示器所消耗的功率與列電壓的平方乘以相對大的寄生電容成比例而成為缺點。在某些實現中，總寄生電容是電晶體寄生電容(亦稱為閘極源電容)、像素本端的邊緣電容以及諸如當沿著整個列驅動電極集成時重疊和邊緣電容中的互連跡線接地電容之和。作為參考，對於具有相對高的解析度(例如，500-1000行)的某些現代顯示面板而言，總寄生電容可以處於10-100 pF或甚至更高的範圍內。
特別地，三閘極TFT 200從用於寫入和儲存電荷的高電容狀態切換為用於將電荷傳輸到像素元件224的低電容狀態的能力可以導致功率上的極大節省。即使像素元件224的電容狀態可以改變，電容切換特徵亦允許到像素元件224的準確電荷注入。更具體地，所揭示的電容切換特徵可經由以下方式來允許準確的電荷注入：亦即，將三閘極TFT 200設計為使得儲存閘極電極212的電容處於低電容狀態時比像素元件224的最小電容值小足夠的差幅。這亦可因為電荷控制態樣允許改進的調節範圍而對像素元件224的控制具有重要的穩定性暗示。
在某些實現中，閘極電極210、212和214中的一或多個各自可以從金屬、金屬合金或者多層金屬、合金或其他材料中的一個形成。例如，適於形成閘極電極210、212和214的金屬可以包括Al、Mo、Ti、W或Cu。在某些實現中，半導體層208由銦鎵鋅氧化物(IGZO)形成。但在某些其他實現中，半導體層208通常可由任何合適的氧化物半導體(諸如，非晶氧化物半導體)形成。例如，可用於形成非晶氧化物半導體層的合適材料可以包括In、Zn、Sn、Hf和Ga。一些特定的實例包括InGaZnO、InZnO、InHfZnO、InSnZnO、SnZnO、InSnO、GaZnO和ZnO。在某些實現中，此類氧化物半導體層可以用物理氣相沈積(PVD)技術來形成，物理氣相沈積技術包括例如脉衝鐳射沈積(PLD)、濺射澱積、電子束PVD(e-束PVD)和蒸發沈積中的一或多個。在某些實現中，半導體層208具有處於大致20nm到100nm的範圍內的厚度。
在特定實現中，三閘極TFT 200展示出非常小的泄漏，並且在開啟時只以積累模式(與反型模式相對)操作。由儲存閘極電極212形成的MOS電容器基本上從氧化物電容、在儲存閘極電極212與寫入閘極電極210之間的重疊電容，以及在儲存閘極電極212與MOS電容器處於積累模式時的傳輸閘極電極214(高)之間的重疊電容之和改變為僅僅在儲存閘極電極212與寫入閘極電極210之間的重疊電容，以及在儲存閘極電極212與MOS電容器斷開時的傳輸閘極電極214(小)之間的重疊電容之和。在某些實現中，三閘極TFT 200的特徵在於：在由於MOS節物理特性的帶彎曲因施加到儲存閘極電極212的電壓而偏移時，具有平直的帶閘極電壓。該偏移亦用作積累模式--亦即，在多數載流子朝向半導體介電介面遷移時--和弱消耗方式的開始之間的邊界。例如，當IGZO被用於形成n型半導體材料層208時，積累隨著電壓V 儲存 被正向增加為超過平帶電壓而變得更强，而消耗在電壓被反向驅動為低於平帶電壓時發揮作用。
圖4圖示由儲存區域226和儲存閘極電極212形成的MOS電容器的電容根據施加在儲存閘極電極212上的閘極電壓V 儲存 的曲綫圖。在某些實現中，如圖4所示的電容-電壓(CV)曲綫或特徵經由以下等式來描述或逼近：
其中C氧化物是閘極絕緣電容，C儲存(高)是高狀態電 容，C儲存(低)是儲存閘極電極212的低狀態電容，且CGS和CGD分別是閘極源重疊電容和閘極漏重疊電容。
在某些實現中，諸如圖2和圖5中圖示的實現中，閘極電極210、212和214的垂直重疊經由將第一閘極和第三閘極製造在半導體溝道的與儲存閘極的相對側上來實現。該拓撲結構對晶體矽MOSFET電晶體而言不可用，因為在這樣電晶體中的導電溝道由反型層來產生，而閘極僅可在該溝道的一側被形成，該溝道是大塊矽基底的完整頂部。
然而，如上所述，在某些其他實現中，所有的三個閘極電極--亦即，寫入閘極電極、儲存閘極電極和傳輸閘極電極--可以以TFT拓撲結構被安排在薄膜半導體層208的同一側，即在其中可形成限制區626的薄膜半導體層208的下方或上方。圖6圖示示例三閘極TFT 600的剖面圖描述。與在圖2和圖5中分別圖示的三閘極TFT 200和三閘極TFT 500中不同，在圖6中圖示的三閘極TFT 600中，所有的三個閘極電極--亦即，寫入閘極電極610、儲存閘極電極612和傳輸閘極電極614被安排在薄膜半導體層608的上方。和三閘極TFT 200及三閘極TFT 500一樣，在某些實現中，汲極604、寫入閘極電極610、儲存閘極電極612、傳輸閘極電極614和源極606被安排為：使得存在汲極606和寫入閘極電極610的某一「垂直」重疊、寫入閘極電極610和儲存閘極電極612的某一垂直重疊、儲存閘極電極612和傳輸閘極電極614的某一垂直重疊以及傳輸閘極電極614和源極606的某一垂直重疊。該重叠確保了高電容性耦合，以及隨著施加到閘極電極的偏置被切換，電荷 跨半導體層608從勢阱到勢阱的有效傳輸。介電層616使各閘極電極彼此絕緣並與三閘極TFT 600的其他組件絕緣。三閘極TFT 600亦可被構造在基底602上。
與三閘極TFT 200一樣，在三閘極TFT 600的第一操作模式中，偏置條件為使得儲存閘極電極612被配置為高電容狀態，以促進電荷的傳輸以及電荷在半導體層608的與儲存閘極電極612相鄰的區域626中的積累。相反，在第二操作模式中，偏置條件為使得儲存閘極電極612被配置為低電容狀態，以促進電荷從區域626通過源極606到像素元件224或其他負載的傳輸。
圖7圖示圖示可用於形成圖2中圖示的三閘極TFT 200的示例方法700的流程圖。類似的方法可用於形成圖5中圖示的三閘極TFT 500，以及圖6中圖示的三閘極TFT 600。在某些實現中，方法700從基底202開始。例如，基底202可以是玻璃基底或晶片或另一介電基底。在框702中，儲存閘極電極212經由例如物理汽相沈積製程(例如，濺射、共濺射、反濺射或熱蒸鍍)或以上圖示的任何一個其他製程，使用以上描述的用於形成儲存閘極電極210、212和214的任何材料來沈積。在某些實現中，儲存閘極電極212基本上或實質上比寫入閘極電極210和傳輸閘極電極214更寬或甚至更長。在框704，第一個較低介電層216被沈積、生長或以其他方式排列在儲存閘極電極212或基底202的其他部分之上。例如，介電層216和218可以由諸如SiO、SiO2或Al2O3之類的氧化物以及其他材料來形成，並且可以具有大致200nm的厚度(但是在某些應用中， 更薄或更厚的厚度可以是合適或適用的)。
接著，在框706，薄膜半導體層208被沈積。例如，在某些實現中，半導體層208具有在大致10奈米(nm)到大致100nm的範圍內的厚度，並且可以由如上述及之用於形成半導體層208的任何材料(包括IGZO)來形成。在框708，汲極204和源極206可被沈積。在某些實現中，汲極204和源極206可以由金屬(諸如，例如鉬)來形成。在某些實現中，第二上介電層218隨後在框710處被沈積。最後，寫入閘極電極210和傳輸閘極電極214可在框712處被沈積。此外，在某些實現中，汲極204、源極206以及閘極電極210、212和214中的一或多個可以經由迹綫或其他導電裝置(其部分可被隱藏在介電層或其他元件下方)電耦合到設備接點(未圖示)，該設備接點可以由金屬或合金(例如，鉬(Mo))形成並用於將相應的元件電耦合到如上述及之電信號中的相應的一個。
如上所述，在IMOD顯示面板和諸如液晶顯示器(LCD)之類的其他電壓/電荷驅動的像素顯示器中，通常需要為整個訊框而同步更新各顯示元件。儘管在此公開的各實現在此類同步方案中可能尤其適合或有利，但這些實現或類似實現對其他訊框更新方案(諸如，傳統的逐行更新方案)亦很適用。
本文涉及用於描述本案的創新性態樣的各目的的某些實現。然而，本領域一般技藝人士將容易認識到本文的教示可以多種不同方式來應用。所描述的實現可以在可配置成顯示圖像的任何設備、裝置或系統中實現，無論該圖像是運 動的(諸如，視訊)還是不動的(諸如，靜止圖像)，且無論其是文字的、圖形的還是畫面的。具體而言，設想了所描述的實現可包括在諸如但不限於以下項的各種各樣的電子設備中或與其相關聯：行動電話、具有網際網路能力的多媒體蜂巢式電話、行動電視接收器、無線設備、智慧型電話、藍芽®設備、個人資料助理(PDA)、無綫電子郵件接收器、掌上型或可携式電腦、小筆電、筆記本、智慧型電腦、平板電腦、印表機、影印機、掃瞄器、傳真設備、全球定位系統(GPS)接收器/導航儀、相機、數字媒體播放機(諸如MP3播放機)、攝錄影機、游戲控制臺、手錶、鐘錶、計算器、電視監視器、平板顯示器、電子閱讀設備(例如，電子閱讀器)、電腦監視器、汽車顯示器(包括里程表和速度計顯示器等)、駕駛座艙控制項及/或顯示器、相機取景顯示器(諸如，車輛中的後視相機的顯示器)、電子照片、電子告示牌或招牌、投影儀、建築結構、微波爐、冰箱、立體音響系統、卡式答錄機或播放機、DVD播放機、CD播放機、VCR、無線電、可攜式記憶體晶片、洗衣機、烘乾機、洗衣機/烘乾機、停車計時器、封裝(諸如，在包括微機電系統(MEMS)應用的機電系統(EMS)應用和非EMS應用中)、美學結構(諸如，關於一件珠寶或衣物的圖像的顯示)以及各種各樣的EMS設備。本文中的教示亦可用在非顯示器應用中，諸如但不限於：電子交換設備、射頻濾波器、感測器、加速計、陀螺儀、運動感測設備、磁力計、用於消費者電子設備的慣性元件、消費者電子產品的部件、可變電抗器、液晶設備、電泳設 備、驅動方案、製造製程以及電子測試裝備。因此，這些教示無意被局限於只是在附圖中圖示的實現，而是具有如本領域一般技藝人士將容易明白的廣泛應用性。
圖8A是圖示干涉量測調變器(IMOD)顯示裝置的一系列顯示元件或顯示元件陣列中兩個毗鄰的IMOD顯示元件的等距視圖。IMOD顯示裝置包括一或多個干涉量測EMS(諸如，MEMS)顯示元件。在這些設備中，干涉MEMS顯示元件可被配置在抑或亮狀態、抑或暗狀態中。在亮(「弛豫」、「打開」或「接通」等)狀態中，顯示元件反射入射可見光的很大部分。相反，在暗(「致動」、「關閉」或「斷開」等)狀態中，顯示元件幾乎不反射所入射的可見光。MEMS顯示元件可被配置成主導性地在光的特定波長上進行反射，從而除了黑白以外亦允許彩色顯示。在一些實現中，經由使用多個顯示元件，可達成不同強度的原色和灰色梯度。
IMOD顯示裝置可包括IMOD顯示元件的陣列，該陣列可按行和列來排列。該陣列之每一者顯示元件可至少包括一對反射和半反射層，諸如，可移動反射層(亦即，可移動層，亦稱作機械層)和固定的部分反射層(亦即，固定層)，這些反射和半反射層定位在彼此相距可變且可控的距離處以形成氣隙(亦稱為光學間隙、腔或光學諧振腔)。可移動反射層可在至少兩個位置之間移動。例如，在第一位置(亦即，弛豫位置)，該可移動反射層可定位在離固定的部分反射層有一距離處。在第二位置(亦即，致動位置)，可移動反射層可位於更靠近部分反射層。取決於可移動反射層的位 置和入射光的(諸)波長，從這兩個層反射的入射光可相長地及/或相消地干涉，從而產生每個顯示元件的整體反射或非反射的狀態。在一些實現中，顯示元件在未致動時可處於反射狀態，此時反射可見譜內的光，並且在致動時可處於暗狀態，此時吸收及/或相消地干涉可見範圍內的光。然而，在一些其他實現中，IMOD顯示元件可在未致動時處於暗狀態，而在致動時處於反射狀態。在一些實現中，所施加電壓的引入可驅動顯示元件改變狀態。在一些其他實現中，所施加電荷可驅動顯示元件改變狀態。
圖8A中所圖示的陣列部分包括兩個毗鄰的IMOD顯示元件12形式的干涉量測MEMS顯示元件。在右側的顯示元件12中(如所圖示的)，可移動反射層14被圖示為處於接近、毗鄰或觸及光學疊層16的致動位置。跨右側的顯示元件12施加的電壓V偏置足以使可移動反射層14移動且亦將可移動反射層14維持在致動位置。在左側(如圖所示)的顯示元件12中，可移動反射層14圖示為處於離光學疊層16有一距離(該距離可基於設計參數被預先決定)的弛豫位置，光學疊層16包括部分反射層。跨左側的顯示元件12施加的電壓V0不足使得將可移動反射層14致動到諸如右側的顯示元件12一般的致動位置。
在圖8A中，IMOD顯示元件12的反射性質用指示入射在IMOD顯示元件12上的光13和從左側的顯示元件12反射的光15的箭頭來一般化地圖示。入射到顯示元件12上的光13的絕大部分可透射穿過透明基底20去往光學堆疊16。入射在 光學堆疊16上的光的一部分可透射穿過光學堆疊16的部分反射層，且一部分將被反射回去穿過透明基底20。光13透射穿過光學堆疊16的那部分可從可移動反射層14反射回去朝向(並穿過)透明基底20。從光學堆疊16的部分反射層反射的光與從可移動反射層14反射的光之間的干涉(相長的及/或相消的)將部分地決定從顯示元件12反射的光15的波長在該設備的觀看側或基底側的強度。在一些實現中，透明基底20可以是玻璃基底(有時稱作玻璃板或面板)。玻璃基底可以是或包括，例如，硼矽酸鹽玻璃、鈉鈣玻璃、石英、耐熱玻璃(Pyrex)或其他合適的玻璃材料。在一些實現中，玻璃基底可具有0.3、0.5或0.7毫米的厚度，儘管在一些實現中，玻璃基底可以更厚(諸如數十毫米)或更薄(諸如小於0.3毫米)。在一些實現中，可使用非玻璃基底，諸如聚碳酸酯、丙烯酸、聚對苯二甲酸乙二醇酯(PET)或聚醚醚酮(PEEK)基底。在此類實現中，該非玻璃基底將很有可能具有小於0.7毫米的厚度，儘管取決於設計考慮，該基底可以更厚。在一些實現中，可使用非透明基底，諸如金屬箔或基於不銹鋼的基底。例如，基於逆IMOD的顯示器可被配置成從基底的與圖8A的顯示元件12的相對側觀看並且可被非透明基底支持，該基於逆IMOD的顯示器包括固定的反射層和部分透射且部分反射的可移動層。
光學堆疊16可包括單層或若干層。該(些)層可包括電極層、部分反射且部分透射層以及透明介電層中的一者或多者。在一些實現中，光學堆疊16是導電的、部分透明且 部分反射的，並且可以例如經由將上述層中的一者或更多者沈積在透明基底20上來製造。電極層可由諸如各種金屬之類的各種各樣的材料形成，例如氧化銦錫(ITO)。部分反射層可由各種各樣的部分反射的材料形成，諸如各種金屬(例如，鉻及/或鉬)、半導體以及電媒體。部分反射層可由一層或更多層材料形成，且每一層可由單種材料或由諸材料的組合形成。在一些實現中，光學堆疊16的某些部分可包括單個半透明的金屬或半導體厚層，其既用作部分光學吸收體又用作電導體，而(例如，光學堆疊16或顯示元件的其他結構的)不同的、更導電的層或部分可用於在IMOD顯示元件之間匯流信號。光學堆疊16亦可包括覆蓋一或多個傳導層或導電/部分吸收層的一或多個絕緣或介電層。
在一些實現中，光學堆疊16的(諸)層中的至少一些層可被圖案化為平行條帶，並且可如下文進一步描述地形成顯示裝置中的行電極。如本領域一般技藝人士將理解的，術語「圖案化」在本文中用於指掩模以及蝕刻製程。在一些實現中，可將高傳導性和高反射性的材料(諸如，鋁(Al))用於可移動反射層14，且這些條帶可形成顯示裝置中的列電極。可移動反射層14可形成為(諸)沈積金屬層的一系列平行條帶(與光學叠層16的行電極正交)，以形成沈積在諸如所圖示的柱子18之類的支承物和位於各柱子18之間的居間犧牲材料的頂部上的列。當犧牲材料被蝕刻掉時，便可在可移動反射層14與光學堆疊16之間形成限定的間隙19或即光學腔。在一些實現中，各柱子18之間的間距可近似為1-1000μm ，而間隙19可近似小於10,000埃(Å)。
在一些實現中，每個IMOD顯示元件(無論處於致動狀態還是弛豫狀態)可被認為是由固定反射層和移動反射層形成的電容器。在無電壓被施加時，可移動反射層14保持在機械弛豫狀態，如由圖8A中左側的顯示元件12所圖示的，其中在可移動反射層14與光學堆疊16之間存在間隙19。然而，當將電位差(亦即，電壓)施加至所選行和列中的至少一者時，在對應顯示元件處的行電極和列電極的交叉處形成的電容器變為帶電，且靜電力將這些電極拉向一起。若所施加電壓超過閾值，則可移動反射層14可形變並且移動到靠近或靠倚光學堆疊16。光學堆疊16內的介電層(未圖示)可防止短路並控制層14與層16之間的分隔距離，如圖8A中右側的致動顯示元件12所圖示的。不管所施加的電位差的極性如何，行為可以皆是相同的。儘管陣列中的顯示元件序列在一些實例中可被稱為「行」或「列」，但本領域一般技藝人士將容易理解，將一個方向稱為「行」並將另一方向稱為「列」是任意的。要重申的是，在一些取向中，行可被視為列，而列被視為行。在一些實現中，行可被稱作「共用」線，並且列可被稱作「分段」線，或者反之。此外，顯示元件可均勻地排列成正交的行和列(「陣列」)，或排列成非綫性配置，例如關於彼此具有某些位置偏移(「馬賽克」)。術語「陣列」和「馬賽克」可以指任一種配置。因此，儘管將顯示器稱為包括「陣列」或「馬賽克」，但在任何實例中，這些元件本身不一定要彼此正交地排列或部署成均勻分布，而是可包 括具有非對稱形狀以及不均勻分布的元件的布局。
圖8B是圖示納入基於IMOD的顯示器的電子設備的系統方塊圖，該基於IMOD的顯示器包括3×3元件的IMOD顯示元件陣列。電子設備包括處理器21，其可配置成執行一或多個軟體模組。除了執行作業系統，處理器21亦可配置成執行一或多個軟體應用，包括web瀏覽器、電話應用、電子郵件程式或任何其他軟體應用。
處理器21可配置成與陣列驅動器22通訊。陣列驅動器22可包括例如向顯示陣列或面板30提供信號的行驅動器電路24和列驅動器電路26。圖8A中所圖示的IMOD顯示裝置的橫截面由圖8B中的線1-1示出。儘管圖8B為清楚起見圖示了3×3的IMOD顯示元件陣列，但顯示陣列30可包含很大數目的IMOD顯示元件，並且可在行中具有與列中不同的數目的IMOD顯示元件，反之亦然。
圖9A和圖9B是圖示包括多個IMOD顯示元件的顯示裝置40的系統方塊圖。顯示裝置40可以是例如智慧型電話、蜂巢或行動電話。然而，顯示裝置40的相同元件或其稍有變動的變體亦圖示諸如電視、電腦、平板電腦、電子閱讀器、掌上型設備和可攜式媒體設備等各種類型的顯示裝置。
顯示裝置40包括外殼41、顯示器30、天線43、揚聲器45、輸入裝置48以及話筒46。外殼41可由各種各樣的製造製程(包括注模和真空成形)中的任何製造製程來形成。另外，外殼41可由各種各樣的材料中的任何材料製成，包括但不限於：塑膠、金屬、玻璃、橡膠和陶瓷或其組合。外殼41 可包括可拆卸部分(未圖示)，其可與具有不同顏色或包含不同徽標、圖片或符號的其他可拆卸部分互換。
顯示器30可以是各種各樣的顯示器中的任何顯示器，包括雙穩態顯示器或模擬顯示器，如本文中所描述的。顯示器30亦可配置成包括平板顯示器(諸如，等離子體、EL、OLED、STN LCD或TFT LCD)或非平板顯示器(諸如，CRT或其他電子管設備)。另外，顯示器30可包括基於IMOD的顯示器，如本文中所描述的。
在圖9A中示意性地圖示顯示裝置40的組件。顯示裝置40包括外殼41，並且可包括被至少部分地包封於其中的附加元件。例如，顯示裝置40包括網路介面27，該網路介面27包括可耦合至收發機47的天線43。網路介面27可以是可顯示在顯示裝置40上的圖像資料的源。因此，網路介面27是圖像源模組的一個實例，但是處理器21和輸入裝置48亦可充當圖像源模組。收發機47連接至處理器21，該處理器21連接至調節硬體52。調節硬體52可被配置成調節信號(例如，對信號進行濾波或者以其他方式操縱信號)。調節硬體52可連接至揚聲器45和話筒46。處理器21亦可連接至輸入裝置48和驅動器控制器29。驅動器控制器29可耦合至訊框緩衝器28並且耦合至陣列驅動器22，該陣列驅動器22進而可耦合至顯示陣列30。顯示裝置40中的一或多個元件(包括圖9A中未具體圖示的元件)可被配置成作為記憶體設備起作用並且被配置成與處理器21通訊。在一些實現中，電源50可向特定顯示裝置40設計中的幾乎所有元件提供電力。
網路介面27包括天線43和收發機47，從而顯示裝置40可在網路上與一或多個設備通訊。網路介面27亦可具有一些處理能力以減輕例如對處理器21的資料處理要求。天線43可發射和接收信號。在一些實現中，天線43根據IEEE 16.11標準(包括IEEE 16.11(a)、(b)或(g))或IEEE 802.11標準(包括IEEE 802.8A、b、g、n)及其進一步實現來發射和接收RF信號。在一些其他實現中，天綫43根據藍芽®標準來發射和接收RF信號。在蜂巢式電話的情形中，天線43可被設計成接收分碼多工存取(CDMA)、分頻多工存取(FDMA)、分時多工存取(TDMA)、行動通訊全球系統(GSM)、GSM/通用封包無線電服務(GPRS)、增強型資料GSM環境(EDGE)、地面集群無綫電(TETRA)、寬頻CDMA(W-CDMA)、進化資料最佳化(EV-DO)、1xEV-DO、EV-DO修訂版A、EV-DO修訂版B、高速封包存取(HSPA)、高速下行鏈路封包存取(HSDPA)、高速上行鏈路封包存取(HSUPA)、進化高速封包存取(HSPA+)、長期進化(LTE)、AMPS或用於在無線網路(諸如，利用3G、4G或5G技術的系統)內通訊的其他已知信號。收發機47可預處理從天線43接收的信號，以使得這些信號可由處理器21接收並進一步操縱。收發機47亦可處理從處理器21接收的信號，以使得可從顯示裝置40經由天線43發射這些信號。
在一些實現中，收發機47可由接收器代替。另外，在一些實現中，網路介面27可由圖像源代替，該圖像源可儲存或產生要發送給處理器21的圖像資料。處理器21可控制顯 示裝置40的整體操作。處理器21接收資料(諸如來自網路介面27或圖像源的經壓縮圖像資料)，並將該資料處理成原始圖像資料或可容易地被處理成原始圖像資料的格式。處理器21可將經處理資料發送給驅動器控制器29或發送給訊框緩衝器28以進行儲存。原始資料通常是指標識圖像內每個位置處的圖像特性的資訊。例如，此類圖像特性可包括色彩、飽和度和灰度級。
處理器21可包括微控制器、CPU或用於控制顯示裝置40的操作的邏輯單元。調節硬體52可包括用於將信號傳送至揚聲器45以及用於從話筒46接收信號的放大器和濾波器。調節硬體52可以是顯示裝置40內的個別元件，或者可被納入在處理器21或其他元件內。
驅動器控制器29可直接從處理器21或者可從訊框緩衝器28取由處理器21產生的原始圖像資料，並且可適當地重新格式化該原始圖像資料以用於向陣列驅動器22高速傳輸。在一些實現中，驅動器控制器29可將原始圖像資料重新格式化成具有類光閘極格式的資料串流，以使得其具有適合跨顯示陣列30進行掃瞄的時間次序。隨後，驅動器控制器29將經格式化的資訊發送至陣列驅動器22。儘管驅動器控制器29(諸如，LCD控制器)往往作為自立的積體電路(IC)來與系統處理器21相關聯，但此類控制器可用許多方式來實現。例如，控制器可作為硬體嵌入在處理器21中、作為軟體嵌入在處理器21中或以硬體形式完全與陣列驅動器22集成在一起。
陣列驅動器22可從驅動器控制器29接收經格式化的 資訊並且可將視訊資料重新格式化成一組並行波形，這些波形被每秒許多次地施加至來自顯示器的x-y顯示元件矩陣的數百條且有時是數千條(或更多)引線。
在一些實現中，驅動器控制器29、陣列驅動器22、以及顯示陣列30適用於本文中所描述的任何類型的顯示器。例如，驅動器控制器29可以是一般顯示器控制器或雙穩態顯示器控制器(諸如，IMOD顯示元件控制器)。另外，陣列驅動器22可以是一般驅動器或雙穩態顯示器驅動器(諸如，IMOD顯示元件驅動器)。此外，顯示陣列30可以是一般顯示陣列或雙穩態顯示陣列(諸如，包括IMOD顯示元件陣列的顯示器)。在一些實現中，驅動器控制器29可與陣列驅動器22集成在一起。此類實現在高度集成的系統中可能是有用的，這些系統例如有行動電話、可携式電子設備、手錶或小面積顯示器。
在一些實現中，輸入裝置48可配置成允許例如使用者控制顯示裝置40的操作。輸入裝置48可包括按鍵板(諸如，QWERTY鍵盤或電話按鍵板)、按鈕、開關、搖杆、觸敏螢幕、與顯示陣列30相集成的觸敏螢幕或者壓敏或熱敏膜。話筒46可配置成作為顯示裝置40的輸入裝置。在一些實現中，可使用經由話筒46的語音命令來控制顯示裝置40的操作。
電源50可包括各種能量存放裝置。例如，電源50可以是可再充電電池，諸如鎳鎘電池或鋰離子電池。在使用可再充電電池的實現中，該可再充電電池可以是可使用例如來自墻壁插座或光致電壓設備或陣列的電力來充電的。替換地 ，該可再充電電池可以是可無線地充電的。電源50亦可以是可再生能源、電容器或太陽能電池，包括塑膠太陽能電池或太陽能電池塗料。電源50亦可配置成從牆上插座接收電力。
在一些實現中，控制可程式設計性常駐在驅動器控制器29中，驅動器控制器29可位於電子顯示系統中的若干個地方。在一些其他實現中，控制可程式設計性常駐在陣列驅動器22中。上述最佳化可以用任何數目的硬體及/或軟體元件並在各種配置中實現。
如本文中所使用的，引述一列項目中的「至少一個」的短語是指這些專案的任何組合，包括單個成員。作為實例，「a、b或c中的至少一個」意欲涵蓋：a、b、c、a-b、a-c、b-c以及a-b-c。
結合本文中所揭示的實現來描述的各種說明性邏輯、邏輯區塊、模組、電路和演算法步驟可實現為電子硬體、電腦軟體或這兩者的組合。硬體與軟體的這種可互換性已以其功能性的形式作了一般化描述，並在上文描述的各種說明性元件、方塊、模組、電路和步驟中作瞭圖示。此類功能性是以硬體還是軟體來實現取決於具體應用和加諸於整體系統的設計約束。
用於實現結合本文中所揭示的態樣描述的各種說明性邏輯、邏輯區塊、模組和電路的硬體和資料處理裝置可用通用單晶片或多晶片處理器、數位訊號處理器(DSP)、特殊應用積體電路(ASIC)、現場可程式設計閘陣列(FPGA)或其他可程式設計邏輯裝置、個別閘門或電晶體邏輯、個別的 硬體元件或其設計成執行本文中描述的功能的任何組合來實現或執行。通用處理器可以是微處理器，或者是任何一般的處理器、控制器、微控制器、或狀態機。處理器亦可以被實現為計算設備的組合，諸如DSP與微處理器的組合、多個微處理器、與DSP核心協調的一或多個微處理器或任何其他此類配置。在一些實現中，特定步驟和方法可由專門針對給定功能的電路系統來執行。
在一或多個態樣，所描述的功能可以用硬體、數位電子電路系統、電腦軟體、韌體(包括本說明書中所揭示的結構及其結構均等物)或其任何組合來實現。本說明書中所描述的標的的實現亦可實現為一或多個電腦程式，亦即，編碼在電腦儲存媒體上以供資料處理裝置執行或用於控制資料處理裝置的操作的電腦程式指令的一或多個模組。
對本案中描述的實現的各種改動對於本領域技藝人士可能是明顯的，並且本文中所定義的普適原理可應用於其他實現而不會脫離本案的精神或範圍。由此，請求項並非意欲被限定於本文中示出的實現，而是應被授予與本案、本文中所揭示的原理和新穎性特徵一致的最廣義的範圍。另外，本領域一般技藝人士將容易領會，術語上「上」和「下」有時是為了便於描述附圖而使用的，且指示與取向正確的頁面上的附圖取向相對應的相對位置，且可能並不反映例如如所實現的IMOD顯示元件的正當取向。
本說明書中在分開實現的上下文中描述的某些特徵亦可組合地實現在單個實現中。相反，在單個實現的上下文 中描述的各種特徵亦可分開地或以任何合適的子群組合實現在多個實現中。此外，儘管諸特徵在上文可能被描述為以某些組合的方式起作用且甚至最初是如此要求保護的，但來自所要求保護的組合的一或多個特徵在一些情形中可從該組合被删去，且所要求保護的組合可以針對子群組合或子群組合的變體。
類似地，儘管在附圖中以特定次序圖示了諸操作，但本領域一般技藝人士將容易認識到此類操作無需以所示的特定次序或按順序次序來執行、亦無需要執行所有所圖示的操作才能達成期望的結果。此外，附圖可能以流程圖的形式示意性地圖示一或多個示例程式。然而，未圖示的其他操作可被納入示意性地圖示的示例程式中。例如，可在任何所圖示操作之前、之後、同時或之間執行一或多個附加操作。在某些環境中，多工處理和並行處理可能是有利的。此外，上文所描述的實現中的各種系統元件的分開不應被理解為在所有實現中皆要求此類分開，並且應當理解，所描述的程式元件和系統一般可以一起整合在單個軟體產品中或封裝成多個軟體產品。另外，其他實現亦落在所附申請專利範圍的範圍內。在一些情形中，請求項中敘述的動作可按不同次序來執行並且仍達成期望的結果。
200‧‧‧三閘極TFT
202‧‧‧基底
204‧‧‧汲極
206‧‧‧源極
208‧‧‧薄膜半導體層
210‧‧‧第一「寫入」閘極電極
212‧‧‧第二「儲存」閘極電極
214‧‧‧第三「傳輸」閘極電極
216‧‧‧第一(或下)介電層
218‧‧‧第二(或上)介電層
220‧‧‧上表面
222‧‧‧下表面
224‧‧‧像素元件
226‧‧‧區域
228‧‧‧開關

Claims (22)

  1. 一種裝置，包括：一基底(202，502，602)；一覆蓋該基底的薄膜半導體層(208，508，608)；一耦合到該半導體層且能夠接收一輸入信號的汲極(204，504，604)；一耦合到該半導體層且能夠提供一輸出信號的源極(206，506，606)；一第一閘極電極(210，510，610)，該第一閘極電極相鄰於在該汲極與該源極之間的該半導體層之一第一部分，該第一閘極電極能夠接收一第一控制信號，該第一閘極電極能夠回應該第一控制信號來控制穿過該第一部分的電荷載流子的一流動；一第二閘極電極(212，512，612)，該第二閘極電極相鄰於在該汲極與該源極之間的該半導體層之一第二部分(226，626)，該第二閘極電極能夠接收一第二控制信號，該第二閘極電極能夠回應該第二控制信號來控制穿過該第二部分的電荷載流子的一流動；一第三閘極電極(214，514，614)，該第三閘極電極相鄰於在該汲極與該源極之間的該半導體層之一第三部分，該第三閘極電極能夠接收一第三控制信號，該第三閘極電極能夠回應該第三控制信號來控制穿過該第三部分的電荷載流子的一流動；該第二閘極電極在該第一及該第三閘極電極之間，沿著 該半導體層，而該第一及該第二閘極電極有一部分重疊及該第二及該第三閘極電極有一部分重疊；及一個或更多個介電層(216，218，516，518，616)，該一個或更多個介電層使該第一閘極電極與該半導體層絕緣、使該第二閘極電極與該半導體層絕緣、使該第三閘極電極與該半導體層絕緣、並使該第一閘極電極、該第二閘極電極和該第三閘極電極彼此絕緣；其中當該半導體層的該第一部分回應於該第一控制信號而不導電，該半導體層的該第二部分回應於該第二控制信號而導電，且該半導體層的該第三部分回應於該第三控制信號而不導電時，該第一、該第二及該第三閘極電極能夠在該半導體層的該第二部分內儲存電荷載流子。
  2. 如請求項1述及之裝置，其中：該第一閘極電極(210，510)與該半導體層(208，508)的一第一側(220，522)相鄰；該第二閘極電極(212，512)與該半導體層的一第二側(222，520)相鄰，該第二側與該第一側相對；及該第三閘極電極(214，514)與該第一側相鄰。
  3. 如請求項2述及之裝置，其中該半導體層(208)的該第二側(222)與該基底(202)相鄰，使得該第二閘極電極(212)在該薄膜半導體層(208)與該基底之間。
  4. 如請求項1述及之裝置，其中：該第一閘極電極(610)與該半導體層(608)的一第一側相鄰；該第二閘極電極(612)與該第一側相鄰；及該第三閘極電極(614)與該第一側相鄰。
  5. 如請求項1-4中的任一項述及之裝置，其中該半導體層(208,508,608)具有在大致10奈米(nm)到大致100nm的範圍內的一厚度。
  6. 如請求項1-4中的任一項述及之裝置，其中在該第一、該第二及該第三閘極電極(210,212,214,510,512,514,610,612,614)中的每一個與該半導體層(208,508,608)相鄰於該第一、該第二及該第三閘極電極的相應部分之間的該一個或更多個介電層(216,218,516,518,616)的厚度全部皆小於約200nm。
  7. 如請求項1-4中的任一項述及之裝置，其中該半導體層(208，508，608)包含以下至少一者：銦鎵鋅氧化物(IGZO)、非晶矽(Si)或低溫多晶矽(LTPS)。
  8. 如請求項1-4中的任一項述及之裝置，其中該輸出信號驅動一基於微機電系統(MEMS)的裝置或一液晶顯示器(LCD)像素元件(224)。
  9. 如請求項1-4中的任一項述及之裝置，其中在一第一操作模式中：該半導體層的該第三部分回應於該第三控制信號而不導電；該半導體層的該第一部分回應於該第一控制信號而導電；該半導體層的該第二部分回應於該第二控制信號而導電；當該第一部分導電，該第二部分導電且該第三部分不導電時，該汲極接收該輸入信號且傳輸電荷進入該半導體層的該第一部分；在電荷被傳輸進入該第一部分之後，該半導體層的該第一部分回應於該第一控制信號變成不導電；及在該第一部分不導電時，被傳輸進入該第一部分的電荷回應於該第二控制信號被儲存在該第二部分中。
  10. 如請求項9述及之裝置，其中在一第二操作模式中：該半導體層的該第三部分回應於該第三控制信號而導電；在該第三部分導電時，該半導體層的該第二部分回應於該第二控制信號變成不導電；及在該第三部分導電且該第二部分不導電時，儲存在該第二部分中的電荷被傳輸穿過該第三部分至該源極，該源極基 於該所傳輸電荷輸出該輸出信號。
  11. 如請求項1-4中的任一項述及之裝置，其中在一第一操作模式中，該第二閘極電極(212，512，612)回應於該第二控制信號處於一高的電容狀態，以促進在該半導體層(208,508,608)的該第二部分中的一電荷積累。
  12. 如請求項11述及之裝置，其中在一第二操作模式中，該第二閘極電極(212，512，612)處於一低的電容狀態，以促進從該半導體層(208,508,608)的該第二部分穿過該半導體層的該第三部分且進入該源極的電荷傳輸。
  13. 如請求項1-4中的任一項述及之裝置，其中該等電荷載流子相對於該半導體層而言為多數電荷載流子。
  14. 一種裝置，包括：一基底(202，502，602)一覆蓋該基底的薄膜半導體層(208，508，608)；一耦合到該半導體層且能夠接收一輸入信號的汲極(204，504，604)；一耦合到該半導體層且能夠提供一輸出信號的源極(206，506，606)；一第一閘極電極(210，510，610)，該第一閘極電極相鄰於在該汲極與該源極之間的該半導體層之一第一部分，該 第一閘極電極能夠接收一第一控制信號，該第一閘極電極能夠回應該第一控制信號來控制穿過該第一部分的電荷載流子的一流動；一第二閘極電極(212，512，612)，該第二閘極電極相鄰於在該汲極與該源極之間的該半導體層之一第二部分(226，626)，該第二閘極電極能夠接收一第二控制信號，該第二閘極電極能夠回應該第二控制信號來控制穿過該第二部分的電荷載流子的一流動；一第三閘極電極(214，514，614)，該第三閘極電極相鄰於在該汲極與該源極之間的該半導體層之一第三部分，該第三閘極電極能夠接收一第三控制信號，該第三閘極電極能夠回應該第三控制信號來控制穿過該第三部分的電荷載流子的一流動；該第二閘極電極在該第一及該第三閘極電極之間，沿著該半導體層，而該第一及該第二閘極電極有一部分重疊及該第二及該第三閘極電極有一部分重疊；一個或更多個介電層(216，218，516，518，616)，該一個或更多個介電層使該第一閘極電極與該半導體層絕緣、使該第二閘極電極與該半導體層絕緣、使該第三閘極電極與該半導體層絕緣、並使該第一閘極電極、該第二閘極電極和該第三閘極電極彼此絕緣；及該裝置能夠回應於該第一、該第二及該第三控制信號而在至少一第一操作模式中操作，其中：該半導體層的該第一部分回應於該第一控制信號而導電 ；該半導體層的該第二部分回應於該第二控制信號而導電；該半導體層的該第三部分回應於該第三控制信號而不導電；當該第一部分導電，該第二部分導電且該第三部分不導電時，該汲極接收該輸入信號且傳輸電荷進入該半導體層的該第一部分；在電荷被傳輸進入該第一部分之後，該半導體層的該第一部分回應於該第一控制信號變成不導電；及在該第一部分不導電時，被傳輸進入該第一部分的該電荷回應於該第二控制信號被儲存在該第二部分中。
  15. 如請求項14述及之裝置，其中在該第一操作模式中，該第二閘極電極(212，512，612)回應於該第二控制信號而處於一高的電容狀態，以促進在該半導體層的該第二部分中的一電荷積累。
  16. 如請求項14或15述及之裝置，其中該裝置進一步能夠回應於該第一、該第二及該第三控制信號而在一第二操作模式中操作，其中：該半導體層的該第三部分回應於該第三控制信號而導電；在該第三部分導電時，該半導體層的該第二部分回應於 該第二控制信號變成不導電；及在該第三部分導電且該第二部分不導電時，傳輸儲存在該第二部分中的電荷穿過該第三部分至該源極，該源極基於該所傳輸電荷輸出該輸出信號。
  17. 如請求項16述及之裝置，其中在該第二操作模式中，該第二閘極電極(212，512，612)處於一低的電容狀態，以促進從該半導體層的該第二部分穿過該半導體層的該第三部分且進入該源極的電荷傳輸。
  18. 一種系統，包括：一顯示器驅動器(22)，該顯示器驅動器能夠提供複數個可獨立控制信號，包含一輸入信號、一第一控制信號、一第二控制信號及一第三控制信號，該顯示器驅動器能夠提供該等可獨立控制信號之每一者一數值，該數值與其他該等可獨立控制信號無關；一顯示器(30)，該顯示器包含像素元件(224)的一陣列；及多閘極薄膜電晶體(200，500，600)的一陣列，該等多閘極薄膜電晶體之每一者各自與一對應像素元件耦合，且包含：一薄膜半導體層(208，508，608)；一耦合到該半導體層且能夠接收該輸入信號的汲極(204，504，604)； 一耦合到該半導體層且能夠提供一輸出信號的源極(206，506，606)；一第一閘極電極(210，510，610)，該第一閘極電極相鄰於在該汲極與該源極之間的該半導體層之一第一部分，該第一閘極電極能夠回應該第一控制信號來控制穿過該第一部分的電荷載流子的一流動；一第二閘極電極(212，512，612)，該第二閘極電極相鄰於在該汲極與該源極之間的該半導體層之一第二部分(226，626)，該第二閘極電極能夠回應該第二控制信號來控制穿過該第二部分的電荷載流子的一流動；一第三閘極電極(214，514，614)，該第三閘極電極相鄰於在該汲極與該源極之間的該半導體層之一第三部分，該第三閘極電極能夠回應該第三控制信號來控制穿過該第三部分的電荷載流子的一流動；該第二閘極電極在該第一及該第三閘極電極之間，沿著該半導體層，而該第一及該第二閘極電極有一部分重疊及該第二及該第三閘極電極有一部分重疊；及一個或更多個介電層(216，218，516，518，616)，該一個或更多個介電層使該第一閘極電極與該半導體層絕緣、使該第二閘極電極與該半導體層絕緣、使該第三閘極電極與該半導體層絕緣、並使該第一閘極電極、該第二閘極電極和該第三閘極電極彼此絕緣。
  19. 如請求項18述及之系統，其中該第一、該第二及該第三 閘極電極能夠回應於該第一、該第二及該第三控制信號在該半導體層的該第二部分(226，626)內儲存電荷載流子。
  20. 如請求項18或19述及之系統，其中該半導體層具有在大致10奈米(nm)到大致100nm的範圍內的一厚度。
  21. 如請求項18或19述及之系統，其中在該第一、該第二及該第三閘極電極中的每一個與該半導體層相鄰於該第一、該第二及該第三閘極電極的相應部分之間的該一個或更多個介電層的厚度全部皆小於約200nm。
  22. 如請求項18或19述及之系統，其中該半導體層包含以下至少一者：銦鎵鋅氧化物(IGZO)、非晶矽(Si)或低溫多晶矽(LTPS)。
TW102125604A 2012-07-24 2013-07-17 多閘極薄膜電晶體 TWI590458B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/557,039 US9105728B2 (en) 2012-07-24 2012-07-24 Multi-gate thin-film transistor

Publications (2)

Publication Number Publication Date
TW201413962A TW201413962A (zh) 2014-04-01
TWI590458B true TWI590458B (zh) 2017-07-01

Family

ID=48874539

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125604A TWI590458B (zh) 2012-07-24 2013-07-17 多閘極薄膜電晶體

Country Status (6)

Country Link
US (1) US9105728B2 (zh)
JP (1) JP5946966B2 (zh)
KR (1) KR101662733B1 (zh)
CN (1) CN104508829B (zh)
TW (1) TWI590458B (zh)
WO (1) WO2014018282A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2887692B1 (en) * 2013-12-20 2019-07-10 Valencell, Inc. A fitting system for a headphone with physiological sensor
IN2014DE00708A (zh) * 2014-03-12 2015-09-18 Indian Inst Technology Kanpur
US20150366678A1 (en) * 2014-06-20 2015-12-24 Fillauer Llc Modular forearm
US10061386B2 (en) 2015-06-26 2018-08-28 Sabic Global Technologies B.V. Integrated piezoelectric cantilever actuator and transistor for touch input and haptic feedback applications
GB201819570D0 (en) * 2018-11-30 2019-01-16 Univ Surrey Multiple-gate transistor
KR20210092074A (ko) 2020-01-15 2021-07-23 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11469321B2 (en) * 2020-02-27 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
TWI835147B (zh) * 2022-05-24 2024-03-11 美商Ｏｌｅｄ沃克斯有限責任公司 具有靜電放電保護之分段式oled

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682834A (ja) * 1992-09-02 1994-03-25 Fuji Xerox Co Ltd アクティブマトリクスパネル
US5929464A (en) 1995-01-20 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-optical device
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
TW463384B (en) 2000-06-15 2001-11-11 Shr Min Thin film transistor having subgate and Schottky source/drain and the manufacturing method thereof
US6580633B2 (en) 2000-09-28 2003-06-17 Seiko Epson Corporation Nonvolatile semiconductor memory device
KR100485531B1 (ko) * 2002-04-15 2005-04-27 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터와 그 제조방법
CN100449779C (zh) * 2002-10-07 2009-01-07 株式会社半导体能源研究所 半导体器件及其制造方法
US7800675B2 (en) 2004-08-25 2010-09-21 Aptina Imaging Corporation Method of operating a storage gate pixel
KR100614653B1 (ko) 2004-11-18 2006-08-22 삼성전자주식회사 백점 및 오버플로우의 문제없이 글로벌 노출이 가능한씨모스 이미지 센서 및 그 제조 방법
US7459755B2 (en) 2006-05-25 2008-12-02 Walker Andrew J Dual-gate semiconductor devices with enhanced scalability
KR100790586B1 (ko) 2006-05-25 2008-01-02 (주) 픽셀플러스 Ｃｍｏｓ 이미지 센서 액티브 픽셀 및 그 신호 감지 방법
US8102443B2 (en) 2007-03-13 2012-01-24 Renesas Electronics Corporation CCD image sensor having charge storage section between photodiode section and charge transfer section
US20090072313A1 (en) * 2007-09-19 2009-03-19 International Business Machines Corporation Hardened transistors in soi devices
US20120153289A1 (en) * 2009-09-01 2012-06-21 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device
KR101056229B1 (ko) 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
DE102010002455B4 (de) 2010-02-26 2017-06-01 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Nichtflüchtiger Speichertransistor und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US20140027758A1 (en) 2014-01-30
CN104508829A (zh) 2015-04-08
KR101662733B1 (ko) 2016-10-06
KR20150034273A (ko) 2015-04-02
WO2014018282A1 (en) 2014-01-30
JP5946966B2 (ja) 2016-07-06
US9105728B2 (en) 2015-08-11
JP2015524618A (ja) 2015-08-24
CN104508829B (zh) 2016-10-26
TW201413962A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
TWI590458B (zh) 多閘極薄膜電晶體
TWI534782B (zh) 用於驅動一類比干涉調變器之系統、裝置及方法
JP6339502B2 (ja) アモルファス酸化物半導体薄膜トランジスタ作製方法
US9761732B2 (en) Tunnel thin film transistor with hetero-junction structure
JP5917679B2 (ja) アモルファス酸化物半導体薄膜トランジスタ作製方法
US9202821B2 (en) Thin-film transistors incorporated into three dimensional MEMS structures
TW201430693A (zh) 藉由副顯示器重用觸控面板及控制器之系統
US20170287943A1 (en) High aperture ratio display by introducing transparent storage capacitor and via hole
US20150349000A1 (en) Fabrication of transistor with high density storage capacitor
US20160267854A1 (en) Driver circuit with reduced leakage
TW201602990A (zh) 具有多階輸出之堅固驅動器
JP2014514597A (ja) 単一のインダクタから正電圧と負電圧とを供給するためのシステムおよび方法
TW201337886A (zh) 用於驅動干涉調變器的系統、器件及方法
KR20140052059A (ko) 실리사이드 갭 박막 트랜지스터
TW201303828A (zh) 用以減少線時間之方法及裝置
TWI477811B (zh) 機電系統裝置
TW201514537A (zh) 整合受限光吸收層之顯示裝置
TW201307891A (zh) 用於使用像素器件電容的可變性之主動矩陣顯示器之電壓降低的方法及器件
JP5745702B2 (ja) 複数のセグメントラインを含むディスプレイを駆動する方法および回路
TW201502576A (zh) 合併平面外運動限制特徵之快門總成
TWI624687B (zh) 使用極性反轉之顯示元件重設
TW201447854A (zh) 用於驅動顯示器中之區段線的方法及系統

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees