TWI585427B - 延遲量測電路及其量測方法 - Google Patents

延遲量測電路及其量測方法 Download PDF

Info

Publication number
TWI585427B
TWI585427B TW105116063A TW105116063A TWI585427B TW I585427 B TWI585427 B TW I585427B TW 105116063 A TW105116063 A TW 105116063A TW 105116063 A TW105116063 A TW 105116063A TW I585427 B TWI585427 B TW I585427B
Authority
TW
Taiwan
Prior art keywords
transmission
delay
delayed
signal
delays
Prior art date
Application number
TW105116063A
Other languages
English (en)
Other versions
TW201741681A (zh
Inventor
李進福
巫函諭
周哲緯
陳詠孝
Original Assignee
國立中央大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立中央大學 filed Critical 國立中央大學
Priority to TW105116063A priority Critical patent/TWI585427B/zh
Priority to US15/219,290 priority patent/US10209298B2/en
Application granted granted Critical
Publication of TWI585427B publication Critical patent/TWI585427B/zh
Publication of TW201741681A publication Critical patent/TW201741681A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

延遲量測電路及其量測方法
本發明是有關於一種延遲量測電路及其量測方法，且特別是有關於一種用以量測晶粒間傳輸導線的延遲量測電路及其量測方法。
在習知技術領域中，關於延遲量測電路約可分為三大類，包括：游標尺延遲線（Vernier Delay Line）、環振盪器（Ring Oscillator）、以及時間電壓轉換器（Time to voltage converter）。其中，游標尺延遲線的量測方式雖可提供較佳的解析度，但進行較大範圍的延遲量測時，所需要的電路面積也會大幅的增加。而環振盪器所進行的延遲量測動作中，其所提供的量測解析度則會受限於環振盪器的結構。另外，時間電壓轉換器的量測方式，則有不易校準，且容易受製程的變異的影響。
關於量測晶粒間的傳輸導線的延遲，習知技術常見利用環振盪器來進行。除了環振盪器的結構會影響量測的解析度外，也無法確認所量測的延遲的誤差是由何種向量（邏輯0轉態至邏輯1，或邏輯1轉態至邏輯0）所產生，造成分析上的困難。
本發明提供一種延遲量測電路及其量測方法，在使用低面積的電路下，還可提供高解析度的特性。
本發明的延遲量測電路包括：傳輸路徑選擇電路、第一延遲量測器、第二延遲量測器以及控制器。傳輸路徑選擇電路耦接多數個傳輸導線，選定傳輸導線中的第一參考傳輸導線、第二參考傳輸導線以及待測傳輸導線。傳輸路徑選擇電路依據控制信號以形成通過第一參考傳輸導線、第二參考傳輸導線以及待測傳輸導線其中之二的多個傳輸迴路。第一延遲量測器耦接至傳輸路徑選擇電路的一端，分別計算部分的傳輸迴路的傳輸延遲並獲得多數個第一傳輸延遲。第二延遲量測器耦接至傳輸路徑選擇電路的另一端，分別計算部分的傳輸迴路的傳輸延遲並獲得多數個第二傳輸延遲。控制器耦接傳輸路徑選擇電路、第一延遲量測器以及第二延遲量測器，產生控制信號，並依據第一傳輸延遲以及第二傳輸延遲以獲得待測傳輸導線的傳輸延遲。
在本發明的一實施例中，上述的第一傳輸迴路通過第一參考傳輸導線以及第二參考傳輸導線，第二傳輸迴路通過第一參考傳輸導線以及待測傳輸導線，第三傳輸迴路通過第二參考傳輸導線以及待測傳輸導線。第一延遲量測器偵測第一傳輸迴路及第二傳輸迴路的傳輸延遲以分別獲得第一傳輸延遲T0及T2。第二延遲量測器偵測第一傳輸迴路及第三傳輸迴路的傳輸延遲以分別獲得第二傳輸延遲T1及T3。控制器依據第一傳輸延遲T0及T2以及第二傳輸延遲T1及T3進行算術運算以獲得待測傳輸導線的傳輸延遲。其中，待測傳輸導線的傳輸延遲 = (T2+T3-T4) / 2，T4為T0及T1的平均值。
在本發明的一實施例中，上述的傳輸路徑選擇電路包括多數個第一開關以及多數個第二開關，第一開關分別耦接至傳輸導線的第一端，第二開關分別耦接至傳輸導線的第二端。
在本發明的一實施例中，上述的傳輸導線的第一端耦接至第一晶粒，傳輸導線的第二端耦接至第二晶粒，第一開關配置在第一晶粒中，而第二開關配置在第二晶粒中。
在本發明的一實施例中，上述的第一延遲量測器配置在第一晶粒或第二晶粒中，第二延遲量測器配置在第一晶粒或第二晶粒中。
在本發明的一實施例中，上述的第一延遲量測器以及第二延遲量測器的其中之一包括：多數個第一緩衝器、多數個第二緩衝器以及多數個正反器。第一緩衝器相互串聯耦接，並接收通過各傳輸迴路的受測信號以產生多數個延遲受測信號。第二緩衝器相互串聯耦接，接收參考信號並產生多數個延遲參考信號。正反器分別接收延遲受測信號以及延遲參考信號。正反器分別依據延遲參考信號取樣延遲受測信號以產生各傳輸迴路的傳輸延遲。
在本發明的一實施例中，上述的第一延遲量測器以及第二延遲量測器的其中之一包括：多數個第一緩衝器、多數個第二緩衝器、多工器以及正反器。第一緩衝器相互串聯耦接，並接收通過各傳輸迴路的受測信號以產生多數個延遲受測信號。第二緩衝器相互串聯耦接，接收參考信號並產生多數個延遲參考信號。多工器接收延遲受測信號以及延遲參考信號，依據選擇信號以依序選擇各延遲受測信號及相對應的各延遲參考信號以分別產生選中延遲受測信號及選中延遲參考信號。正反器依序依據選中延遲參考信號取樣選中延遲受測信號以獲得各傳輸迴路的傳輸延遲。
在本發明的一實施例中，上述的第一延遲量測器以及第二延遲量測器的其中之一包括：多數個第一粗調緩衝器、多數個第二粗調緩衝器、第一多工器、多數個第一細調緩衝器、多數個第二細調緩衝器、第二多工器以及正反器。第一粗調緩衝器相互串聯耦接，接收通過各傳輸迴路的受測信號以產生多數個粗調延遲受測信號。第二粗調緩衝器相互串聯耦接，接收參考信號並產生多數個粗調延遲參考信號。第一多工器接收粗調延遲受測信號以及粗調延遲參考信號，依據第一選擇信號以依序選擇各粗調延遲受測信號及相對應的各粗調延遲參考信號以分別產生選中延遲受測信號及選中延遲參考信號。第一細調緩衝器相互串聯耦接，接收選中延遲受測信號以產生多數個細調延遲受測信號。第二細調緩衝器相互串聯耦接，接收選中延遲參考信號並產生多數個細調延遲參考信號。第二多工器接收細調延遲受測信號以及細調延遲參考信號，依據第二選擇信號以依序選擇各細調延遲受測信號及相對應的各細調延遲參考信號以分別產生輸出延遲受測信號及輸出延遲參考信號。正反器依序依據輸出延遲參考信號取樣輸出延遲受測信號以獲得各傳輸迴路的傳輸延遲。
在本發明的一實施例中，上述的各第一細調緩衝器的延遲量小於各第一粗調緩衝器的延遲量，各第二細調緩衝器的延遲量小於各第二粗調緩衝器的延遲量。
在本發明的一實施例中，上述的各傳輸導線為封裝導線。
在本發明的一實施例中，上述的各傳輸導線為矽通孔導線。
本發明的傳輸導線延遲的量測方法，其中的傳輸導線連接第一晶粒以及第二晶粒，量測方法包括：選定傳輸導線中的第一參考傳輸導線、第二參考傳輸導線以及待測傳輸導線；依據控制信號以形成通過第一參考傳輸導線、第二參考傳輸導線以及待測傳輸導線其中之二的多個傳輸迴路；提供第一延遲量測器分別計算部分的傳輸迴路的傳輸延遲並獲得多數個第一傳輸延遲，並提供第二延遲量測器分別計算部分傳輸迴路的傳輸延遲並獲得多數個第二傳輸延遲；以及，依據第一傳輸延遲以及第二傳輸延遲以獲得待測傳輸導線的傳輸延遲。
基於上述，本發明透過兩個延遲量測器來量測出多個傳輸迴路的傳輸延遲，並針對所獲得的多個傳輸延遲進行算術運算，並藉以抵銷製程變易所可能造成的誤差，以提升量測的準確度。另外，本發明實施例中透過不同架構的延遲量測器，可提升延遲量測的解析度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下請參照圖1，圖1繪示本發明一實施例的延遲量測電路的示意圖。延遲量測電路100包括傳輸路徑選擇電路110-1及110-2、延遲量測器120及130以及控制器140。傳輸路徑選擇電路110-1及110-2耦接至傳輸導線TSV1~TSVN，其中，傳輸路徑選擇電路110-1耦接至傳輸導線TSV1~TSVN的第一端，而傳輸路徑選擇電路110-2耦接至傳輸導線TSV1~TSVN的第二端。延遲量測器120耦接至及傳輸路徑選擇電路110-1及110-2的其中之一，延遲量測器130耦接至及傳輸路徑選擇電路110-1及110-2的其中之一。並且，在圖1中，延遲量測器120耦接至傳輸路徑選擇電路110-1鄰近傳輸導線TSV1的端點，而延遲量測器130則耦接至傳輸路徑選擇電路110-1鄰近傳輸導線TSVN的端點。另外，控制器140耦接延遲量測器120及130以及傳輸路徑選擇電路110-1及110-2。
在動作細節方面，傳輸路徑選擇電路110-1及110-2可依據控制信號以透過改變傳輸導線TSV1~TSVN間的連接關係來形成不同的傳輸迴路。延遲量測器120及130則可針對上述的不同的傳輸迴路進行傳輸延遲的量測動作。進一步來說明，首先，要進行傳輸導線的傳輸延遲的量測動作時，可先選定傳輸導線TSV1~TSVN其中之二為參考傳輸導線（例如選擇傳輸導線TSV1及TSVN為參考傳輸導線），並例如選擇傳輸導線TSVN為待測傳輸導線。而傳輸路徑選擇電路110-1及110-2則可依據控制信號來產生四個傳輸迴路，分別為，傳輸迴路A：延遲量測器120à傳輸導線TSV1à傳輸路徑選擇電路110-2à傳輸導線TSVNà傳輸路徑選擇電路110-1à延遲量測器120；傳輸迴路B：延遲量測器130à傳輸導線TSVNà傳輸路徑選擇電路110-2à傳輸導線TSV1à傳輸路徑選擇電路110-1à延遲量測器130；傳輸迴路C：延遲量測器120à傳輸導線TSV1à第一部分的傳輸路徑選擇電路110-2à傳輸導線TSV2à第一部分的傳輸路徑選擇電路110-1à延遲量測器120；傳輸迴路D：延遲量測器130à傳輸導線TSVNà第二部分的傳輸路徑選擇電路110-2à傳輸導線TSV2à第二部分的傳輸路徑選擇電路110-1à延遲量測器130。其中，控制信號可由控制器140來提供。
在此，假定傳輸導線TSV1的傳輸延遲為Tref1、傳輸導線TSVN的傳輸延遲為Tref2、傳輸路徑選擇電路110-1的傳輸延遲為Tw0、傳輸路徑選擇電路110-2的傳輸延遲為Tw1。並且，傳輸路徑選擇電路110-1的傳輸延遲為Tw0等於第一部分傳輸路徑選擇電路110-1的傳輸延遲Tw2加上第二部分傳輸路徑選擇電路110-1的傳輸延遲Tw3，傳輸路徑選擇電路110-2的傳輸延遲為Tw1等於第一部分傳輸路徑選擇電路110-2的傳輸延遲Tw4加上第二部分傳輸路徑選擇電路110-2的傳輸延遲Tw5，待測傳輸導線（傳輸導線TSV2）的傳輸延遲為Ttsv2。如此一來，延遲量測器120及130可透過量測上述傳輸迴路A~傳輸迴路D以獲得下示的關係示(1)-(4)： 傳輸延遲T0 = Tref1 + Tw0 + Tref2 + Tw1    (1) 傳輸延遲T1 = Tref2 + Tw0 +Tref1 + Tw1    (2) 傳輸延遲T2 = Tref1 + Tw2 + Ttsv2 + Tw3    (3) 傳輸延遲T3 = Ttsv2 + Tw4 + Tref2 + Tw5    (4)
在本實施例中，傳輸延遲T0及T2可以由延遲量測器120來獲得，傳輸延遲T1及T3可以由延遲量測器130來獲得。
值得注意的，透過設定傳輸延遲T4等於傳輸延遲T0及T1的平均值，再透過關係式(3)、(4)進行數運算可得待測傳輸導線的傳輸延遲Ttsv2 = (T2+T3-T4) / 2。也就是說，透過將傳輸延遲T0至T3傳送至控制器140，控制器140可簡單的計算出待測傳輸導線（傳輸導線TSV2）的傳輸延遲。
以下請參照圖2，圖2繪示本發明圖1實施例的延遲量測電路的實施方式的示意圖。在圖2中，傳輸路徑選擇電路110-1包括多個開關SW11-SW1N，傳輸路徑選擇電路110-2則包括多個開關SW21-SW2N。開關SW11-SW1N分別耦接至傳輸導線TSV1-TSVN的第一端，開關SW21-SW2N則分別耦接至傳輸導線TSV1-TSVN的第二端。開關SW11-SW1N以及開關SW21-SW2N依據控制信號進行切換，並藉以改變傳輸導線TSV1-TSVN間的連接關係，以使傳輸導線TSV1-TSVN在延遲量測器120、130間產生多種不同的傳輸迴路。其中，本發明實施例中的傳輸迴路通過傳輸導線TSV1-TSVN中的其中兩個傳輸導線。
在另一方面，傳輸導線TSV1-TSVN可用來連接晶粒CHP1以及晶粒CHP2。在本實施方式中，傳輸導線TSV1-TSVN的第一端以及傳輸路徑選擇電路110-1配置在晶粒CHP1中，傳輸導線TSV1-TSVN的第二端以及傳輸路徑選擇電路110-2則配置在晶粒CHP2中。值得注意的，延遲量測器120、130可共同被配置在晶片CHP1中分別鄰近傳輸導線TSV1及TSVN的兩個側邊並與傳輸路徑選擇電路110-1的兩個端點相耦接，或者，延遲量測器120、130可共同被配置在晶片CHP2中分別鄰近傳輸導線TSV1及TSVN的兩個側邊並與傳輸路徑選擇電路110-2的兩個端點相耦接。亦或者，延遲量測器120、130可分別被配置在晶片CHP1（CHP2）及CHP2（CHP1）中鄰近傳輸導線TSV1及TSVN的兩個側邊。其中，延遲量測器120、130配置在哪個晶片中並有沒固定的限制。
與延遲量測器120、130相類似，控制器140的配置位置也沒有固定的限制。
在本實施例中，開關SW11-SW1N以及開關SW21-SW2N在實施細節上沒有固定的限制。凡本領域具通常知識者所熟知可用來實施以作為開關的元件都可應用於本發明。
在另一方面，傳輸導線TSV1-TSVN可以是矽通孔（through silicon via）所形成的導線，或也可以封裝導線（bonding wire），或是上述的組合。
接著請參照圖3，圖3繪示本發明實施例的延遲量測器的一實施方式的示意圖。延遲量測器300包括第一緩衝器BUF11-BUF1M、第二緩衝器BUF21-BUF2M以及正反器DFF1-DFFM。第一緩衝器BUF11-BUF1M相互串聯耦接。第一緩衝器BUF11接收受測信號SUM，第一緩衝器BUF11-BUF1M並透過依序延遲受測信號SUM以產生多個延遲受測信號。第二緩衝器BUF21-BUF2M相互串聯耦接。第二緩衝器BUF21接收參考信號Sref，第二緩衝器BUF21-BUF2M並透過依序延遲參考信號Sref以產生多個延遲參考信號。其中，受測信號SUM通過前述實施例中多個傳輸迴路的其中之一所獲得。
正反器DFF1-DFFM分別接收延遲受測信號，並分別接收延遲參考信號。各正反器DFF1-DFFM依據所接收的延遲參考信號來取樣對應的延遲受測信號以產生對應各傳輸迴路的傳輸延遲DLY。
在本實施方式中，傳輸延遲DLY的解析度可以透過第一緩衝器BUF11-BUF1M以及第二緩衝器BUF21-BUF2M的延遲大小來設定，而傳輸延遲DLY的偵測範圍則可以透過第一緩衝器BUF11-BUF1M以及第二緩衝器BUF21-BUF2M的數量來設定。
以下請參照圖4，圖4繪示本發明實施例的延遲量測器的另一實施方式的示意圖。延遲量測器400包括第一緩衝器BUF411-BUF41M、第二緩衝器BUF421-BUF42M、多工器410以及正反器DFF41。第一緩衝器BUF411-BUF41M相互串聯耦接，第一緩衝器BUF411接收受測信號SUM，第一緩衝器BUF411-BUF41M並透過依序延遲受測信號SUM以產生多個延遲受測信號。第二緩衝器BUF421-BUF42M相互串聯耦接。第二緩衝器BUF421接收參考信號Sref，第二緩衝器BUF421-BUF42M並透過依序延遲參考信號Sref以產生多個延遲參考信號。其中，受測信號SUM通過前述實施例中多個傳輸迴路的其中之一所獲得。
多工器410包括多工電路MUX41及MUX42。多工電路MUX41接收延遲受測信號，而多工電路MUX42則接收延遲參考信號。多工電路MUX41及MUX42並接收選擇信號SEL，並依據選擇信號SEL依序選擇各延遲受測信號以及對應的延遲參考信號來分別產生選中延遲受測信號SDUM及選中延遲參考信號SDref。仔細一點來說明，當多工電路MUX41選擇第一緩衝器BUF411所產生的延遲受測信號以產生選中延遲受測信號SDUM時，多工電路MUX42對應選擇第二緩衝器BUF421所產生的延遲參考信號以產生選中延遲參考信號SDref。接著，多工電路MUX41選擇第一緩衝器BUF412所產生的延遲受測信號以產生選中延遲受測信號SDUM，且多工電路MUX42對應選擇第二緩衝器BUF422所產生的延遲參考信號以產生選中延遲參考信號SDref。之後動作可依此原則類推。
正反器DFF41可以為D型正反器，並接收延遲參考信號SDref以及延遲受測信號SDUM，且依據延遲參考信號SDref來對延遲受測信號SDUM進行取樣以獲得對應各傳輸迴路的傳輸延遲DLY。
與前述實施方式相類似，在本實施方式中，傳輸延遲DLY的解析度可以透過第一緩衝器BUF411-BUF41M以及第二緩衝器BUF421-BUF42M的延遲大小來設定，而傳輸延遲DLY的偵測範圍則可以透過第一緩衝器BUF411-BUF41M以及第二緩衝器BUF421-BUF42M的數量來設定。
接著並請參照圖5，圖5繪示本發明實施例的延遲量測器的另一實施方式的示意圖。延遲量測器500包括第一粗調緩衝器CBUF511-CBUF512、第二粗調緩衝器CBUF521-CBUF522、第一細調緩衝器FBUF511-FBUF512、第二細調緩衝器FBUF521-FBUF52M、多工器510、520以及正反器DFF51。第一粗調緩衝器CBUF511-CBUF512相互串聯耦接，第一粗調緩衝器CBUF511透過邏輯閘LG1接收受測信號SUM，第一粗調緩衝器CBUF511-CBUF512並透過依序延遲受測信號SUM以產生多個粗調延遲受測信號。第二粗調緩衝器CBUF521-CBUF522相互串聯耦接。第二粗調緩衝器CBUF521透過邏輯閘LG2接收參考信號Sref，第二粗調緩衝器CBUF521-CBUF522並透過依序延遲參考信號Sref以產生多個粗調延遲參考信號。其中，受測信號SUM通過前述實施例中多個傳輸迴路的其中之一所獲得。
多工器510包括多工電路MUX51及MUX52。多工電路MUX51接收粗調延遲受測信號，而多工電路MUX52則接收粗調延遲參考信號。多工電路MUX51及MUX52並接收選擇信號SEL1，並依據選擇信號SE1L依序選擇各粗調延遲受測信號以及對應的粗調延遲參考信號來分別產生選中延遲受測信號及選中延遲參考信號。
第一細調緩衝器FBUF511-FBUF512相互串聯耦接，第一細調緩衝器FBUF511接收選中延遲受測信號，第一細調緩衝器FBUF511-FBUF512並透過依序延遲選中延遲受測信號以產生多個細調延遲受測信號。第二細調緩衝器FBUF521-FBUF522相互串聯耦接，第二細調緩衝器FBUF521接收選中延遲參考信號，第二細調緩衝器FBUF511-FBUF512並透過依序延遲選中延遲參考信號以產生多個細調延遲參考信號。
多工器520接收細調延遲受測信號以及細調延遲參考信號，並依據選擇信號SEL2以依序選擇各細調延遲受測信號及相對應的各細調延遲參考信號以分別產生輸出延遲受測信號ODUM及輸出延遲參考信號ODref。
正反器DFF51可以為D型正反器，並接收輸出延遲參考信號ODref以及輸出延遲受測信號ODUM，且依據延遲參考信號ODref來對延遲受測信號ODUM進行取樣以獲得對應各傳輸迴路的傳輸延遲DLY。
請注意，在本實施方式中，各第一細調緩衝器FBUF511-FBUF512的延遲量小於各第一粗調緩衝器CBUF511-CBUF512的延遲量，各第二細調緩衝器FBUF521-FBUF522的延遲量小於各第二粗調緩衝器的延遲量CBUF521-CBUF522。
附帶一提的，邏輯閘LG1以及LG2在本實施方式中為及閘。邏輯閘LG1接收受測信號SUM以及致能信號EN，邏輯閘LG2則接收參考信號Sref以及致能信號EN。並且，在當致能信號EN等於邏輯高準位時，受測信號SUM以及參考信號Sref才可分別通過邏輯閘LG1及LG2以傳送至延遲量測器500內部以進行延遲量測動作。
以下請參照圖6，圖6繪示本發明一實施例的傳輸導線延遲的量測方法的流程圖。其中，受測的傳輸導線用以連接第一晶粒以及第二晶粒。量測方法的步驟包括：在步驟S610中，選定傳輸導線中的第一參考傳輸導線、第二參考傳輸導線以及待測傳輸導線；在步驟S620中，依據控制信號以形成通過第一參考傳輸導線、第二參考傳輸導線以及待測傳輸導線其中之二的多個傳輸迴路；在步驟S630中，提供第一延遲量測器分別計算部分的傳輸迴路的傳輸延遲並獲得多數個第一傳輸延遲，並提供第二延遲量測器分別計算部分傳輸迴路的傳輸延遲並獲得多數個第二傳輸延遲；以及，在步驟S640中依據第一傳輸延遲以及第二傳輸延遲以獲得待測傳輸導線的傳輸延遲。
關於上述步驟的實施方式的動作細節，在前述的實施例及實施方式都有詳細的說明，以下恕不多贅述。
綜上所述，本發明透過量測傳輸導線所形成的多個傳輸迴路的傳輸延遲，再透過數學運算的方式來獲得待測的傳輸導線的傳輸延遲。製程飄移所造成的傳輸延遲的影響可以被降低，並增加量測的準確度。並且，延遲量測器被設置在晶粒上，可以進行即時的量測動作。此外，本發明實施例提供多種延遲量測器架構，可提升延遲量測的解析度以及範圍，提供多方面的應用。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧延遲量測電路
110-1、110-2‧‧‧傳輸路徑選擇電路
120、130‧‧‧延遲量測器
140‧‧‧控制器
TSV1~TSVN‧‧‧傳輸導線
SW11-SW1N、SW21-SW2N‧‧‧開關
CHP1、CHP2‧‧‧晶粒
BUF11-BUF1M、BUF21-BUF2M、BUF411-BUF41M、BUF421-BUF42M‧‧‧緩衝器
DFF1-DFFM、DFF41、DFF51‧‧‧正反器
SUM‧‧‧受測信號
Sref‧‧‧參考信號
DLY‧‧‧傳輸延遲
410‧‧‧多工器
MUX41、MUX42、MUX51、MUX52、MUX53、MUX54‧‧‧多工電路
SDref‧‧‧選中延遲參考信號
SDUM‧‧‧選中延遲受測信號
CBUF511-CBUF512、CBUF521-CBUF522‧‧‧粗調緩衝器
FBUF511-FBUF512、FBUF521-FBUF52M‧‧‧細調緩衝器
LG1、LG2‧‧‧邏輯閘 SEL、SEL1、SEL2‧‧‧選擇信號
ODref‧‧‧輸出延遲參考信號
ODUM‧‧‧輸出延遲受測信號
EN‧‧‧致能信號
S610-S640‧‧‧傳輸導線延遲的量測步驟
圖1繪示本發明一實施例的延遲量測電路的示意圖。 圖2繪示本發明圖1實施例的延遲量測電路的實施方式的示意圖。 圖3繪示本發明實施例的延遲量測器的一實施方式的示意圖。 圖4繪示本發明實施例的延遲量測器的另一實施方式的示意圖。 圖5繪示本發明實施例的延遲量測器的另一實施方式的示意圖。 圖6繪示本發明一實施例的傳輸導線延遲的量測方法的流程圖。
100‧‧‧延遲量測電路
110-1、110-2‧‧‧傳輸路徑選擇電路
120、130‧‧‧延遲量測器
140‧‧‧控制器
TSV1~TSVN‧‧‧傳輸導線

Claims (13)

  1. 一種延遲量測電路，包括： 一傳輸路徑選擇電路，耦接多數個傳輸導線，選定該些傳輸導線中的一第一參考傳輸導線、一第二參考傳輸導線以及一待測傳輸導線，依據一控制信號以形成通過該第一參考傳輸導線、該第二參考傳輸導線以及該待測傳輸導線其中之二的多個傳輸迴路； 一第一延遲量測器，耦接至該傳輸路徑選擇電路的一端，分別計算部分該些傳輸迴路的傳輸延遲並獲得多數個第一傳輸延遲； 一第二延遲量測器，耦接至該傳輸路徑選擇電路的另一端，分別計算部分該些傳輸迴路的傳輸延遲並獲得多數個第二傳輸延遲；以及 一控制器，耦接該傳輸路徑選擇電路、該第一延遲量測器以及該第二延遲量測器，產生該控制信號，並依據該些第一傳輸延遲以及該些第二傳輸延遲以獲得該待測傳輸導線的傳輸延遲。
  2. 如申請專利範圍第1項所述的延遲量測電路，其中一第一傳輸迴路通過該第一參考傳輸導線以及該第二參考傳輸導線，一第二傳輸迴路通過該第一參考傳輸導線以及該待測傳輸導線，一第三傳輸迴路通過該第二參考傳輸導線以及該待測傳輸導線，該第一延遲量測器偵測該第一傳輸迴路及該第二傳輸迴路的傳輸延遲以分別獲得該些第一傳輸延遲T0及T2，該第二延遲量測器偵測該第一傳輸迴路及該第三傳輸迴路的傳輸延遲以分別獲得該些第二傳輸延遲T1及T3，該控制器依據該些第一傳輸延遲T0及T2以及該些第二傳輸延遲T1及T3進行算術運算以獲得該待測傳輸導線的傳輸延遲，     其中，該待測傳輸導線的傳輸延遲 = (T2+T3-T4) / 2，T4為T0及T1的平均值。
  3. 如申請專利範圍第1項所述的延遲量測電路，其中該傳輸路徑選擇電路包括多數個第一開關以及多數個第二開關，該些第一開關分別耦接至該些傳輸導線的第一端，該些第二開關分別耦接至該些傳輸導線的第二端。
  4. 如申請專利範圍第3項所述的延遲量測電路，其中該些傳輸導線的第一端耦接至一第一晶粒，該些傳輸導線的第二端耦接至一第二晶粒，該些第一開關配置在該第一晶粒中，該些第二開關配置在該第二晶粒中。
  5. 如申請專利範圍第4項所述的延遲量測電路，其中該第一延遲量測器配置在該第一晶粒或該第二晶粒中，該第二延遲量測器配置在該第一晶粒或該第二晶粒中。
  6. 如申請專利範圍第1項所述的延遲量測電路，該第一延遲量測器以及該第二延遲量測器的其中之一包括：     多數個第一緩衝器，相互串聯耦接，並接收通過各該傳輸迴路的一受測信號以產生多數個延遲受測信號；     多數個第二緩衝器，相互串聯耦接，接收一參考信號並產生多數個延遲參考信號；以及     多數個正反器，分別接收該些延遲受測信號以及該些延遲參考信號，該些正反器分別依據該些延遲參考信號取樣該些延遲受測信號以產生各該傳輸迴路的傳輸延遲。
  7. 如申請專利範圍第1項所述的延遲量測電路，該第一延遲量測器以及該第二延遲量測器的其中之一包括：     多數個第一緩衝器，相互串聯耦接，並接收通過各該傳輸迴路的一受測信號以產生多數個延遲受測信號；     多數個第二緩衝器，相互串聯耦接，接收一參考信號並產生多數個延遲參考信號；     一多工器，接收該些延遲受測信號以及該些延遲參考信號，依據一選擇信號以依序選擇各該延遲受測信號及相對應的各該延遲參考信號以分別產生一選中延遲受測信號及一選中延遲參考信號；以及     一正反器，依序依據該選中延遲參考信號取樣該選中延遲受測信號以獲得各該傳輸迴路的傳輸延遲。
  8. 如申請專利範圍第1項所述的延遲量測電路，該第一延遲量測器以及該第二延遲量測器的其中之一包括：     多數個第一粗調緩衝器，相互串聯耦接，接收通過各該傳輸迴路的一受測信號以產生多數個粗調延遲受測信號；     多數個第二粗調緩衝器，相互串聯耦接，接收一參考信號並產生多數個粗調延遲參考信號；     一第一多工器，接收該些粗調延遲受測信號以及該些粗調延遲參考信號，依據一第一選擇信號以依序選擇各該粗調延遲受測信號及相對應的各該粗調延遲參考信號以分別產生一選中延遲受測信號及一選中延遲參考信號；     多數個第一細調緩衝器，相互串聯耦接，接收該選中延遲受測信號以產生多數個細調延遲受測信號；     多數個第二細調緩衝器，相互串聯耦接，接收該選中延遲參考信號並產生多數個細調延遲參考信號；     一第二多工器，接收該些細調延遲受測信號以及該些細調延遲參考信號，依據一第二選擇信號以依序選擇各該細調延遲受測信號及相對應的各該細調延遲參考信號以分別產生一輸出延遲受測信號及一輸出延遲參考信號；以及     一正反器，依序依據該輸出延遲參考信號取樣該輸出延遲受測信號以獲得各該傳輸迴路的傳輸延遲。
  9. 如申請專利範圍第7項所述的延遲量測電路，其中各該第一細調緩衝器的延遲量小於各該第一粗調緩衝器的延遲量，各該第二細調緩衝器的延遲量小於各該第二粗調緩衝器的延遲量。
  10. 如申請專利範圍第1項所述的延遲量測電路，其中各該傳輸導線為封裝導線。
  11. 如申請專利範圍第1項所述的延遲量測電路，其中各該傳輸導線為矽通孔導線。
  12. 一種傳輸導線延遲的量測方法，該些傳輸導線連接一第一晶粒以及一第二晶粒，該量測方法包括：     選定該些傳輸導線中的一第一參考傳輸導線、一第二參考傳輸導線以及一待測傳輸導線；     依據一控制信號以形成通過該第一參考傳輸導線、該第二參考傳輸導線以及該待測傳輸導線其中之二的多個傳輸迴路；     提供一第一延遲量測器分別計算部分該些傳輸迴路的傳輸延遲並獲得多數個第一傳輸延遲，並提供一第二延遲量測器分別計算部分該些傳輸迴路的傳輸延遲並獲得多數個第二傳輸延遲；以及     依據該些第一傳輸延遲以及該些第二傳輸延遲以獲得該待測傳輸導線的傳輸延遲。
  13. 如申請專利範圍第12項所述的傳輸傳輸導線延遲的量測方法，其中一第一傳輸迴路通過該第一參考傳輸導線以及該第二參考傳輸導線，一第二傳輸迴路通過該第一參考傳輸導線以及該待測傳輸導線，一第三傳輸迴路通過該第二參考傳輸導線以及該待測傳輸導線，     其中，提供該第一延遲量測器分別計算部分該些傳輸迴路的傳輸延遲並獲得該些第一傳輸延遲，並提供該第二延遲量測器分別計算部分該些傳輸迴路的傳輸延遲並獲得該些第二傳輸延遲，以及依據該些第一傳輸延遲以及該些第二傳輸延遲以獲得該待測傳輸導線的傳輸延遲的步驟包括：     提供該第一延遲量測器偵測該第一傳輸迴路及該第二傳輸迴路的傳輸延遲以分別獲得該些第一傳輸延遲T0及T2；     提供該第二延遲量測器偵測該第一傳輸迴路及該第三傳輸迴路的傳輸延遲以分別獲得該些第二傳輸延遲T1及T3；以及     依據該些第一傳輸延遲T0及T2以及該些第二傳輸延遲T1及T3進行算術運算以獲得該待測傳輸導線的傳輸延遲，     其中，該待測傳輸導線的傳輸延遲 = (T2+T3-T4) / 2，T4為T0及T1的平均值。
TW105116063A 2016-05-24 2016-05-24 延遲量測電路及其量測方法 TWI585427B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105116063A TWI585427B (zh) 2016-05-24 2016-05-24 延遲量測電路及其量測方法
US15/219,290 US10209298B2 (en) 2016-05-24 2016-07-26 Delay measurement circuit and measuring method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105116063A TWI585427B (zh) 2016-05-24 2016-05-24 延遲量測電路及其量測方法

Publications (2)

Publication Number Publication Date
TWI585427B true TWI585427B (zh) 2017-06-01
TW201741681A TW201741681A (zh) 2017-12-01

Family

ID=59688259

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105116063A TWI585427B (zh) 2016-05-24 2016-05-24 延遲量測電路及其量測方法

Country Status (2)

Country Link
US (1) US10209298B2 (zh)
TW (1) TWI585427B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190107368A (ko) * 2018-03-12 2019-09-20 삼성전자주식회사 관통 전극의 부하를 판별하기 위한 반도체 다이 및 이를 포함하는 반도체 장치
US11764763B1 (en) * 2022-09-14 2023-09-19 Apple Inc. Method and apparatus for in-situ on-chip timing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7810000B2 (en) * 2006-11-14 2010-10-05 International Business Machines Corporation Circuit timing monitor having a selectable-path ring oscillator
TWI400460B (zh) * 2005-11-29 2013-07-01 Tektronix Inc 傳輸延遲與顫動量測方法
US8736338B2 (en) * 2012-04-11 2014-05-27 Freescale Semiconductor, Inc. High precision single edge capture and delay measurement circuit
US20140203798A1 (en) * 2012-03-30 2014-07-24 Frank O'Mahony On-die all-digital delay measurement circuit
TWI449339B (zh) * 2010-12-13 2014-08-11 Ind Tech Res Inst 時脈偏移補償裝置
TW201526547A (zh) * 2013-08-19 2015-07-01 Japan Science & Tech Agency 可重組態延遲電路、及使用其延遲電路之延遲監視電路、偏差修正電路、偏差測定方法及偏差修正方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7028207B2 (en) * 2002-08-22 2006-04-11 Micron Technology, Inc. Measure controlled delay with duty cycle control
US7423466B2 (en) * 2005-04-29 2008-09-09 Stmicroelectronics Pvt. Ltd. Apparatus for enabling duty cycle locking at the rising/falling edge of the clock
JP4627286B2 (ja) * 2006-09-05 2011-02-09 エルピーダメモリ株式会社 半導体記憶装置及び半導体装置
US7816960B2 (en) * 2007-08-09 2010-10-19 Qualcomm Incorporated Circuit device and method of measuring clock jitter
KR20110112707A (ko) * 2010-04-07 2011-10-13 삼성전자주식회사 층간 연결 유닛을 갖는 적층 메모리 장치, 이를 포함하는 메모리 시스템, 및 전송선의 지연시간 보상 방법
US8680874B2 (en) * 2010-07-30 2014-03-25 Imec On-chip testing using time-to-digital conversion
US8248136B1 (en) * 2011-01-17 2012-08-21 Lattice Semiconductor Corporation Low-power, glitch-less, configurable delay element
TWI456706B (zh) 2012-10-24 2014-10-11 Univ Nat Changhua Education 矽穿孔自我繞線電路及其繞線方法
US9171597B2 (en) * 2013-08-30 2015-10-27 Micron Technology, Inc. Apparatuses and methods for providing strobe signals to memories
US9419598B2 (en) * 2013-11-26 2016-08-16 Rambus Inc. In-situ delay element calibration
TWI530701B (zh) 2014-07-11 2016-04-21 國立成功大學 三維積體電路測試系統及其方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI400460B (zh) * 2005-11-29 2013-07-01 Tektronix Inc 傳輸延遲與顫動量測方法
US7810000B2 (en) * 2006-11-14 2010-10-05 International Business Machines Corporation Circuit timing monitor having a selectable-path ring oscillator
TWI449339B (zh) * 2010-12-13 2014-08-11 Ind Tech Res Inst 時脈偏移補償裝置
US20140203798A1 (en) * 2012-03-30 2014-07-24 Frank O'Mahony On-die all-digital delay measurement circuit
US8736338B2 (en) * 2012-04-11 2014-05-27 Freescale Semiconductor, Inc. High precision single edge capture and delay measurement circuit
TW201526547A (zh) * 2013-08-19 2015-07-01 Japan Science & Tech Agency 可重組態延遲電路、及使用其延遲電路之延遲監視電路、偏差修正電路、偏差測定方法及偏差修正方法

Also Published As

Publication number Publication date
US10209298B2 (en) 2019-02-19
US20170343602A1 (en) 2017-11-30
TW201741681A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
JPH0862308A (ja) 半導体試験装置の測定信号のタイミング校正方法及びその回路
TWI585427B (zh) 延遲量測電路及其量測方法
JP3762281B2 (ja) テスト回路及びテスト方法
US20230393196A1 (en) Die-to-die connectivity monitoring using a clocked receiver
US10386412B2 (en) Scheme to measure individually rise and fall delays of non-inverting logic cells
US20060150019A1 (en) Semiconductor device, test apparatus and measurement method therefor
CN110716120A (zh) 芯片自动测试设备的通道延时偏差的校准方法
TWI451108B (zh) 時序分析裝置及時序分析方法
US20070101219A1 (en) Semiconductor testing apparatus and method of calibrating the same
US20090167317A1 (en) Apparatus And Method For Test, Characterization, And Calibration Of Microprocessor-Based And Digital Signal Processor-Based Integrated Circuit Digital Delay Lines
JP2007212279A (ja) タイミング校正方法およびその装置
JP6610216B2 (ja) 遅延回路および遅延回路の試験方法
US20110181298A1 (en) Measurement apparatus and test apparatus
US20100019801A1 (en) Apparatus, test apparatus and method for detecting a changing point of measured signal
JPH0773118A (ja) 遅延時間補償装置
JP2003344507A (ja) 半導体装置の試験方法及び試験装置
JP2003279629A (ja) パルス発生回路およびパルス発生回路を用いた半導体試験装置、および半導体試験方法および半導体装置の製造方法
JP3202722B2 (ja) クロック同期式回路用動作速度評価回路及び方法
US20240038602A1 (en) Die-to-die connectivity monitoring with a clocked receiver
JP2019095386A (ja) 半導体ウェハ、半導体装置、および半導体チップ
JP5269701B2 (ja) 試験装置およびストローブ信号のタイミング調整方法
JP2003050266A (ja) ヒステリシス電圧幅測定用のテスト回路およびそのテスト回路を用いたヒステリシス電圧幅の測定方法
JP2012255693A (ja) 半導体集積回路及びその制御方法
JP4945991B2 (ja) プログラマブル遅延発生装置の調整方法及び調整装置並びに半導体検査装置
JP2011153971A (ja) 半導体装置及びパルス幅検出方法