TWI558845B - 嵌入電路圖樣特徵選擇性無電式鍍銅之技術 - Google Patents

嵌入電路圖樣特徵選擇性無電式鍍銅之技術 Download PDF

Info

Publication number
TWI558845B
TWI558845B TW104103900A TW104103900A TWI558845B TW I558845 B TWI558845 B TW I558845B TW 104103900 A TW104103900 A TW 104103900A TW 104103900 A TW104103900 A TW 104103900A TW I558845 B TWI558845 B TW I558845B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
layer
seed layer
patterned
solution
Prior art date
Application number
TW104103900A
Other languages
English (en)
Other versions
TW201538787A (zh
Inventor
李永剛
亞里崔 德赫
迪蘭 塞納維拉特納
喬恩Ｍ 威廉斯
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201538787A publication Critical patent/TW201538787A/zh
Application granted granted Critical
Publication of TWI558845B publication Critical patent/TWI558845B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1612—Process or apparatus coating on selected surface areas by direct patterning through irradiation means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2073—Multistep pretreatment
    • C23C18/2086—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0236—Plating catalyst as filler in insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Description

嵌入電路圖樣特徵選擇性無電式鍍銅之技術 發明領域
本發明之實施例通常係有關於半導體元件之製法。更詳細地，本發明之實施例係有關於介電層之選擇性無電式電鍍。
發明背景
典型上係使用半加成圖案化(SAP)技術進行高密度互聯(HDI)基板的圖案化。SAP需要8種加工步驟以形成各介電層。首先，在一現有層上形成一介電材料。然後蝕刻可穿過該介電層以使下一層得到電連的通孔。然後使一晶種層沉積在所有已暴露表面上。為了防止金屬沉積穿過整個表面，在該已暴露表面上形成一光阻層，然後圖樣化。該圖樣化技術僅暴露於其上金屬係為所欲的該介電層之區域以形成接觸線路及接觸通孔。進行無電式電鍍，然後金屬噴鍍該介電層之該等已暴露表面。接著可移除該光阻層。最後，移除尚未經金屬噴鍍之區域上所形成的該晶種層。
依據本發明之一實施例，係特地提出一種用於金屬噴鍍一介電層的方法，其包含：將該介電層圖樣化以在該介電層上形成一或多個經圖樣化表面；在該介電層之一或多個經圖樣化表面上選擇性形成一晶種層；且使該介電層暴露至一含金屬離子及一還原劑的無電式電鍍浴，其中該晶種層為一允許該還原劑還原該等金屬離子的催化劑，藉以將該等金屬離子選擇性沉積在形成該晶種層之該介電層的表面。
100、200‧‧‧增強結構
101、201‧‧‧介電層
110‧‧‧通路孔
112‧‧‧觸點開口
114‧‧‧線路開口
120‧‧‧電觸點
130‧‧‧晶種層
132‧‧‧觸點
134‧‧‧線路
145‧‧‧經圖樣化表面
155‧‧‧未經圖樣化表面
500‧‧‧面板
560‧‧‧劃線
600‧‧‧封裝
680‧‧‧核芯
683‧‧‧通孔
684‧‧‧晶片
686‧‧‧錫鉛凸塊
690、702‧‧‧機板
700‧‧‧計算元件
704‧‧‧處理器
706‧‧‧通信晶片
圖1A-1D係闡明根據一實施例之一用於選擇性金屬噴鍍具有使用雷射輔助的局部活化方法所形成之晶種層之介電層的方法之橫截面圖。
圖2A-2B係闡明根據一實施例之一用於選擇性金屬噴鍍具有使用膠態播種溶液所形成之晶種層之介電層的方法之橫截面圖。
圖3係闡明一根據一實施例之一用於選擇性金屬噴鍍具有使用膠態播種溶液所形成之晶種層之介電層的方法之橫截面圖。
圖4A-4D係闡明根據一實施例之一用於選擇性金屬噴鍍具有使用離子播種溶液所形成之晶種層之介電層的方法之橫截面圖。
圖5係闡明一根據一實施例之包括多增強結構之面板的俯視圖。
圖6係闡明一根據一實施例之包括增強結構之元 件封裝的橫截面圖。
圖7係闡明一利用一具有根據一實施例所形成之介電層之元件封裝的計算元件的示意圖。
較佳實施例之詳細說明
文中之實施例係有關於介電層之選擇性無電式電鍍技術。根據一實施例，一介電層係經圖樣化以形成一或多個經圖樣化表面。然後沿著該介電層之該等經圖樣化表面選擇性形成一晶種層。使用無電式電鍍法以將金屬僅沉積在該介電層之該等經圖樣化表面上。
根據一實施例，該介電層係經一活化劑前驅物摻雜。在該介電層之該等經圖樣化表面上進行雷射輔助的局部活化反應以僅在該介電層之該等經圖樣化表面上選擇性形成一晶種層。根據一實施例，在該晶種業經形成後，係以無電式電鍍法金屬噴塗該介電層。
根據一實施例，藉由增加該等經圖樣化表面相對於未經圖樣化表面的表面電位而在該介電層之該等經圖樣化表面上選擇性形成該晶種層。在一實施例中，可藉使用雷射移蝕方法將該介電層圖樣化而增加該等經圖樣化表面之表面電位。該雷射移蝕方法可藉產生光解鍵裂縫、產生靜電荷、且增加該介電層之表面粗糙度而增加該表面電位。根據一實施例，可在形成該晶種層之前，藉施加表面處理法至該介電層而進一步增加該等經圖樣化表面的表面電位。
根據一實施例，用以將該晶種層沉積至該等經圖樣化表面上的播種溶液為膠態播種溶液。例如該膠態播種溶液可包括含PdSO4及H2SO4的混合物。此種播種溶液可產生帶負電荷的Pd膠質，其等係自該溶液沉積出來以形成該晶種層。在此等實施例中，係在一表面活化劑業經施加至該介電層之表面後，可將該介電層浸漬入該膠態播種溶液內。另外實施例包括首先將該介電層浸漬入該膠態溶液內，然後施加一表面活化劑至該介電層之表面。根據一實施例，亦可施加一還原劑至該介電層之表面以使可形成該晶種層之該等經沉積Pd膠質還原成零氧化態。根據一實施例，膠態播種溶液亦可包括含SnCl2及PdCl2的混合物。在此等實施例中，係形成含Pd及Cl離子的帶負電荷膠質。在此等實施例中，過量Sn離子很輕易使該等Pd離子還原成零氧化態，且因此，並不需要施加還原劑至該介電層的表面。
根據一實施例，用以將該晶種層沉積至該等經圖樣化表面上的播種溶液為離子溶液。根據一實施例，一離子播種溶液可包括PdCl2及HCl溶液。在此等實施例中，係施加一還原劑至該晶種層以使可形成該晶種層的該等經沉積Pd離子還原成零氧化態。
在另一實施例中，可在該介電層之整個表面(其包括經圖樣化及未經圖樣化表面)上形成該晶種層。在此等實施例中，在未經圖樣化表面上所形成之該晶種層的黏著強度弱於在該等經圖樣化表面上所形成之該晶種層的黏著強度。在此等實施例中，係使用一洗淨方法，諸如超音波 洗淨法、以高壓水注進行清洗、或這兩者的組合，移除在未經圖案化表面上所形成的該晶種層。根據一實施例，該介電層可經一無電式電鍍法進行金屬噴鍍，且該晶種層仍覆蓋該介電層之未經圖案化表面。在此等實施例中，在該無電式電鍍法之後進行的洗淨方法可移除電鍍在該等未經圖案化表面上的材料，因為該等未經圖樣化表面的黏著強度低於該等經圖樣化表面的黏著強度。
圖1A-1D為根據一實施例之經一無電式方法圖樣化且金屬噴鍍之介電層(其包括一經活化劑前驅物摻雜的介電層)的橫截面圖。該等經圖樣化表面之雷射輔助的局部活化反應可在該等經圖樣化表面上選擇性產生一晶種層。該晶種層業經形成後，使用無電式沉積法進行該介電層的金屬噴鍍以在該介電層之該等經圖樣化表面上選擇性形成金屬接線。
現參考圖1A，其係顯示一增強結構100的橫截面。該增強結構100包括一在數個電接點120上所形成的介電層101。電接點120可以使在該增強結構100內所形成的下一介電層得到電連。在一實施例中，介電層101可以是一增強結構的第一層，且因此，某些實施例並不包括在現有觸點120上形成該介電層的步驟。在一實施例中，該介電層101係在一增強結構的核心層上形成。根據一實施例，該介電層101可以是有機或無機材料。以實例說明且並非用於限制，該介電層101可以是聚醯亞胺或環氧材料。根據一實施例，該介電層101可以是一以樹脂為主的材料。在一實施例 中，介電層101係疊層在一現有層上。在另外實施例中，該介電層101可以是一以液體為主的材料，且可以旋塗在一現有層的表面上。實施例包括經固化及經部份固化的介電層101。以實例說明，且並非用於限制，一經部份固化的介電層101可以約90%(或更多)經交聯。如圖1A內所示，介電層101具有一上未經圖樣化表面155。
根據一實施例，該介電層101可經一均勻分散在該介電層101之間的活化劑前驅物材料摻雜。該前驅物材料可混合入該介電材料內，且在沉積至該增強結構100上之前，該介電材料係呈液相。根據一實施例，該活化劑前驅物的摻雜濃度可以是約1重量%或較小。在實施例中，該活化劑前驅物材料為一包括一可經還原以在該介電層101之表面上形成一晶種層的金屬化合物之材料。如文中使用，一晶種層為一可作為用於一金屬(其可經無電式電鍍法電鍍至該介電層101之表面上)之化學還原反應之催化劑的金屬層。以實例說明，且並非用於限制，該活化劑前驅物材料可以是PdCl2、PdSO4、Pd(acac)2、AgCl2、或RuCl2、Pd奈米顆粒、Ag奈米顆粒、或Cu奈米顆粒。
現在參考圖1B，該介電層101之上未經圖樣化表面155係經圖樣化方法而圖樣化以形成該介電層101內的經圖樣化表面145。根據一實施例，該圖樣可包含一或多個觸點通路孔110(其可提供一經過介電層101通至在下一層上所形成的電觸點120的開口)、一或多個觸點開孔112、及一或多個線路開口114、或其等之任何組合。根據一實施例， 可使用圖樣化方法(諸如雷射直寫法、雷射投影圖樣化法、電漿蝕刻法、或其它已知圖樣化方法)以形成該圖樣。
在一實施例中，可使用第一圖樣化方法以形成該等通路孔110，而可使用第二圖樣化方法以形成該等觸點開口112及觸點線路開口114。用以形成該等通路孔110之第一圖樣化方法可以是一不同於該第二圖樣化方法的圖樣化方法。以實例說明，且並非用於限制，該第一圖樣化方法可包括雷射移蝕，而該第二圖樣化方法可包括電漿蝕刻方法。額外的實施例包括係為相同的方法之第一及第二圖樣化方法。例如該第一及第二圖樣化方法皆可包括電射移蝕法。根據此種實施例，該第一及第二圖案化方法之電射強度可相同。或者，該第一及第二圖樣化方法可使用不同雷射強度。以實例說明，且並非用於限制，用於雷射直寫法之雷射的強度可介於0.5與3焦耳/立方厘米(J/cm2)之間。在另一實施例中，可使用單一圖樣化方法形成該等通路孔110、該等觸點開口112、及該等線路開口114。
現在參考圖1C，使用雷射輔助的局部活化法，在該等經圖樣化表面145上形成一晶種層130。經由使用雷射輔助的局部活化反應以產生該晶種層的技術允許該晶種層130僅選擇性在該介電層101之該等經圖樣化表面145上形成。該等經圖樣化表面145之雷射輔助的局部活化反應可還原存在於該介電層101內之該活化劑前驅物的金屬組份。以實例說明，藉由自該金屬元素移除配位基而使該活化劑前驅物經還原成零氧化態。在該活化劑前驅物內之該 金屬組份的還原反應之一實例提供在方程式1(其係表示PdCl2轉化成Pd(0)之還原反應。
PdCl2 → Pd(0)+Cl2 (方程式1)
在一實施例中，在進行雷射輔助的局部活化反應期間之該雷射的強度係根據用於該活化劑前驅物之該化合物之鍵能而選擇。例如在有機金屬前驅物(諸如Pd(acac)2)內，需要較低強度，因為與，例如在鈀與氯間的鍵能比較，鈀與碳間的鍵能較低。在實施例中，在進行雷射協助的局部活化反應期間之該雷射的強度係低於移蝕該介電層101所需的雷射強度。以實例說明，且並非用於限制，需要約0.5J/cm2或較低的強度以使該金屬組份還原成零的氧化態。
雖然該晶種層係在圖1C內以連續層表示，實施例並不限於此等構形。值得注意的是，為了允許使用無電式電鍍法進行後續金屬噴鍍，該晶種層130未必具連續性。因此，一晶種層130可包括分散在該等經圖樣化表面145上之單離的金屬元素。根據實施例，該晶種層可具有一小於10埃(Å)的厚度。以實例說明，且並非用於限制，該晶種層可具有一等於該金屬組份之單一原子之厚度的厚度。
根據一實施例，係在該圖樣化方法期間進行該雷射輔助的局部活化反應。例如當該介電層101係經雷射移蝕而圖樣化時，可同時與該圖樣化方法進行雷射輔助的局部活化反應。另外的實施例包括在該圖案化方法後才進行之雷射輔助的局部活化反應。例如可使用電漿蝕刻法以形成 該圖樣，且其後，可進行該雷射輔助的局部活化反應以形成該晶種層130。一額外實施例亦可包括使用第一雷射進行該介電層101之雷射移蝕以形成該圖樣，然後在第二次操作時，使用該第一雷射以進行該等經圖樣化表面145之局部化活化反應。在一實施例中，可使用第一雷射進行該雷射移蝕，且可在該第一雷射後使用第二雷射並進行該等經圖樣化表面145之局部化活化反應。
現在參考圖1D，係使用無電式電鍍法進行該介電層101的金屬噴鍍。由於該晶種層130係僅選擇性沿著該等經圖樣化表面形成，所以金屬僅沉積在彼等表面上。實施例包括用於沉積銅之無電式電鍍法。如所示，該無電式電鍍法可將金屬沉積入通孔110、觸點開口112、及線路開口114內以分別形成導電通孔131、觸點132、及線路134。在一實施例中，用於該無電式電鍍法之浴可以是含金屬離子源、及一還原劑之溶液。以實例說明，且並非用於限制，該等金屬離子可以是銅離子。在一實施例中，該還原劑可以是甲醛或二甲基胺硼烷(DMAB)。根據實施例，如本項技藝內已知該無電式電鍍溶液亦可包含錯合劑、緩衝劑、安定劑、及/或加速劑。
需要一催化劑以還原該等金屬離子。因此，當具有於其上形成之晶種層130的該介電層101係被導入該浴內時，金屬之化學還原反應係僅在其中係存在該晶種層130之該介電層101的部份上進行。一用於銅之無電式電鍍的代表性化學反應係示於方程式2內。
因此，可使用參考圖1A-1D所描述的該無電式電鍍法以僅選擇性電鍍一介電層之該等經圖樣化表面。如圖1D內所示，該等觸點132及線路134之頂面可以實質上與該介電層101之未經圖樣化表面155的頂部共面。
根據另一實施例，係使用經圖樣化表面145與未經圖樣化表面155之表面電位的差異以僅選擇性金屬噴鍍該等經圖樣化表面145。在此等實施例中，係將該介電層浸漬入一播種溶液內且該晶種層係自該溶液沉積至該介電層上。根據實施例，該播種溶液可以是膠態播種溶液或離子播種溶液。
現在參考圖2A-2B，係根據一實施例，描述一使用膠態溶液形成該晶種層130的方法。如圖2A內所示，係形成並圖樣化一介電層201。如所示，可在一或多個於下一層上形成的觸點120上形成該介電層201。介電層201實質上與參考上文圖1A所述的介電層類似，其例外為不需摻雜活化劑前驅物。介電層201可旋塗或疊層在一現有層上。實施例包括一固化或經部份固化的介電層201。以實例說明，且並非用於限制，經部份固化的介電層201可以是90%經固化。如圖2A內所示，該圖樣化介電層201可包含一或多個通路孔110(其可以使在下一層上所形成的電觸點120得到一開口)、一或多個觸點墊開口112、及一或多個觸點線路開口114、或其等之任何組合。
根據實施例，相對於該等未經圖樣化表面155的 表面電位，用以將該介電層130圖樣化的該圖樣化方法增加該等經圖樣化表面145的表面電位。根據一實施例，該圖樣化方法為雷射移蝕法。雷射移蝕法的使用可提供用於增加該等經圖樣化表面145之表面電位的數種機制。例如該介電材料在該介電層201內之光解分解作用會藉於該經雷射移蝕表面產生懸空鍵而改變該表面官能化性質(例如化學反應性及/或導電性)。由於配位基已自該介電材料被移除，所以該經移蝕表面更具反應性且可具有一增加的表面電位。該等經雷射移蝕的表面之表面電位係取決於該等官能基之構形定向、及殘留在該表面之離子及/或自由基斷片的存在。以實例說明，且並非用於限制，該等經暴露官能基可包括C=O基團、C-O酯基團、C=N基團、得自芳香族及脂肪族組份的C-H基團、及COOH基團。另外，在雷射移蝕期間所導致的摩擦可在該等經圖樣化表面145上產生靜電荷，相對於該等未經圖樣化表面155，其亦可增加該等經圖樣化表面145的表面電位。
根據一實施例，相對於該等未經圖樣化表面155，該等經圖樣化表面145的表面電位可藉施加表面處理法至該介電層201而進一步增加。表面電位的增加係得自由於使用該雷射移蝕法以移除鬆散碎片，藉以暴露該經圖樣化表面上之額外懸空鍵。根據實施例，該表面處理法包括施加去離子水、乙醇、丙酮、H2SO4、H2NO3、或十二基苯磺酸鈉(SDBS)中之一或多者。在一實施例中，該表面處理法可包括沖洗在該介電層201之表面上的溶液。或者，該表 面處理法可包括將該介電層201浸漬入該表面處理溶液之浴內。在一實施例中，進行該表面處理法後，該等經圖樣化表面145之表面電位可增加介於100%與500%之間。以實例說明，且並非用於限制，在表面處理法進行前，該等經圖樣化表面145可具有一介於約1與2V間的表面電位(如藉一靜電伏特計而測定)，且在該表面處理法進行後，該等經圖樣化表面145的表面電位可以是介於約4與10V之間(如藉一靜電伏特計而測定)。在一包括施加去離子水表面處理法至該介電層201之該等表面的實施例中，該介電層201之該等未經圖樣化表面155的表面電位可以是約-1V(如藉一靜電伏特計而測定)，且該介電層201之經圖樣化表面145的表面電位可以是約10V(如藉一靜電伏特計而測定)。
介電層201業經圖樣化且一表面處理法業經(可擇地)施加後，一晶種層係在該介電層201的表面上形成。根據實施例，如圖2B內所示，係藉將該介電層201浸漬入一播種溶液內而在該等經圖樣化表面145上選擇性形成該晶種層130。該等經圖樣化表面145之增加的表面電位會導致該晶種層130選擇性沉積在該介電層201之該等經圖樣化表面145上。
根據一實施例，一膠態播種溶液可包括一含PdSO4與H2SO4的溶液。一包括PdSO4與H2SO4的播種溶液可形成帶負電荷的Pd膠體。以實例說明，該等Pd膠體可具有一介於約4與8奈米間的平均直徑。由於該等Pd膠體的電荷與該等經圖樣化表面145的電荷相反，所以該等Pd膠體可選 擇性沉積至該等帶正電荷的經圖樣化表面145上。實施例亦可包括施加一表面活化劑。以實例說明，且並非用於限制，該表面活化劑可以是SDBS或聚乙烯吡咯啶酮(PVP)。表面活化劑可降低表面張力，且可改良該晶種層130塗覆至該等經圖樣化表面145的技術。根據一實施例，可在該PdSO4/H2SO4播種溶液業經施加前或後，施加該表面活化劑至該介電層201。形成該晶種層130之該等經沉積Pd膠體可催化該無電式電鍍法，即便該Pd並未還原至零氧化態。根據另一實施例，該等Pd膠體可經還原至零氧化態(亦即Pd(0))以在該無電式電鍍法進行期間提供較大的催化效應。可在該晶種層130形成後，藉施加一還原劑至該介電層201之該等表面而使該等Pd膠體還原成Pd(0)。以實例說明，且並非用於限制，該還原劑可以是DMAB、三甲基胺硼烷、異丙基胺硼烷、嗎啉硼烷、硼氫化鈉、硼氫化鉀、或次磷酸。
根據另一實施例，一膠態播種溶液包括含SnCl2及PdCl2的混合物。該SnCl2及PdCl2的溶液可產生一包括Pd及Sn離子的帶負電荷膠體。在一實施例中，該等Pd/Sn膠體可具有一介於10與20奈米間的平均直徑。該帶負電荷的膠體可選擇性沉積在該等帶正電荷的經圖樣化表面145上。而且，Sn+2離子很輕易將Pd+2離子還原。因此，該等Pd膠體亦可藉該溶液內的過量Sn+2離子而還原成零氧化態。因此，在該晶種層130業經沉積至該介電層201之該等表面上後，不需要施加還原劑至該介電層201。
雖然該晶種層130在圖2B內係以連續層表示，但 是實施例並不限於此等構形。值得注意的是，為了允許使用無電式電鍍法進行後續金屬噴鍍，該晶種層130不需要具連續性。因此，晶種層130可包括分散在該等經圖樣化表面145上之單離的金屬元素或膠體。根據實施例，該晶種層可具有一小於10埃的厚度。以實例說明，且並非用於限制，該晶種層可具有一等於該金屬組份之單一原子的厚度。
在形成該晶種層130後，係以無電式電鍍法金屬噴鍍該介電層201。由於該晶種層130係僅選擇性沉著該等經圖樣化表面形成，所以金屬僅配置在這些區域內。因此，根據實施例，並不需要用以遮住未經圖樣化表面155以保護該晶種層130之傳統SAP方法所需的額外罩護層(masking layer)。實施例包括用於沉積銅的無電式電鍍法。該無電式電鍍法可將金屬沉積入通路孔110、觸點開口112、及線路開口114內以分別形成導電通孔131、觸點132、及線路134。因此，係形成實質上與圖1D內所闡明的經金屬噴鍍介電層101類似的經金屬噴鍍介電層201。在一實施例中，用於該無電式電鍍法之該浴可以是含金屬離子源、及還原劑的溶液。例如該等金屬離子可以是銅離子。在一實施例中，該還原劑可以是甲醛或DMAB。根據實施例，如本項技藝內所知，該無電式電鍍溶液亦可包含錯合劑、緩衝劑、安定劑、及/或加速劑。
根據另一實施例，如圖3內所示，對於該介電層201之該等圖樣化樣面145，使用包括膠體的播種溶液以形成該晶種層130的步驟可能不完全具選擇性。例如該等未經 圖樣化表面155亦可具有微正性表面電位。因此，帶負電荷的膠體可沉積在該介電層201的經圖樣化表面145及未經圖樣化表面155。在此等實施例中，可在無電式沉積法進行前，使用洗淨法移除在未經圖樣化表面155上所形成的該晶種層130的某部份。根據實施例，該晶種層130可自該等未經圖樣化表面155選擇性移除，因為該等未經圖樣化表面155與該晶種層130間的黏著力比該等經圖樣化表面145與該晶種層130間的黏著力弱。以實例說明，且並非用於限制，該等未經圖樣化表面155與該晶種層130間的黏著強度可較弱，因為該等未經圖樣化表面155具有較低的表面電位及/或因為該等未經圖樣化表面提供用於該晶種層130之較弱機械錨定作用。
在某些圖樣化方法(諸如利用雷射移蝕或電漿蝕刻法)中，該圖樣化方法可增加該等經圖樣化表面的表面粗糙度。以實例說明，一業經部份固化之積層介電層具有一約60奈米或更小的表面粗糙度(Ra)，而一經雷射移蝕的表面之表面粗糙度(Ra)為約200奈米或更大。該等經圖樣化表面145的表面粗糙度之增加可改善該晶種層130對於該介電層201之該等經圖樣化表面145的機械錨定作用。
因此，可使用表面清洗方法以自該等未經圖樣化表面選擇性移除該晶種層。自該等未經圖樣化表面155移除該晶種層130後，使該介電層201經一實質上與上述方法類似的無電式電鍍法選擇性電鍍。因此，形成實質上與圖1D內所闡明的介電層101類似之經金屬噴鍍介電層201。在一 實施例中，該清洗方法可包括超音波清洗法，使用高壓水柱進行清洗、或這兩種方法的組合。額外的實施例可包括一包含以下步驟的清洗方法：使用丙酮、NaOH、及HNO3中之一或多者進行表面的清洗。在一實施例中，可在該無電式電鍍法之後進行該清洗方法。在此等實施例中，該介電層101的整個表面可經金屬噴鍍。然而，由於該晶種層130與該等未經圖樣化表面155間的較弱黏著力，所以該清洗方法可選擇性移除在該介電層201之該等未經圖樣化表面155上所形成的經沉積金屬。
現在參考圖4A-4D，其係根據一實施例描述使用一離子播種溶液形成該晶種層130的方法。如圖4A內所示，係形成並圖樣化一介電層201。如所示，可在下一層上所形成的一或多個觸點120上形成該介電層201。介電層201實質上與參考圖2A之上述介電層類似。介電層201可經旋塗或疊層。實施例包括一經固化或部份固化的介電層201。以實例說明，一部份經固化介電層201可以是90%經固化。如圖4A內所示，該圖樣化介電層201可包含一或多個能使在下一介電層上所形成的電觸點120得到開口之通路孔110、一或多個觸點墊開口112、及一或多個觸點線路開口114、或其等之任何組合。
根據實施例，相對於該等未經圖樣化表面155的表面電位，用以將該介電層130圖樣化的該圖樣化方法可增加該等經圖樣化表面145的表面電位。根據一實施例，該圖樣化方法為雷射移蝕法。雷射移蝕法的使用可以提供用於 增加該等經圖樣化表面的表面電位之數種機制。例如由於光解分解反應，所以雷射移蝕法可增加該表面電位及該表面的反應性。此外，在雷射移蝕法進行期間所導致的摩擦會在該等經圖樣化表面145上產生靜電荷，相對於該等未經圖樣化表面155，其亦會增加該等經圖樣化表面145的表面電位。而且，相對於該等未經圖樣化表面，某些圖案化方法(諸如雷射移蝕法或電漿蝕刻法)亦可增加該等經圖樣化表面的表面粗糙度。在此等實施例中，係提供額外的機械錨定作用至該等經圖樣化表面145上所形成的該晶種層130的某些部份，因此允許使用清洗方法以自該等未經圖樣化表面155選擇性移除部份該晶種層130。
根據一實施例，可藉施加表面處理法而進一步增加該等經圖樣化表面145的表面電位。根據實施例，該表面處理法包括施加一含去離子水、乙醇、丙酮、H2SO4、H2NO3、或SDBS中之一或多者的溶液。介電層201業經圖樣化且表面處理法業經(可擇地)施加後，在該介電層201的表面上形成一晶種層。根據實施例，如圖4B內所示，該晶種層130係藉由將該介電層201浸漬入一離子播種溶液內而在該等經圖樣化表面145及未經圖樣化表面155上形成。
根據一實施例，一離子溶液可包含PdCl2與HCl的溶液。該HCl可將該PdCl2離子化以產生Pd+2離子。該等Pd+2離子可吸附至該介電層201之該等經圖樣化表面145及未經圖樣化表面155。根據一實施例，係施加一還原劑至該介電層201的表面以使該等Pd+2離子還原成零氧化態(亦即 Pd(0))。以實例說明，且並非用於限制，該還原劑為DMAB。
在另一實施例中，一離子播種溶液可包括兩浸漬式方法。以實例說明，可先後將該介電層201浸漬在包括SnCl2的第一播種溶液內及包括PdCl2的第二播種溶液內。在此等實施例中，該等Sn離子(Sn+2)可吸附至該介電層201的該等表面上。該第二播種溶液包括能藉該等Sn+2離子而輕易還原成零氧化態的Pd+2離子，且該等Sn+2被氧化成Sn+4。該Pd(0)可取代被吸附至該介電層201之該等表面的Sn+2離子，因此可產生一含Pd(0)的晶種層130。
雖然該晶種層130係在圖4B內以連續層表示，但是實施例並不限於此等構形。值得注意的是，為了允許使用無電式電鍍法進行後續金屬噴鍍，該晶種層130不需要具連續性。因此，晶種層130可包括分散在該等經圖樣化表面145上之單離的金屬元素。根據實施例，該晶種層可具有一小於10埃的厚度。以實例說明，且並非用於限制，該晶種層可具有一等於該金屬組份之單一原子的厚度。
現在參考圖4C，該介電層201係經無電式電鍍法金屬噴鍍。在一實施例中，該無電式電鍍法為銅電鍍法。用於該無電式電鍍法的該浴可以是一含金屬離子源(諸如銅離子)、及還原劑(諸如甲醛或DMAB)的溶源。如本項技藝內所知，該無電式電鍍溶液亦可包含錯合劑、緩衝劑、安定劑、及加速劑。
當將具有於其上形成的晶種層130之該介電層201導入該溶液內時，金屬的化學還原反應僅發生在其中係 存在該晶種層130之介電層201的某些部份上。由於該晶種層130係在該等經圖樣化表面145及未經圖樣化表面155上面形成，該經電鍍金屬可沉積在該介電層201的整個表面上。如在圖4C內所示，由於該晶種層130的存在，所以在該等未經圖樣化表面155上形成過量金屬135。然而，在該等未經圖樣化表面155上所形成的該晶種層130之較低黏著強度允許該過量金屬135經選擇性移除。例如該過量金屬可經表面清洗法(諸如超音波清洗法、使用高壓水注進行清洗、或這兩者的組合)移除。另外的實施例可包括一包含使用丙酮、NaOH、及HNO3進行該表面的清洗之清洗方法。該清洗方法進行後，如圖4D內所示該等觸點132及線路134的頂面可實質上與該介電層201之該等未經圖樣化表面155的頂部共面。
在一實施例中，可在該無電式電鍍法進行前，進行該清洗法。在此等實施例中，係以實質上與參考圖3所述的方法相同的方式移除在該等未經圖樣化表面155上所形成的晶種層130。其後，可使用無電式電鍍法以選擇性金屬噴鍍該介電層201的該等經圖樣化表面145以產生一實質上與圖4D內所示的介電層類似之介電層。
圖5為一包括多增強結構100或200的面板500之俯視圖。各增強結構100或200可包括數層根據實施例所形成的介電層101、201。因此，可同時製造數個增強結構。如所示，各增強結構100或200可藉劃線560而分離以允許在該等增強結構100或200業經製成後進行去框化。
圖6表示包括一增強結構100或200之封裝600的對應橫截面圖。根據一實施例，該增強結構100包括一或多層根據實施例所形成的介電層101。因此，如上述，各介電層101可包括電互聯結構，諸如觸點、導電線路、及導電通孔。在一實施例中，該增強結構100可包括一核芯680，雖然其它實施例可包括一無核芯設計。該核芯680包括允許在一增強結構100之間製成電聯體的通孔683。如所示一晶片684(諸如覆晶)係經由使用錫鉛凸塊686而連接至增強結構100。該增強結構100的最下一介電層101可經由使用錫鉛凸塊688而黏結至一機板690，諸如印刷電路板。
圖7闡明根據一實施例的計算元件700。該計算元件700可容納一機板702。該機板702可包括一些組件，其包括，但不限於處理器704及至少一通信晶片706。該處理器704係物理性且電性耦合至該機板702。在某些實務中，該至少一通信晶片706亦物理性且電性耦合至該機板702。在另外實務中，該通信晶片706為該處理器704的一部份。
根據其應用，計算元件700可包括可或可不物理性且電性耦合至該機板702的其它組件。這些其它組件包括，但不限於易失性記憶體(例如DRAM)、非易失性記憶體(例如ROM)、快閃記憶體、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速度計、陀螺儀、揚聲器、照相機、及大量儲存裝置(諸如硬碟、雷射唱盤(CD)、數位 多功能光碟(DVD)等)。
該通信晶片706可以使無線通信用於將數據轉移至該計算元件700且自其轉移。該名詞“無線”及其衍生字可用以描述能經由使用通過一非固體介質之經調變電磁輻射而傳遞數據的電路、元件、系統、方法、技術、通信通道等。雖然該名詞並未意指相關元件並未含有任何線，但是在某些實施例中，其等可能不是這樣。該通信晶片706可遵行許多無線標準或協定中之任一者，其包括，但不限於Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、長期演進技術(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙(Bluetooth)、其等的衍生物、以及經設計作為3G、4G、5G、及超越彼等之任何其它無線協定。該計算元件700可包括多個通信晶片706。例如第一通信晶片706可被專用於較短範圍的無線通信，諸如Wi-Fi及藍牙；且第二通信晶片706可被專用於較長範圍的無線通信，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
該計算元件700的處理器704包括一已封裝在該處理器704內的積體電路晶片。在某些實務內，該處理器704係被整合入一包括一或多個具有根據各實施例被選擇性金屬噴鍍之介電層之增強結構的封裝內。該名詞“處理器”可指能處理得自暫存器及/或記憶體的電子數據以將該電子數據轉換成可儲存在暫存器及/或記憶體內之其它電子數據的任何元件或一元件的一部份。
該通信晶片706亦包括一封裝在該通信晶片706內的積體電路晶片。根據另一實施例，該通信晶片706可整合入一包括一或多個具有根據各實施例被選擇性金屬噴鍍之介電層的增強結構之封裝內。
在另外實務內，已安裝在該計算元件700內之另一組件可整合入一包括一或多個具有根據各實施例被選擇性金屬噴鍍之介電層之增強結構的封裝內。
在各實務內，該計算元件700可以是膝上型電腦、小筆電(netbook)、筆記型電腦、超極緻電腦(ultrabook)、智慧型手機、平板電腦、個人數位助理器(PDA)、超級移動式PC、手機、桌上型電腦、伺服器、列印機、掃描器、監視器、機上盒(set-top box)、娛樂控制裝置、數位相機、可攜式音樂播放器、或數位視頻記錄器。在另外實務內，該計算元件700可以是能處理數據的任何其它電子元件。
實施例包括一用於金屬噴鍍一介電層的方法，其含包含將該介電層圖樣化以在該介電層上形成一或多個經圖樣化表面，在該介電層之一或多個經圖樣化表面上選擇性形成一晶種層，且使該介電層暴露至一含金屬離子及還原劑的無電式電鍍浴，其中該晶種層為一允許該還原劑還原該等金屬離子以將該等金屬離子選擇性沉積在形成該晶種層之該介電層的表面上之催化劑。另外的實施例包括用於金屬噴鍍一介電層的方法，其中該介電層係經一活化劑前驅物摻雜，且其中形成該晶種層的步驟包含在該介電層之一或多個經圖樣化表面上進行該活化劑前驅物之雷射輔 助的局部活化反應。額外的實施例包括用於金屬噴鍍一介電層的方法，其中將該介電層圖樣化的步驟包含雷射移蝕方法。另外的實施例包括用於金屬噴鍍一介電層的方法，其中該雷射移蝕及該活化劑前驅物之雷射輔助的局部活化反應係同時進行。額外的實施例包括用於金屬噴鍍一介電層的方法，其中該活化劑前驅物係選自PdCl2、PdSO4、Pd(acac)2、Pd奈米顆粒、Ag奈米顆粒、Cu奈米顆粒、AgCl2、或RuCl2。額外的實施例包括用於金屬噴鍍一介電層的方法，其中在該介電層上之一或多個經圖樣化表面的表面電位高於該介電層之該等未經圖樣化表面的表面電位。額外的實施例包括金屬噴鍍一介電層的方法，其中在該介電層之該等經圖樣化表面上形成該晶種層的步驟包含使該介電層暴露至一膠態播種溶液，其中該晶種層係選擇性自該播種溶液沉積出來且沉積至該介電層之該等經圖樣化表面上。額外的實施例包括用於金屬噴鍍一介電層的方法，其進一步包含在使該介電層暴露至該播種溶液之前，施加表面處理法至該介電層，其中該表面處理法可增加該介電層之該等經圖樣化表面與未經圖樣化表面的表面電位之差異。額外的實施例包括用於金屬噴鍍一介電層的方法，其中該表面處理法包含施加去離子水、乙醇、丙酮、H2SO4、H2NO3、或十二基苯碸酸鈉(SDBS)中之一或多者。額外的實施例包括用於金屬噴鍍一介電層的方法，其中該膠態播種溶液包含PdSO4與H2SO4、或SnCl2與PdCl2的溶液。額外的實施例包括用於金屬噴鍍一介電層的方法，其進一步包 含施加一表面活化劑至該介電層的表面。額外的實施例包括用於金屬噴鍍一介電層的方法，其進一步包含在使該介電層暴露至該膠態播種溶液後，施加一還原劑至該介電層的表面，其中該還原劑可以使該晶種層還原成零氧化態。額外的實施例包括金屬噴鍍一介電層的方法，其進一步包含在使該介電層暴露至該膠態播種溶液後使用超音波清洗法清洗該介電層的表面、使用高壓水注清洗該介電層的表面、或該超音波清洗法與高壓水注清洗法的組合。額外的實施例包括用於金屬噴鍍一介電層的方法，其中在該介電層的該等經圖樣化表面上形成該晶種層之步驟包含使該介電層暴露至一離子播種溶液，其中該晶種層係自該播種溶液選擇性沉積出來並沉積至該介電層的該等表面上。額外的實施例包括用於金屬噴鍍一介電層的方法，其中該離子播種溶液包含PdCl2及HCl，且進一步包含在使該介電層暴露至該離子播種溶液後，施加一還原劑至該介電層的表面，其中該還原劑可將該晶種層還原成零氧化態。額外的實施例包括用於金屬噴鍍一介電層的方法，其進一步包含藉施加一含丙酮或硝酸的清洗溶液而自該介電層的未經圖樣化表面移除該晶種層。
額外的實施包括用於金屬噴鍍一介電層的方法，其中該清洗溶液係在金屬噴鍍進行後才施加。額外的實施例包括用於金屬噴鍍一介電層的方法，其中該晶種層為一非連續層。額外的實施例包括用於金屬噴鍍一介電層的方法，其中該介電層係疊層或施塗在一現有層上。
本發明之實施例包括用於金屬噴鍍一介電層的方法，其包含將該介電層圖樣化以在該介電層上形成一或多個經圖樣化表面，其中該圖樣化方法可增加該等經圖樣化表面的表面電位，以使其具有一淨正電荷；相對於藉將該介電層浸漬在一膠態播種溶液(其中該等膠體帶負性電荷且係沉積在該等帶正性電荷的經圖樣化表面上)而僅在該介電層之一或多個經圖樣化表面上選擇性形成一晶種層的該介電層之未經圖樣化表面而言，施加表面處理法至該介電層可進一步增加該等經圖樣化表面的表面電位；然後使該介電層暴露至一含金屬離子及一還原劑的無電式電鍍浴，其中該晶種層為一允許該還原劑還原該等金屬離子的催化劑，藉以將該等金屬離子沉積在形成該晶種層之該介電層的表面上。額外的實施例包括金屬噴鍍一介電層的方法，其中該表面處理法包含施加去離子水、乙醇、丙酮、H2SO4、H2NO3、或十二基苯磺酸鈉(SDBS)中之一或多者。額外的實施例包括用於金屬噴鍍一介電層的方法，其中該方法進一步包含在使該介電層暴露至一無電式電鍍浴前，使用超音波清洗法清洗該介電層之表面。
本發明之實施例包括一含以下的介電層：在一或多個第一觸點上形成的介電材料；在該介電層內形成的一或多個經圖樣化表面，其中該等經圖樣化表面中之至少一者可形成一通過該介電層以暴露第一觸點之一頂面、及一或多個僅在該介電層之經圖樣化表面上形成的第二觸點之通孔，並藉該等導電通孔中之一或多者而電性耦合至第一 觸點，其中該等第二觸點之頂面實質上係與該介電層之一頂面共面。額外的實施例包括一介電層，其中該介電材料係經一活化劑前驅物摻雜。額外的實施例包括一介電層，其中該活化劑前驅物係選自PdCl2、PdSO4、Pd(acac)2、Pd奈米顆粒、Ag奈米顆粒、Cu奈米顆粒、AgCl2、或RuCl2。
本揭示文容從頭至尾，凡提及“一實施例”係意指包括在本發明之至少一實施例中之參考本實施例加以說明的一特定部件、結構、或特性。在本揭示內容從頭至尾的各處出現之辭句“在一實施例中”未必全部指相同實施例。而且，在一或多個實施例中，該等特定部件、結構、或特徵可以以任何合適方式合併。
在上述實施方式內，為了使該揭示內容精簡化，各部件係以單一實施例分類在一起。在揭示內容的方法並無意被詮釋為意指本發明所主張的實施例需要之部件多於各請求項內明確列舉的部件。反倒是，如以下申請專利範圍所示，本發明之標的在於小於單一揭示的實施例之所有部件。因此以下申請專利範圍在此併入該實施方式內，且各請求項本身代表一各別實施例。
熟悉本項技藝者可輕易瞭解只要不違背如在該等附加申請專利範圍內所表示的本發明之該等原理及範圍，業經描述並闡明以解釋本發明的性質之詳述、材料、該等部件之排列、及方法階段可以有各種其它變化。
120‧‧‧電觸點
130‧‧‧晶種層
145‧‧‧經圖樣化表面
155‧‧‧未經圖樣化表面
200‧‧‧增強結構
201‧‧‧介電層

Claims (22)

  1. 一種用於金屬噴鍍一介電層的方法，其包含：將該介電層圖樣化以在該介電層上形成一或多個經圖樣化表面；在該介電層之一或多個經圖樣化表面上選擇性形成一晶種層；且令該介電層暴露至一包含金屬離子及一還原劑的無電式電鍍浴，其中該晶種層為一允許該還原劑還原該等金屬離子的催化劑，藉以將該等金屬離子選擇性沉積在形成該晶種層之該介電層的表面上。
  2. 如請求項1之方法，其中該介電層係摻雜有一活化劑前驅物，且其中形成該晶種層包含該活化劑前驅物在該介電層之一或多個經圖樣化表面上的一雷射輔助之局部活化。
  3. 如請求項2之方法，其中將該介電層圖樣化包含雷射剝蝕法。
  4. 如請求項3之方法，其中該雷射剝蝕法及該活化劑前驅物之雷射輔助局部活化係同時進行。
  5. 如請求項2之方法，其中該活化劑前驅物係選自PdCl2、PdSO4、Pd(acac)2、Pd奈米顆粒、Ag奈米顆粒、Cu奈米顆粒、AgCl2或RuCl2。
  6. 如請求項1之方法，其中在該介電層上之該一或多個經圖樣化表面的表面電位係高於該介電層之未經圖樣化表面的表面電位。
  7. 如請求項6之方法，其中在該介電層之該等經圖樣化表面上形成該晶種層包含令該介電層暴露至一膠態播種溶液，其中該晶種層係選擇性自該播種溶液沉積出來且沉積至該介電層之該等經圖樣化表面上。
  8. 如請求項7之方法，其進一步包含：在令該介電層暴露至該播種溶液之前，施加一表面處理至該介電層，其中該表面處理增加該介電層之該等經圖樣化表面與未經圖樣化表面的表面電位之差異。
  9. 如請求項8之方法，其中該表面處理包含去離子水、乙醇、丙酮、H2SO4、H2NO3或十二基苯磺酸鈉(SDBS)中之一或多者。
  10. 如請求項7之方法，其中該膠態播種溶液包含具有PdSO4及H2SO4或者SnCl2及PdCl2的溶液。
  11. 如請求項10之方法，其進一步包含施加一表面活化劑至該介電層的表面。
  12. 如請求項10之方法，其進一步包含在令該介電層暴露至該膠態播種溶液之後，施加一還原劑至該介電層之表面，其中該還原劑將該晶種層還原成零氧化態。
  13. 如請求項10之方法，其進一步包含在令該介電層暴露至該膠態播種溶液之後，以超音波清洗法清洗該介電層之表面、以高壓水注清洗該介電層之表面，或該超音波清洗與高壓水注清洗的組合。
  14. 如請求項1之方法，其中在該介電層之該等經圖樣化表面上形成該晶種層包含令該介電層暴露至一離子播種 溶液，其中該晶種層係選擇性自該播種溶液沉積出來且沉積至該介電層之該等表面上。
  15. 如請求項14之方法，其中該離子播種溶液包含PdCl2及HCl，且進一步包含在令該介電層暴露至該離子播種溶液之後，施加一還原劑至該介電層之表面，其中該還原劑將該晶種層還原成零氧化態。
  16. 如請求項15之方法，其進一步包含藉由施加一含丙酮或硝酸的清洗溶液而自該介電層之未經圖樣化表面移除該晶種層。
  17. 如請求項16之方法，其中該清洗溶液係在進行金屬噴鍍之後施加。
  18. 如請求項1之方法，其中該晶種層為一非連續層。
  19. 如請求項1之方法，其中該介電層係疊層或旋塗在一現有層上。
  20. 一種用於金屬噴鍍一介電層之方法，其包含：將該介電層圖樣化以在該介電層上形成一或多個經圖樣化表面，其中該圖樣化製程增加該等經圖樣化表面的表面電位，以使得其具有一淨正電荷；施加一表面處理至該介電層，此，進一步增加該等經圖樣化表面相對於該介電層之未經圖樣化表面之表面電位；藉由將該介電層浸漬在一膠態播種溶液內而選擇性僅在該介電層之一或多個經圖樣化表面上形成一晶種層，其中該等膠體帶負電荷且被沉積在該等帶正電荷的經圖樣化表面上；以及 令該介電層暴露至一包含金屬離子及一還原劑的無電式電鍍浴，其中該晶種層為一允許該還原劑還原該等金屬離子之催化劑，藉以將該等金屬離子沉積在形成該晶種層之該介電層的表面上。
  21. 如請求項20之方法，其中該表面處理包含去離子水、乙醇、丙酮、H2SO4、H2NO3或十二基苯磺酸鈉(SDBS)中之一或多者。
  22. 如請求項20之方法，其中該方法進一步包含在令該介電層暴露至無電式電鍍浴之前，以超音波清洗來清洗該介電層的表面。
TW104103900A 2014-03-28 2015-02-05 嵌入電路圖樣特徵選擇性無電式鍍銅之技術 TWI558845B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/229,777 US9646854B2 (en) 2014-03-28 2014-03-28 Embedded circuit patterning feature selective electroless copper plating

Publications (2)

Publication Number Publication Date
TW201538787A TW201538787A (zh) 2015-10-16
TWI558845B true TWI558845B (zh) 2016-11-21

Family

ID=54191427

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104103900A TWI558845B (zh) 2014-03-28 2015-02-05 嵌入電路圖樣特徵選擇性無電式鍍銅之技術

Country Status (2)

Country Link
US (2) US9646854B2 (zh)
TW (1) TWI558845B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016070148A1 (en) * 2014-10-31 2016-05-06 California Institute Of Technology Toroidal plasma systems
US20160374210A1 (en) * 2015-02-16 2016-12-22 Intel Corporation Microelectronic build-up layers and methods of forming the same
KR102437034B1 (ko) * 2016-03-31 2022-08-29 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 전기 전도성 도금을 위한 레이저 시딩 방법
US10440836B2 (en) * 2016-04-26 2019-10-08 Kinsus Interconnect Technology Corp. Double layer circuit board
TWI617702B (zh) * 2016-05-18 2018-03-11 長庚大學 金屬單晶化設備及其運作方法
LT6518B (lt) * 2016-09-13 2018-04-25 Valstybinis mokslinių tyrimų institutas Fizinių ir technologijos mokslų centras Būdas, skirtas elektrai laidžioms sritims ant polimerinio gaminio paviršiaus formuoti
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento
US11737208B2 (en) * 2019-02-06 2023-08-22 Intel Corporation Microelectronic assemblies having conductive structures with different thicknesses
US10905007B1 (en) 2019-07-01 2021-01-26 Qorvo Us, Inc. Contact pads for electronic substrates and related methods
TW202311561A (zh) * 2021-04-26 2023-03-16 日商東京威力科創股份有限公司 基板液處理方法及記錄媒體

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070163887A1 (en) * 2004-01-29 2007-07-19 Hofmann Hannes P Method of manufacturing a circuit carrier and the use of the method

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4155826A (en) * 1975-04-14 1979-05-22 Nitto Electric Industrial Co., Ltd. Process for surface treating molded articles of fluorine resins
US6025057A (en) * 1997-12-17 2000-02-15 International Business Machines Corporation Organic electronic package and method of applying palladium-tin seed layer thereto
SG102588A1 (en) * 2000-08-03 2004-03-26 Inst Materials Research & Eng A process for modifying chip assembly substrates
US6803318B1 (en) * 2000-09-14 2004-10-12 Cypress Semiconductor Corp. Method of forming self aligned contacts
WO2002077713A1 (fr) * 2001-03-26 2002-10-03 Nippon Paint Co., Ltd. Procede de formation de motifs metalliques
FR2823992B1 (fr) * 2001-04-27 2003-06-20 Rhodia Chimie Sa Dispersions d'hydroxyapatite comprenant un acide amine en tant qu'agent stabilisant, et leur procede de preparation
FR2851258B1 (fr) * 2003-02-17 2007-03-30 Commissariat Energie Atomique Procede de revetement d'une surface, fabrication d'interconnexion en microelectronique utilisant ce procede, et circuits integres
JP4475026B2 (ja) * 2004-06-11 2010-06-09 富士電機デバイステクノロジー株式会社 無電解めっき方法、磁気記録媒体および磁気記録装置
US7651934B2 (en) * 2005-03-18 2010-01-26 Applied Materials, Inc. Process for electroless copper deposition
EP1715326A1 (en) * 2005-04-22 2006-10-25 Universität Heidelberg Sensor chip with connected non-metallic particles comprising a metallic coating
US8975216B2 (en) * 2006-03-30 2015-03-10 Pacific Biosciences Of California Articles having localized molecules disposed thereon and methods of producing same
US20070259500A1 (en) * 2006-05-05 2007-11-08 International Business Machines Corporation Structure Having Isolation Structure Including Deuterium Within A Substrate And Related Method
US8796125B2 (en) * 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
JP5405012B2 (ja) * 2007-11-19 2014-02-05 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
JP5151920B2 (ja) * 2008-02-05 2013-02-27 日立化成工業株式会社 導電粒子及び導電粒子の製造方法
US8247030B2 (en) * 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer
US8298620B2 (en) * 2008-05-13 2012-10-30 North Carolina Agricultural And Technical State University Methods of preparing thin films by electroless plating
KR101312160B1 (ko) * 2011-03-14 2013-09-26 성균관대학교산학협력단 판상형 나노 물질의 기판 코팅 방법
US20130078815A1 (en) * 2011-09-23 2013-03-28 Nanya Technology Corporation Method for forming semiconductor structure with reduced line edge roughness
US8551877B2 (en) * 2012-03-07 2013-10-08 Tokyo Electron Limited Sidewall and chamfer protection during hard mask removal for interconnect patterning
US9196958B2 (en) * 2012-07-26 2015-11-24 Apple Inc. Antenna structures and shield layers on packaged wireless circuits
CN103774131A (zh) * 2012-10-25 2014-05-07 深圳富泰宏精密工业有限公司 壳体的制备方法及由该方法制得的壳体
US9617643B2 (en) * 2012-10-26 2017-04-11 Board Of Trustees Of Michigan State University Methods for coating metals on hydrophobic surfaces
US8980726B2 (en) * 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
FR3002864B1 (fr) * 2013-03-08 2017-10-27 Institut Nat Des Sciences Appliquees De Toulouse Micro/nano structures de nanoparticules colloidales fixees sur un substrat electret et procede de fabrication de telles micro/nano structures.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070163887A1 (en) * 2004-01-29 2007-07-19 Hofmann Hannes P Method of manufacturing a circuit carrier and the use of the method

Also Published As

Publication number Publication date
TW201538787A (zh) 2015-10-16
US10586715B2 (en) 2020-03-10
US9646854B2 (en) 2017-05-09
US20150279731A1 (en) 2015-10-01
US20170243762A1 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
TWI558845B (zh) 嵌入電路圖樣特徵選擇性無電式鍍銅之技術
US7765691B2 (en) Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate
TWI792018B (zh) 形成自我對準帽之方法與裝置
US10070537B2 (en) Formation of dielectric with smooth surface
US7237334B2 (en) Method of providing a printed circuit board using laser assisted metallization and patterning of a microelectronic substrate
KR20130083933A (ko) 범프리스 빌드업 레이어 및 적층 코어 혼성 구조물 및 그 조립 방법
AU2017200890A1 (en) Method of forming a conductive image on a non-conductive surface
US20200411441A1 (en) Lithographically defined vertical interconnect access (via) for a bridge die first level interconnect (fli)
US20070148420A1 (en) Method of making a substrate using laser assisted metallization and patterning with electroless plating without electrolytic plating
JP2009081211A (ja) めっき核入り絶縁樹脂組成物及びプリント配線板の製造方法
JP6217465B2 (ja) 配線構造の作製方法、配線構造、及びこれを用いた電子機器
JP6245272B2 (ja) 配線パターンの製造方法およびトランジスタの製造方法
US7332801B2 (en) Electronic device
JP2009081208A (ja) プリント配線板の製造方法
TWI600119B (zh) 微電子堆積層及其形成方法
US20220102259A1 (en) Selectively roughened copper architectures for low insertion loss conductive features
US20200176272A1 (en) Metal based ceramic fillers as catalysts for selective electroless metal plating
TW201814801A (zh) 半導體互連中的通孔及間隙
US20210090981A1 (en) Surface finish surrounding a pad
JP5101074B2 (ja) 電子相互接続の製作方法
US20080160177A1 (en) Methods for electroless plating of metal traces on a substrate and devices and systems thereof
US20240047321A1 (en) Integrated fan-out package and method of making same
US20230420322A1 (en) Organic adhesion promotor for dielectric adhesion to a copper trace
JP5824808B2 (ja) 半導体装置及びその製造方法
JP3964226B2 (ja) 配線形成方法