TWI556434B - 具有可變能隙通道之穿隧場效電晶體 - Google Patents

具有可變能隙通道之穿隧場效電晶體 Download PDF

Info

Publication number
TWI556434B
TWI556434B TW104106509A TW104106509A TWI556434B TW I556434 B TWI556434 B TW I556434B TW 104106509 A TW104106509 A TW 104106509A TW 104106509 A TW104106509 A TW 104106509A TW I556434 B TWI556434 B TW I556434B
Authority
TW
Taiwan
Prior art keywords
less
energy gap
channel
material layer
gate
Prior art date
Application number
TW104106509A
Other languages
English (en)
Other versions
TW201547021A (zh
Inventor
尤嘉 艾維可
狄米崔 尼可諾夫
艾恩 楊
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201547021A publication Critical patent/TW201547021A/zh
Application granted granted Critical
Publication of TWI556434B publication Critical patent/TWI556434B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/7311Tunnel transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391Gated diode structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00Subject matter not provided for in other groups of this subclass
    • H10N99/03Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

具有可變能隙通道之穿隧場效電晶體
本揭露一般係關於穿隧場效電晶體(TFETs),且更特別地係關於具有可變能隙通道的TFETs。亦說明形成此些TFETs的方法。
金屬氧化物半導體(MOS)常見地使用於積體電路中,例如金屬氧化物半導體場效電晶體(「MOSFETs」)中。一般而言,MOSFETs與其他MOS電晶體包括由通道所分開的源極與汲極。經過通道的電流流動一般受到一個或多個閘極所控制。考慮到這點,MOSFET或其他MOS電晶體經組態以取決於它的閘極-源極電壓Vgs與汲極-源極電壓Vds而在三個區域(亦即線性、飽和、以及次臨界區域)的其中一個中操作。次臨界區域係為其中閘極-源極電壓Vgs小於裝置之臨界電壓Vt的區域。Vt係為其中裝置之通道開始電性連接源極與汲極(亦即,其中電晶體電流被「開啟」)的電壓值(施加到從源極參考的閘極)。
電晶體的次臨界擺幅(SS)係為被考慮與多種電晶體特性相關的重要特徵。例如,次臨界擺幅代表電晶體可「開啟」與「關閉」的相對容易程度以及此種擺幅可發生的速率。次臨界擺幅可由kT/q的函數所代表,其中T為絕對溫度,k為波茲曼常數以及q為電荷的量值。
許多MOS裝置(譬如MOSFETs)的次臨界擺幅具有在絕對溫度300度大約60mV/decade的下限。受限於那限制的MOSFETs在室溫無法比60mV/decade更快地開啟與關閉。此限制亦影響MOS裝置(譬如MOSFET)的操作電壓與臨界電壓必要條件,特別當MOSFET在低閘極-源極電壓Vgs上操作時。在此些電壓上,MOSFET的開啟電流相當低,因為它可靠近它的臨界電壓Vt來操作。換言之,次臨界擺幅的60mV/decade極限可限制或避免閘極-源極電壓的進一步(下降)按比例增減,且因而妨礙或防止其中包括MOSFET電晶體之晶片之功率需要量的減少。
由於MOSFET裝置的功率耗損已經被觀察到隨著此些裝置縮小比例而增加之事實,所以上述問題會進一步惡化。增加的功率耗損被認為是至少部份地起因於源極至汲極洩漏電流的增加,其接著可以是使用此些裝置之小通道長度維度的結果(亦即,短通道效應)。洩漏電流中的此種增加可解釋成關閉電流(Ioff)中的有意義增加,特別當大量的MOS裝置將使用於積體電路裝置時,譬如處理器或其他晶片。
穿隧場效電晶體(TFETs)已經被提出當作MOSFETs的後繼子。在其他事物之中,TFETs使用促成相當低關閉電流的不同物理機制來操作。更者,TFET的理論次臨界擺幅極限小於60mV/decade。相對於用於MOSFETs的有用閘極-源極電壓,TFETs因此提供在較低閘極-源極電壓Vgs上操作的電位。
不管那些潛在優點如何,許多TFETs仍在已知的閘極-源極電壓及/或「關閉電流」Ioff上受到相當低的「開啟電流」Ion。這可例如起源於穿隧障壁的相當高電阻。雖然異質接面TFETs已經顯示某種承諾,其中某些已經顯示呈現相當高Ion與相當低Ioff的組合,但是這些裝置的實驗證明仍顯示次-60mV/dec的次臨界擺幅。
100‧‧‧穿隧場效電晶體
101‧‧‧源極
102‧‧‧汲極
103‧‧‧通道
104‧‧‧第一閘極
105‧‧‧第二閘極
106‧‧‧閘極氧化物
106‧‧‧閘極介電質
200‧‧‧穿隧場效電晶體
201‧‧‧第一材料層
201’‧‧‧第二材料層
300‧‧‧穿隧場效電晶體
301‧‧‧通道
800‧‧‧方法
801‧‧‧方塊
802‧‧‧方塊
803‧‧‧方塊
804‧‧‧方塊
805‧‧‧方塊
806‧‧‧方塊
所申請主題之實施例的特徵與優點將隨著以下詳細說明的進行以及當參考附圖時而變得明顯可見,其中相同的符號描繪相同的部件,以及其中:圖1係為與本揭露相符之實例穿隧場效電晶體(TFET)的方塊圖。
圖2A顯示與本揭露相符的實例TFET,其中TFET會被打開且包括藉由離子/載子之漂移而打開與切斷的可變能隙通道; 圖2B係為圖2A之TFET的能隙圖。
圖2C顯示與本揭露相符的實例TFET,其中TFET會 被切斷且包括藉由離子/載子之漂移而打開與切斷的可變能隙通道;圖2D係為圖2C之TFET的能隙圖;圖3係為定性描繪關於包括由與本揭露相符之離子漂移所切換之通道的實例TFET以及包括由未摻雜半導體材料所形成之通道的TFET之汲極電流(Id)的對數對所施加閘極電壓(Vg)之關係的圖式。
圖4係為與本揭露相符之實例TFET的方塊圖,其中TFET包括至少部份由莫特(Mott)絕緣體所形成的可變能隙通道。
圖5描繪用於與本揭露相符之實例TFET的開啟與關閉能隙圖,其中TFET包括至少部份以Mott絕緣體來形成的可變能隙通道,以及TFET的開啟與關閉能隙圖則包括從未摻雜半導體材料所形成的通道。
圖6係為用於與本揭露相符之實例TFET之絕對側向電場對電晶體位置的圖,其中TFET包括至少部份由Mott絕緣體形成的可變能隙通道。
圖7係為定性描繪關於包括至少部份由與本揭露相符之Mott絕緣體所形成之可變能隙通道的TFET以及包括從未摻雜半導體材料所形成通道的TFET之汲極電流的對數(log(Id))對所施加閘極電壓(Vg)之關係的圖式。
圖8係為描繪根據產生與本揭露相符之TFET之方法而施行之實例操作的流程圖。
雖然以下詳細說明將參考說明性實施例進行,但是在一般技術領域中具有通常知識者將會明瞭它的許多替代、修改、與變化。
【發明內容及實施方式】
為了簡單和清晰起見,本揭露的圖式顯示各項實施例之架構的一般方式,而且眾所皆知特徵與技術的說明與細節可被省略以避免非必要地混淆本揭露之說明實施例的討論。應該理解地,該等圖式的元件不一定按比例繪製,且為了加強理解所說明實施例之目的,某些元件的尺寸可相對於其他元件被誇大。
術語「第一」、「第二」、「第三」以及諸如此類被 使用於本揭露與申請專利範圍中,以在相似的元件之間分 辨且不一定用來說明特定的順序或時間次序。應該理解,此些術語在適當的環境中可被交換地使用,以使得本揭露的態樣能夠以除了明顯說明以外的次序來操作。
正如在背景中的簡短解釋,穿隧場效電晶體(TFETs)具有呈現超過金屬氧化物半導體裝置(譬如MOSFETS)之許多優點的潛力。不過,至今為止,許多TFETs在已知的閘極-源極電壓及/或關閉電流Ioff上呈現相當低的開啟電流Ion,其可限制它們的實際用途。更者,TFETs的許多實驗研究指出所研究的TFETs呈現比由MOSFETs所承現之60mV/decade更高的次臨界擺幅。具有改善性能特徵的TFETs因此是有意義的。
考慮到上文,本揭露一般係關於包括具有可藉由力之施加或移除的至少其中一個來改變之能隙特徵之通道的TFETs。為了清晰起見,此些通道在本文中稱為「可變能隙通道」。正如在稍後所詳細說明地,可變能隙通道的使用可容許通道之能隙的動態調整,因而提供對操作TFET的完善控制。可變能隙通道的進一步使用可促使呈現希望性能特徵之TFETs的產生,特別相較於使用由未摻雜半導體材料所形成之通道的TFET,譬如但不限於InAs、InGaAs、Ge、GeSn、其組合、以及諸如此類(在下文為了方便稱為「習知TFET」)。
更特別且將從以下討論所明瞭的,在一些實施例中,與本揭露相符的TFETs可呈現相當高的開啟電流Ion以及相當低的關閉電流Ioff,特別當相較於由習知TFET所呈現的Ion與Ioff。更者在一些實施例中,與本揭露相符的TFETs可呈現在室溫、小於習知TFET之SS的次臨界擺幅(SS),以及在一些情形中,低於由MOS裝置(譬如MOSFETs)所呈現的60mV/decade極限。
考慮到上文,本揭露的一項態樣係關於包括可變能隙通道的TFETs。因此參考圖1,其係為與本揭露相符之TFET之一項實例的截面方塊圖。如所示,TFET100包括源極101、汲極102、通道103、第一閘極104、第二閘極105、以及閘極氧化物106。在所示的實施例中,通道103係在源極101與汲極102之間。更者,通道103係在第一閘極104與第二閘極105之間,使得第一閘極104能夠鄰 近通道103的第一側(沒標記)且第二閘極105能夠鄰近通道103的第二側(沒標記)。更者在所示的實施例中,通道103的第一與第二側實質彼此對置。在任何情形中,源極101、閘極102、通道103、第二閘極105、以及閘極介電質106之各個的全部或一部份可形成在基板(沒顯示)上。
為了顯示,圖1以及各種其他的圖式描繪與本揭露相符的TFETs,其中它的各種組件彼此相對地側向佈置。據此,此些圖可被理解以顯示平面的TFETs。應該理解的是,此些顯示係僅僅為了實例,而且具有其他組態的TFETs則可藉由本揭露被利用且展望。借助實例,本揭露具體地展望實施例,其中在圖1與其他圖式中所顯示之TFETs之組件的其中一個或多個可彼此堆疊於其上,以使得能夠建立在各種組件之間的垂直關係。
源極101可操作來將載子注入到場效電晶體(FET)的通道內,正如一般在該技術中所理解的。相同地,汲極102可操作來自FET的通道移除載子,正如一般在該技術中所理解的。在圖1的實施例中,源極101具有將載子注入到通道103內的功能,以及汲極102具有將載子自通道103移除的功能。源極101與汲極102則各別地耦合到一個或多個源極與汲極接點(沒顯示)。
源極101與汲極102各個係從任何適當的n或p型半導體材料形成。此些材料的非限制性實例包括n摻雜或p摻雜的銻化鎵(GaSb)、砷化鎵(GaAs)、銻砷化鎵 (GaAsSb)、鍺(Ge)、砷化銦(InAs)、銻化銦、砷鎵化銦(InGaAs)、InGaAsSb、矽(Si)、SiGe、SiGeSn、其組合、以及諸如此類。沒有限制地,n型半導體(例如,n-摻雜矽)較佳地使用來形成源極101與汲極102的其中一個,且p型半導體(例如,p-摻雜矽)較佳地使用來形成源極101與汲極102的另外一個。在一些實施例中,源極101包括或從n-型半導體形成,以及汲極102包括或從p-型半導體形成。在其他實施例中,源極101包括或從p-型半導體形成,以及汲極102包括或從n-型半導體形成。為了顯示,本揭露的各種圖式顯示實施例,其中源極101係為p型半導體以及汲極102係為n-型半導體。
通道103一般在源極101與汲極102之間形成源極-通道介面,並可操作來防止或容許載子從源極101流到汲極102。正如在下文將詳細說明地,通道103係以可變能隙通道來組態,亦即,使得它的能隙特徵能夠藉由力的施加及/或移除而動態地改變。例如,通道103的穿隧障壁高度可改變,以回應力之施加或移除的至少其中一個,以潛在地改變TFET的操作狀態。
第一閘極104、第二閘極105一般施行在該技術中所理解的裝置特殊功能,而且為了簡潔,此些功能在本文中將不被詳細說明。替代地或除了此些功能以外,在一些實施例中,第一閘極104與第二閘極105可被利用來施加(或者停止施加)一個或多個力到通道103,以便能夠以 希望的方式更改或改變通道103的能隙特徵。借助實例,第一閘極104與第二閘極105的其中一個或兩個可被利用來施加電壓及/或電場至通道103/自通道103施加電壓及/或電場。電壓及/或電場的施加可導致通道103的能隙特徵(例如,穿隧障壁高度)改變,以潛在地改變TFET100從關閉至開啟的操作狀態,反之亦然。
在此方面,第一與第二閘極104、105可自任何適當的導電材料形成,譬如但不限於多晶矽、多晶鍺、金屬(譬如Al、W、Ta、Ti、Ru、Pd、Rh、Re、Pt以及其合金)、金屬氮化物(譬如TaN及TiN)、金屬矽氮化物(譬如TaSiN)、導電氧化物(譬如RuO2及ReO3)、全金屬矽化物(FUSI)(譬如CoSi2、NiSi及TiSi2)、以及全金屬鍺化物(FUGE)。可選出使用來形成第一與第二閘極104、105的材料,使得能夠得到特定的閘極功函數。
閘極介電質106一般具有使源極、通道103、汲極102、以及第一與第二閘極104、105彼此絕緣的功能。閘極介電質106因此可從任何適當的電性絕緣材料形成。可使用以形成閘極介電質106之適當材料的非限制性實例包括氧化矽與高k介電質(例如,介電常數大於7的介電質),譬如氧化鉿、五氧化二鉭、氧化鈦、氧化鋯、其組合、以及諸如此類。當然,其他的絕緣材料亦可使用來形成閘極介電質106。
如先前所提及,通道103一般經組態以使得它的能隙 特徵能夠藉由力(譬如電壓、電場、其組合以及諸如此類)的施加及/或移除被改變及/或選出。在此方面中,通道103可經組態以在第一(例如,絕緣)狀態中呈現相當大能隙以及在第二(例如,導電)狀態中呈現相當小能隙,其中第一與第二狀態能夠藉由力(譬如所施加的電場、電壓、其組合以及諸如此類)的施加及/或抽出被選擇及/或影響。
替代地或此外,通道103經組態以便能夠在第一狀態呈現相當大的穿隧障壁高度以及在第二狀態呈現相當小的穿隧障壁高度。正如可理解的,經過通道103的較高穿隧可能性可當它在第二狀態且呈現第二(相當小)穿隧障壁高度時被期待,其係相對於當它在第一狀態且呈現第一(相當高)穿隧障壁高度時。
雖然本揭露聚焦在其中通道103可呈現具有明顯能隙特性之明顯第一與第二狀態的一項實施例,但是應該理解的是,此說明係僅僅為了清晰與簡單理解,且通道103不必呈現在第一與第二狀態之間的斯塔克(stark)轉換。確實,在一些實施例中,通道103經組態以使得複數個及/或遞變的狀態存在或可存在於上文所說明的第一與第二狀態之間。在此些情形中,對相關狀態(以及,結果,通道103的能隙特徵)的控制及/或選擇可例如藉由源極101、汲極102、第一閘極104、第二閘極105、及其組合,經由施加到通道103及/或從通道103移除之力的適當控制而得到。
考慮到前述,本揭露的一項態樣係關於包括由包括具有第一能隙特徵之至少第一材料層與具有第二能隙特徵之第二材料層的堆疊所形成之可變能隙通道的TFETs。在此些實施例中,第一材料層可形成在第二材料層上,反之亦然。不管怎樣且沒有限制,第一材料層較佳地從具有第一能隙的絕緣體形成,且第二材料層較佳地從具有第二能隙的導電材料形成,其中第一能隙比第二能隙更大。
正如稍後所說明的,整體可變能隙通道的能隙特徵可由彼此相對之第一與第二材料層的相對分佈/數量所影響,其係可藉由力(譬如電壓)的施加及/或移除而動態地改變。借助於電壓之力(譬如電場)的施加及/或移除可改變在第一與第二層內之離子/空位的相對分佈的實驗已經被示範,其係例如藉由導致離子/空位從第一材料層漂移到第二材料層,反之亦然。以此方式,力之施加至可變能隙通道及/或從可變能隙通道移除,可影響在第一與第二材料層內之離子/空位的整個分佈及/或相對數量以及因此整體通道103的能隙特徵。
因此參考圖2A與2C,其係為與本揭露相符之實例TFET的方塊圖,以及一般如上文所說明,其包括從第一與第二材料層所形成的可變通道。如所示,TFET200包括p型源極101、n型汲極102、第一與第二閘極104、105、以及閘極介電質106、其功能與特性已經於先前被說明。此外,TFET200包括通道103,在此情形中,其係由第一材料層201與第二材料層201’所形成。與前述說明 相符的,在本實施例中的第一材料層201係從呈現相當大能隙的絕緣材料形成,且第二材料層201’係從呈現相當小能隙的絕緣材料形成。如先前所討論的,在第一與第二材料層201、201’內之離子/空位的相對分佈可藉由力的施加及/或所施加力的移除來調整,譬如經由閘極104或閘極105施加的電壓。
可使用來形成第一與第二材料層201、201’之適當材料的非限制性實例,包括以能夠整體改變第一與第二材料層201、201’之堆疊之能隙特徵的此種方式來回應所施加力的材料。在此方面,可使用以形成第一材料層201的適當材料包括但不限於電性絕緣且呈現相當高能隙的無機氧化物與氮化物。此些氧化物的非限制性實例包括氧化鋁(Al2O3)、鈦酸鋇(BaTiO3)、鋯酸鋇(BaZrO3)、二氧化鉿(HfO2)、二氧化矽(SiO2)、氮化矽(Si3N4)、鈮五氧化物(Nb2O5)、五氧化二鉭(Ta2O5)、二氧化鈦(TiO2)、氧化釩(VO2)、氧化釔(Y2O3)、二氧化鋯(ZrO2)、以及矽酸鋯(ZrSiO4)。沒有限制地,第一材料層201較佳地從TiO2、Nb2O5、Ta2O5以及VO2形成。在一些實施例中,第一材料層201係從TiO2形成。
正如所理解的,前述的氧化物與氮化物在源極101與汲極102之間的異質接面上呈現類型I的能帶對準,特別當源極101與汲極102從矽形成時。當然,上文所識別的材料僅僅以實例陳列,且其他材料則可使用來形成第一材 料層201。
可使用來形成第二材料層201’之適當材料的實例,包括但不限於,相較於第一材料層201的對應能隙特徵,具導電性且呈現相當小能隙及/或相當小穿隧障壁高度的部份氧化無機氧化物與部份氮化無機氮化物。此些材料的非限制性實例包括Al2Ox(其中x小於3)、BaTiOx(其中x小於3)、BaZrOx(其中x小於3)、HfOx(其中x小於2)、SiOx(其中x小於2)、Si3Nx(其中x小於4)、Nb2Ox(其中x小於5)、Ta2Ox(其中x小於5)、TiOx(其中x小於2)、VOx(其中x小於2)、Y2Ox(其中x小於3)、ZrOx(其中x小於2)、以及ZrSiOx(其中x小於4)。沒有限制地,第二材料層201’較佳地為部份氧化的二氧化鈦(TiOx,其中x小於2)、部份氧化的鈮五氧化物(Nb2Ox,其中x小於5)、部份氧化的五氧化二鉭(Ta2Ox,其中x小於5)、以及部份氧化的二氧化釩(VaOx,其中x小於2)。在一些實施例中,第二材料層201’係由部份氧化的二氧化鈦(TiOx,其中x小於2)所形成。
以其他話來說,第二材料層201’係為與第一材料層的無機氧化物及/或氮化物互補的部份氧化物或氮化物。在此前後文中,部份氧化物可被理解成包含或摻雜以一個或多個正電荷的氧空位,且部份氮化物可被理解為包含或摻雜以一個或多個正電荷氮空位。沒有限制地,第二材料層201’較佳地為鈦、鉭、鈮、或釩的部份氧化無機氧化物, 其係與使用以形成第一材料層201的對應氧化物互補且其包含或摻雜以一個或多個正電氧空位。
如上文所簡短說明地,對通道103之能隙特徵的控制可經由力之控制施加至第一材料層201與第二材料層201’的其中一個或多個及/或從第一材料層201與第二材料層201’的其中一個或多個移除而得到。例如且如圖2A所示,邏輯0之電壓的施加到第二閘極105(Vb=0)以及邏輯1(例如,0.5V)之電壓的施加到第一閘極104(Vf=1),可增加在第一與第二材料層201與201’之中之離子/空位的相對數量及/或改變其分佈。與上文相似地,以此方式來施加電壓可導致離子/空位(例如,氧或氮離子/空位)從第二材料層201’遷移/漂移到第一材料層201的實驗已經被示範。取決於此些離子/空位的相對分佈,TFET200可處於開啟或關閉狀態。在開啟狀態中,當邏輯1的汲極電壓(Vd)與0的源極電壓Vs被施加時,相當大量的電子則可從源極101穿隧經過通道103。以此方式,在一些實施例中,第一與第二材料層201、201’可被理解為以與憶阻器非常相同的方式對應所施加的電壓。
此概念係定性地顯示於圖2B中,其係為在圖2A所示之開啟狀態之TFET200的能帶圖。如所示,當施加邏輯1的Vf(例如,大約0.5V)以及邏輯0的Vb時,離子/空位可從第二材料層201’漂移到第一材料層201,以減少通道103的能隙及/或穿隧障壁高度。如由圖2B中的透明箭頭所示,當施加邏輯1的汲極電壓Vd以及邏輯0的 Vs時,相當大量的電子可從源極101穿隧經過通道103的相當低穿隧障壁。
相反地且如圖2C所示,將施加穿過第一與第二閘極104、105的電壓極性反轉,可導致離子/空位從第一材料層201漂移到第二材料層201’內,因而改變在層201與201’之間邊界的位置,且潛在地使得通道103絕緣。以上述方式來施加電壓可導致離子/空位(例如,氧及/或氮空位)從第一材料層201漂移到第二材料層201’。這可使TFET200處於關閉狀態,甚至當邏輯1的Vd與邏輯0的Vs被各別施加到汲極102與源極101時。
此概念進一步顯示於圖2D中,其係為在圖2C所示之關閉狀態中之TFET200的能隙圖。如所示,當施加邏輯0的Vf以及邏輯1的Vb(例如,大約0.5V)時,離子/空位可從第一材料層201漂移到第二材料層201’,因而導致通道103呈現可妨礙或防止電子從源極101穿隧經過通道103的相當大能隙及/或相當高穿隧障壁高度。確實,在關閉狀態中,經過通道103的穿隧可減少一個或許多個數量級,其係與在開啟狀態中的相同TFET相關(例如,如在圖2A與2B中所示)。在此狀態中,載子從源極101穿隧經過通道、經過區域103亦可相對於習知TFET而明顯減少。
正如從圖2B與2D所理解的,通道103的狀態可經由力(譬如經由第一及/或第二閘極104、105所施加的電壓)的施加及/或移除而被選擇及/或控制。當該力的施加 及/或移除使通道103處於開啟狀態時,來自源極101的電子則僅僅必須穿隧經過相當薄的穿隧障壁,如圖2B中所示。結果,在此狀態中,大量的電子可穿隧經過源極103,因而容許TFET相較於利用未摻雜半導體材料所形成之通道的習知TFET而呈現相當高的開啟電流Ion。相反地,當力(例如,電壓)的施加或移除使通道103處於關閉狀態時,通道103則可呈現大的能隙以及相當高的穿隧障壁高度。結果,來自源極104的極少或沒有任何電子可穿隧經過在此狀態中的通道103,因而容許TFET200相較於習知的TFET而呈現相當低(以及潛在零)的關閉電流。
圖3係為預測關於包括由與本揭露相符之離子漂移所切換的通道的實例TFET與包括由未摻雜半導體材料(譬如InAs)所形成通道的習知TFET之汲極電流(Id)的對數對所施加閘極電壓(Vg)之關係的圖式。如所示,與本揭露相符的TFET被期待具有明顯大於習知TFET之開啟電流Ion1的開啟電流(Ion2)以及明顯小於由習知TFET所呈現之關閉電流(Ioff1)的關閉電流Ioff2,如圖3所示。總之,在圖3的圖描繪在一些實施例中,與本揭露相符的TFETs能夠呈現低關閉電流與高開啟電流的希望組合。
正如從上述所理解的,藉由將力施加到通道103及/或從通道103移除力,譬如經由第一或第二閘極104、105施加的電壓,與本揭露相符的TFETs可從開啟切換到 關閉狀態,反之亦然。有鑑於此,在本文中所說明的TFETs可在開啟與關閉狀態之間切換的速率取決於通道103可在狀態之間切換的速率,其接著取決於許多因素,譬如第一與第二材料層的總厚度、在第一與第二材料層內之離子/空位的相對遷移率(亦即,離子/空位漂移速率)、其他因素、其組合、以及類似物。
有鑑於此,第一與第二材料層的總厚度範圍從大於0至大約100nm,譬如大約1至大約50nm,或甚至大約5至大約15nm。在此情形中,在本文中所說明的通道可在少於大約1500微微秒(ps)內(譬如少於大約1000ps、在大約100至1000ps之間、在大約100至大約500ps之間、或甚至大約200至大約400ps)於開啟與關閉狀態之間切換。雖然這可比習知TFET的切換時間更慢(例如,其可在大約50ps內從開啟切換到關閉狀態,反之亦然),但是由在本文中所說明的TFETs所呈現之相當低的關閉電流與相當高的開啟電流可使它們對低功率或其它應用特別有用。例如,在本文中所說明之TFETs的相當低切換時間可被充分利用以建立包括「自動睡眠狀態」的電路。確實,在一些實施例中,在本文中所說明之TFETs之閘極的電壓可藉由經過線路的電荷被充電或放電,其比離子/空位漂移製程的發生更快。假如在對應離子/空位漂移時間的許多時鐘循環上,在閘極上的電壓則沒被切換,那麼電晶體200則可抵達在圖2C與2B中所描繪的低洩漏電流狀態。
在本文中所說明的TFETs亦可使用來控制下游電子組件的操作。例如,與本揭露相符的TFET位於其他電路組件的上游,譬如其他電晶體、二極體、記憶體暫存器、其組合、以及諸如此類。在此些情況中,藉由選擇通道103的狀態,亦即,藉由控制可被施加以將通道103從絕緣轉換到導電狀態(反之亦然)的電壓或其它力,在TFET下游之電路組件的操作狀態則可被切換成開啟與關閉。在一些實施例中,一旦將通道103的狀態設定,被施加以將通道103驅動到希望狀態的力則可被抽出,而沒有影響TFET或下游組件的操作。因為通道103的狀態可在缺乏所施加力時(例如,在缺乏所施加電壓時)被維持,所以在本文中所說明的TFETs則可被使用當作非揮發性計算電路的元件。在此些積體電路中,甚至在缺乏被施加到此積體電路之一部分的電力時,狀態計算仍能被維持。為了節省計算機系統的電力耗損,有必要關閉到積體電路之此部份的供電。就非揮發性電路而言,沒有必要在此關閉以前將在此些電路內的資料備份,且沒有必要在關閉以後從儲存器提取資料。
本揭露的另一項態樣係關於包括可變能隙通道的TFETs,該通道至少部份由呈現金屬至絕緣體(MIT)轉換的材料所形成,亦即從高導電至高電阻狀態的轉換。在本揭露中特別使用呈現由能帶結構之變化所伴隨之MIT的材料。可呈現由能帶結構之變化所伴隨之MIT的材料的非限制性實例包括莫特(Mott)絕緣體。正如在本文中 所使用的,術語「Mott絕緣體」意指呈現MIT之材料的子集,其係並且被期待在習知能帶理論之下具導電性,但卻由於電子-電子相關性而變得具電阻性,例如,以回應力之施加與抽出的至少其中一個,譬如電場。
根據本揭露所使用之適當Mott絕緣體的非限制性實例,其包括VO2、摻雜鉻的V2O3、La2-xSrxCuO4(其中,x小於或等於2)、RNiO3(其中,R係為選自鑭、鈰、鐠、釹、鉕、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿、鎦、錒、釷、鏷、鈾、鈽、鋂、鉳、鉲、鍰、鐨、鍆、鍩、鐒、及其組合的一個或多個稀土元素)、La1-xSrxMnO3(其中,x小於或等於1)、以及YBa2Cu3O7。沒有限制地,Mott絕緣體在室溫以上較佳地呈現金屬絕緣體轉變。
現在參考圖4,其係為與本揭露相符之TFET之另一項實例的截面方塊圖。如所示,TFET300包括源極101、汲極102、第一閘極104、第二閘極105、以及閘極氧化物106,其性質及功能與結合圖1之對應部件的以上說明相同。此外,TFET300包括至少部份由Mott絕緣體形成的通道301。
在所示的實施例中,通道301在源極101與汲極102之間。更者,通道301在第一閘極104與第二閘極105之間,以使得第一閘極104鄰近通道301的第一側(沒標示),且第二閘極105鄰近通道301的第二側(沒標示)。在所示的實施例中,通道301的第一與第二側彼此 實質對置。在任何情形中,源極101、閘極102、通道301、第二閘極105、以及閘極介電質106之各個的全部或一部份可形成在基板(沒顯示)上。當然,在圖4中之TFET300的結構係僅僅為了實例,而且應該理解,可使用具有其他幾何形狀/結構的TFETs。
在一些實施例中,在認定某些Mott絕緣體(包括那些在上文所提及)可呈現能帶結構中的變化以回應力(譬如電場)之施加或移除的至少其中一個時,可預測TFET300的操作。在此方面,要注意,當Mott絕緣體暴露到臨界電場時,亦即,所具有的強度達到或超過誘發能帶結構中之變化所必須的最小強度的電場時,能帶結構中的改變僅會在一些情況中發生。
如先前所提及,習知的TFET可呈現與MOSFET相關的改善次臨界斜率。如將在下文所說明的,至少部份由Mott絕緣體所形成之在TFET中之可變能矽結構的使用可進一步改善TFET之Ion與次臨界擺幅的其中一個或兩個。確實,在一些實施例中,Mott絕緣體的使用可促使具有比利用從未摻雜半導體材料所形成之通道的習知TFET及/或MOSFET更高Ion之TFET的產生,然而同時呈現比習知TFET及/或MOSFET更低的次臨界擺幅。例如,使用Mott絕緣體以在TFET中形成可變能隙通道,其可容許TFET得到更高的Ion,然而同時呈現在MOSFET所呈現之60mV/decade以下的次臨界擺幅。這可以對TFET電流-電壓(I-V)特徵上之能隙效果的目前理解而 來估測。
為了顯示先前的概念,參考圖5,其描繪關於包括至少部份以與本揭露相符之Mott絕緣體所形成的可變能隙通道之實例TFET的開啟與關閉能隙圖,以及包括從未摻雜半導體材料所形成之通道之TFET的開啟與關閉能隙圖。在此情形中,所考慮的TFETs在x維度上具有總長度40nm,閘極與通道長度則大約14nm。
如所示,當所具有的強度在臨界電場的以下之電場被施加到可變能隙通道時(例如,到其中的Mott絕緣體),該通道可維持在關閉狀態,其中在通道中的價帶與導電帶之間的能隙則相當大。不過,當達到或超過臨界電場強度的電場被施加到可變能隙通道時,在價帶與導電帶之間的能隙則可在暴露到最高強度電場的通道部份中收縮。這接著導致在源極101的導電帶與通道301的價帶之間之能隙的減少。結果,當通道301在開啟狀態時,大量的電子則可從源極101的導電帶穿隧到通道301的價帶內。
為了實例與簡單理解,本揭露將進行以說明包括從Mott絕緣體所形成之可變能隙通道的實例TFET,其中TFET在X軸的總長度係40nm,且通道與閘極長度各大約14nm。在此情形中,TFET的可變能隙通道可藉由鄰近源極與通道之接面之電場的施加而被開啟。電場的量值取決於所施加的閘極、汲極與源極電壓。因為在此實例中,裝置體部薄且對稱,所以垂直電場在實例裝置中很小且總電 場由側向電場所支配。如圖6所示,絕對側向電場的強度超過在源極與通道接面上或附近的臨界電場(為了顯示起見,在此實例中,設定於~0.7V)。
現在回到圖5,可看見,當形成通道301的Mott絕緣體暴露到超過臨界電場(譬如在圖6中所說明的那個)的電場時,至少一部份的通道則可被開啟,且該通道能隙的明顯窄化則可在源極/通道介面上或附近呈現。更者,在源極的導電帶與通道的價帶之間的間隙亦可窄化。結果,在此狀態中,大量的電子穿隧經過通道而到汲極,如在那圖式中的透明箭頭所描繪。
相反地,在圖5中用於習知TFET的圖指出,甚至當它的未摻雜半導體通道在開啟狀態時,在通道內的能隙仍然相當高,且在源極的導電帶與通道的價帶之間的間隙亦仍然相當大。圖5之諸圖的比較建議,在它的通道中使用Mott絕緣體的TFET可容許比在已知偏壓電壓之習知TFET更大的穿隧。
這亦可建議,在它的通道中使用Mott絕緣體的TFET所呈現的開啟電流Ion,比在已知驅動電壓之習知TFET的開啟電流更大。在此方面,圖7係為描繪關於包括至少部份由Mott絕緣體所形成之通道的實例TFET以及包括由InAs所形成之通道的習知TFET之汲極電流(Id)的對數對所施加閘極電壓(Vg)之估計關係的圖式。如所示,在通道中包括Mott絕緣體的TFET被期待呈現比習知TFET開啟電流(Ion3)更大的開啟電流(Ion4)。確實,該估 測建議Ion4比Ion2大(或多)10至100倍。此外,在它的通道中包括Mott絕緣體的TFET被期待具有比習知TFET中之關閉電流(Ioff3)更小的關閉電流Ioff4。總之,在圖7中繪製的估測示範,在一些實施例中,相對於在通道中包括未摻雜半導體材料的習知TFET,在它們的通道中包括Mott絕緣體的TFETs能夠呈現低關閉電流與高開啟電流的希望組合。
本揭露的另一項態樣係關於形成與本揭露相符之TFETs的方法。在此方面,參考圖8,其係為可結合製造與本揭露相符之TFET之方法來施行的實例操作的流程圖。應該理解的是,為了清晰起見,所示的方法步驟係以特定的順序來顯示,但實際上,它們卻可按取決於正被形成之TFET之幾何形狀與組態的任何順序來施行。
如圖8所示,在方塊801,方法800開始。在方塊802,可將第一閘極形成在基板上,其係由矽或任何適當的材料製成。可使用任何適當的半導體製造技術來施行第一閘極的形成,包括各種形式的沈積(例如,化學氣相沈積、物理氣相沈積、濺射、原子層沈積、電沈積、無電沈積等等),如在該技術中已知。在一些實施例中且如在各圖式中所示,第一閘極形成在鄰近可變能隙通道之下表面的位置上。在任何情形中,第一閘極藉由閘極氧化物與可變能隙通道分開,其係可沈積或另外形成在第一閘極的表面上。
在形成第一閘極以前或之後,該方法可進行到方塊 803,其中可形成可變的能隙通道。在可變能隙通道欲被放置在閘極上方的情形中,可變能隙通道可形成在第一閘極上,譬如按照方塊802所形成的第一閘極。不管它何時形成,如上文所一般說明地,可變能隙通道可經組態,以呈現它的能隙特徵中的變化,以回應施加力之施加或抽出的至少其中一個。據此,如上文所一般說明地,可變能隙通道的形成可包含沈積或另外形成第一與第二材料層,該些材料層可集體呈現(例如,經由離子/載子漂移)能隙特徵(例如,穿隧障壁高度)中的變化以回應所施加的電壓。替代地或此外,可變能隙通道的形成包含Mott絕緣體的沈積或其它形成。在任何情形中,可變能隙通道的形成可使用任何適當的半導體製造製程來施行,包括各種沈積製程(例如,化學氣相沈積、物理氣相沈積、濺射、原子層沈積、電沈積、無電沈積等等),如在該技術中所已知。
在可變能隙通道及/或第一閘極形成以前或之後,該方法可進行到方塊804,其中可形成與前述說明相符的源極與汲極。一般來說,源極與汲極可形成在鄰近可變能隙通道的位置上。在此方面,藉由使用任何適當的半導體製造製程來沈積或生長適當的半導體材料(譬如在上文所說明的那些),可進行源極與汲極的形成。此些材料可為本質半導體,或者可在它們初始形成期間內或以後被摻雜,以變成外質p或n型半導體,如所希望的。此種摻雜可使用在該技術中眾所皆知的製程來施行,譬如但不限於擴散 與離子植入。在本揭露的一些實施例中,源極與汲極係各別鄰近可變能隙通道的第一與第二側來形成。
在此點上,該方法可進行到方塊806以及結束,或者假如使用第二閘極,該方法則可進行到任選方塊805,其中可施行與本揭露相符的第二閘極。形成第二閘極的性質與方式係與第一閘極的相同,且為了簡短以見,其係將不會被重申。在一些實施例中且如在各圖中所示,第二閘極可形成在可變能隙通道的上表面上或與之鄰近。像第一閘極,第二閘極可藉由閘極氧化物而與可變能隙通道分開,其係已經被事先沈積或另外形成在可變能隙通道上。
在本文中已經被使用的術語與表達可被使用當作說明而非限制的術語,而且在此些術語與表達的使用上,沒有打算排除所示與所說明之特徵的任何等同物(或其部份),且各種修改被承認是在申請專利範圍的範圍內。據此,該等申請專利範圍意圖涵蓋全部此些等同物。各項特徵、態樣、以及實施例已經在本文中被說明。該等特徵、態樣、以及實施例易受彼此組合以及變化與修改的影響,其係將為在一般技術領域中具有通常知識者所理解。本揭露因此應該被考慮為包含此些組合、變化、以及修改。
100‧‧‧穿隧場效電晶體
101‧‧‧源極
102‧‧‧汲極
103‧‧‧通道
104‧‧‧第一閘極
105‧‧‧第二閘極
106‧‧‧閘極介電質

Claims (21)

  1. 一種穿隧場效電晶體,其包含:源極;汲極;可變能隙通道,其介於該源極與該汲極之間;以及至少一個閘極區域,其鄰近該可變能隙通道;其中該可變能隙通道的至少一個能隙特徵動態地改變,以回應對於該可變能隙通道的力之施加與移除的至少一個;其中該可變能隙通道包含第一材料層與第二材料層,該第一與第二材料層具有相關的載子分佈於其中,其中該相關的載子分佈會改變,以回應該力之該施加與移除的至少一個,以導致對該至少一個能隙特徵的對應改變。
  2. 如申請專利範圍第1項之穿隧場效電晶體,其中該力從電壓、電場或其組合選出。
  3. 如申請專利範圍第2項之穿隧場效電晶體,其中該力係為電壓。
  4. 如申請專利範圍第2項之穿隧場效電晶體,其中該力係為電場。
  5. 如申請專利範圍第1項至第4項中任一項的穿隧場效電晶體,其中該第一材料層包含第一氧化物,而且該第二材料包含被部份氧化以及與該第一氧化物互補的第二氧化物。
  6. 如申請專利範圍第5項之穿隧場效電晶體,其中 該第一材料層包含選自由下列所組成之群組的至少一個氧化物:Al2O3、HfO2、SiO2、Nb2O5、Ta2O5、TiO2、VO2、Y2O3、以及ZrO2
  7. 如申請專利範圍第6項之穿隧場效電晶體,其中該第二材料層包含選自由下列所組成之群組的至少一個部份氧化物:Al2Ox,其中x小於3、HfOx,其中x小於2、SiOx,其中x小於2、Nb2Ox,其中x小於5、Ta2Ox,其中x小於5、TiOx,其中x小於2、VOx,其中x小於2、Y2Ox,其中x小於3、以及ZrOx,其中x小於2。
  8. 如申請專利範圍第7項之穿隧場效電晶體,其中該第一材料層包含TiO2而且該第二材料層包含TiOx,其中x小於2。
  9. 如申請專利範圍第1項至第4項中任一項的穿隧場效電晶體,其中該可變能隙通道包含材料,該材料呈現金屬至絕緣體過渡以回應該力之該施加與移除的至少一個。
  10. 如申請專利範圍第9項之穿隧場效電晶體,其中該可變能隙通道包含Mott絕緣體,其中該Mott絕緣體包含以下至少一個:VO2、摻雜鉻V2O3、La2-xSrxCuO4,其中x小於或等於2、RNiO3,其中R係為一或多種稀土元素、La1-xSrxMnO3,其中x小於或等於1、以及YBa2Cu3O7
  11. 如申請專利範圍第1項至第4項中任項的穿隧場效電晶體,其中該穿隧場效電晶體呈現小於60mV/decade的次臨界擺幅。
  12. 一種製造穿隧場效電晶體的方法,其包含:形成第一閘極與第二閘極的至少一個;形成源極;形成汲極;以及形成可變能隙通道於鄰近該第一閘極與第二閘極以及介於該源極與汲極之間的區域;其中該可變能隙通道的至少一個能隙特徵動態地改變,以回應對於該可變能隙通道的力之施加與移除的至少一個;其中該可變能隙通道包含第一材料層與第二材料層,該第一與第二材料層具有相關的載子分佈於其中,其中該相關的載子分佈會改變以回應該力之該施加與移除的至少一個,以導致該至少一個能隙特徵的對應改變。
  13. 如申請專利範圍第12項之方法,其中該力係從電壓、電場或其組合選出。
  14. 如申請專利範圍第13項之方法,其中該力係為電壓。
  15. 如申請專利範圍第12項至第14項中任項的方法,其中該第一材料層包含第一氧化物,而且該第二材料包含被部份氧化以及與該第一氧化物互補的第二氧化物。
  16. 如申請專利範圍第15項之方法,其中該第一材料層包含選自由下列所組成之群組的至少一個氧化物:Al2O3、HfO2、SiO2、Nb2O5、Ta2O5、TiO2、VO2、Y2O3、以及ZrO2
  17. 如申請專利範圍第16項之方法,其中該第二材料層包含選自由下列所組成之群組的至少一個部份氧化物:Al2Ox,其中x小於3、HfOx,其中x小於2、SiOx,其中x小於2、Nb2Ox,其中x小於5、Ta2Ox,其中x小於5、TiOx,其中x小於2、VOx,其中x小於2、Y2Ox,其中x小於3、以及ZrOx,其中x小於2。
  18. 如申請專利範圍第17項之方法,其中該第一材料層包含TiO2而且該第二材料層包含TiOx,其中x小於2。
  19. 如申請專利範圍第12項至第14項中任一項的方法,其中該可變能隙通道包含材料,該材料呈現金屬至絕緣體過渡以回應該力之該施加與移除的至少一個。
  20. 如申請專利範圍第19項之方法,其中該可變能隙通道包含Mott絕緣體,其中該Mott絕緣體包含以下至少一個:VO2、摻雜鉻V2O3、La2-xSrxCuO4,其中,x小於或等於2、RNiO3,其中,R係為種或多種稀土元素、La1-xSrxMnO3,其中,x小於或等於1、以及YBa2Cu3O7
  21. 如申請專利範圍第12項至第14項中任一項的方法,其中該穿隧場效電晶體呈現小於60mV/decade的次臨界擺幅。
TW104106509A 2014-03-28 2015-03-02 具有可變能隙通道之穿隧場效電晶體 TWI556434B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/032117 WO2015147849A1 (en) 2014-03-28 2014-03-28 Tunneling field effect transistors with a variable bandgap channel

Publications (2)

Publication Number Publication Date
TW201547021A TW201547021A (zh) 2015-12-16
TWI556434B true TWI556434B (zh) 2016-11-01

Family

ID=54196165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106509A TWI556434B (zh) 2014-03-28 2015-03-02 具有可變能隙通道之穿隧場效電晶體

Country Status (6)

Country Link
US (1) US9741832B2 (zh)
EP (1) EP3123513A4 (zh)
KR (1) KR102164944B1 (zh)
CN (1) CN106030817B (zh)
TW (1) TWI556434B (zh)
WO (1) WO2015147849A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633280A (zh) * 2016-02-03 2016-06-01 中国科学院宁波材料技术与工程研究所 莫特晶体管及制备方法
US10141436B2 (en) * 2016-04-04 2018-11-27 Purdue Research Foundation Tunnel field effect transistor having anisotropic effective mass channel
US10424581B2 (en) 2016-04-18 2019-09-24 Samsung Electronics Co., Ltd. Sub 59 MV/decade SI CMOS compatible tunnel FET as footer transistor for power gating
US10734531B2 (en) * 2017-06-22 2020-08-04 The Penn State Research Foundation Two-dimensional electrostrictive field effect transistor (2D-EFET)
CN108389896B (zh) * 2018-01-22 2020-12-29 电子科技大学 一种有效抑制双极性电流的双栅隧穿场效应晶体管
CN112397581B (zh) * 2020-11-18 2022-06-10 光华临港工程应用技术研发(上海)有限公司 隧道场效应晶体管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010009873A1 (en) * 2008-07-23 2010-01-28 University College Cork, National University Of Ireland, Cork Tunnel nanowire transistor
US20110079860A1 (en) * 2009-10-06 2011-04-07 Imec Tunnel field effect transistor with improved subthreshold swing
US20120045879A1 (en) * 2006-09-15 2012-02-23 Katholieke Universiteit Leuven, K.U. Leuven R&D Tunnel effect transistors based on elongate monocrystalline nanostructures having a heterostructure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365913B1 (en) * 1999-11-19 2002-04-02 International Business Machines Corporation Dual gate field effect transistor utilizing Mott transition materials
KR100433623B1 (ko) * 2001-09-17 2004-05-31 한국전자통신연구원 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터
US7385262B2 (en) * 2001-11-27 2008-06-10 The Board Of Trustees Of The Leland Stanford Junior University Band-structure modulation of nano-structures in an electric field
US7279740B2 (en) * 2005-05-12 2007-10-09 Micron Technology, Inc. Band-engineered multi-gated non-volatile memory device with enhanced attributes
KR100695150B1 (ko) * 2005-05-12 2007-03-14 삼성전자주식회사 금속-절연체 변환 물질을 이용한 트랜지스터 및 그 제조방법
US7812370B2 (en) * 2007-07-25 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling
US20110181345A1 (en) * 2008-08-01 2011-07-28 President And Fellows Of Harvard College Phase transition devices and smart capacitive devices
US8362604B2 (en) * 2008-12-04 2013-01-29 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel FET switch and memory
US8053785B2 (en) * 2009-05-19 2011-11-08 Globalfoundries Inc. Tunneling field effect transistor switch device
US9099384B2 (en) * 2012-02-15 2015-08-04 Drexel University Charge ordered vertical transistors
KR101963226B1 (ko) * 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101919425B1 (ko) * 2012-10-09 2018-11-19 삼성전자주식회사 그래핀 채널을 포함한 터널링 전계효과 트랜지스터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120045879A1 (en) * 2006-09-15 2012-02-23 Katholieke Universiteit Leuven, K.U. Leuven R&D Tunnel effect transistors based on elongate monocrystalline nanostructures having a heterostructure
WO2010009873A1 (en) * 2008-07-23 2010-01-28 University College Cork, National University Of Ireland, Cork Tunnel nanowire transistor
US20110079860A1 (en) * 2009-10-06 2011-04-07 Imec Tunnel field effect transistor with improved subthreshold swing

Also Published As

Publication number Publication date
KR102164944B1 (ko) 2020-10-13
CN106030817B (zh) 2019-11-22
US9741832B2 (en) 2017-08-22
WO2015147849A1 (en) 2015-10-01
TW201547021A (zh) 2015-12-16
KR20160137971A (ko) 2016-12-02
EP3123513A1 (en) 2017-02-01
EP3123513A4 (en) 2018-06-06
US20170069738A1 (en) 2017-03-09
CN106030817A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
TWI556434B (zh) 具有可變能隙通道之穿隧場效電晶體
US9768030B2 (en) Method for forming tunnel MOSFET with ferroelectric gate stack
CN106158934B (zh) 半导体器件和晶体管
US10714396B2 (en) Variable gate lengths for vertical transistors
US9306005B2 (en) Electronic device including graphene
Chakraborty et al. Low thermal budget (< 250° C) dual-gate amorphous indium tungsten oxide (IWO) thin-film transistor for monolithic 3-D integration
US9620500B2 (en) Series-connected transistor structure
KR101772278B1 (ko) 누설 전류 억제 방법 및 그 관련 구조물들
US20150236027A1 (en) Junction field-effect floating gate memory switch with thin tunnel insulator
TWI597844B (zh) Field effect transistor
Rahi et al. A simulation-based proposed high-k heterostructure AlGaAs/Si junctionless n-type tunnel FET
US9318556B2 (en) Graphene transistor having tunable barrier
Choudhary et al. A steep slope MBE-grown thin p-Ge channel FETs on bulk Ge-on-Si using HZO internal voltage amplification
CN106558609A (zh) 隧穿场效应晶体管及其制造方法
CN112292762B (zh) 隧穿场效应晶体管
RU2626392C1 (ru) Туннельный нелегированный многозатворный полевой нанотранзистор с контактами шоттки
US20200083333A1 (en) Forming semiconductor structures with semimetal features
Cutaia et al. Fabrication and analysis of vertical p-type InAs-Si nanowire Tunnel FETs
Han et al. GaN based negative capacitance heterojunction field-effect transistors with< 30 mV/dec subthreshold slope for steep switching operation
US20230403862A1 (en) Ferroelectric tunnel junctions with conductive electrodes having asymmetric nitrogen or oxygen profiles
KR20230110508A (ko) 비휘발성 기억 장치
CN102593177B (zh) 具有水平准同轴电缆结构的隧穿晶体管及其形成方法
Chatterjee et al. Quantum Mechanical Analysis of GaN Nanowire Transistor for High Voltage Applications
Lin et al. Achieving very high drain current of 1.23 mA/μm in a 1-μm-gate-length self-aligned inversion-channel MBE-Al2O3/Ga2O3 (Gd2O3)/In0. 75Ga0. 25As MOSFET
Vaziri et al. Graphene base hot electron transistors with high on/off current ratios