TWI553736B - 一種填充金屬的方法 - Google Patents

一種填充金屬的方法 Download PDF

Info

Publication number
TWI553736B
TWI553736B TW099110544A TW99110544A TWI553736B TW I553736 B TWI553736 B TW I553736B TW 099110544 A TW099110544 A TW 099110544A TW 99110544 A TW99110544 A TW 99110544A TW I553736 B TWI553736 B TW I553736B
Authority
TW
Taiwan
Prior art keywords
layer
metal
filling
dielectric material
material layer
Prior art date
Application number
TW099110544A
Other languages
English (en)
Other versions
TW201135842A (en
Inventor
李常孝
賴育聰
廖俊雄
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW099110544A priority Critical patent/TWI553736B/zh
Publication of TW201135842A publication Critical patent/TW201135842A/zh
Application granted granted Critical
Publication of TWI553736B publication Critical patent/TWI553736B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

一種填充金屬的方法
本發明係關於一種於窄口凹洞中填充金屬的方法。特定言之,本發明係關於一種透過清潔步驟,同時移除凹洞中的蝕刻殘留物,並實質上擴大開口以於窄口凹洞中填充金屬的方法。
在半導體元件的標準製造流程中,經常需要在孔洞中填入另一種材料,例如鎢或是銅,以形成一種電連接用的橋引,例如稱為導電插塞或是通孔插塞的元件。此等標準製程的難度,隨著半導體元件特徵尺寸的縮小而逐漸增加。
例如,在一個包含有金屬材料層與覆蓋著金屬材料層之介電材料層的基材中,需要形成一個穿過介電材料層的導電媒介(conductive medium),而使得位於介電材料層下方的金屬材料層,能夠向上形成所需的電連接,或是用來形成鑲嵌結構中的通孔插塞(via plugs)。第1-4圖例示使用傳統方式來形成通孔的方法。首先,如第1圖所示,提供基材101。基材101中包含金屬材料層110,基材101上覆蓋有介電材 料層120。介電材料層120完全覆蓋位於其下方之金屬材料層110。隨後,如第2圖所示,在介電材料層120上預先形成圖案化的光阻層130。繼續,如第3圖所示,利用預先圖案化的光阻層130配合蝕刻步驟,蝕刻介電材料層120。所形成的通孔121必需要使得深埋在介電材料層120下方之金屬材料層110暴露出來。再來,如第4圖所示,經由沉積、濺鍍、電鍍等方法就可以將導電材料122,例如銅,填滿通孔121之中,而形成所需的導電媒介。
以上所述之標準流程,在半導體元件之特徵尺寸還沒有縮到太小時並不算困難,因此產率相當穩定。然而,隨著半導體元件之特徵尺寸越來越小,導電材料122填入通孔121的失敗率明顯上升而影響半導體元件整體的產率。特別是發現,在填入導電材料122的通孔121之中常常存在有嚴重影響通孔121導電能力的空洞(void)123,如第4圖所示,而使得導電材料122並不能符合預期般的執行電連接的導通媒介。
另一方面,前述蝕刻步驟還會在通孔121中留下麻煩的蝕刻殘留物124,如第3圖所示。隨著半導體元件之特徵尺寸越來越小,蝕刻殘留物124也變地越來越難以清除乾淨。堵塞在通孔121中的蝕刻殘留物124,不但會直接負面地影響導電材料122填入通孔121的效果,甚至還會堵塞住通孔 121的底部,妨礙導電材料122與金屬材料層110形成良好的電連接,進而使得半導體元件失效。此等製程上的問題自然亟待解決。
本發明即在於提出一種填充金屬的方法。使用本發明填充金屬的方法,不但可以在極小的孔洞中順利地填滿金屬,還可以一併清除累積在孔洞中的蝕刻殘留物,以及確保電連接正確形成的效果。由於本發明填充金屬的方法特別適用於尺寸相當小的孔洞,更可以突顯出本發明方法一舉多得的效果。
本發明所提出一種填充金屬的方法,首先,提供基材。基材包含金屬材料層、覆蓋金屬材料層之介電材料層與覆蓋介電材料層之硬遮罩層。硬遮罩層具有開口,而暴露出下方之介電材料層。其次,進行一乾蝕刻步驟,經由開口蝕刻介電材料層,而移除部份之介電材料層以形成凹洞,同時有蝕刻殘留物沉積在凹洞中。然後,進行一清潔步驟,以移除蝕刻殘留物,並選擇性移除硬遮罩層以實質上擴大開口。接著,經由擴大之開口於凹洞中先覆蓋上障壁層再填充一金屬層。
本發明填充金屬方法中的清潔步驟通常包含一濕蝕刻步驟。還有,由於清潔步驟實質上不會傷害金屬材料層,於是不會影響後續電連接的形成。
在本發明一方面中,被擴大之開口可以與介電材料層一起形成一階梯形狀。在本發明另一方面中,開口之尺寸可以不大於約90奈米,但是經擴大開口之尺寸則可以擴大至少約30%,例如90奈米擴大成約117奈米。
本發明提供一種填充金屬的新穎方法。使用本發明填充金屬的方法,特別適用於在極小的孔洞中順利地填滿金屬,例如適用於形成接觸洞(contact hole)或是鑲嵌法中的通孔等。一方面,使用本發明填充金屬的方法,可以一併清除因為乾蝕刻步驟而累積在孔洞中的蝕刻殘留物。另一方面,本發明的方法還有確保電連接正確形成的效果。因此,本發明填充金屬的方法,可以產生一舉多得的優良效果。
本發明提供一種適合在極小孔洞中填充金屬的方法。第5-8圖例示使用本發明方法將金屬填滿在孔洞中。首先,如第5圖所示,提供一基材201。基材201至少包含一金屬材料層210。基材201上覆蓋有襯墊層221、介電材料層220 與硬遮罩層230。介電材料層220會完全覆蓋金屬材料層210。硬遮罩層230可以預先經過一圖案化過程。例如,使用一圖案化光阻(圖未示),配合一蝕刻步驟,將圖案化光阻上之圖案,例如將單鑲嵌結構或是雙鑲嵌結構之通孔圖案轉移至硬遮罩層230中,使得硬遮罩層230具有至少一開口231。此時,開口231即會暴露下方之介電材料層220。當需要配合較小的半導體元件的特徵尺寸時,即使開口231之尺寸不大於90奈米,仍然適用本發明在孔洞中填充金屬的方法。
金屬材料層210可以為含有金屬成分之材料層,例如導線或是半導體元件中需要電連接之部份,諸如閘極、覆有金屬矽化物之源極、汲極、金屬內連線...等等。介電材料層220可以為一複合材料層,例如包含低介電材料層222與像是氮化矽之氮化物層223。氮化物層223通常直接位於硬遮罩層230的下方。低介電材料層222與襯墊層221則直接覆蓋金屬材料層210。硬遮罩層230通常包含有金屬組成之材料,例如氮化鈦。
其次,如第6圖所示,開始進行乾蝕刻步驟。乾蝕刻步驟會經由硬遮罩層230的開口231蝕刻部分的介電材料層220。一方面,當部份之介電材料層220被移除以後,就會在介電材料層220中形成了凹洞224。另一方面,所進行的 乾蝕刻步驟,通常還會不可避免地在凹洞224中留下覆蓋金屬材料層210不利的蝕刻殘留物225。此等蝕刻殘留物225一般來說不容易用傳統的清潔方法來徹底清除乾淨。請注意,如第6圖所示,乾蝕刻步驟會蝕穿襯墊層221,而暴露出位於下方之金屬材料層210。
接下來,如第7圖所示,即進行一清潔步驟。本發明的單一清潔步驟可以產生多重有利的效果。首先,本發明的清潔步驟會移除留在凹洞224中不利的蝕刻殘留物225。此等蝕刻殘留物225一般來說不容易用傳統的清潔方法來徹底清除乾淨。還有,本發明的清潔步驟具有選擇性移除留在凹洞224中蝕刻殘留物225的效果,換句話說,本發明的清潔步驟實質上不影響,也就是不移除低介電材料層222。
其次,本發明清潔步驟的配方不會傷害金屬材料層210,例如銅,於是不會影響後續電連接的形成。如此一來,就可以保證蝕刻殘留物225不會影響後續將要建立的電連接效果。
再來,本發明清潔步驟還可以移除部份的硬遮罩層230。當移除了部份的硬遮罩層230之後,如第7圖所示,即代表實質上擴大了開口231。較大的開口231即有利於將其他的材料填入凹洞224中,而不受凹洞224的開口231過 小或是高寬比(aspect ratio)過大等客觀條件的約束。在本發明一實施態樣中,擴大開口之尺寸231通常會增加約30%,例如90奈米會擴大成約117奈米。
本發明的清潔步驟通常包含一濕蝕刻步驟。此等濕蝕刻步驟所用之蝕刻劑,須同時擴大開口與清除蝕刻殘留物,其可以是硫酸、氟化物、過氧化氫與去離子水之混合物。例如,此等蝕刻劑可以含有(以重量計)0.001-7%之硫酸、0.5-250ppm之氟化氫、0.5-50%之過氧化氫與43-99.9%之去離子水。可以藉由控制蝕刻的時間來調整開口231的擴大程度。如第7圖所示,擴大的開口231還會與介電材料層220一起形成一階梯形狀。
然後,如第8圖所示,就可以經由擴大了開口231將金屬226填入凹洞224中。凹洞224可以填入不同之金屬,例如鋁、鎢、銅之至少一者。如果凹洞224中填入的是銅,可以使用電鍍法來形成金屬層226。視情況需要,將金屬226填入凹洞224中之前,可以預先進行其他材料層的沉積。例如,可以預先在凹洞224中沉積一障壁層227。另外,還可以在障壁層227與金屬層226之間沉積一晶種層228。金屬層226可以是任何位於孔洞中之元件,例如導電插塞或是鑲嵌結構中之通孔插塞。也由於本發明擴大了凹洞224上方的開口231,因此可有效避免沉積製程的懸突(overhang)(圖未 示)並利於電鍍液(圖未示)流入。
接下來,可以視情況需要,移除多餘的金屬層226,並進行後續的製程。此等知識為本技藝人士所熟知,故不多加贅述。
由於本發明的單一清潔步驟可以產生多重有利的效果,例如,除了可以移除蝕刻殘留物外,還可以確保金屬材料層不受傷害以及擴大硬遮罩層上的開口,所以本發明方法不但可以清除不利的蝕刻殘留物,還可以正確形成所期望之電連接與有利於將其他的材料填入較小的凹洞中,本發明所提供填充金屬的方法會表現出多重有利的功效。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
101‧‧‧基材
110‧‧‧金屬材料層
120‧‧‧介電材料層
121‧‧‧通孔
122‧‧‧導電材料
123‧‧‧空洞
124‧‧‧蝕刻殘留物
130‧‧‧光阻層
201‧‧‧基材
210‧‧‧金屬材料層
220‧‧‧介電材料層
221‧‧‧襯墊層
222‧‧‧低介電材料層
223‧‧‧氮化物層
224‧‧‧凹洞
225‧‧‧蝕刻殘留物
226‧‧‧金屬層
227‧‧‧障壁層
228‧‧‧晶種層
230‧‧‧硬遮罩層
231‧‧‧開口
第1-4圖例示使用傳統方式來形成通孔的方法。
第5-8圖例示使用本發明方法將金屬填滿在孔洞中。
201‧‧‧基材
210‧‧‧金屬材料層
221‧‧‧襯墊層
222‧‧‧低介電材料層
223‧‧‧氮化物層
224‧‧‧凹洞
230‧‧‧硬遮罩層
231‧‧‧開口

Claims (15)

  1. 一種填充金屬的方法,包含:提供一基材,包含一金屬材料層、一襯墊層、覆蓋該金屬材料層之一介電材料層,該介電材料層包含一低介電材料層與氮化物層、以及覆蓋該介電材料層之一硬遮罩層,該硬遮罩層具有一開口,且該開口暴露該介電材料層;進行一乾蝕刻,經由該開口蝕刻該介電材料層,移除部份之該介電材料層以暴露出該金屬材料層並形成一凹洞,同時一蝕刻殘留物沉積在該凹洞中;進行一清潔步驟,移除該蝕刻殘留物,並選擇性移除部份該硬遮罩層以實質上擴大該開口,其中該清潔步驟實質上不移除該低介電材料層;以及形成一金屬層覆蓋該硬遮罩層並經由該擴大之開口填充於該凹洞中。
  2. 如請求項1填充金屬的方法,其中該清潔步驟實質上不影響該金屬材料層。
  3. 如請求項1填充金屬的方法,其中該硬遮罩層包含氮化鈦。
  4. 如請求項1填充金屬的方法,其中該開口之尺寸不大於90奈米。
  5. 如請求項1填充金屬的方法,其中該蝕刻殘留物覆蓋該金屬材料層。
  6. 如請求項1填充金屬的方法,其中該清潔步驟包含使用一濕蝕刻。
  7. 如請求項1填充金屬的方法,其中該清潔步驟包含使用硫酸、氟化物、過氧化氫與去離子水之混合物。
  8. 如請求項1填充金屬的方法,其中該擴大之開口與該介電材料層一起形成一階梯形狀。
  9. 如請求項1填充金屬的方法,其中該擴大之開口之尺寸增加約30%。
  10. 如請求項1填充金屬的方法,其中該開口定義一鑲嵌圖案。
  11. 如請求項10填充金屬的方法,其中該鑲嵌圖案為一雙鑲嵌圖案。
  12. 如請求項1填充金屬的方法,更包含:在填充該金屬層前,預先於該凹洞中沉積一障壁層。
  13. 如請求項12填充金屬的方法,更包含:在該障壁層與該金屬層之間沉積一晶種層。
  14. 如請求項1填充金屬的方法,其中該金屬層包含鋁、鎢、銅之至少一者。
  15. 如請求項1填充金屬的方法,其中使用一電鍍法填充該金屬層。
TW099110544A 2010-04-06 2010-04-06 一種填充金屬的方法 TWI553736B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099110544A TWI553736B (zh) 2010-04-06 2010-04-06 一種填充金屬的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099110544A TWI553736B (zh) 2010-04-06 2010-04-06 一種填充金屬的方法

Publications (2)

Publication Number Publication Date
TW201135842A TW201135842A (en) 2011-10-16
TWI553736B true TWI553736B (zh) 2016-10-11

Family

ID=46752055

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099110544A TWI553736B (zh) 2010-04-06 2010-04-06 一種填充金屬的方法

Country Status (1)

Country Link
TW (1) TWI553736B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI584439B (zh) * 2012-11-12 2017-05-21 聯華電子股份有限公司 半導體結構及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880019A (en) * 1997-04-17 1999-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Insitu contact descum for self-aligned contact process
TW200536052A (en) * 2004-04-28 2005-11-01 Taiwan Semiconductor Mfg Process for removing organic materials during formation of a metal interconnect
CN100539113C (zh) * 2005-10-18 2009-09-09 台湾积体电路制造股份有限公司 锚接金属镶嵌结构
TW200942609A (en) * 2007-11-16 2009-10-16 Ekc Technology Inc Compositions for removal of metal hard mask etching residues from a semiconductor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880019A (en) * 1997-04-17 1999-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Insitu contact descum for self-aligned contact process
TW200536052A (en) * 2004-04-28 2005-11-01 Taiwan Semiconductor Mfg Process for removing organic materials during formation of a metal interconnect
CN100539113C (zh) * 2005-10-18 2009-09-09 台湾积体电路制造股份有限公司 锚接金属镶嵌结构
TW200942609A (en) * 2007-11-16 2009-10-16 Ekc Technology Inc Compositions for removal of metal hard mask etching residues from a semiconductor substrate

Also Published As

Publication number Publication date
TW201135842A (en) 2011-10-16

Similar Documents

Publication Publication Date Title
US7193327B2 (en) Barrier structure for semiconductor devices
TWI529885B (zh) 積體電路結構及其製造方法
TW201434079A (zh) 積體電路及製造於金屬接觸和互連件之間具有覆蓋層之積體電路之方法
KR101842903B1 (ko) 에어 갭 상호연결 구조의 형성 방법
JP2014072526A (ja) 新規なmxツーmx−2のシステム及び方法
KR102274848B1 (ko) 배리어층 제거 방법 및 반도체 구조체 형성 방법
KR100590203B1 (ko) 반도체 장치의 금속 패턴 형성 방법
TWI553736B (zh) 一種填充金屬的方法
US10002785B2 (en) Air-gap assisted etch self-aligned dual Damascene
US8592304B2 (en) Method for filling metal
CN104037117B (zh) 一种半导体器件及其制作方法
US20150104938A1 (en) Method for forming damascene opening and applications thereof
TWI330878B (en) Method for fabricating a dual damascene structure
JP2003124312A (ja) 半導体装置およびその製造方法
US7452802B2 (en) Method of forming metal wiring for high voltage element
JP2007067324A (ja) 半導体装置の製造方法
KR100950760B1 (ko) 반도체 소자의 배선 형성방법
TWI588938B (zh) 全部在一整合蝕刻中的金屬硬遮罩
JP2005150682A (ja) 半導体素子の金属配線の形成方法
KR100936805B1 (ko) 오픈불량 및 펀치 방지를 위한 반도체소자의 제조 방법
JP2000353703A (ja) 半導体装置の製造方法
KR100789612B1 (ko) 금속 배선 형성 방법
KR100685137B1 (ko) 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자
KR100652300B1 (ko) 다마신을 이용한 반도체 소자의 금속 배선 제조 방법
JP2003197737A (ja) 半導体装置の製造方法