JP2014072526A - 新規なｍｘツーｍｘ−２のシステム及び方法 - Google Patents

新規なｍｘツーｍｘ−２のシステム及び方法 Download PDF

Info

Publication number
JP2014072526A
JP2014072526A JP2013197609A JP2013197609A JP2014072526A JP 2014072526 A JP2014072526 A JP 2014072526A JP 2013197609 A JP2013197609 A JP 2013197609A JP 2013197609 A JP2013197609 A JP 2013197609A JP 2014072526 A JP2014072526 A JP 2014072526A
Authority
JP
Japan
Prior art keywords
dielectric
layer
metal track
dielectric layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013197609A
Other languages
English (en)
Inventor
John H Zhang
エイチ． ヂアン ジョン
Lawrence A Clevenger
エイ． クリベンガー ローレンス
Radens Carl
レイデンズ カール
Xu Yiheng
シュイ イーハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST MICROELECTRON Inc
STMicroelectronics lnc USA
International Business Machines Corp
Original Assignee
ST MICROELECTRON Inc
STMicroelectronics lnc USA
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST MICROELECTRON Inc, STMicroelectronics lnc USA, International Business Machines Corp filed Critical ST MICROELECTRON Inc
Publication of JP2014072526A publication Critical patent/JP2014072526A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 集積回路ダイ内の改良した金属相互接続技術を提供する。
【解決手段】 集積回路ダイ内に積層された３つの金属層で複数個の金属トラックを形成する。中間の金属層の金属トラックの周りに保護誘電体層を形成する。該保護誘電体層はハードマスクとして作用して、該中間の金属層の上方及び下方の金属層内の金属トラック間にコンタクトビアを画定する。
【選択図】 図１６

Description

本発明は集積回路デザインの分野に関するものであって、更に詳細には、集積回路ダイ内の金属相互接続に関するものである。
集積回路技術が継続して一層小さな技術ノードへスケールダウンするに従い、バックエンドオブライン（back end of the line）接続は非常に挑戦的となり且つ実現するために複雑となる。更に一層小さな相互接続特徴部を与えるためにダブルパターニング（double patterning）等の複雑なパターニングが使用される。集積回路ダイ内のビア及びメタルラインが一層小さくなり且つ一層近くなるに従い、集積回路内において多くの問題が発生する場合がある。これらの問題は、集積回路の寿命期間中におけるエレクトロマイグレーション及び時間依存性絶縁破壊のみならず、製造期間中におけるフォトリソグラフィのアライメントにおける困難性を包含する場合がある。
本発明は以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、改良された半導体製造技術を提供することを目的とする。
１実施例は、集積回路ダイにおける金属相互接続部を形成する方法である。第１金属トラックを第１金属層から集積回路ダイの基板上に形成する。該基板及び該第１金属層の上に第１誘電体層を形成する。該第１誘電体層の上に第２金属トラックを形成し且つ各々を保護誘電体被覆内に封止させる。該第１誘電体層上及び該保護被覆上に第２誘電体層を形成する。該第１及び第２誘電体層は該保護誘電体被覆に関して選択的にエッチング可能である。
次いで、第２誘電体層をパターン処理し且つエッチングして第２及び第３誘電体層を介して第１金属トラックへのコンタクトビアを形成する。第１及び第２誘電体層内にビアを開口するために使用される該マスクのパターン処理された特徴部は比較的大きい。何故ならば、第２金属トラック上の保護被覆は該ビアを形成するためのマスクとして作用し、該保護被覆は該ビアを開口させるエッチャントによってエッチされないからである。従って、第２金属トラック上方の第２誘電体層内に大きな開口を形成することが可能であるが、該ビアは第２金属トラックの側部上でのみ形成され且つフォトリソグラフィマスクの比較的大きな特徴部にも拘らずに小さいものである。この様に、第１及び第２誘電体層を貫通して第１金属トラックへのビアが形成される。
次いで、該ビア内及び第２誘電体層及び保護層にわたって導電性物質をデポジットさせる。次いで、第２誘電体層にわたり該導電性物質を除去して、充填したビアの導電性プラグと一体的なパターン処理した第３金属トラックを残存させる。
本書に開示した原理に基いて誘電体層上の第１金属層から形成した金属トラックを具備する集積回路ダイの断面図。 第１金属層にわたり第２誘電体層が形成されている集積回路ダイの断面図。 第２誘電体層内に形成した開口を有している集積回路ダイの断面図。 第２誘電体層内の開口内に保護誘電体層を有している集積回路ダイの断面図。 第２誘電体層の開口内の保護誘電体層上に形成されている金属バリアを有している集積回路ダイの断面図。 第２誘電体層内の開口を充填している第２金属層を有している集積回路ダイの断面図。 第２金属層の第２金属トラックを画定するために第２金属層が平坦化された後の集積回路ダイの断面図。 第２金属トラックの厚さが減少された後の集積回路ダイの断面図。 第２誘電体層及び第２金属トラックの上側に保護誘電体層を有している集積回路ダイの断面図。 第２誘電体層及び保護誘電体層を平坦化させた後の集積回路ダイの断面図。 第２誘電体層及び第２金属トラックの上側に第３誘電体層を有している集積回路ダイの断面図。 第３誘電体層内に開口を形成した集積回路ダイの断面図。 第３誘電体層及び第２誘電体層内に更なる開口を形成した集積回路ダイの断面図。 第２及び第３誘電体層内の開口内に金属バリア層を有している集積回路ダイの断面図。 第２及び第３誘電体層内の開口を充填している第３金属層を有している集積回路ダイの断面図。 第３金属トラックを画定するために第３金属層を平坦化させた集積回路ダイの断面図。
図１は半導体基板３０及び誘電体層３３を包含している集積回路ダイ２０の断面図である。基板３０内にトランジスタ３１が形成されている。基板３０上には金属トラック３２が形成されている。各金属トラック３２は薄いバリア層３４によってライニングされている。金属トラック及び誘電体層３３は誘電体キャッピング層３６によって被覆されている。
誘電体層３３は図１においては単一の層として示してあるが、実際には、誘電体層３３は、トランジスタ３１が形成されている半導体基板３０の上に設置される導電層及び誘電層を包含している場合がある。図示されていないが、付加的な金属トラック、ビア、及び信号ラインが金属トラック３２下側で誘電体層３３内に形成される場合がある。金属トラック３２は導電性の信号担持ラインであって、それは信号が集積回路ダイ２０を介して通過されることを可能とするものであって、トランジスタ３１へ及びコンタクトパッド、半田ボール、又はリード等の集積回路ダイ２０外側の金属コンタンクトへ信号を通過させることを包含している。図１に例示したような集積回路ダイ２０においては、図示されていない多数のコンポーネントが存在する場合があり、それらは第１金属層の第１金属トラック３２の下側にある。トラック３２は第１金属層内に形成されるものとして説明したが、第１金属層の下側にはより多くの金属層が存在する場合があることが理解される。金属トラック３２は、半導体基板内に形成されているトランジスタ３１の間の及び集積回路ダイ２０外側のコンポーネントとの接続を可能とさせる。
１実施例においては、基板３０は、二酸化シリコン層、低ｋ誘電体層、窒化シリコン層、又は半導体基板３０上のその他の適宜の誘電体層、を包含している。半導体基板３０は、例えば、その中又は上にトランジスタ３１を形成することが可能なシリコン又は別の適宜の半導体層である。
１例においては、金属トラック３２は銅から形成される。バリア層３４はチタン、窒化チタン、タンタル、窒化タンタル、又はその他の適宜のバリア層からなる１個以上の層である。金属トラック３２は、例えば、６０〜１００ｎｍの厚さである。金属トラック３２は３２ｎｍ、２０ｎｍ、又は実現される最小寸法及び技術ノードに依存して任意の適宜の距離だけ離隔されている。多くの集積回路において、金属トラックは、銅のライン及びビアを処理する上で困難性があるので、アルミニウム又はアルミニウム銅から形成する。しかしながら、技術ノードが一層小さな寸法へ減少するに従い、その高い導電性及びその他のパラメータのために集積回路ダイにおける金属トラック及びビアに対しては銅が好適である。金属トラック、ビア、及びバリア層に対しては任意の適宜の金属を使用することが可能である。
キャッピング層３６は、例えば、窒化シリコン又は、好適には、炭素を含む窒化シリコンである。キャッピング層３６は２００〜５００Åの厚さである。図１に示した特徴部に対してはその他の適宜の物質及び寸法を使用することが可能である。
図２において、キャッピング層３６の上には第１金属間誘電体層３８がデポジット即ち付着されている。第１金属間誘電体層３８は、例えば、６００〜１５００Åの厚さのナノ多孔性誘電体層である。集積回路ダイの特徴部の寸法が継続して縮小するに従い、集積回路の導電性特徴部間の容量が増加し始める。例えば、集積回路ダイ２０内に形成した金属トラックの間、又は集積回路ダイ２０内に形成した金属トラック及びビアの間の容量は、特徴部の間の距離が減少するに従い、増加する。集積回路の導電性特徴部の間の容量は、又、それらの間の物質の誘電率に比例する。そのために、第１金属間誘電体層３８は低ｋ誘電体層である。このことは、金属間誘電体層３８の誘電率は比較的小さいことを意味している。このことは、第１金属間誘電体層３８内又は上又は下に形成される特徴部の間の容量を減少させることに寄与する。金属間誘電体層３８は、例えば、多孔性二酸化シリコン又はその他の多孔性物質などの多孔性絶縁体とすることが可能である。代替的に、第１金属間誘電体層３８は多孔性誘電体層以外の物質とすることが可能であるが、尚且つ非常に低い誘電率を有する物質から形成される。
図３において、第１金属間誘電体層３８をパターン処理し且つエッチして第１金属間誘電体層３８内にトレンチ４０を開口させている。第１金属間誘電体層３８はキャッピング層３６に到達するまでエッチされるものではない。その代わりに、金属間誘電体層３８はある深さへ選択的にエッチするために時間に基いた制御を使用してエッチされる。図３におけるトレンチ４０の深さは、例えば、６００Åである。第１金属間誘電体層３８におけるトレンチ４０は反応性イオンエッチを使用して開口させることが可能である。反応性イオンエッチの深さを制御する時間を基礎とした制御は、例えば、段差高さ前進型プロセス制御（step height advanced process control）である。この様な前進型プロセス制御はエッチが特定の深さへ進行しそれより更に進行することが無いことを可能とする。図３におけるトレンチ４０は、例えば、６４ｎｍの幅である。トレンチ４０に対して多くのその他の適宜の寸法を集積回路ダイ２０の所望のパラメータに基いて選択することが可能である。更に、上述したもの以外のエッチング技術を使用して所望により同一の又は類似した結果を達成することが可能である。
図４において、第１金属間誘電体層３８の上及びトレンチ４０の中に保護誘電体層４２をデポジットさせる。保護誘電体層４２は第１金属間誘電体層３８に関して高いエッチ選択性を有している。保護誘電体層４２は、又、第１金属間誘電体層３８に関して高いエッチ選択性を維持しながら、可及的に低いＫ値を有している。保護誘電体層４２は、例えば、３００〜５００Åの厚さである。１実施例において、保護誘電体層４２は層３６と同一の物質であり、例えば、窒化シリコンであるか、又は、好適には、炭素を含んだ窒化シリコン膜である。窒化シリコン膜内の炭素は、金属間誘電体層３８に関してのエッチ選択性を改善すると共に、その膜の堅牢性を増加させる。保護誘電体層４２は、プラズマエンハンスト化学蒸着又は低圧化学蒸着などの化学蒸着プロセスによってデポジットさせることが可能である。層４２は、好適実施例においては、３８よりも一層高い密度のものであり、且つ高密度化学蒸着プロセスを使用することが可能である。代替的に、保護誘電体層４２はその他の適宜の方法又はプロセスを使用して形成することが可能である。
図５において、第１金属トラック３２の選択したものへ接続してビアが形成されるように保護誘電体層４２をパターン処理し且つエッチする。保護誘電体層４２を開口させた後に、第１金属間誘電体層３８を保護誘電体層４２内の開口下側をエッチして第１金属トラック３２へ接続するビアを形成する。
１例においては、第１金属トラック３２への開口はマスク層として光学的平坦化層を使用することによって形成する。第１金属トラック３２へ接続するビアを包含する開口４０を形成するためにその他の適宜のリソグラフィ又はフォトリソグラフィ技術を使用することが可能である。
ビアを形成した後に、薄いバリア層４６を保護誘電体層４２上及びトレンチ４０内及び露出されている第１金属トラック３２と接触してデポジットさせる。バリア層４６は、例えば、チタン、窒化チタン、タンタル、又は窒化タンタルの１個以上の層である。代替的に、バリア層４６を形成するためにその他の適宜の物質を使用することが可能である。バリア層４６は、又、爾後にデポジットされる金属層に対する接着層として作用する。バリア層４６は、例えば、８０Åの厚さである。
代替的な実施例においては、保護誘電体層４２をトレンチ４０内側部上及び第１金属トラック３２の露出部分上にデポジットさせる。次いで、保護誘電体層４２を第１金属ライン３２の露出部分から除去する。次いで、バリア層４６を保護誘電体層４２の上に形成する。この様にして、第１金属間誘電体層３８はバリア層４６から離隔される。
図６において、導電層４８の厚い層をバリア層４６上及びトレンチ４０内にデポジットする。導電層４８はトレンチ４０を充填し且つ第１金属間誘電体層３８の上部表面の上方を延在する。導電層４８はバリア層４６および第１金属トラック３２の露出部分と直接接触している。
導電物質４８は、例えば、好適には銅である第１金属トラック３２と同じ物質である。しかしながら、導電物質４８に対してその他の適宜の物質を使用することが可能である。導電物質は電気鍍金プロセスを使用して形成することが可能である。特に、導電物質４８は無電極及び電気鍍金プロセスの結合によってデポジットさせることが可能である。その他の適宜のプロセスを使用して導電物質４８を形成することが可能である。
図７において、保護誘電体層４２から過剰な導電物質を除去するために平坦化ステップが行われている。この平坦化ステップは、例えば、保護誘電体層４２上で停止する形態とされている化学的機械的平坦化ステップである。これは、個別的な金属トラック５０を形成する一方過剰な導電物質を除去する効果を有している。第２金属トラック５０は前に形成したビア４９によって第１金属トラック３２へ接続されている。導電物質４８は、ビア４９用のプラグ及び導電性トラック５０の両方を形成する。従って、第２金属トラック５０はメタル２層内に形成される。導電性トラック５０は側部及び底部が保護誘電体層４２によって被覆されている。第２金属トラック５０は、第１金属トラック３２に対してコンタクトがなされる底部部分上のみが非被覆状態である。
図８において、第２金属トラック５０の一部が除去される。１例においては、第２金属トラック５０の１５ｎｍと３５ｎｍとの間の厚さが除去される。第２金属トラック５０の上部物質の除去は、例えば、保護誘電体層４２よりも一層早く第２金属トラック５０をエッチする化学的機械的平坦化プロセスによって行うことが可能である。代替的に、反応性イオンエッチを実施することが可能であり、それも保護誘電体層４２よりも一層早く銅をエッチする。この様に、第２金属トラック５０からの物質は、マスクを使用すること無しに保護誘電体層４２に関して選択的に除去することが可能である。即ち、ＣＭＰによりなされるか又は反応性イオンエッチングによりなされるかに拘らずに、マスクが使用されることは無く、且つそのエッチングプロセスは保護誘電体層４２よりも第２金属トラック５０を一層迅速にエッチするので、図８に示した構成は該エッチプロセスの後においても残存する。このことはトレンチ５１を金属トラック５０の上方に形成されたままとする。
図９において、保護誘電体層５２を金属トラック５０上及びトレンチ５１内及び保護誘電体層４２上にデポジットさせる。.保護誘電体物質５２は、好適には、保護誘電体層４２と同じ物質であるが、異なるものとすることも可能であり又は付加的な層とすることも可能である。第２金属トラック５０は第１金属トラック３２よりも一層大きいものとして示してあるが、代替的には、第２金属トラック５０は第１金属トラック３２と同じ寸法又はそれよりも一層小さくすることが可能である。
図１０において、平坦化プロセスを行って第１金属間誘電体層３８の上部から余分な保護誘電体物質を除去する。その平坦化プロセスの１例は第１金属間誘電体層３８において停止するような形態とされている化学的機械的平坦化プロセスである。これは、誘電体封止層５３で封止されている第２金属ライン５０を残存させる。前述した如く、第１金属間誘電体層３８は、第２金属トラック５０を封止している誘電体封止層５３に関して選択的にエッチング可能である。
金属トラック５０を誘電体封止層５３内に封止させることは、メタルライン、誘電体層、及びビアの寸法の更なるダウンスケーリングの場合に発生する問題の幾つかを回避することに寄与する。例えば、低Ｋ誘電体層又は通常の誘電体層によってのみ封止されているメタルラインにおいては、金属トラックから誘電体物質内への金属原子のエレクトロマイグレーションの問題が発生する。このことは集積回路において深刻な問題を発生する場合がある。例えば、金属トラックが銅から構成されており且つ銅原子が多孔性の低Ｋ誘電体内に移動する場合には、金属トラックの品質が低下するのみならず、銅原子は金属トラックから多孔性の誘電体物質を介して敏感な区域内に移動する場合がある。誘電体封止層５３はこの問題を防止することに寄与する。
集積回路ダイ２０のコンポーネントのダウンスケーリングの場合に発生することのある別の問題は時間依存性絶縁破壊である。電流が金属トラックを介して担持されるので、その金属トラックを取り囲んでいる誘電体物質に損傷が発生する場合がある。このことは前述した如くレベル間誘電体層として使用される低Ｋ誘電体物質に対して特にそうである。
金属トラックを高密度絶縁性誘電体封止層５３内に封止することは、集積回路ダイ２０を時間依存性絶縁破壊から保護する。誘電体封止層５３内に封止されている金属ラインは一層高い電圧を担持することが可能である。このことは集積回路ダイ２０の利用範囲を拡大させることを可能とする。この様な集積回路ダイ２０は低電圧及び高電圧の両方の適用例において使用することが可能である。
誘電体封止層５３は比較的薄い層であり、約２００〜５００Åの厚さである。誘電体封止層５３は薄く且つ堅牢であるので、一層厚い低Ｋ誘電体物質が金属トラック５０の間の空間を充填することが可能であり、それにより時間依存性絶縁破壊及びエレクトロマイグレーションに対しての堅牢な隔離を与えると共に、低Ｋ誘電体物質の低い容量という利点を提供している。
図１１において、第１金属間誘電体層５４が第１金属間誘電体層３８上及び絶縁物質５２上にデポジットされている。第２金属間誘電体層５４も低Ｋ誘電体層又はその他の適宜の誘電体層である。第２金属間誘電体層は誘電体封止層５３に関して選択的にエッチ可能である。第２金属間誘電体層は、シリコン酸化物層、多孔性誘電体層、又はその他の適宜の誘電体層等の複数の層を包含することが可能である。金属間誘電体層５４は、例えば、１０００Åの厚さである。
図１２において、第２金属間誘電体層５４はパターン処理され且つエッチされて幅広のトレンチ５６を開口させる。該トレンチの深さは、例えば、５００Åである。トレンチ５６は各々第１金属トラック５０の内の一つにわたり配置される。トレンチ５６は各々夫々の第２金属トラック５０の端部を越えて横方向に延在している。トレンチ５６は反応性イオンエッチ、ウエットエッチ、又は前述したような任意のその他の適宜のプロセスを使用して開口させることが可能である。
図１３において、トレンチ５６は更にエッチされて第１及び第２金属間誘電体層３８，５４を介して第１金属ライン３２とコンタクトするビアを開放する。ビア５８のアライメントは容易に達成される。何故ならば、第２金属トラック５０を取り囲んでいる誘電体封止層５３は第１及び第２金属間誘電体層３８，５４をエッチするエッチャントに対してマスク又はエッチストップとして作用するからである。形成すべき相互接続用のビアのタイプに依存して、このことは、エキストラなマスクに対する必要性を取除くか又はアライメント条件を著しく減少させることが可能である。何故ならば、ビア５８は誘電体封止層５３と自己整合されるからである。例えば、一つの代替的実施例においては、トレンチ５６を形成するために使用したのと同じマスクを第１金属層３２に到達するために誘電体層３８を介してエッチするために使用する。トレンチ５６を形成するためのエッチは金属層３２に到達する迄継続して行われる。１実施例においては、そのエッチは第２金属間誘電体層５４の一部が誘電体封止層５３上に残存させる。代替的に、第２金属間誘電体層５４は誘電体封止層５３から完全に除去することが可能である。
図１４において、ビア５８の壁上にバリア層６０をデポジットさせる。従って、バリア層６０は第１及び第２金属間誘電体層と接触している。バリア層６０は第１金属トラック３２の露出部分と接触している。前述した如く、バリア層６０はチタン又はチタン、窒化チタン、タンタル、及び窒化タンタルの組合せ、又はバリア層用の任意のその他の適宜の物質とすることが可能である。
図１５において、導電物質６２をビア５８内にデポジットする。導電物質６２は第２金属間誘電体層５４上のバリア層６０上にある。導電物質６２は非常に厚い層で与えられ、それは第１金属間誘電体層５４の高さを越えている。導電物質６２は好適には銅である。しかしながら、集積回路の寸法及びその他の考慮事項に基いてその他の適宜の導電物質を使用することが可能である。１実施例においては、導電物質６２は第１金属トラック３２及び第２金属トラック５０と同じ物質である。代替的に、導電物質６２は第１金属トラック３２及び第２金属トラック５０とは異なる物質とすることが可能である。導電物質６２は電気鍍金プロセス又は電解及び電気鍍金プロセスの組合せ又は任意のその他の適宜の態様で与えることが可能である。
図１６において、平坦化プロセスが前述した如くに行われる。この平坦化プロセスは導電物質６２の過剰な部分、金属間誘電体層５４及びバリア層６０の一部、を除去する。化学的機械的平坦化プロセスは時限プロセスとすることが可能であり、又は第２金属トラック５０の上にある第２金属間誘電体層５４の、例えば、中間部分上で停止する形態とさせることが可能である。この様に、別個の第３金属トラック６６が形成される。第３金属トラック６６は第１金属トラック３２へビアによって接続される。従って、ビアを充填し且つ第３金属トラック６６を形成するために単一のプロセスが使用される。このことはフォトリソグラフィ条件を緩和させ、フォトリソグラフィステップ数を減少させ、金属デポジションステップ数を減少させ、エレクトロマイグレーション及び時間依存性絶縁破壊に対する保護を改善させることを可能とする。
第３金属トラック６６を形成した後に、集積回路ダイ２０内で使用すべき金属層の数に従って更なる金属層を形成するために、図１〜１６に関連して説明したプロセスを繰り返すことが可能である。
集積回路ダイを形成するための既知のプロセスに従って第３金属トラック６６上に更なる誘電体層を形成することが可能である。結局のところ、第３金属トラック６６上にパッシベーション層を形成することが可能であり、集積回路ダイ２０内のビア及び金属トラックを介してトランジスタ３１への接続を与えるために該パッシベーション層上にコンタクトパッドを形成することが可能である。最後に、集積回路をモールディング物質内に封止することが可能であり、且つ集積回路ダイを回路ボード上又はその他の適宜の位置等の電子コンポーネント内に据え付けることが可能であるように、コンタクトパッドへ結合された半田ボール、リード、又はピンを設けることが可能である。集積回路ダイを形成するための多くのプロセス及び構成は本書においては詳細には説明していない。その様なその他のプロセス及び構成は当業者に既知であるか、又は本開示に鑑みて実現することが可能なものだからである。
図１〜１６に関連して説明したプロセス及び構成は例示として与えられているものである。その他のタイプの物質、厚さ、幅、構成、及びパターンを本開示の原理に従って使用することは可能である。この様な代替的実施例の全ては本発明の技術的範囲内に入るものである。
上述した種々の実施例は更なる実施例を与えるために結合させることが可能である。本明細書中に参照した米国特許、米国特許出願公開、米国特許出願、外国特許、外国特許出願及び非特許刊行物の全ては引用によりその全体が本明細書に取り込まれるものである。実施例の側面は、更なる実施例を与えるために種々の特許、出願及び刊行物の概念を使用するために必要である場合には、修正することが可能である。
上述した説明に鑑みてこれら及びその他の変更を実施例に対して行うことが可能である。一般的に、特許請求の範囲において使用される用語は本明細書及び図面に開示された特定の実施例に制限するように解釈されるべきではなく、均等物の全範囲と共に、全ての可能な実施例を包含するように解釈されるべきである。従って、特許請求の範囲は本開示によって制限されるものではない。
以上、本発明の具体的実施の態様について詳細に説明したが、本発明はこれらの具体的実施の態様に制限されるべきものではなく、本発明の技術的範囲を逸脱すること無しに種々の変形が可能であることは勿論である。
２０：集積回路ダイ
３０：半導体基板
３２：金属トラック
３３：誘電体層
３４：バリア層
３６：誘電体キャッピング層
３８：第１金属間誘電体層
４０：トレンチ
４２：保護誘電体層
４６：薄いバリア層
４８：導電層
５０：第２金属トラック
５１：トレンチ
５２：保護誘電体層
５３：誘電体封止層
５４：第２金属間誘電体層
５６：幅広トレンチ
６０：バリア層
６２：導電物質
６６：第３金属トラック

Claims (19)

  1. 半導体基板の上側に第１金属トラックを形成し、
    該第１金属トラック上に第１金属間誘電体層を形成し、
    該第１金属間誘電体層の上側に第２金属トラックを形成し、
    該第２金属トラックを誘電体封止層内に封止し、
    該第１金属間誘電体層の上側に第２金属間誘電体層を形成し、該第１及び第２金属間誘電体層は該誘電体封止層に関して選択的にエッチング可能であり、
    該第１及び第２金属間誘電体層を介して該第１金属トラックへビアをエッチングし、該誘電体封止層が該ビアの幅寸法の内の一つを決定する少なくとも１個の側壁を形成している、
    ことを包含している方法。
  2. 請求項１において、
    該ビア内に導電性プラグを形成する、
    ことを包含している方法。
  3. 請求項２において、
    該導電性プラグ上に第２金属トラックを形成する、
    ことを包含している方法。
  4. 請求項３において、該導電性プラグ及び該第３金属トラックを形成することが、
    該ビア内及び該第２金属間誘電体層上に導電物質をデポジットし、
    該第２金属間誘電体層の上部表面から該導電物質を除去する、
    ことを包含している方法。
  5. 請求項３において、
    該導電性プラグが該第３金属トラックの内の一つを該第１金属トラックの内の一つへ電気的に接続させる、
    方法。
  6. 請求項１において、
    該誘電体封止層が窒化シリコンを包含している、
    方法。
  7. 請求項６において、
    該誘電体封止層が炭素を含んでいる、
    方法。
  8. 請求項１において、
    該第１金属間誘電体層が多孔性誘電体層である、
    方法。
  9. 請求項１において、
    該誘電体封止層が５０ｎｍ未満の厚さである、
    方法。
  10. 基板、
    該基板上の第１金属トラック、
    該基板及び該第１金属トラック上の第１金属間誘電体層、
    該第１金属間誘電体層上の第２金属トラック、
    該第２金属トラックを封止している誘電体封止層、
    該第１金属間誘電体層及び該誘電体封止層の上の第２金属間誘電体層、
    該第１及び第２金属間誘電体層内のビア、
    を有しており、該第１及び第２金属間誘電体層は該誘電体封止層に関して選択的にエッチ可能であり、該誘電体封止層が該ビアの幅を画定する装置。
  11. 請求項１０において、
    該ビア内の導電性プラグ、
    を有している装置。
  12. 請求項１１において、
    該誘電体封止層上の第３金属トラック、
    を有しており、該第３金属トラックが該導電性プラグによって該第１金属トラックへ電気的に結合されている装置。
  13. 請求項１４において、
    該第３金属トラックが該導電性プラグと同一の物質からなる、
    装置。
  14. 請求項１３において、
    該第３金属トラックが該導電性プラグと一体的である、
    装置。
  15. 請求項１４において、
    該導電性プラグ及び該第３金属トラックが銅を含んでいる、
    装置。
  16. 基板上に複数個の第１金属トラックを形成し、
    該基板及び該第１金属トラック上に第１誘電体層を形成し、
    該第１誘電体層上に第２金属トラックを形成し、
    該第２金属トラックの上部及び側部を誘電体保護層内に被覆し、
    該第１誘電体層上及び該誘電体保護層上に第２誘電体層を形成し、該第１及び第２誘電体層は該誘電体保護層に関して選択的にエッチ可能であり、
    各々が夫々の第１金属トラックとコンタクトするために該第２金属トラックの両側で該第１及び第２誘電体層内に第１及び第２ビアをエッチングし、該誘電体保護層が該第１及び第２ビアの夫々の幅を画定する、
    ことを包含している方法。
  17. 請求項１６において、
    該第２金属トラックにわたり該第２誘電体層をエッチングし、該第２誘電体層の一部が該誘電体保護層上に残存し、
    該第１及び第２誘電体層内に該第１及び第２ビアをエッチングし、該誘電体保護層が該第１及び第２ビアの幅を画定するためのマスクとして作用する、
    ことを包含している方法。
  18. 請求項１７において、
    該第１及び第２ビア内及び該誘電体保護層にわたり導電物質をデポジットし、
    該誘電体保護層上の該第２誘電体層の残存部分上方の該導電物質を除去し、該第２誘電体層の該残存部分がその各々が該第１及び第２ビアによって夫々の第１金属トラックへ電気的に結合されている２個の第２金属トラックを画定する、
    ことを包含している方法。
  19. 請求項１８において、
    該導電物質が銅である、
    方法。
JP2013197609A 2012-09-27 2013-09-24 新規なｍｘツーｍｘ−２のシステム及び方法 Pending JP2014072526A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/629,402 US9018092B2 (en) 2012-09-27 2012-09-27 Encapsulated metal interconnect
US13/629,402 2012-09-27

Publications (1)

Publication Number Publication Date
JP2014072526A true JP2014072526A (ja) 2014-04-21

Family

ID=49182159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013197609A Pending JP2014072526A (ja) 2012-09-27 2013-09-24 新規なｍｘツーｍｘ−２のシステム及び方法

Country Status (4)

Country Link
US (1) US9018092B2 (ja)
EP (1) EP2713389A2 (ja)
JP (1) JP2014072526A (ja)
CN (2) CN203503649U (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8062971B2 (en) * 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process
US9018092B2 (en) * 2012-09-27 2015-04-28 Stmicroelectronics, Inc. Encapsulated metal interconnect
US10319630B2 (en) 2012-09-27 2019-06-11 Stmicroelectronics, Inc. Encapsulated damascene interconnect structure for integrated circuits
US20140197519A1 (en) * 2013-01-17 2014-07-17 Qualcomm Incorporated Mim capacitor and mim capacitor fabrication for semiconductor devices
US9054164B1 (en) * 2013-12-23 2015-06-09 Intel Corporation Method of forming high density, high shorting margin, and low capacitance interconnects by alternating recessed trenches
CN104674162B (zh) 2015-01-29 2018-06-12 京东方科技集团股份有限公司 一种掩膜板、oled器件封装方法及oled器件
US9659864B2 (en) * 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming self-aligned via with selectively deposited etching stop layer
JP7043773B2 (ja) * 2017-10-03 2022-03-30 株式会社デンソー 半導体装置
US12027416B2 (en) * 2021-09-16 2024-07-02 International Business Machines Corporation BEOL etch stop layer without capacitance penalty

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2854494A1 (fr) * 2003-05-02 2004-11-05 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire
US6972253B2 (en) * 2003-09-09 2005-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric barrier layer in damascene structure
US7888742B2 (en) * 2007-01-10 2011-02-15 International Business Machines Corporation Self-aligned metal-semiconductor alloy and metallization for sub-lithographic source and drain contacts
WO2010020912A1 (en) * 2008-08-20 2010-02-25 Nxp B.V. Apparatus and method for molecule detection using nanopores
US8637941B2 (en) * 2010-11-11 2014-01-28 International Business Machines Corporation Self-aligned contact employing a dielectric metal oxide spacer
US8685850B2 (en) * 2011-06-13 2014-04-01 Stmicroelectronics, Inc. System and method of plating conductive gate contacts on metal gates for self-aligned contact interconnections
US9018092B2 (en) * 2012-09-27 2015-04-28 Stmicroelectronics, Inc. Encapsulated metal interconnect

Also Published As

Publication number Publication date
EP2713389A2 (en) 2014-04-02
CN203503649U (zh) 2014-03-26
US9018092B2 (en) 2015-04-28
CN103700616A (zh) 2014-04-02
US20140084465A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
US11569124B2 (en) Interconnect structure having an etch stop layer over conductive lines
JP2014072526A (ja) 新規なｍｘツーｍｘ−２のシステム及び方法
US9343659B1 (en) Embedded magnetoresistive random access memory (MRAM) integration with top contacts
US9941199B2 (en) Two step metallization formation
US9312204B2 (en) Methods of forming parallel wires of different metal materials through double patterning and fill techniques
US9099465B2 (en) High aspect ratio vias for high performance devices
US11594419B2 (en) Reduction of line wiggling
US8900990B2 (en) System and method of combining damascenes and subtract metal etch for advanced back end of line interconnections
CN109427656B (zh) 半导体装置及其制造方法
TWI588901B (zh) 自對準通孔流程
US10319630B2 (en) Encapsulated damascene interconnect structure for integrated circuits
CN108231535A (zh) 具有钝化层的半导体装置的制造方法
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
TWI550713B (zh) 鑲嵌結構製作方法
KR100557612B1 (ko) 반도체소자의 금속배선 형성방법
JP2005175055A (ja) 半導体装置及び半導体装置の製造方法
TW201448116A (zh) 於一積體電路中形成柵欄導體
JP2006147877A (ja) 半導体装置及びその製造方法
KR20080089082A (ko) 반도체 소자의 금속배선 형성방법