CN103700616A - 新颖mx到mx-2的系统和方法 - Google Patents

新颖mx到mx-2的系统和方法 Download PDF

Info

Publication number
CN103700616A
CN103700616A CN201310364376.6A CN201310364376A CN103700616A CN 103700616 A CN103700616 A CN 103700616A CN 201310364376 A CN201310364376 A CN 201310364376A CN 103700616 A CN103700616 A CN 103700616A
Authority
CN
China
Prior art keywords
metal
dielectric layer
dielectric
layer
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310364376.6A
Other languages
English (en)
Inventor
J·H·张
L·A·克莱文杰
C·拉登斯
徐移恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
International Business Machines Corp
Original Assignee
STMicroelectronics lnc USA
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA, International Business Machines Corp filed Critical STMicroelectronics lnc USA
Publication of CN103700616A publication Critical patent/CN103700616A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Abstract

在集成电路裸片中在裸片内堆叠的三个金属层中形成多个金属轨道。在中间金属层的金属轨道周围形成保护电介质层。保护电介质层充当硬掩模以在所述中间金属层以上和以下的金属层中的金属轨道之间限定接触过孔。

Description

新颖MX到MX-2的系统和方法
技术领域
本公开内容涉及集成电路设计领域。本公开内容更具体地涉及集成电路裸片内的金属互连。
背景技术
随着集成电路技术继续缩减至更小技术节点，线连接的后端变得实施起来很有挑战和复杂。复杂图案化方案(诸如双图案化)用来提供越来越小的互连特征。许多问题可能随着集成电路内的过孔和金属线更成更小并且在一起更近而出现于集成电路内。这些问题可能包括难以在制造期间对准光刻掩模以及在集成电路的寿命期间的电迁移和依赖于时间的电介质击穿。
发明内容
一个实施例是一种用于在集成电路裸片内形成金属互连的方法。从集成电路裸片的衬底上的第一金属层形成第一金属轨道。在衬底和第一金属层上形成第一电介质层。在第一电介质层上形成第二金属轨道并且在保护电介质覆盖物中封装每个金属轨道。在第一电介质层上并且在保护覆盖物上形成第二电介质层。第一和第二电介质层相对于保护电介质覆盖物选择地可蚀刻。
然后图案化和蚀刻第二电介质层以经过第二和第三电介质层形成接触过孔至第一金属轨道。用来在第一和第二电介质层中打开过孔的掩模的图案化的特征比较大，因为在第二金属轨道上的保护覆盖物充当掩模以形成过孔，因为保护覆盖物未被打开过孔的蚀刻剂蚀刻。因此，尽管可以在第二金属轨道以上的第二电介质层中产生大开口，但是仅在第二金属轨道的侧部上形成过孔，并且即使光刻掩模的特征比较大，过孔仍然为小。以这一方式，经过第一和第二电介质层形成过孔至第一金属轨道。
然后在过孔中并且在第二电介质层和保护层之上沉积传导材料。然后在第二电介质层之上去除传导材料从而留下图案化的第三金属轨道与填充的过孔的传导塞一体。
附图说明
图1是根据这里公开的原理的集成电路裸片的截面，该集成电路裸片具有由电介质层上的第一金属层形成的金属轨道。
图2是集成电路裸片的截面，在该集成电路裸片中已经在第一金属层之上形成第二电介质层。
图3是具有在第二电介质层中形成的开口的集成电路的截面。
图4是具有在第二电介质层中的开口中具有保护电介质层的集成电路裸片的截面。
图5是具有在第二电介质层中的开口中的保护电介质层上形成的金属阻挡层的集成电路裸片的截面。
图6是具有第二金属层的集成电路裸片的截面，该第二金属层填充第二电介质层中的开口。
图7是在已经图案化第二金属层以限定第二金属层的第二金属轨道之后的集成电路裸片的截面。
图8是在已经在厚度上减少第二金属轨道之后的集成电路裸片的截面。
图9是具有在第二电介质层和第二金属轨道上面的保护电介质层的集成电路裸片的截面。
图10是具有让第二电介质层和保护电介质层平坦化的集成电路裸片的截面。
图11是具有在第二电介质层和第二金属轨道上面的第三电介质层的集成电路的截面。
图12是具有在第三电介质从形成的开口的集成电路裸片的截面。
图13是在第三电介质层和第二电介质层中具有更多开口的集成电路裸片的截面。
图14是在第二和第三电介质层中的开口中具有金属阻挡层的集成电路裸片的截面。
图15是具有第三金属层的集成电路裸片的截面，该第三金属层填充第二和第三电介质层中的开口。
图16是第三金属层的集成电路裸片的截面，该第三金属层被平坦化以限定第三金属轨道。
具体实施方式
图1是包括半导体衬底30和电介质层33的集成电路裸片20的截面。在衬底30中形成晶体管31。在衬底30上形成金属轨道32。每个金属轨道由薄阻挡层34加衬。在电介质盖层36中覆盖金属轨道32和电介质层33。
在图1中示出电介质层33为单层，然而在实践中，电介质层33可以包括在其中形成晶体管31的半导体衬底30上面设置的传导和电介质层。虽然未图示，但是可以在金属轨道32以下的电介质层33中形成附加金属轨道、过孔和信号线。金属轨道32是允许经过集成电路裸片20包括向晶体管31和向在集成电路裸片20以外的金属接触(诸如接触焊盘、焊球或者引线)传递信号的传导信号输送线。在如图1中所示集成电路裸片20中，可以有在第一金属层的第一金属轨道32以下的未图示的许多部件。尽管描绘轨道32为形成于第一金属层中，但是理解可以有在第一金属层以下的更多金属层。金属轨道32可以允许在半导体衬底中形成的晶体管31之间和与在集成电路裸片20以外的部件的连接。
在一个实施例中，衬底30包括二氧化硅层、低k电介质层、氮化硅层或者在半导体衬底30上的其它适当电介质层。半导体衬底30例如是可以在其中和其上形成晶体管31的硅或者另一适当半导体层。
在一个示例中，金属轨道32由铜形成。阻挡层34是钛、氮化钛、钽、氮化钽或者其它适当阻挡层中的一层或者多层。金属轨道32例如厚度为60-100nm。金属轨道32被分开32nm、20nm或者依赖于实施的技术节点和最小尺度的任何适当距离。在许多集成电路中，金属轨道由于难以处理铜线和过孔而由铝或者铝铜形成。然而随着技术节点减少至越来越小的尺度，由于高传导率和其它参数而优选铜用于集成电路裸片中的金属轨道和过孔。任何适当金属可以用于金属轨道、过孔和阻挡层。
盖层36例如是氮化硅或者优选地是包括碳的氮化硅层。盖层36在
Figure BSA0000094116270000044
之间的厚度。其它适当材料和尺度可以用于图1中描述的特征。
在图2中，已经在盖层36上沉积第一金属化合物(intermetal)电介质层38。第一金属间电介质层38例如是厚度在
Figure BSA0000094116270000045
之间的纳米孔电介质层。随着集成电路特征的尺度继续缩小，在集成电路的传导特征之间的电容开始增加。例如在集成电路裸片20中形成的金属轨道之间或者在集成电路裸片20中形成的金属轨道与过孔之间的电容随着在特征之间的距离减少而增加。在集成电路的传导特征之间的电容也与在它们之间的材料的介电常数成比例。出于这一原因，第一金属间电介质层38是低K电介质层。这意味着金属间电介质层38的介电常数比较小。这有助于减少在第一金属间电介质层38中或者上或者之下形成的特征之间的电容。金属间电介质层38可以例如是有孔材料、诸如有孔二氧化硅或者其它有孔材料。备选地，第一金属间电介质层38可以是除了有孔电介质层之外的材料，但是仍然由具有很低介电常数的材料形成。
在图3中，图案化蚀刻第一金属间电介质层38以在第一金属间电介质层38中打开沟槽40。未蚀刻第一金属间电介质层38直至盖层36。取而代之，使用基于时间的控制来蚀刻金属间电介质层38以选择地蚀刻至某一深度。图3中的沟槽40的深度例如是
Figure BSA0000094116270000046
可以通过使用反应离子蚀刻来打开第一金属间电介质层38中的沟槽40。控制反应离子蚀刻的深度的基于时间的控制例如是步进高度高级工艺控制。这样的高级工艺控制允许蚀刻达到特定深度而未进一步继续。图3中的沟槽40例如宽度为64nm。可以根据集成电路裸片20的所需参数选择用于沟槽40的许多其它适当尺度。另外，除了描述的蚀刻技术之外的蚀刻技术可以如希望的那样用来实现或者相似结果。
在图4中，在第一金属间电介质层38上并且在沟槽40中沉积保护电介质层42。保护电介质层42相对于第一金属间电介质层38具有高蚀刻选择性。保护电介质层42也具有尽可能低的k值而相对于第一金属间电介质层38保持高蚀刻选择性。保护电介质层42例如厚度为
Figure BSA0000094116270000051
在一个实施例中，保护电介质层42是与层36相同的材料，例如氮化硅或者优选为包括碳的氮化硅。氮化硅膜中的碳增加膜的鲁棒性，而又相对于第一金属间电介质层38提高蚀刻选择性。可以通过化学气相沉积工艺(诸如等离子体增强化学气相沉积或者低压化学气相沉积)来沉积保护电介质层42。层42在优选实施例中密度高于38，并且可以使用高密度化学气相沉积工艺。备选地，可以使用其它适当方法或者工艺来形成保护电介质层42。
在图5中，图案化和蚀刻保护电介质层42，从而可以形成过孔，这些过孔连接到第一金属轨道32中的选定第一金属轨道。在打开保护电介质层42之后，蚀刻第一金属间电介质层38至在保护电介质层42中的开口以下以形成连接到第一金属轨道32的过孔。
在一个示例中，通过使用光学平坦化层作为掩模层来形成通向第一金属轨道32的开口。可以运用其它适当平版印刷或者光刻技术以形成开口40，这些开口包括连接到第一金属轨道32的过孔。
在已经形成过孔之后，在保护电介质层42上并且在沟槽40中并且接触暴露的第一金属轨道32地沉积薄阻挡层46。阻挡层46例如是钛、氮化钛、钽或者氮化钽的一层或者多层。备选地，其它适当材料用来形成阻挡层46。阻挡层46也充当用于随后沉积的金属层的粘合层。阻挡层46例如是厚度为
Figure BSA0000094116270000061
在一个备选实施例中，在沟槽40中的侧壁上并且在第一金属轨道32的暴露部分上沉积保护电介质层42。然后从第一金属线32的暴露部分去除保护电介质层42。然后在保护电介质层42上面形成阻挡层46。以这一方式，从阻挡层46分离第一金属间电介质层38。
在图6中，在阻挡层46上并且在沟槽40中沉积厚传导层48。传导层48填充沟槽40并且在第一金属间电介质层38的上表面以上延伸。传导材料48与阻挡层46和第一金属轨道32的暴露部分直接接触。
传导材料48例如是与第一金属轨道32相同的材料、优选为铜。然而其它适当材料可以用于传导材料48。可以使用电镀工艺来形成传导材料。具体而言，可以通过无电镀制和电镀工艺的组合沉积传导材料48。其它适当工艺可以用来形成传导材料48。
在图7中，已经执行平坦化步骤以从保护电介质层42去除过量传导材料。平坦化步骤例如是配置为在保护电介质层42上停止的化学机械平坦化步骤。这具有去除过量传导材料而又形成离散第二金属轨道50的效果。第二金属轨道50由先前形成的过孔49连接到第一金属轨道32。传导材料48形成用于过孔49的塞和传导轨道50二者。因此在金属层2中形成第二金属轨道50。仅在底部的如下部分上未覆盖第二金属轨道50：将通过这些部分与第一金属轨道32产生接触。
在图8中，去除第二金属轨道50的一部分。在一个示例中，去除第二金属轨道50的在15与35nm之间的厚度。可以例如通过比保护电介质层42更快蚀刻第二金属轨道50的化学机械抛光步骤完成去除第二金属轨道50的顶部材料。备选地，可以执行也比保护电介质层42更快蚀刻铜的反应离子蚀刻。以这一方式，可以相对于保护电介质层42选择性地去除来自第二金属轨道50的材料而未使用掩模。换而言之，无论通过CMP或者反应离子蚀刻来完成，未使用掩模，并且由于蚀刻工艺比它蚀刻保护电介质层42快得多地蚀刻第二金属轨道50，所以图8中所示结构在蚀刻工艺之后保留。这留下沟槽51形成于在金属轨道50以上。
在图9中，在金属轨道50上面并且在沟槽51中并且在保护电介质层42上面沉积保护电介质层52。保护电介质层材料52优选地是与保护电介质层42相同的材料，但是可以不同或者是附加层。尽管示出第二金属轨道50大于第一金属轨道32，但是备选地，第二金属轨道50可以是与第一金属轨道32相同的尺寸或者更小。
在图10中，执行平坦化工艺以从第一金属间电介质层38上面去除过量保护电介质材料。平坦化工艺的一个示例是配置为在第一金属间电介质层38停止的化学机械平坦化工艺。这留下第二金属线50用电介质封装材料53封装。如先前描述的那样，第一金属间电介质层38相对于封装第二金属轨道50的电介质封装材料53可蚀刻。
让金属轨道50封装于电介质封装层53中有助于避免随着金属线、电介质层和过孔的尺度进一步缩减而来的问题中的一些问题。例如在仅由低k电介质层或者甚至常用电介质层封装的金属线中，出现金属原子从金属轨道向电介质材料中电迁移的问题。这可以在集成电路中引起严重问题。例如，如果金属轨道由铜制成并且铜原子向有孔低k电介质中迁移，则不仅金属轨道的质量下降而且铜原子可以从金属轨道经过有孔电介质材料向敏感区域中迁移。电介质封装层53有助于防止这一问题。
可以随着集成电路裸片20的部件缩减而出现的另一问题是依赖于时间的电介质击穿。在经过金属轨道输送电流时，可以对包围金属轨道的电介质材料出现损坏。这对于如先前描述的那样用作级间电介质层的低K电介质材料而言尤其成立。
在高密度绝缘电介质封装层53中封装金属轨道保护集成电路裸片20免于依赖于时间的电介质击穿。在电介质封装层53中封装的金属线也可以输送更高电压。这允许增加集成电路裸片20的使用范围。可以在低电压和高电压应用二者中使用这样的集成电路裸片20。
电介质封装层53是约为厚度的相对薄层。由于电介质封装层53薄而鲁棒，所以更厚的低K电介质材料仍然可以填充在金属轨道50之间的空间，由此提供低K电介质材料的低电容益处而又提供防范依赖于时间的电介质击穿和电迁移的鲁棒绝缘。
在图11中，已经在第一金属间电介质层38上并且在绝缘材料52上沉积第二金属间电介质层54。第二金属间电介质层54也是低K电介质层或者其它适当电介质层。第二金属间电介质层相对于电介质封装层53可蚀刻。第二金属间电介质层可以包括多层，诸如氧化硅层、有孔电介质层或者其它适当电介质层。金属间电介质层54例如厚度为
在图12中，图案化和蚀刻第二金属间电介质层54以打开宽沟槽56。沟槽的深度例如为沟槽56各自放置于第二金属轨道50之一之上。沟槽56各自横向延伸超出相应第二金属轨道50的边缘。可以使用反应离子蚀刻、湿法蚀刻或者任何其它适当工艺(诸如先前描述的工艺)来打开沟槽56。
在图13中，进一步蚀刻沟槽56以打开过孔，这些过孔经过第一和第二金属间电介质层38、54接触第一金属线32。容易实现对准过孔58，因为包围第二金属轨道50的电介质封装层53充当用于蚀刻剂的掩模或者蚀刻停止，这些蚀刻剂蚀刻第一和第二金属间电介质层38、40。根据待形成的互连过孔类型，这可以消除对额外掩模的需要或者它可以大量减少对准要求，因为过孔58将与电介质封装层53自对准。例如在一个备选实施例中，用来创建沟槽56的相同掩模用来经过电介质层38蚀刻以达到第一金属层32。继续执行用于形成沟槽56的蚀刻直至达到金属层32。在一个实施例中，蚀刻留下第二金属间电介质层54的部分保留于电介质封装层53上。备选地，可以从电介质封装层53完全去除第二金属间电介质层54。
在图14中，在过孔58的壁上沉积阻挡层60。阻挡层60因此与第一和第二金属间电介质层接触。阻挡层60与第一金属轨道32的暴露部分接触。阻挡层60如先前描述的那样可以是钛、氮化钛、钽和氮化钽的组合或者用于阻挡层的任何其它适当材料。
在图15中，在过孔58中沉积传导材料62。传导材料62在第二金属间电介质层54上的阻挡层60上。在超过第二金属间电介质层54的高度的很厚层中放置传导材料62。传导材料62优选地是铜。然而可以根据集成电路的尺度和其它考虑来使用其它适当传导材料。在一个实施例中，传导材料62是与第一金属轨道32和第二金属轨道50相同的材料。备选地，传导材料62可以是与第一金属轨道32和第二金属轨道50不同的材料。可以使用电镀工艺或者电解和电镀工艺的组合或者以任何其它适当方式来放置传导材料62。
在图16中，如先前描述的那样执行平坦化工艺。平坦化工艺去除传导材料62的过量部分、金属间电介质层54和阻挡层60的部分。化学机械抛光工艺可以是定时的工艺或者可以被配置为例如在第二金属间电介质层54的在第二金属轨道50上面搁放的中间部分上停止。以这一方式，形成不同的第三金属轨道66。第三金属轨道66由过孔连接到第一金属轨道32。因此，单个工艺用来填充过孔并且形成第三金属轨道66。这允许放宽光刻要求、减少光刻步骤、减少金属沉积步骤数目、提高防范电迁移和依赖于时间的电介质击穿的保护。
在形成第三金属轨道66之后，可以重复响度与图1-16描述的工艺以根据将在集成电路裸片20中使用的金属层数目形成更多金属层。
可以根据用于形成集成电路裸片的已知工艺在第三金属轨道66之上形成更多电介质层。最后可以在第三金属轨道66之上形成钝化层，可以在钝化层上形成接触焊盘以经过集成电路裸片20中的金属轨道和过孔提供与晶体管31的连接。最后可以在模制化合物中封装集成电路并且向集成电路提供耦合到接触焊盘的焊球、引线或者管脚，从而可以在电子部件中(诸如在电路板或者其它适当位置上)安装集成电路裸片。在本公开内容中尚未具体描述用于形成集成电路裸片的许多工艺和结构。本领域技术人员已知并且可以按照本公开内容实施这样的其它工艺和结构。
通过示例给出相对于图1-16描述的工艺和结构。可以根据本公开内容的原理使用其它类型的材料、厚度、宽度、结构和图案。所有这样的备选实施例落在本公开内容的范围内。
可以组合以上描述的各种实施例以提供更多实施例。通过引用将在本说明书中引用和/或在申请数据清单中列举的所有美国专利、美国专利申请公开物、美国专利申请、外国申请、外国专利申请和非专利公开物完全结合于此。如果必要则可以修改实施例的方面以运用各种专利、申请和公开物的概念以提供更多实施例。
可以按照以上具体描述对实施例进行这些和其它改变。一般而言，在所附权利要求中，不应理解所用术语使权利要求限于在说明书和权利要求中共公开的具体实施例而应当解释这些属于包括可能实施例以及这样的权利要求有资格获得的等效含义的全范围。因而，权利要求不应受公开内容限制。

Claims (19)

1.一种方法，包括：
形成在半导体衬底上面叠置的第一金属轨道；
在所述第一金属轨道上形成第一金属间电介质层；
形成在所述第一金属间电介质层上面叠置的第二金属轨道；
在电介质封装层中封装所述第二金属轨道；
形成在所述第一金属间电介质上面叠置的第二金属间电介质，所述第一金属间电介质层和所述第二金属间电介质层相对于所述电介质封装层选择性地可蚀刻；并且
经过所述第一金属间电介质层和所述第二金属间电介质层蚀刻过孔至所述第一金属轨道，所述电介质封装层形成确定所述过孔的宽度尺度之一的至少一个侧壁。
2.根据权利要求1所述的方法，包括在所述过孔中形成传导塞。
3.根据权利要求2所述的方法，包括在所述传导塞上形成第三金属轨道。
4.根据权利要求3所述的方法，其中形成所述传导塞和所述第三金属轨道包括：
在所述过孔中并且在所述第二金属间电介质层上沉积传导材料；并且
从所述第二金属间电介质层的顶表面去除所述传导材料。
5.根据权利要求3所述的方法，其中所述传导塞将所述第三金属轨道之一与所述第一金属轨道之一电连接。
6.根据权利要求1所述的方法，其中所述电介质封装层包括氮化硅。
7.根据权利要求6所述的方法，其中所述电介质封装层包括碳。
8.根据权利要求1所述的方法，其中所述第一金属间电介质层是有孔电介质层。
9.根据权利要求1所述的方法，其中所述电介质封装层少于50nm厚度。
10.一种器件，包括：
衬底；
在所述衬底上的第一金属轨道；
在所述衬底和所述第一金属轨道上的第一金属间电介质层；
在所述第一金属间电介质层上的第二金属轨道；
封装所述第二金属轨道的电介质封装层；
在所述第一金属间电介质层和所述电介质封装层上的第二金属间电介质层；以及
在所述第一金属间电介质层和所述第二金属间电介质层中的过孔，所述第一金属间电介质层和所述第二金属间电介质层相对于所述电介质封装层选择性地可蚀刻，所述电介质封装层限定所述过孔的宽度。
11.根据权利要求10所述的器件，包括所述过孔中的传导塞。
12.根据权利要求11所述的器件，包括所述电介质封装层上的第三金属轨道，所述第三金属轨道由所述传导塞电耦合到所述第一金属轨道。
13.根据权利要求14所述的器件，其中所述第三金属轨道与所述传导塞是相同的材料。
14.根据权利要求13所述的器件，其中所述第三金属轨道与所述传导塞一体。
15.根据权利要求14所述的器件，其中所述传导塞和所述第三金属轨道包括铜。
16.一种方法，包括：
在衬底上形成多个第一金属轨道；
在所述衬底和所述第一金属轨道上形成第一电介质层；
在所述第一电介质层上形成第二金属轨道；
在电介质保护层中覆盖所述第二金属轨道的顶部和侧部；
在所述第一电介质层上和在所述电介质保护层上形成第二电介质层，所述第一电介质层和所述第二电介质层相对于所述电介质保护层选择性地可蚀刻；并且
在所述第二金属轨道的相对的侧部上的所述第一电介质层和所述第二电介质层中蚀刻第一过孔和第二过孔以各自接触相应的第一金属轨道，所述电介质保护层限定所述第一过孔和是第二过孔的相应宽度。
17.根据权利要求16所述的方法，包括：
在所述第二金属轨道之上蚀刻所述第二电介质层，所述第二电介质层的一部分在所述电介质保护层上保留；并且
在所述第一电介质层和所述第二电介质层中蚀刻所述第一过孔和所述第二过孔，所述电介质保护层充当掩模以限定所述第一过孔和所述第二过孔的宽度。
18.根据权利要求17所述的方法，包括：
在所述第一过孔和所述第二过孔中并且在所述电介质保护层之上沉积传导材料；并且
在所述第二电介质层的在所述电介质保护层上的所保留部分以上去除所述传导材料，所述第二电介质层的所述保留部分限定各自由所述第一过孔和所述第二过孔电耦合到所述相应第一金属轨道的两个第三金属轨道。
19.根据权利要求18所述的方法，其中所述传导材料是铜。
CN201310364376.6A 2012-09-27 2013-08-19 新颖mx到mx-2的系统和方法 Pending CN103700616A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/629,402 2012-09-27
US13/629,402 US9018092B2 (en) 2012-09-27 2012-09-27 Encapsulated metal interconnect

Publications (1)

Publication Number Publication Date
CN103700616A true CN103700616A (zh) 2014-04-02

Family

ID=49182159

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201320510434.7U Expired - Fee Related CN203503649U (zh) 2012-09-27 2013-08-19 半导体器件
CN201310364376.6A Pending CN103700616A (zh) 2012-09-27 2013-08-19 新颖mx到mx-2的系统和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201320510434.7U Expired - Fee Related CN203503649U (zh) 2012-09-27 2013-08-19 半导体器件

Country Status (4)

Country Link
US (1) US9018092B2 (zh)
EP (1) EP2713389A2 (zh)
JP (1) JP2014072526A (zh)
CN (2) CN203503649U (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8062971B2 (en) * 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process
US9018092B2 (en) * 2012-09-27 2015-04-28 Stmicroelectronics, Inc. Encapsulated metal interconnect
US10319630B2 (en) 2012-09-27 2019-06-11 Stmicroelectronics, Inc. Encapsulated damascene interconnect structure for integrated circuits
US20140197519A1 (en) * 2013-01-17 2014-07-17 Qualcomm Incorporated Mim capacitor and mim capacitor fabrication for semiconductor devices
US9054164B1 (en) 2013-12-23 2015-06-09 Intel Corporation Method of forming high density, high shorting margin, and low capacitance interconnects by alternating recessed trenches
CN104674162B (zh) * 2015-01-29 2018-06-12 京东方科技集团股份有限公司 一种掩膜板、oled器件封装方法及oled器件
US9659864B2 (en) * 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming self-aligned via with selectively deposited etching stop layer
JP7043773B2 (ja) * 2017-10-03 2022-03-30 株式会社デンソー 半導体装置
US20230080438A1 (en) * 2021-09-16 2023-03-16 International Business Machines Corporation Beol etch stop layer without capacitance penalty

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051900A1 (en) * 2003-09-09 2005-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric barrier layer in damascene structure
CN101221985A (zh) * 2007-01-10 2008-07-16 国际商业机器公司 双栅场效应晶体管及其形成方法
US20120119307A1 (en) * 2010-11-11 2012-05-17 International Business Machines Corporation Self-aligned contact employing a dielectric metal oxide spacer
CN203503649U (zh) * 2012-09-27 2014-03-26 意法半导体公司 半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2854494A1 (fr) * 2003-05-02 2004-11-05 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire
US8669124B2 (en) * 2008-08-20 2014-03-11 Nxp, B.V. Apparatus and method for molecule detection using nanopores
US8685850B2 (en) * 2011-06-13 2014-04-01 Stmicroelectronics, Inc. System and method of plating conductive gate contacts on metal gates for self-aligned contact interconnections

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051900A1 (en) * 2003-09-09 2005-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric barrier layer in damascene structure
CN101221985A (zh) * 2007-01-10 2008-07-16 国际商业机器公司 双栅场效应晶体管及其形成方法
US20120119307A1 (en) * 2010-11-11 2012-05-17 International Business Machines Corporation Self-aligned contact employing a dielectric metal oxide spacer
CN203503649U (zh) * 2012-09-27 2014-03-26 意法半导体公司 半导体器件

Also Published As

Publication number Publication date
EP2713389A2 (en) 2014-04-02
US9018092B2 (en) 2015-04-28
US20140084465A1 (en) 2014-03-27
CN203503649U (zh) 2014-03-26
JP2014072526A (ja) 2014-04-21

Similar Documents

Publication Publication Date Title
CN203503649U (zh) 半导体器件
US11569124B2 (en) Interconnect structure having an etch stop layer over conductive lines
CN108461477B (zh) 用于超(跳跃)通孔整合的金属互连
CN106057772B (zh) 互连结构及其形成方法
US9099465B2 (en) High aspect ratio vias for high performance devices
KR102277190B1 (ko) 2중 패터닝 및 채움 기술들을 통해 상이한 금속 재료들의 평행 배선들을 형성하는 방법들
US8900990B2 (en) System and method of combining damascenes and subtract metal etch for advanced back end of line interconnections
US20150047891A1 (en) Integrated Circuit Features with Fine Line Space and Methods for Forming the Same
TWI671810B (zh) 半導體裝置的形成方法與半導體裝置
US9627256B2 (en) Integrated circuit interconnects and methods of making same
JP5601974B2 (ja) 半導体装置及びその製造方法
KR20160075702A (ko) 기판-관통 전극 및 전면 구조를 제조하기 위한 방법, 시스템 및 디바이스
CN108933081B (zh) 过孔和跳孔结构
TWI588901B (zh) 自對準通孔流程
CN203659847U (zh) 集成电路器件
CN109524348B (zh) 基本规则区域中的完全对准的过孔
US20140353837A1 (en) Semiconductor device and manufacturing method thereof
CN106298980A (zh) 电容器结构及其制造方法
CN104022070A (zh) 互连结构的形成方法
KR20140072372A (ko) 반도체 소자 및 그 제조 방법
KR100922558B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
US8772936B2 (en) Semiconductor device with a copper line and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140402