TWI553691B - 電漿處理裝置及電漿處理方法 - Google Patents

電漿處理裝置及電漿處理方法 Download PDF

Info

Publication number
TWI553691B
TWI553691B TW101128230A TW101128230A TWI553691B TW I553691 B TWI553691 B TW I553691B TW 101128230 A TW101128230 A TW 101128230A TW 101128230 A TW101128230 A TW 101128230A TW I553691 B TWI553691 B TW I553691B
Authority
TW
Taiwan
Prior art keywords
wafer
plasma
disposed
sample stage
annular member
Prior art date
Application number
TW101128230A
Other languages
English (en)
Other versions
TW201403653A (zh
Inventor
Naoki Yasui
Norihiko Ikeda
Tooru Aramaki
Yasuhiro Nishimori
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of TW201403653A publication Critical patent/TW201403653A/zh
Application granted granted Critical
Publication of TWI553691B publication Critical patent/TWI553691B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

電漿處理裝置及電漿處理方法
本發明關於電漿處理裝置及處理方法，特別是關於在使用電漿的試料之蝕刻處理中，對試料施加高頻偏壓之同時進行試料之處理的電漿處理裝置及電漿處理方法。
於半導體製造工程，一般進行使用電漿的乾蝕刻。進行乾蝕刻之電漿處理裝置可使用各種的方式。
另外，伴隨近年之半導體裝置之集積度之提升，而被要求微細加工亦即加工精確度之提升之同時，亦要求蝕刻速率之面內均勻性或蝕刻形狀之CD值(Critical Dimension)之面內均勻性等之提升。
又，隨著加工之微細化進展，於半導體裝置之製造工程，蝕刻特性之均勻性亦被要求奈米或次奈米等級。特別是於多層膜之蝕刻，多數參數(例如作為蝕刻處理條件之電漿激發電力，使用氣體之種類，使用氣體之混合比，氣體壓力，偏壓RF電力，電極或反應器壁等之溫度設定等)對於處理結果、亦即加工形狀之影響程度更加深刻。因此，於多層膜之蝕刻終了時點更加難以獲得蝕刻速率或蝕刻形狀(例如CD)之高精確度之面內均勻性。
於前述蝕刻處理，特別是於晶圓外周部周邊電磁氣學上、熱力學上的因素使得處理特性比起晶圓中央部出現極大差異，而於晶圓面內顯著出現不均勻之課題。例如處理 後獲得的外周部周邊之加工形狀與中央側部分之尺寸差超出容許範圍外，於晶圓之外緣部加工獲得的半導體裝置無法作為製品予以出廠。
於此種晶圓外緣部之於半導體裝置製造不使用之區域係被稱為邊緣‧除外(E.E.(edge exclusion))，於近年之記憶體裝置之製造，該E.E.區域之大小成為大幅左右半導體裝置價格之要因。因此，特別是近年來要求該E.E.區域之縮小化，E.E.區域之半徑方向之長度被要求2mm以下，更進一步要求1mm以下。
能盡量縮小該E.E.區域，增多由1片晶圓可以取得之晶片數的電漿處理裝置之晶圓面內均勻性之改善技術，習知者例如有專利文獻1，2。
於專利文獻1揭示，以於晶圓面內進行均勻的處理為目的，於具有：處理試料的處理室，對處理室進行減壓的真空排氣手段，對處理室供給處理氣體的處理氣體供給手段，對處理室內進行處理的試料加以保持的試料保持手段，對試料保持手段施加偏壓電位的偏壓施加手段，使試料被靜電吸附於試料保持手段的靜電吸附手段，及於處理室內產生電漿的電漿產生手段之電漿處理裝置中，試料保持手段之上面係具有段差，試料被載置於最上段，在較試料載置面更低之面設有由可施加偏壓電位的導電體構成的環狀構件，而且，環狀構件之上面係和試料之上面為同一或較其低，使環狀構件之上面由介電體構成的構件予以覆蓋而構成電漿處理裝置。
專利文獻2揭示的晶圓處理裝置，係以至晶圓外周為止進行蝕刻形狀之垂直加工為目的，使用電漿進行半導體晶圓之處理的晶圓處理裝置，搭載晶圓的晶圓平台，係由具有成為晶圓搭載部之凸型的導電性材料構成，而且被施加有高頻的圓盤，及於該圓盤之表面安裝有陶瓷製介電體膜的構成，凸部係具有較晶圓之直徑小的直徑，於凸部之外周，配置有內徑較凸部之直徑大、而且較晶圓之直徑小，厚度為具有凸部之高度以下之厚度，至少於上面安裝有陶瓷製介電體膜而由導電性材料構成的環狀構件。
〔先行技術文獻〕 〔專利文獻〕
[專利文獻1]專利第3881290號公報
[專利文獻2]特開2005-260011號公報
上述彼等之習知技術，係關於為了縮小E.E.區域，改善晶圓外周部周邊之電磁氣學上之課題，特別是形成於晶圓上的等電位面之彎曲之技術。彼等之習知技術，係於晶圓外周側配置有稱為高頻邊緣環的環狀之導電性構件，藉由被供給電力的導電性構件實施電場分布之調節，而使晶圓上之電漿離子鞘分布由中心至外周呈均勻分布，獲得均勻的蝕刻結果之技術。
發明者針對上述習知技術構成更進一步檢討發現，於 晶圓外周部周邊雖可獲得某一程度之均勻性提升，但有其界限，其原因有以下之點。
亦即於專利文獻1，2之構造，施加於試料台的高頻偏壓電力係透過設於試料台外周部的蓋部環而和電漿耦合，以此為前提，而使配置於晶圓外周的高頻邊緣環之上面高度設為和試料之上面同一或較其為低。亦即係透過蓋部環使偏壓電力與電漿進行耦合，於蓋部環上面形成具有厚度之電漿離子鞘，對晶圓外周部周邊之等電位面之彎曲進行補正的構造。
此種蓋部環，係考量設計上之諸條件(性能上之形狀，製作加工性，壽命等之觀點)來決定材質，尺寸(厚度)而設於試料台之外周部。但是，基於蝕刻製程之考慮會導致材料受到限制，即使形狀最佳之情況下，有可能施加的高頻偏壓電力無法透過以有限之厚度被形成的蓋部環，亦即被供給至蓋部環的偏壓施加用之電力與電漿無法產生耦合，於蓋部環上面無法形成所期待之電漿離子鞘，亦即有可能無法形成和晶圓面上之電漿離子鞘同等之厚度之電漿離子鞘。
此情況下，晶圓外周周邊部之電漿離子鞘無法形成為具有所要厚度，而導致難以將等電位面之彎曲修正成為所要形狀。因此，於E.E區域針對晶圓外緣部及其周圍之等電位面之彎曲進行修正，而使朝向E.E區域之晶圓上面被引導的電漿之荷電粒子軌跡，對於晶圓上面成為包含垂直在內的容許範圍內之軌跡，乃困難者。因此，習知技術對 於E.E.部之蝕刻速率之均勻性無法有效改善，對於更加縮小E.E.區域之點亦未充分考慮。
使用習知技術之構造如圖5(a)所示。試料台111之縱斷面係於上部具有朝上方之凸形狀，上面之直徑比起晶圓112之直徑小數mm左右。試料台111之凸部之外周側係具有更低一段的段差部(凹部)。於試料台111之凸部及段差部之表面被形成省略圖示的靜電吸附用之介電體膜。於試料台111之段差部(凹部)之上面，係於介電體膜之上，和凸部側面間隔著距離而設置比起晶圓112之直徑更大的內徑之導電性高頻環117a。高頻環117a之上面高度，係設為和晶圓112之上面同一或較其低。
又，為了防止試料台111之凸部外周側面以及包含高頻環117a的段差部(凹部)之上面及試料台111之外周側面與電漿間之接觸，使由介電體材料構成的蓋部環118a被載置而覆蓋段差部予以配置。蓋部環118a，其和晶圓112之外周呈對向的內側面之上部係成為朝上方擴大的推拔形狀。蓋部環105a之內側下部，亦即推拔部之下部分係卡合於試料台111之凸部外周而設為和晶圓載置面同一高度或稍低，當晶圓被載置於試料台時係位於晶圓背面。
藉由具備該蓋部環118a，在晶圓112被配置而進行電漿處理時，試料台111之上面及側面直接接觸電漿之面積變少，電漿引起之表面反應對電極表面造成之損傷或電極表面之消耗可以被抑制。又，蓋部環118a，係由石英或氧化鋁等陶瓷材料等具有耐電漿性的介電體構成。介電體之 蓋部環118a，對於施加於試料台111之高頻偏壓可發揮容量成分之作用，使高頻偏壓之阻抗降低，而發揮導體般之作用。
電漿產生時基於電子與離子之質量差而於接觸電漿的物質之表面形成被稱為電漿離子鞘的空間電荷層。於晶圓112係藉由試料台111而由圖示省略的高頻電源被供給偏壓施加用之高頻電力，則電漿中之電子及離子受到作用而持有更大的負電位，換言之電漿離子鞘被形成為厚度更厚的電漿離子鞘。圖示之符號201a，係表示電漿離子鞘內之電場之等電位面。符號202a係表示被電場引入的離子之軌道。符號203a係表示電漿離子鞘區域，符號204a係表示電漿區域。
此情況下，蓋部環118a對於高頻偏壓成為導體，當高頻環117a之上面與晶圓112之上面為同一高度時，電漿使高頻環117a上之蓋部環118a之上亦被形成和晶圓112上同樣之電漿離子鞘。因此，如圖示等電位面201a對晶圓112成為大略平行，如此則，離子之軌道202a對晶圓112呈現大略垂直。如此則，晶圓112之外周部周邊之蝕刻處理形狀可以改善。
但是，於晶圓112外周之外側之電漿離子鞘部，亦和晶圓112上面以同樣之能量接受離子對蓋部環118a之射入，因此來自蓋部環118a之異物產生，或蓋部環118a之消耗急速增加之課題存在。
又，基於蓋部環118a之材質或厚度，對於高頻偏壓 亦有無法視為導體之情況發生，圖5(b)表示此情況。和圖5(a)為同一符號係表示同一構件而省略其說明。圖5(b)和圖5(a)之不同點在於，蓋部環118b無法透過高頻電場或難以透過。此情況下，高頻偏壓無法透過高頻環117a上之蓋部環118b之上，對於電漿中之電子、離子不發生作用。因此，蓋部環118b上之電漿離子鞘之電位，係成為僅由電漿引起的電漿離子鞘電位，成為厚度較薄的電漿離子鞘。如此則，電漿離子鞘內之電場之等電位面201b，係如圖示於晶圓112外周部朝下方彎曲而變低。伴隨該等電位面之傾斜，被電場引入的離子之軌道202b，於晶圓112之外周部周邊係成為由外側呈斜向射入的軌道。
如此則，晶圓112之外周部周邊之蝕刻處理形狀受損。亦即於晶圓112之外周緣部離子並非垂直射入晶圓112，而是以某一角度射入晶圓112，蝕刻形狀無法維持垂直形狀。又，相較於晶圓112之中心側(外周部以外之區域)，射入晶圓112之外周部(E.E.部)的離子之個數變多，晶圓112之外周部(E.E.部)之蝕刻速率增加。因此，晶圓112之外周部(E.E.部)之蝕刻速率與晶圓112之中央側部分之蝕刻速率不同，導致晶圓112之面內之處理特性之均勻性受損。
又，高頻環部之等電位面之高度係和晶圓上面同一高度或較低，因此供給至試料台的高頻偏壓之電力變化時，晶圓上之電漿離子鞘電位亦伴隨著變化，和晶圓外周之外側之電漿離子鞘電位間之差，直接對電漿離子鞘內之等電 位面，亦即晶圓上方之全體之等電位面之形狀帶來影響，對於需要變更高頻偏壓電力的製程，其加工條件之設定變難。
本發明目的在於提供可以降低高頻偏壓電力之變更之影響，改善邊緣‧除外(E.E.)區域之加工特性，提升處理之均勻性之電漿處理裝置及處理方法。
達成上述目的之電漿處理裝置，係在被供給處理氣體實施減壓排氣成為特定壓力的處理室內產生電漿之同時，對設於處理室內的試料台施加高頻偏壓，而對配置於試料台之試料進行處理的電漿處理裝置；其特徵為：在被施加高頻偏壓的試料台之試料外周之外側，設置施加有高頻偏壓的導體環，該導體環係藉由介電體蓋部予以覆蓋，該介電體蓋部，係用於將形成於該導體環上方的電漿離子鞘設為實質上僅由電漿產生之電漿離子鞘電位者，使導體環上方之電漿離子鞘內之最下部之等電位面之高度，成為比配置於試料台的試料上面更高。
達成上述目的之電漿處理裝置，係具有：處理室，配置於真空容器內，其內部被實施減壓；試料台，配置於該處理室內，用於保持其上表面所載置的處理對象晶圓；及電極，配置於試料台內，連接於高頻電源，被施加有高頻偏壓電力；係被施加高頻偏壓電力之同時，使用形成於處理室內的電漿進行晶圓之處理者；其特徵為：試料台係具備：凸部，係於上部具備保持晶圓之面；及段差部，係在 該凸部之外周側包圍該凸部而配置；且具備：導體製之環狀構件，該環狀構件係在凸部之外周側配置於段差部，配置於該導體製之環狀構件的上表面高於晶圓之上表面的位置，被施加有施加於試料台內之電極的高頻偏壓電力；及蓋部，該蓋部係將該環狀構件之上表面及內周側表面覆蓋而配置於段差部，係由介電體材料構成；於處理室內形成有電漿的狀態下被施加於環狀構件的高頻偏壓電力，係通過蓋部而未被施加於電漿。
達成上述目的之電漿處理方法，係在被供給處理氣體實施減壓排氣成為特定壓力的處理室內產生電漿之同時，對設於處理室內的試料台施加高頻偏壓，而對配置於試料台之試料進行處理的電漿處理方法；其特徵為：將施加有高頻偏壓的試料台之試料外周之外側所形成的電漿離子鞘，設為實質上僅由電漿產生之電漿離子鞘電位，將試料外周之外側之電漿離子鞘內之最下部之等電位面之高度，設為高於試料上面，而進行試料之處理。
達成上述目的之電漿處理方法，係將處理對象之晶圓載置保持於內部實施減壓後的處理室內所配置的試料台之上表面，於處理室內形成電漿，由高頻電源將高頻偏壓電力施加於試料台內配置的電極之同時，進行晶圓之處理者，其特徵為：試料台具備：凸部，係於上部具備保持晶圓之面；及段差部，係在該凸部之外周側包圍該凸部而配置；且具備：導體製之環狀構件，該環狀構件係在凸部之外周側配置於段差部，配置於該導體製之環狀構件的上表面高於晶圓之上表面 的位置，被施加有施加於試料台內之電極的高頻偏壓電力；及蓋部，該蓋部係將該環狀構件之上表面及內周側覆蓋而配置於段差部，係由介電體材料構成；在處理室內形成有電漿的狀態下被施加於環狀構件的高頻偏壓電力，係在通過蓋部而未被施加於電漿之狀態下進行晶圓之處理。
達成上述目的之電漿處理方法，係在被供給處理氣體而實施減壓排氣成為特定壓力的真空容器內產生電漿之同時，針對試料台及導體環施加高頻偏壓而進行試料之處理者，該試料台係在真空容器內供作為配置試料者，該導體環係在較該試料台之試料配置面更外側包圍試料而設置者；其特徵為：藉由介電體蓋部覆蓋導體環將藉由高頻偏壓施加而形成於導體環上方的電漿離子鞘之電位，設為實質上由電漿產生之電位以使該電漿離子鞘之厚度變薄，將該電漿離子鞘下之等電位面之高度設為高於試料之處理面之等電位面高度，而進行試料之處理。
本發明係將施加有高頻偏壓的試料台之晶圓外周之外側所形成的電漿離子鞘，設為實質上僅由電漿產生之電漿離子鞘電位，將晶圓外周外側之電漿離子鞘內之電場所產生的等電位面之高度，設為高於晶圓上面。亦即，將晶圓外周外側之電漿離子鞘之厚度，不受高頻偏壓電力之大小影響而設為一定，於該狀態下將等電位面設為高於晶圓上面，而抑制晶圓外周部之等電位面之凹陷。如此則，高頻偏壓電力之變更之影響變少，射入晶圓外周部(E.E區域)的離子之射入角度實質上可以維持於垂直。
以下，參照圖面說明本發明實施形態。
〔實施例1〕
以下，參照圖1~圖4說明本發明實施例。圖1係表示本發明實施例之電漿處理裝置之構成之概略模式縱斷面圖。本實施例之電漿處理裝置，係使用微波ECR(Electron Cyclotron Resonance)而形成電漿(微波ECR電漿)的蝕刻處理裝置。
此情況下，電漿處理裝置係如下構成。於內部為圓筒形狀之真空容器101之上部開口，設置圓板形狀之例如石英製之介電體窗102。於介電體窗102之下側配置著介電體製(例如石英製)之噴氣板103，於該噴氣板103設置將蝕刻用氣體導入之複數個貫穿孔。於噴氣板103與介電體窗102之間形成氣體之供給路，連結著氣體供給裝置104。於真空容器101下方，連接著配置有真空排氣口105的真空排氣裝置106。
於介電體窗102之上方，係配置著對真空容器101內傳導微波電磁場的導波管107。於導波管107之端部配置著微波振盪用的磁控管108。於真空容器101之外周部配置著可於內部形成磁場的磁場產生線圈109。磁控管108振盪產生的電磁場，係於導波管107傳導而藉由形成於另一方端部的共振用之擴大導波管部被設為特定之電場模式後，透過介電體窗102及噴氣板103被導入至形成於噴氣板103與試料台111之間的處理室110。
微波之頻率並未特別限定，本實施例使用2.45GHz之微波。導入處理室110的微波之電場，係藉由和磁場產生線圈109產生的磁場間之相互作用，經由噴氣板103而對供給至處理室110的蝕刻用氣體激發而於處理室110產生電漿。
於真空容器101之內部，係和介電體窗102呈對向，以在噴氣板103之下方形成處理室110的方式隔開間隔而將試料台111予以配置。試料台111，其上面係藉由溶射形成的介電體材料之披膜(圖示省略)加以覆蓋，於該披膜之上面將處理對象之試料，此情況下為晶圓112予以載置保持。載置有晶圓112的載置面係和介電體窗102及噴氣板103呈對向。
試料台111，其上面係以稍小於晶圓直徑的外徑而形成為實質上具有圓形平面之凸部形狀。圖示雖省略，於凸部上面之介電體製之披膜之內部，係配置著導電體材料構成的膜狀之靜電吸附用電極。於靜電吸附用電極係經由高頻濾波器電路115連接著直流電源116。另外，試料台111係形成為略圓筒形狀，其軸和真空容器101成為一致而被配置，介電體製之披膜之下係成為高頻偏壓施加用之電極。高頻偏壓施加用之電極，係經由匹配電路113電連接於高頻電源114。此情況下，高頻電源114供給的高頻偏壓電力，係具有數百Hz~50MHz左右之範圍，更好是400Hz~40MHz之範圍之頻率。
圖2係表示試料台111之晶圓載置部周邊之詳細構 造。於本圖，和圖5(a)(b)同一符號係表示同一構件，其說明被省略。本圖和圖5(b)之不同點為，圖5(b)之高頻環117a之上面高度係設為和晶圓112之上面同一或較低，相對於此，本圖之高頻環117之上面之高度係設為高於晶圓112上面，自試料台111之晶圓載置面起具有高度h之距離。又，高頻環117之內徑係大於試料台111之凸部之外徑，另外，自晶圓112之外周起具有距離d而被配置。高頻環117，由上方看係以包圍試料台111之凸部的方式，形成為圓形或複數個圓弧連結而成的形狀而被配置。該高頻環117之材質，可使用具有導電性的金屬例如鋁。於高頻環117之表面，必要時可實施抑制表面反應或異常放電等之陽極氧化處理(alumite等)或藉由溶射等之介電體之披膜進行覆蓋的表面處理。
高頻環117為導電性，因此施加於試料台111的高頻偏壓電力亦傳導於高頻環117(導體環)，高頻環117(導體環)之上面產生的電位係成為和試料台111之凸部之上面之電位同一。
欲設定試料台111與高頻環117成為同一電位時，此情況下，係將和高頻電源114成連接的試料台111之電極構件與高頻環117之間予以電連接。作為電連接手段有，使兩者之導電性構件彼此連接(金屬接觸)，藉由導電性構件構成的螺栓將高頻環117緊固於試料台111，於兩者之間配置使彼等之表面接觸的導電性構件等之複數方法。又，此情況下，高頻環117係電連接於試料台111之電 極，但只要對於高頻電力呈導通之構成即可，亦可將高頻電力可以透過的絶緣材料配置於彼等之間。另外，高頻環117不設為獨立構件，而使試料台111之凸部之外側，亦即段差部(凹部)之一部分突出成為環狀而設為一體型亦可。
將高頻環117覆蓋，而於試料台111之凸部外側之段差部，配置具有使來自高頻環117之高頻偏壓實質上不透過的材料或厚度的介電體製之環狀構件、亦即蓋部環118(介電體蓋部)。此情況下，蓋部環118係由石英構成。又，蓋部環118之面臨晶圓112之內周側，係和圖5(b)之蓋部環118b為同形狀。
於上述構成之裝置，係藉由圖示省略的搬送裝置將晶圓112搬入真空容器101內而配置於試料台111上。被配置．保持於試料台111上的晶圓112，係藉由處理室110產生的電漿及施加於試料台111的高頻偏壓被進行蝕刻處理。
此時，係於試料台111之上方之處理室110形成電漿之同時，由高頻電源114對試料台111之高頻偏壓施加用之電極施加高頻電力，當高頻偏壓經由試料台111上面之介電體膜被施加於晶圓112時，在晶圓112與電漿之間形成電漿離子鞘，於晶圓112上產生自偏壓電位。藉由該自偏壓電位之作用使電漿中之離子(荷電粒子)朝晶圓112上面被引入，撞擊晶圓112而使形成於晶圓112的被處理膜被進行蝕刻處理。又，雖未圖所示，於蝕刻處理進行 間，在晶圓112之背面與冷卻至特定溫度的試料台111之間係被導入氦(He)等之熱傳導進用之導熱用氣體。
依據本裝置之高頻環117(導體環)與蓋部環118(介電體蓋部)，於處理室110產生電漿，當試料台111被施加高頻偏壓時，形成圖2所示的電漿區域204與電漿離子鞘區域203。亦即於晶圓112上受到高頻偏壓之作用而出現電位差較大，換言之厚度較厚的離子鞘，而在晶圓112外周部，於高頻環117對應的蓋部環118上未受到高頻偏壓之影響而形成電位差較小，換言之厚度較薄的離子鞘。該離子鞘內之等電位面以符號201表示。於該電漿離子鞘區域203，離子係朝等電位面201之垂直方向被加速，如此而成為符號202所示之離子軌道。等電位面201之間隔，在晶圓112上其間隔較寬，於蓋部環118上之間隔較窄。因此，高頻環117之上面高度h係較晶圓上面為低，上方之等電位面之於晶圓外周部之凹陷(彎曲)變大。
因此，相較於晶圓112之上面，更增高高頻環117之上面之高度，如此則，晶圓112之外周部之等電位面全體之凹陷，換言之等電位面之彎曲被抑制(緩和)。又，本實施例中，於晶圓112外周與高頻環117之間具有間隔d，因為間隔d之間會導致等電位面之位置下降，但此可藉由增高高頻環117上面之高度來改善，改善成為和晶圓112之上面接近平行。例如為抑制晶圓112之外周緣附近之等電位面之彎曲而改善進行和晶圓112平行，本實施例 之高頻環117之上面之高度，係設為試料台111之上面起之高度h比起晶圓112上面高5.0mm以下。
又，高頻環117之上面低於晶圓112之上面時，晶圓112之外周緣附近之等電位面之下垂(凹陷)無法被抑制，於晶圓112最外周，難以使上述等電位面接近平行於晶圓112。高頻環117之內徑，對於晶圓112之外徑係設為特定距離以下，如此則可抑制晶圓112之外周緣附近之等電位面之下垂。此情況下，高頻環117之內周緣與晶圓112之外周緣間之間隔d係設為1.0mm以上10mm以下。此乃因為小於1.0mm則容易產生異常放電，大於10mm則等電位面之凹陷變大，無法發揮高頻環之效果。
於間隙d之間，等電位面201係朝試料台111之段差部(凹部)(圖面之下方向)僅稍微彎曲，因此於晶圓112之外周緣，等電位面201僅稍微彎曲，如此則，射入晶圓112的離子等荷電粒子之軌道202對於晶圓並非垂直而是呈稍微傾斜。隨著間隙之間隔d變大，等電位面201之彎曲亦增加，因此欲使軌道202更接近垂直，則需要增加試料台111之上面至高頻環117之上面之高度h。
此情況下，覆蓋高頻環117之上面的蓋部環118之介電體構件之厚度係設為1.0mm以上5.0mm以下之範圍。此乃因為施加有高頻偏壓電力的高頻環117上方之蓋部環118之厚度小於1.0mm時，高頻偏壓之電力會透過蓋部環118而與電漿耦合之問題，或介電體材料、亦即蓋部環118之強度、加工性之問題存在。又，5.0mm以上時，蓋 部環118與晶圓112間呈現段差，對晶圓面上之氣流有影響，伴隨著蝕刻處理而容易由晶圓產生反應產生物之滯留等問題。就該段差之形成上限而言，相對於晶圓112表面，蓋部環118之上面之高度較好是10mm以下。
本實施例中，晶圓112外周與高頻環117之間具有間隔d，因此於晶圓外周部，晶圓112附近之等電位面之位置僅稍微下降。又，蓋部環118上之電漿離子鞘變薄。因此，將高頻環117之上面設為高於晶圓112上面，而將晶圓外周部，晶圓112附近之等電位面提高之同時，使電漿離子鞘區域203之上方之等電位面之凹陷變少。如此則，於晶圓112外周部之電漿離子鞘區域203之上部對於等電位面呈直角方向，換言之由外側斜向射入的加速離子之傾斜變小。亦即晶圓112附近之等電位面對於晶圓112呈接近平行，於電漿離子鞘區域203內被加速的離子之射入方向對於晶圓112之處理面實質上變為垂直。
又，於蝕刻處理係依據製程條件變更高頻偏壓電力。高頻偏壓電力越大，電漿離子鞘厚越度，隨著電力變小，電漿離子鞘變薄。伴隨著，高頻偏壓之電力變大則晶圓112上之內側外側之電漿離子鞘幅度之差變大，於晶圓112外周部之電漿離子鞘區域203之上部，射入等電位面之垂直方向的離子之斜向成分之傾斜變大。又，高頻偏壓電力越小晶圓112上之內側外側之電漿離子鞘幅度之差變小，於晶圓112外周部之電漿離子鞘區域203之上部，射入等電位面之垂直方向的離子之斜向成分之傾斜變小。因 此，高頻偏壓之電力小時，射入晶圓112上面的離子大略成為垂直，但隨著高頻偏壓電力變大，射入晶圓112上面的離子容易具有傾斜成分。
本實施例中，如圖2所示藉由設定高頻環117之上面成為高於晶圓112上面，如此則，比起高頻環117之上面和晶圓112上面為同一時，電漿離子鞘區域203之晶圓112上之等電位面之高度與高頻環117上之等電位面之高度間之差變小，高頻偏壓電力之變更之影響可以減低。
除彼等考慮以外，另外，由晶圓112外周緣附近之電場解析或蝕刻速率之評估求出高頻環117之上面之最佳高度範圍，經由本發明者之檢討確認前述之高頻環117之高度h與間隔d之關係。其被圖示於圖3。以高頻環117之內周緣與晶圓112之外周緣之間之間隔d作為X軸，試料台111之上面至高頻環117之上面之高度h作為Y軸，使晶圓112外周緣上方之等電位面成為和晶圓112上面並行、且接近時之高頻環117之上面高度h之最佳值，係和間隔d成比例而變化，此情況下，發現對於間隔d之增加尺寸只需以1/2之傾斜而變化高度h之增加尺寸即可。該最佳值以線301表示。
又，當高頻環之高度h相對於間隔d成為較最佳值為低時，隨著高頻偏壓電力變大，晶圓112外周部之電漿離子鞘區域203之上方之等電位面朝外側凹陷時之傾斜角度有變大之傾向，亦即晶圓112外周部之等電位面之彎曲變大，具有傾斜而射入的離子之大多數有集中於晶圓112外 周部之傾向。因此，晶圓112外周部之蝕刻速率會變高。相對於此，高頻環之高度h相對於間隔d成為高於最佳值時，隨著高頻偏壓電力變小，晶圓112外周部之電漿離子鞘區域203之下方之等電位面，係成為朝外側被提高方向之傾斜角，射入晶圓112上面的離子會被導入晶圓112外周之外側，會有使射入晶圓112外周部的離子變少的傾向。因此，具有降低晶圓112外周部之蝕刻速率之作用。
使用具備上述被最佳化的高頻環117及蓋部環118的電漿處理裝置進行晶圓112之處理時之蝕刻速率結果之一例係如圖4所示。此情況下，被蝕刻材料設為氮化矽膜，蝕刻氣體係使用例如四氟化碳氣體，氧氣體，三氟甲烷氣體。
曲線401係表示藉由圖5(b)所示習知晶圓周邊部構造進行蝕刻時之蝕刻速率之面內分布，特別是表示晶圓外周部(E.E.部)。曲線402係表示藉由本實施例之構造進行蝕刻時之蝕刻速率之面內分布，特別是表示晶圓外周部(E.E.部)。
如曲線401所示，習知構造之蝕刻時，晶圓112之周邊部之蝕刻速率急增，晶圓112面內之均勻性降低。相對於此，曲線402所示設為本實施例之構造時，晶圓112之周邊部之蝕刻速率之急增被抑制，晶圓112面內之蝕刻速率均勻性可以改善。
以上，依據本實施例，藉由使用比起配置於試料台的晶圓之上面具有更高的上面之高頻環117，以及使高頻偏 壓實質上不透過電漿的蓋部環118，如此則，可將施加有高頻偏壓的試料台之晶圓外周外側所形成的電漿離子鞘，設為實質上僅由電漿產生之電漿離子鞘電位，可使晶圓外周外側之電漿離子鞘之厚度不受高頻偏壓電力之大小影響而保持一定，於該狀態下可使等電位面高於晶圓上面。如此則，和高頻環上面之高度和晶圓上面為同一時比較，可以縮小電漿離子鞘區域之晶圓上之等電位面之高度與高頻環上之等電位面之高度間之差，高頻偏壓電力之變更之影響可以減低之同時，晶圓外周部之等電位面之凹陷可以被抑制。如此則，高頻偏壓電力之變更之影響變少，射入晶圓外周部(E.E區域)的離子之射入角度實質上可以變為垂直，邊緣‧除外(E.E.)區域之加工特性可以改善，處理之均勻性可以提升。
亦即藉由使用比起晶圓上面具有更高的上面之高頻環117，則晶圓112上之等電位面，於晶圓112外周緣部及其外周側，在與高頻環117之間可以縮小朝下側之彎曲角度，亦即彎曲可以被抑制，可以和晶圓112之上面成為接近平行。換言之，於晶圓112之外周附近，藉由將高頻環117上之等電位面提高至比起晶圓面上之等電位面更高的位置，如此則，晶圓112上之等電位面，在晶圓112外周緣部及其外周側，於其和高頻環117之間之朝下側凹陷的彎曲角度可以縮小。又，藉由使用不讓高頻偏壓透過電漿的蓋部環118，可使蓋部環118上之電漿離子鞘厚度變薄。藉由彼等，對於高頻偏壓可使晶圓112外周之外側之 等電位面保持一定(固定)，高頻環117上面之高度不受製程條件、特別是高頻偏壓電力之影響，而容易設定。
如此則，如圖2所示，由晶圓112之中心部朝外周緣部可使等電位面201對晶圓112保持平行，如此則，對於等電位面呈垂直射入的離子之軌道202，包含至晶圓112之外周緣部外側在內，對於晶圓112於其上面實質上可以設為垂直。由晶圓112之中心部射入外周緣部的離子之個數成為均勻，於晶圓112之面內蝕刻速率可設為均勻。亦即晶圓112之中心部至外周緣部(E.E.部)之蝕刻速率之均勻性可以改善。
又，於晶圓112之外周緣部，離子亦垂直射入晶圓112，蝕刻形狀成為垂直形狀。如此則，蝕刻形狀可以高精確度控制，晶圓112之外周緣部之半導體裝置之電氣特性或性能之受損可以被抑制，具有可以提升良品率之效果。
又，依據本實施例，晶圓112上之電位與高頻環117之表面電位不論何時均相等，晶圓112之製程條件、特別是高頻偏壓電力變化時，晶圓112外周部之等電位面之彎曲亦可以被抑制。亦即即使製程條件變化之情況下，高頻環117之尺寸於該時即使未予以最佳化之情況下，晶圓112外周部附近之等電位面亦可保持和晶圓112平行，可提升電漿處理之效率。
又，本實施例中，係以施加於高頻環117之高頻偏壓電力，不透過蓋部環118耦合於電漿而在介電體構件之表 面形成電漿離子鞘的方式，來決定蓋部環118之介電體構件之厚度或材料(誘電率)。如此則，於本實施例之高頻環117之上方之蓋部環118之表面所被形成者，並非射入高頻偏壓時形成的電漿離子鞘，而時僅由電漿產生之電漿電位左右之電漿離子鞘。該電漿離子鞘之厚度，係和高頻偏壓電力未供給至試料台111狀態下於處理室110形成電漿時，在晶圓112之上面所形成電漿離子鞘之厚度為同一。如此則，對於蓋部環118上面，來自電漿中之離子濺鍍現象或蝕刻現象會減少，蓋部環118之消耗變少，壽命可以延長。
又，於上述實施例，供給至試料台111內之電極構件的高頻偏壓電力之對於載置晶圓112之載置面以及透過晶圓112而施加於電漿之阻抗，與透過高頻環303及其上方之介電體製之蓋部環105而施加於電漿之阻抗之比，在後者為前者之5倍以上時，後者之與電漿間之耦合不存在，亦即實用上來自高頻環303之高頻偏壓電力可視為不透過電漿。
又，本實施例係具備：真空容器，係被供給處理氣體之同時內部被實施減壓排氣而形成產生該處理氣體之電漿的處理室；被配置於該處理室內，其上面用於保持處理對象晶圓的試料台；及構成試料台之晶圓保持部，連接於高頻電源，被施加有高頻偏壓電力的凸狀之電極；施加高頻偏壓電力之同時使用處理室內產生的電漿進行晶圓之處理的電漿處理裝置；其特徵為具備：導電體製之環狀構件， 係在電極之晶圓保持面之外周側所形成的段差部以包圍電極之凸部的方式被配置，而且被施加有施加於電極之高頻偏壓電力者；及蓋部，係將環狀構件之上面及內周側予以覆蓋而配置於段差部，係藉由介電體材料構成；該蓋部，係使來自施加有高頻偏壓電力的環狀構件之該高頻電力實質上不透過電漿者，使環狀構件之上面比起配置於試料台的晶圓上面更高。
又，本實施例，係將處理對象之晶圓載置保持於內部實施減壓後的處理室內所配置的試料台之上面，於處理室內形成處理氣體之電漿，由高頻電源將高頻偏壓電力施加於試料台之同時，進行晶圓之處理的電漿處理方法；其特徵為：在試料台之晶圓保持面之外周側所形成的段差部，以包圍成為其內側之凸部的方式，將比起晶圓保持面所保持的晶圓之上面具有更高的上面之導電體製之環狀構件，以及覆蓋環狀構件之上面及內周側之由介電體材料構成的蓋部予以配置，透過試料台對晶圓施加高頻偏壓之同時，藉由蓋部將透過試料台被施加於環狀構件的高頻偏壓對於電漿側之透過予以遮斷，而進行晶圓之處理。
於以上之實施例係說明利用微波ECR放電的蝕刻裝置之例，但利用其他放電(有磁場UHF放電，容量耦合型放電，感應耦合型放電，磁控管放電，表面波激發放電，移轉耦合放電(Transfer Coupled discharge)的乾蝕刻裝置亦可獲得同樣之作用效果。又，上述實施例係說明蝕刻裝置，但亦適用於使用高頻偏壓進行電漿處理的其他 電漿處理裝置，例如電漿CVD裝置，去灰裝置，表面改質裝置等，可以獲得同樣之作用效果。
又，本發明不限定於上述實施例，亦包含各種變形例。例如上述實施例係為使容易理解本發明而說明者，但未必限定於具備說明之全部構成者。
101‧‧‧真空容器
102‧‧‧介電體窗
103‧‧‧噴氣板
104‧‧‧氣體供給裝置
105‧‧‧真空排氣口
106‧‧‧真空排氣裝置
107‧‧‧導波管
108‧‧‧磁控管
109‧‧‧磁場產生線圈
110‧‧‧處理室
111‧‧‧試料台
112‧‧‧晶圓
113‧‧‧匹配電路
114‧‧‧高頻電源
115‧‧‧高頻濾波器電路
116‧‧‧直流電源
117、117a‧‧‧高頻環
118、118a、118b‧‧‧蓋部環
201、201a、201b‧‧‧等電位面
202、202a、202b‧‧‧離子軌道
203、203a、203b‧‧‧電漿離子鞘區域
204、204a、204b‧‧‧電漿區域
[圖1]本發明一實施例之電漿處理裝置之構成之概略模式縱斷面圖。
[圖2]圖1所示裝置之試料台之晶圓外緣部附近之電場分布的模式縱斷面圖。
[圖3]圖1所示裝置之晶圓外周端與高頻環內周緣間之距離，和試料台之上面起至高頻環上面為止之高度間之關係(下限值)之曲線圖。
[圖4]藉由圖1所示裝置進行晶圓處理時之外周部之蝕刻速率分布之曲線圖。
[圖5]習知技術之電漿處理裝置之試料台之晶圓外緣部附近之電場分布的模式縱斷面圖。
111‧‧‧試料台
112‧‧‧晶圓
117‧‧‧高頻環
118‧‧‧蓋部環
201‧‧‧等電位面
202‧‧‧離子軌道
203‧‧‧電漿離子鞘區域
204‧‧‧電漿區域
d‧‧‧間隙
h‧‧‧高度

Claims (9)

  1. 一種電漿處理裝置，係具有：處理室，配置於真空容器內，其內部被實施減壓；試料台，配置於該處理室內，用於保持其上表面所載置的處理對象晶圓；及電極，配置於上述試料台內，連接於高頻電源，被施加有高頻偏壓電力；係被施加上述高頻偏壓電力之同時，使用形成於上述處理室內的電漿進行上述晶圓之處理者；其特徵為：上述試料台係具備：凸部，係於上部具備保持上述晶圓之面；及段差部，係在該凸部之外周側包圍該凸部而配置；且具備：導體製之環狀構件，該環狀構件係在上述凸部之外周側配置於上述段差部，配置於該導體製之環狀構件的上表面高於上述晶圓之上表面的位置，被施加有施加於上述試料台內之電極的上述高頻偏壓電力；及蓋部，該蓋部係將該環狀構件之上表面及內周側表面覆蓋而配置於上述段差部，係由介電體材料構成；於上述處理室內形成有上述電漿的狀態下被施加於上述環狀構件的上述高頻偏壓電力，係通過上述蓋部而未被施加於上述電漿。
  2. 如申請專利範圍第1項之電漿處理裝置，其中，上述環狀構件之上表面係較上述晶圓上表面高出5.0mm以下之範圍。
  3. 如申請專利範圍第1項之電漿處理裝置，其中，上述環狀構件之內周緣係較上述晶圓之外周緣大1.0mm以上10mm以下之範圍。
  4. 如申請專利範圍第1項之電漿處理裝置，其中，上述環狀構件之上表面之上方之上述蓋部之介電體材料之厚度係在1.0mm以上5.0mm以下之範圍。
  5. 一種電漿處理方法，係將處理對象之晶圓載置保持於內部實施減壓後的處理室內所配置的試料台之上表面，於上述處理室內形成電漿，由高頻電源將高頻偏壓電力施加於上述試料台內配置的電極之同時，進行上述晶圓之處理者，其特徵為：上述試料台具備：凸部，係於上部具備保持上述晶圓之面；及段差部，係在該凸部之外周側包圍該凸部而配置；且具備：導體製之環狀構件，該環狀構件係在上述凸部之外周側配置於上述段差部，配置於該導體製之環狀構件的上表面高於上述晶圓之上表面的位置，被施加有施加於上述試料台內之電極的上述高頻偏壓電力；及蓋部，該蓋部係將該環狀構件之上表面及內周側覆蓋而配置於上述段差部，係由介電體材料構成；在上述處理室內形成有上述電漿的狀態下被施加於上述環狀構件的上述高頻偏壓電力，係在通過上述蓋部而未被施加於上述電漿之狀態下進行上述晶圓之處理。
  6. 如申請專利範圍第5項之電漿處理方法，其中，上述環狀構件之上表面係較上述晶圓上表面高出5.0mm以下之範圍。
  7. 如申請專利範圍第5項之電漿處理方法，其中，上述環狀構件之內周緣係較上述晶圓之外周緣大 1.0mm以上10mm以下之範圍。
  8. 如申請專利範圍第5項之電漿處理方法，其中，上述環狀構件之上表面之上方之上述蓋部之介電體材料之厚度係在1.0mm以上5.0mm以下之範圍。
  9. 一種電漿處理方法，係在被供給處理氣體而實施減壓排氣成為特定壓力的真空容器內產生電漿之同時，針對試料台及導體環施加高頻偏壓而進行上述試料之處理者，該試料台係在上述真空容器內供作為配置試料者，該導體環係在較該試料台之試料配置面更外側包圍上述試料而設置者；其特徵為：藉由介電體蓋部覆蓋上述導體環將藉由上述高頻偏壓施加而形成於上述導體環上方的電漿離子鞘之電位，設為實質上由電漿產生之電位以使該電漿離子鞘之厚度變薄，將該電漿離子鞘下之等電位面之高度設為高於上述試料之處理面之等電位面高度，而進行上述試料之處理。
TW101128230A 2012-07-06 2012-08-06 電漿處理裝置及電漿處理方法 TWI553691B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012152005A JP5970268B2 (ja) 2012-07-06 2012-07-06 プラズマ処理装置および処理方法

Publications (2)

Publication Number Publication Date
TW201403653A TW201403653A (zh) 2014-01-16
TWI553691B true TWI553691B (zh) 2016-10-11

Family

ID=49878837

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128230A TWI553691B (zh) 2012-07-06 2012-08-06 電漿處理裝置及電漿處理方法

Country Status (4)

Country Link
US (2) US20140011365A1 (zh)
JP (1) JP5970268B2 (zh)
KR (1) KR101343967B1 (zh)
TW (1) TWI553691B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10237144B2 (en) * 2012-10-29 2019-03-19 T-Mobile Usa, Inc. Quality of user experience analysis
US10854492B2 (en) * 2015-08-18 2020-12-01 Lam Research Corporation Edge ring assembly for improving feature profile tilting at extreme edge of wafer
CN106558522B (zh) * 2015-09-25 2021-01-29 北京北方华创微电子装备有限公司 卡盘及承载装置
KR102421625B1 (ko) * 2017-06-27 2022-07-19 캐논 아네르바 가부시키가이샤 플라스마 처리 장치
JP7033441B2 (ja) * 2017-12-01 2022-03-10 東京エレクトロン株式会社 プラズマ処理装置
JP7140610B2 (ja) * 2018-09-06 2022-09-21 株式会社日立ハイテク プラズマ処理装置
CN112616320B (zh) * 2019-08-05 2024-04-05 株式会社日立高新技术 等离子处理装置
US20210249232A1 (en) * 2020-02-10 2021-08-12 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method for etching
CN115668438A (zh) * 2020-03-27 2023-01-31 朗姆研究公司 用于处理具有缺口的晶片的等离子体排除区域环
CN114695041A (zh) * 2020-12-25 2022-07-01 中微半导体设备(上海)股份有限公司 一种等离子体反应器
WO2024137297A1 (en) * 2022-12-20 2024-06-27 Lam Research Corporation Lower plasma exclusion zone ring for controlling plasma deposition or etching near a substrate notch

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079820A (ja) * 2002-08-20 2004-03-11 Hitachi High-Technologies Corp プラズマ処理装置
JP2005026001A (ja) * 2003-06-30 2005-01-27 Toshiba Lighting & Technology Corp 埋込形標識灯装置
TW200633047A (en) * 2005-03-07 2006-09-16 Hitachi High Tech Corp Plasma processing method and plasma processing device
TW201133605A (en) * 2010-03-16 2011-10-01 Hitachi High Tech Corp Plasma processing apparatus and plasma processing method

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942039A (en) * 1997-05-01 1999-08-24 Applied Materials, Inc. Self-cleaning focus ring
US5900064A (en) * 1997-05-01 1999-05-04 Applied Materials, Inc. Plasma process chamber
TW506234B (en) * 2000-09-18 2002-10-11 Tokyo Electron Ltd Tunable focus ring for plasma processing
JP3599670B2 (ja) * 2001-01-12 2004-12-08 株式会社日立製作所 プラズマ処理方法および装置
TW554465B (en) * 2002-08-27 2003-09-21 Winbond Electronics Corp Apparatus for supporting wafer in semiconductor process
US20040040663A1 (en) * 2002-08-29 2004-03-04 Ryujiro Udo Plasma processing apparatus
JP4640922B2 (ja) * 2003-09-05 2011-03-02 東京エレクトロン株式会社 プラズマ処理装置
US7658816B2 (en) * 2003-09-05 2010-02-09 Tokyo Electron Limited Focus ring and plasma processing apparatus
TWI488236B (zh) * 2003-09-05 2015-06-11 Tokyo Electron Ltd Focusing ring and plasma processing device
JP4584572B2 (ja) 2003-12-22 2010-11-24 株式会社日立ハイテクノロジーズ プラズマ処理装置および処理方法
JP2005260011A (ja) 2004-03-12 2005-09-22 Hitachi High-Technologies Corp ウエハ処理装置およびウエハ処理方法
JP2005303099A (ja) * 2004-04-14 2005-10-27 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US7858155B2 (en) * 2004-11-02 2010-12-28 Panasonic Corporation Plasma processing method and plasma processing apparatus
US7988814B2 (en) * 2006-03-17 2011-08-02 Tokyo Electron Limited Plasma processing apparatus, plasma processing method, focus ring, and focus ring component
KR20080029609A (ko) * 2006-09-29 2008-04-03 주식회사 하이닉스반도체 식각프로파일 휘어짐 방지를 위한 플라즈마 식각 장치
JP4988402B2 (ja) * 2007-03-30 2012-08-01 株式会社日立ハイテクノロジーズ プラズマ処理装置
US7758764B2 (en) * 2007-06-28 2010-07-20 Lam Research Corporation Methods and apparatus for substrate processing
US7837827B2 (en) * 2007-06-28 2010-11-23 Lam Research Corporation Edge ring arrangements for substrate processing
JP4594358B2 (ja) 2007-08-13 2010-12-08 株式会社エフオーアイ プラズマ処理装置
CN101889329B (zh) * 2007-10-31 2012-07-04 朗姆研究公司 长寿命可消耗氮化硅-二氧化硅等离子处理部件
US8869741B2 (en) * 2008-12-19 2014-10-28 Lam Research Corporation Methods and apparatus for dual confinement and ultra-high pressure in an adjustable gap plasma chamber
JP5371466B2 (ja) * 2009-02-12 2013-12-18 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP5227264B2 (ja) 2009-06-02 2013-07-03 東京エレクトロン株式会社 プラズマ処理装置，プラズマ処理方法，プログラム
JP2011035026A (ja) * 2009-07-30 2011-02-17 Seiko Epson Corp ドライエッチング装置、半導体装置の製造方法、制御リング
JP5654297B2 (ja) * 2010-09-14 2015-01-14 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079820A (ja) * 2002-08-20 2004-03-11 Hitachi High-Technologies Corp プラズマ処理装置
JP2005026001A (ja) * 2003-06-30 2005-01-27 Toshiba Lighting & Technology Corp 埋込形標識灯装置
TW200633047A (en) * 2005-03-07 2006-09-16 Hitachi High Tech Corp Plasma processing method and plasma processing device
TW201133605A (en) * 2010-03-16 2011-10-01 Hitachi High Tech Corp Plasma processing apparatus and plasma processing method

Also Published As

Publication number Publication date
US11152192B2 (en) 2021-10-19
KR101343967B1 (ko) 2013-12-20
US20140011365A1 (en) 2014-01-09
TW201403653A (zh) 2014-01-16
JP5970268B2 (ja) 2016-08-17
JP2014017292A (ja) 2014-01-30
US20190115193A1 (en) 2019-04-18

Similar Documents

Publication Publication Date Title
TWI553691B (zh) 電漿處理裝置及電漿處理方法
JP5264231B2 (ja) プラズマ処理装置
JP5836419B2 (ja) プラズマエッチング方法
US8084375B2 (en) Hot edge ring with sloped upper surface
JP6442463B2 (ja) 環状のバッフル
JP5248524B2 (ja) 真空チャックを備えるベベルエッチャ
JP4869610B2 (ja) 基板保持部材及び基板処理装置
US10418224B2 (en) Plasma etching method
US8261691B2 (en) Plasma processing apparatus
JP2009123934A (ja) プラズマ処理装置
JP2016506592A (ja) 均一なプラズマ密度を有する容量結合プラズマ装置
CN108475633A (zh) 等离子体处理装置
KR20170028849A (ko) 포커스 링 및 기판 처리 장치
US20110132540A1 (en) Plasma processing apparatus
US20170338084A1 (en) Plasma processing method
US11887822B2 (en) Edge ring and etching apparatus
US20190043698A1 (en) Electrostatic shield for substrate support
JP5893260B2 (ja) プラズマ処理装置および処理方法
JP3881290B2 (ja) プラズマ処理装置
JP5064708B2 (ja) プラズマ処理装置
US20230238219A1 (en) Plasma processing apparatus and plasma processing method
JP4474120B2 (ja) プラズマ処理装置
KR20130070089A (ko) 기판 처리 장치
JP2022014879A (ja) エッジリング及びエッチング装置
JP2008103760A (ja) プラズマ処理装置